KR101659094B1 - 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로 - Google Patents

유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로 Download PDF

Info

Publication number
KR101659094B1
KR101659094B1 KR1020107014128A KR20107014128A KR101659094B1 KR 101659094 B1 KR101659094 B1 KR 101659094B1 KR 1020107014128 A KR1020107014128 A KR 1020107014128A KR 20107014128 A KR20107014128 A KR 20107014128A KR 101659094 B1 KR101659094 B1 KR 101659094B1
Authority
KR
South Korea
Prior art keywords
power
voltage
delete delete
input
circuit
Prior art date
Application number
KR1020107014128A
Other languages
English (en)
Other versions
KR20100121595A (ko
Inventor
대니얼 피. 응구옌
스티브 엑스. 치
Original Assignee
샌디스크 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스 엘엘씨 filed Critical 샌디스크 테크놀로지스 엘엘씨
Publication of KR20100121595A publication Critical patent/KR20100121595A/ko
Application granted granted Critical
Publication of KR101659094B1 publication Critical patent/KR101659094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은, 자동 및/또는 국부으로 전력-유효 감지값을 수정하기 위한 시스템과 방법에 관한 것이다. 한 가지 종류의 실시예에서, 국부 파워-온-리셋(power-on-reset) 회로가 개개의 전력 섬(power island)에 포함되고, 다른 종류의 실시예에서, 파워-온-리셋 회로는 어느 한 가지 경우에 전력-유효 감지를 위해 동일한 회로를 사용하도록, 감지된 인터페이스 전압 레벨에 따라, 자동으로 재프로그래밍된다.

Description

유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로{SYSTEMS AND CIRCUITS WITH MULTIRANGE AND LOCALIZED DETECTION OF VALID POWER}
본 출원은, 저전력 집적 회로(및 저전력 집적 회로를 포함하는 시스템과 방법)에 관한 것이고, 보다 구체적으로는, 다중 외부 공급 전압에 인터페이스될 수 있어야만 하는 저전력 집적 회로(및 이러한 집적 회로를 포함하는 시스템과 방법)에 관한 것이다.
디지털 집적 회로의 기본 요건 중 하나는 부적절한 전력 전압에서 작동하는 것을 피하는 어떤 방법이다. 공급 전압이 너무 낮으면, 몇몇 디지털 회로는 예측 불가능한 상태에 들어갈 수 있다. 프로그래밍 가능한 2진 로직(binary logic)에서, 이러한 예측 불가능한 상태는 장치가 잠겨서 작동 불가능하게 될 수 있다.
이를 방지하기 위해, 집적 회로는 아주 일반적으로 전원이 그 유효 범위에 있는지 감지하는 특수 회로를 포함한다. 이러한 회로는 종종, "파워-온 리셋(power-on reset)" 또는 POR 회로로 불리는데, 이들은 일반적으로 전원이 켜지는 즉시 리셋 신호를 부여하기 때문이다. POR 회로는 전원이 그 유효 범위에 있음을 감지할 때 리셋 신호를 부여하는 것을 중지한다. 그 다음에 집적 회로의 로직은 신뢰성있게 그 작동들을 수행하기 시작할 수 있는데, 왜냐하면 알려진 초기 상태로부터 시작하기 때문이다. 2진 로직은 범위 전압으로부터 벗어나 발생하는 로직 변동들없이 예측가능하다.
POR 기능은 종종 밴드갭(bandgap) 전압 기준값(reference)을 칩(chip)에 포함하여 수행된다. 밴드갭 전압 기준값은 충분한 전압을 받자마자 고정된 기준값 전압을 출력한다. 이 고정된 기준값 전압은 공급 전압이 칩의 유효 범위 내에 있는지를 판정하기 위해 현재 전력 전압의 분할 비와 비교된다. 전형적으로, 이 비는 한 쌍의 저항들로 정해진다. 고정된 기준값이 약 1.23V이고 제어할 수 없기 때문에, 비의 값은 감지된 전력 전압을 정한다.
인터페이스 회로에서, 유사하도록 공급 전압이 칩의 작동 범위의 유효 레벨로 전원이 켜지고 있는 동안 데이터 작업들을 시작하지 않는 것이 바람직하다. 이는 송수신의 시작에서 비트 또는 블록들의 예측 불가능한 손실, 또는 수신기에서 상태 에러를 일으킬 수 있다.
본원은 다중-인터페이스 전력 섬(power island)에서 전원 검사(power screening)에 대한 신규 접근 방법을 공개한다. 전력 섬 구성을 갖는 침은 다양한 조건 하에 칩을 켜고 끄는 부분을 가질 수 있다. 한 종류의 실시예에서, 전력 섬은 작동 범위 밖에 있는 외부 전원으로부터 더 높은 전압이 존재하는지 판정하기 위해 전압-감지 회로를 사용하여 상이한 전압에서 작동하는 상이한 인터페이스와 서로 통신할 수 있는 데이터 모듈에 포함되어 있다. 더 높은 전압이 존재하면, 이는 적절히 더 높은 범위 내에서 유효성에 대해 시험된다. 다른 종류의 실시예에서, 상이한 전력 섬이 국부 전력-유효 시험을 위한 그 자체의 전력-유효 감지 회로를 각각 포함한다. 많은 실시예에서 이러한 개념은 상승적으로, 특히 다중-인터페이서 성능을 갖는 휴대용 데이터 모듈에서, 조합된다.
공개되는 혁신 사항은, 여러 실시예에서, 적어도 다음 장점 중 한 가지 이상을 제공한다:
다중-전압 인터페이스 요건에 대한 시스템 적합성.
구성의 보다 단순함, 왜냐하면 개개의 디자인 블럭들이 그 전력 유효성의 적절한 요건에 대해 최적화될 수 있으므로.
개개의 전력 섬이 전력 유효성의 외부 관리에 걱정하지 않고 배치 또는 중복될 수 있어 디자인이 더 단순해짐.
기동이 불필요한 지연없이 이루어질 수 있음.
단일 기준 전압이 칩에 걸쳐 정해지는 실시예에서, {동적 전력 섬(power island)에 대한} 국부 전력 모니터링으로 인한 추가 정적 전력 소비가 없다.
본 발명은, 다중 외부 공급 전압에 인터페이스될 수 있어야 하는 저전력 집적 회로를 제공하는 효과를 갖는다.
공개되는 본 발명은 첨부한 도면을 참조하여 설명되고, 이는 본 발명의 중요한 샘플 실시예를 보이고, 본 명세서에 참조로 포함된다.
도 1은, 자동 스위칭되는 파워-온 리셋 회로의 개략도.
도 1a는, 도 1의 회로를 포함하는 집적 회로의 블록도.
도 1b의 (1)~(3)은, 도 1a의 집적 회로의 전력 섬 도면.
도 1c는, 비-USB 모드에서 집적 회로의 상이한 부분의 전력 상태의 도면.
도 1d는 USB 모드에서 이 집적 회로의 상이한 부분의 전력 상태의 도면.
도 2는, 도 1의 회로의 실행의 추가 상세도.
도 3은, 섬 구성에 사용되는 전력 섬 제어 레지스터(Register)의 도면;
도 4는, 데이터 모듈의 일 실시예의 도면.
본원의 다수의 혁신적 내용들은 현재 양호한 실시예를 (예를 들어, 제한받지 않고) 특히 참조하여 설명된다.
도 1은 자동 스위칭되는 파워-온 리셋(POR) 회로를 개략적으로 도시한다. 이 예에 사용된 신호 이름은 이 회로가 도 1a와 도 1b의 (1)~(3)의 전체 디자인에 연결되는지를 보이지만, 이러한 예시적인 연결 및 라벨은 공개되는 본 발명을 실시하는데 모두 필요하지는 않다.
USB(범용 직렬 버스) 호스트 공급장치(101)에의 외부 연결은 밴드갭 기준 전압 생성기(105)로부터의 1.23V 기준 전압에 비교될 수 있는, USB 호스트 공급 라인(107)을 통해 아날로그 다중통신장치(104; analog multiplexer)에 입력부(11)에서 분할된 전압을 생성하도록 매칭된 저항 R1(102)과 R2(103)에 의해 분할된다. 동일한 분할된 전압은, 이 예시적 실시예에서, USB 전압 감지기 블록(106)에도 제공된다. 전원이 USB 호스트 공급 라인(107)에 존재시, USB 전압 감지기 블록(106)은 신호 라인(108)을 통해 아날로그 다중통신장치(104)에 USB 온 신호를 제공하고, 이는 USB 호스트 공급 라인(107)에서 R1/R2 노드(102/103)로부터 분할된 전압을 선택하도록 한다. SD/MS(시큐어 디지털/메모리 스틱) 호스트 공급부(110)는 유사하도록 SD/MS 호스트 공급 라인(113)에 의해 입력부(10)에서 아날로그 다중통신장치(104)로 제 2 분할된 전압을 생성하도록 저항들 R3(111)과 R4(112)에 의해 분할된다. 신호 라인(108)을 통해 아날로그 다중통신장치(104)로 USB 온 신호가 없으면, 아날로그 다중통신장치(104)는 SD/MS 호스트 공급 라인(113)에서 R3/R4(111/112)로부터 분할된 전압을 선택한다.
자기이력 비교기(116; hysteretic comparator)는 종래와 같이 작동하여, 어느 분할된 공급 전압 비를 신호 라인(114)에서 아날로그 다중통신장치(104)로부터 수신하더라도 신호 라인(115)에서 수신한 밴드갭 기준값 스테이지로부터의 전압에 대해 비교한다. 자기이력 비교기(116)는 호스트 회로로부터의 전원이 규격 내에 있는지 나타내는 호스트 POR 로직 신호(117)를 생성한다. 이 로직 신호는 호스트 전원이 유효하지 않으면 호스트 전원에 의존하는 구성요소들이 작동하지 않도록 한다. 매우 광범위한 회로가 이 비교기의 실현에 대해 알려져 있고, 이들 중 어떤 것도 도 1의 회로에 사용될 수 있다.
예시적인 집적 회로
도 1a는 도 1의 회로를 유익하게는 포함하는 집적 회로의 도면을 보이고, 도 1b의 (1)~(3)은 도 1a의 집적 회로 실시예의 전력 섬 도면을 도시한다.
도 1a의 예시적인 실시예는 3가지 상이한 외부 인터페이스를 제공하는 다중-기능 플래시 메모리 제어기이다. 이 실시예(청구된 발명에는 필요하지 않음)의 주목할만한 특징에는 다음 사항이 포함된다:
한번에 하나의 호스트 인터페이스만 사용되지만, 3가지 호스트 인터페이스들(SD/MMC(120; 시큐어 디지털/멀티미디어 카드), USB(121; 범용 직렬 버스), 및 MS(122; 메모리 스틱))에 걸친 데이터 전송을 위한 규정에 따른 시큐어 플래쉬 메모리 제어기 종단부(Back-End).
6개의 전압 섬(voltage island){SD/MMC HIM(120; 호스트 인터페이스 모듈), USB HIM(121), MS HIM(122), 항상 ON[123; 종단부, MRAM(자기 랜덤 액세스 메모리), 패드 제어, 및 전원 관리], ORAM(116; 오버레이 랜덤 액세스 메모리), 및 암호화 엔진(125; crypto engine)}로 영역분할(partitioning).
2 전원이-꺼진 호스트 인터페이스들의 로직으로부터, 전력 소모 고정비(overhead), 대기 또는 활성이 없다. 전원이-꺼진 호스트 인터페이스들, 또는 오프 섬(OFF Island)들을 갖는 전력 섬이 스위치(126)들에 의해 전력 전압 공급(VCC)과 접지(GND)로부터 절연되어 전류가 흐를 수 없다.
ORAM(124)과 암호화 엔진(125)을 갖는 전력 섬이 스위치(127)들을 사용하여 ON 또는 OFF로 전환된다.
부분적-칩 전원-끄기 기능이 (항상 ON을 제외하고) 각각의 섬에 대해 제어되는 아날로그 전원 스위치들로 달성될 수 있고, 절연된 게이트들은 전원이-꺼진 섬들로부터의 무효 신호들이 전원이-켜진 섬들의 입력부에 도달하는 것을 방지하는데 사용될 수 있다.
동적 섬 제어는 대기 전류에 대한 세목(specification)(SD/MMC는 최소의 세목을 제시함)을 달성하기 위해 대기 중에 ORAM(124) 및 암호화 엔진(125) 모듈의 전원을 끌 수 있다.
아날로그 블록 대기-전원 감소의 레지스터 제어는 레귤레이터(regulator)와 발진기(oscillator) 대기/사용 불가능/저전력 모드를 포함한다.
상위-레벨 로직은 종단부에의 단일 호스트 인터페이스를 감지 및 구성하고 나머지 두 호스트 인터페이스 전압 섬을 끈다. 감지 결과 레지스터는 펌웨어 부트 롬에 사용 가능하다.
바람직하게는, 동적으로 제어되는 개개의 전력 섬들(예를 들어, 암호화 엔진(125)과 ORAM(124)) 각각은 그 섬으로의 전원이 유효한지를 감지하는 그 자신의 POR 회로를 포함한다. 이들은 전력 섬들 내에 이식될 수 있고 전력 섬에 걸쳐 완전히 유효한 전원을 보장하기 위해 다중 POR들을 포함할 수 있다. 칩은 내부 로직에 대해 1.2V의 코어 전압을 제공하기 위해 호스트 전원을 조절할 수 있어야 한다. SD, MMC, 또는 MS 작동 모드에서, 호스트는 3.3V 또는 1.8V 공급을 제공한다. 많은 실시예에서, 전류의 일부는 칩 상의 입력/출력(I/O) 패드들과 임의의 외부 메모리에 공급되지만(VDDH(130), 등), 나머지는 칩의 코어 로직에 1.2V 공급을 제공하기 위해 내부 코어 레귤레이터에 의해 조절된다.
USB를 위해 예시된 예시적인 칩에서, 부가적인 조절 단계가 코어 레귤레이터 전에 필요하다. USB 호스트(즉, VDDH USB)(130)는 5-3.3 레귤레이터(REG)(129)에 5V 공급을 제공하고, 이는 3.3V로 조절된 다음에 상술한 내부 코어 레귤레이터에 제공되고, USB 모드에서, 5-3.3 레귤레이터(129)(즉, VOUT(128))의 3.3V 출력이 USB PHY(물리적 레이어)에 제공된다. 5V VDDH USB(130)가 제공되지 않을 때, 파워 버스가 스위치(SW)(126)를 사용하여 전환되어 USB PHY(131)와 USB HIM(121) 모듈들을 절연한다.
아날로그 구성요소 인터페이스(ACOMP(132))는 5V 전원(예를 들어, 3.3V)이 USB 호스트 인터페이스에서 감지될 때 USB 모드를 위한 전원 경로를 구성하도록 USB 모드를 선택하도록 스위칭을 제어한다. ACOMP는 POR을 부과할 수 있고 생성된 로직은 USB 전원공급이 안정적적이라 고려될 때, 즉, USB 스위칭이 USB HIM(121)을 구동하도록 이루어질 때를 판정할 때 중요한 역할을 할 수 있다. 또한, ACOMP(132)는 MS 또는 SD 모드 작동을 위해 구성하기 위한 VDDH MS SD(133) 3.3 또는 1.8V 공급 전압을 감지하여, USB 스위치(137)와 스위치들(126)을 제어한다. 또한, ACOMP(132)는 이중 전압 로직 입력(135)에 기반하여 3.3V 또는 1.8V의 이중 전압 전원을 지원한다. ACOMP(132) 로직은 적절한 3.3V 또는 1.8V가 MS 선택 로직 입력(136)에 근거하여 감지될 때 SD 또는 MS 모드 중 어느 하나를 위해 구성된다. SBLK 로직 모듈(136)은 암호화 엔진(125)에 보조 기능들을 제공한다.
온-칩 전원 공급 감지는 USB 공급이 사용되면 자동으로 감지할 수 있다. 그러면, USB 호스트 전원을 적절한 내부 레귤레이터들과 로직 블록들로 경로지정한다. 대신에, 칩이 SD/MS 모드들에서 작동하면, 스위치는 USB로 공급이 역류하는 것을 차단하고 SD/MS 모드들에 의해 사용되는 적절한 레귤레이터와 로직 블록들로 경로지정되는 전원만 발생한다.
USB 호스트 공급이 활성일 때, 이는 (인버터) 비교기에 의해 감지되고 이는 그 다음에 단방향 전원 스위치를 켜서 5-3.3V 레귤레이터에 의해 생성된 3.3V 공급이 코어 로직에 필요한 1.2V 공급을 생성하는데 사용될 수 있는 다른 레귤레이터로 경로지정될 수 있다. 부가적으로, 출력 표시기 'usb_on'(137)이 부여되고 USB 작동을 위한 정확한 호스트 인터페이스 로직이 선택된다. 그러나, 칩이 그 USB 전원 포트로부터 전원을 받지 않고 그 SD/MS 포트로부터 받으면, (인버터) 비교기가 스위치를 끄고 SD/MS 공급이 SD/MS 코어 인터페이스 로직에 의해 필요한 1.2V만을 생성하도록 사용된다.
POR 회로는 3.3V 또는 1.8V 소스를 감지하고 이에 따라 작동하는 것을 수행할 수 있다. 비록 코어 로직이 조절된 1.2 전원만을 받지만, POR은 적절한 전압에 도달할 때까지 칩 섬을 리셋하도록 3.3V 또는 1.8V 공급을 감지하도록 구성될 수 있다. 이는 공급 전압이 정확히 3.3V일 때 회로가 1.8V 공급에 기반하여 작동하고자 시도하는 것을 방지하는데 필요할 수 있다.
전력 섬
도 1b의 (1)~(3)의 예시적인 실시예는 도 1a에 도시한 바와 같은 전력 섬의 집적 회로 구현이다. 전압 섬은 비-작동, 대기, 또는 시험 모드들 동안 총 전력 사용을 최소화하기 위해 칩의 다른 영역들로부터 독립적으로 선택적인 전원 on/off를 위해 전기적으로 커플링된 칩의 섹션들을 의미한다. 구조적 목표는 가장 깨끗하도록 정지될 수 있는 블록들을 위한 전압 섬을 실현하는 것이다. 5개 블록들이 전력 섬들로서 확인되어 있다: USB HIM(141), SD HIM(142), MS HIM(143), 암호화 엔진(145) 및 ORAM(146). 나머지 시스템 RAM(144), 아날로그 모듈(ACCOMP(147, 148)), 및 주 로직(149)을 포함하는 나머지 모든 로직은 항상 켜져 있다. 더 적은 또는 부가적인 블록들도 가능하다.
정적 HIM 선택
3개 전력 섬 블록(141, 142, 143)들은 3개의 상이한 호스트 인터페이스들을 나타낸다. 이들은 한번에 단 하나의 HIM이 그 설계에서 활성이도록 샘플 실시예에서 정적 전력 섬들로 구현되어 있다. 예를 들어, 전체 USB HIM(141)과 MS HIM(143)은 SD 제품 구성에 대해 FW 부트 시간에서 정적으로(영구적으로) 꺼질 수 있다. 이러한 상황에서, 이러한 3개 HIM 중에 동적 스위칭을 제공할 필요가 없으므로, 그 설계는 전원-온, POR의 해제시에 정적 HIM 구성을 실시할 수 있고, 단 하나의 선택된 HIM은 다음 전체 전원 사이클까지 영구적으로 구성되어야 한다. 어떠한 경우에도, POR은 모든 HIM 전력 섬에서 실시될 수 있다.
예시적인 실시예에서, HIM 섬 제어는 자동으로 하드웨어로 취급될 수 있다. 펌웨어 관점으로부터, 기동 후, 정적 섬 구성이 완료되고, 제품은 3가지 제어기 타입들(SD/MMC 또는 MS 또는 USB) 중 하나가 되었고, 각각의 HIM_ON 비트가 전력 섬 제어 레지스터에 설정된다(도 3 참조).
CPU가 그 POR을 나오는 시간에, 펌웨어(ROM)가 실행되고, 정확한 호스트 인터페이스가 사용 가능하고(그 섬이 기동되고), 펌웨어는 HIM ID 레지스터를 읽고, 그 인터페이스에 적합한 코드를 실행하기 시작한다. CPU(도시않음)의 전력 섬 제어 레지스터(150)가 어느 전원 스위치들이 열려 공급 1.2V 코어 전압을 지정된 섬에 공급할지 정한다.
이 예시적 실시예에서, BE 3 주 로직 섬(149)은 CPU가 구동되기 위해 ON되어야하므로, CPU의 펌웨어(ROM)이 시스템을 부팅할 수 있게 함을 알아야 한다. 이 비트는 예약된 것으로 고려되는데 왜냐하면 BE 3 주 로직 섬(149)이 모든 전력 섬 제어 로직을 포함하고 항상 온이고, 이 레지스터를 통해 셧-오프되거나 달리 정지될 수 없다. 다른 실시예는 BE 주 로직 섬(149)을 끄는 것을 지원하고 항상 온 상태인 전력 섬 제어가 분리될 수 있다.
도 3을 참조하면, 전력 섬 제어 레지스터(USB_HIM_ON(305), MS_HIM_ON(310), 및 SD_HIM_ON(315))의 하위 3비트가 상술한 바와 같이 하드웨어에 의해 설정되고, 이 예시적 실시예에서 읽기-전용으로 고려된다. 값들은 오버라이드 비트(320)를 선택하여 할당될 수 있다.
두 비트, CRYP_ON(325) 및 RAM2_ON(330)들은, 하드웨어에 의해 제어되지 않고 이 예시적 실시예에서 설정되는데 오버라이드를 요구하지 않는다. 오히려, 이들은 후술하는 동적 섬 스위칭을 위해 펌웨어로 제어된다. 비트(340)가 예약되지만, 특정한 다른 실시예에서는 BE 주 로직 섬 할당된 BE_ON을 제어할 수 있다. 비트(435)가 예약된다.
동적 섬 제어
한편, 도 1b의 (1)~(3)의 우측에 암호화 모듈과 오버레이 RAM(ORAM)을 나타내는 두 블록(145, 146)들이 있다. 칩은 기동 전력 소모를 최소화하기 위해 두 섬 모두의 전원을 끄고 부팅한다. 작동 모드에 들어갈 때, 그 다음에 펌웨어는 이러한 섬을 요구에 따라 사용 가능하도록 할 수 있다. 몇몇 대기 전원이 기동시 두 사용되지 않는 HIM을 정적으로 꺼서 감소되지만, 대부분의 대기 전력 절약은 이러한 두 큰 블록(145, 146)을 꺼서 달성된다.
암호화 엔진
암호화 엔진(145)은 칩 구조에 통합된 하드웨어-가속 보안 엔진이다. 이 모듈은 전체 칩 디자인의 로직의 거의 반을 담고 상당량의 전원을 소모한다. 이 모듈은 상태 예약이 필요하지 않도록 본 실시예에서 꺼지도록 설계되었다. 암호화 엔진(145)은 페치(fetch)들을 차단하고 꺼져서 손실될 수 없는 비-휘발성 메모리(NVM)(150)에 키를 저장한다. 본 실시예에서, NVM(150)은 항상_ON 도메인에서 실행되고 항상 전원이 켜진 상태를 유지한다. 암호화 엔진(145)이 꺼져 있을 때 보안 작업이 수행될 수 없다. 보안 키가 NVM(150)에 예약되어 있지만, 키에 액세스하는 회로는 암호화 엔진(145)에 있고, 이는 키를 요구하는 모든 작업에 대해 켜져야 한다.
ORAM
ORAM(146)은 펌웨어를 제어하기 위한 오버레이 RAM이다. 예시적인 실시예에서, 이 ORAM은 제어기에 존재하는 전체 RAM의 거의 반으로 구성된다. ORAM(146)은 전형적으로 코드 오버레이 페이징을 위해 사용된다. 이 샘플 실시예에서, 시스템 펌웨어는 슬립 모드로부터 나오는 호스트 명령에 반응하도록 즉시 사용 가능하도록 다른 항상_ON 메모리에 섬 관리 코드(끄고 켜는 루틴들)를 위치시킨다. ORAM(146)이 꺼져 있을 때, RAM 셀의 내용은 방전되고, 저장된 값은 알 수 없게 되고 랜덤(random)이 됨을 알아야 한다. 그러므로, ORAM(146)이 켜있을 때, 내용은 무효한 것으로 간주되어야 하고, 폐기되어야 한다. ORAM(146) 내용은 필요에 따라 부분적으로 스트리밍하여 복원될 수 있고, ORAM(146) 섬 기동 및 리로드(reload) 타이밍은 중요한 펌웨어 반응 시간에 직접적으로 영향을 미치지 않는다.
이 예시적인 실시예에서, 칩 하드웨어에 의해 완전히 제어되는, 정적 HIM 섬(141, 142, 143) 구성과 다르게, 암호화(145) 및 ORAM(146) 섬에 대한 동적 제어는 펌웨어 제어를 요구하는 상태 레지스터들과 하드웨어 제어를 포함한다. 이는 전력 섬 구현에 보다 큰 융통성을 제공한다. 이 배치가 제공하는 장점들은 하기에 열거된다:
전력 섬 사용의 완전히 프로그래밍할 수 있게 함. 어떠한 실행도 특정 실행에 대한 필요에 따라 암호화(145), ORAM(146), 둘다 끄거나 또는 둘다 끄지 않도록 선택할 수 있다. 이 특징을 인터페이스 타입(예를 들어, SD, USB, MS)으로부터 해제하여, 이러한 3가지 카테고리들 내에서 상이한 하위-변형예들이 가능한 성능 및/또는 복잡성 이익들에 전력 절약을 교환할 수 있다.
펌웨어는 언제 절전 모드에 들어갈지, 작업들을 먼저 완료할지 선택하는 것을 완전히 제어하고, 이는 다른 섬에서 활동을 마무리하면서 한 섬을 끄기 시작할 수 있다. 부가적으로, 두 섬이 임의의 순서로 켜고 꺼질 수 있다.
이러한 두 블록을 끄고 켜는 것은 대기 전류에 큰 영향을 미치므로, 펌웨어는 얼마나 전원이 제거될지 최적화하거나 또는 결정(settling) 시간과 칩 로직의 나머지에의 영향에 관한 정밀 타이밍 제어로 아날로그 전원 스위치를 통해 인가된다.
로직 분리, 클럭-게이트, 및 POR 메커니즘은 각각의 섬에 대해 제공되고 전력 섬에 다중 POR 회로를 포함할 수 있다. 펌웨어는 프로그래밍가능한 레지스터들을 통해 이러한 메커니즘들의 순서 및 사용의 제어를 갖는다.
섬 제어 메커니즘
일단 로직과 RAM이 상이한 섬들로 논리적으로 분할되었으면, 몇 개의 메커니즘들이 섬을 제어하고 필요한 모드 구성들과 조건들 하에서 대기 절전을 가능하도록 하기 위해 추가되어야 한다:
시스템 코어 전원 게이트 및 제어(호스트 공급 조절 및 아날로그 전원 절연 스위치).
제품 패키지 감지(SD/MMC, USB, 또는 MS 모듈 구성).
로직 게이트 절연 제어(OFF-섬(들) 효과로부터 ON-섬 절연)(이 실시예에서, 전압 절연 셀(155)들이 로직 게이트 절연을 달성함).
시스템 코어 전원 게이트와 제어
예시적인 실시예에서, 칩은 3가지 주요 전원 기능을 취급한다:
(3.3V 또는 1.8V) SD/NMC 또는 MS 호스트, 또는 (5V) USB 호스트 중 어느 하나로부터의 호스트-공급된 전원의 조절.
암호화(145) 및 ORAM(146) 전력 섬들의 정적(제품 구성) 및 동적 섬 제어(대기 일시정지 및 재개를 위한)에 기반한 요구되는 전력 섬에의 공급 라인들의 스위칭.
섬 공급 스위칭 제어 및 상태-아날로그 전원 스위칭은 시스템 코어 전원에의 영향을 최소화해야 한다. (이 실시예에서, 디지털로 제어되는 아날로그 전원 스위치(156)들이 전원 스위칭을 달성함).
호스트 공급 조절
도 1c 및 도 1d는 전원공급의 추가 세부사항을 도시한다. 도 1c의 예시적인 실시예에서, 비-USB 모드에서의 작동이 도시되어 있다. 칩은 내부 로직을 위한 1.2V의 코어 전압을 제공하도록 호스트 공급을 조절한다.
SD, NMC, 또는 MS 모드들에서, 호스트는 3.3V 또는 1.8V 공급을 제공한다. 이 전류의 일부는 칩의 I/O 패드들(VDDH(160), VDDF(161))에, 및 외부 NAND 메모리(162)에 공급되고, 나머지는 코어 로직(VIN_CORE(164))에 1.2V 공급을 제공하기 위해 내부 코어 레귤레이터(163)에 의해 조절된다.
비-USB 모드에서, SD/MMC 또는 MS 호스트는 3.3 또는 1.8V 공급(165)(VIN_CORE(164))을 제공하고, 이는 코어 레귤레이터(163)에 공급된다. USB 모드에서, USB 호스트(166)는 코어 레귤레이터(163) 전에 부가적인 조절 단계를 필요로 한다. USB 호스트(166)는 5V 공급(VIN_53(167))을 제공하고, 이는 먼저 5-3.3 레귤레이터(190)에 의해 3.3V로 조절된 다음에 상술한 내부 코어 레귤레이터(163)에 제공된다.
부가적으로, USB 모드일 때, 5-3.3 레귤레이터(168)의 3.3V 출력과 코어 레귤레이터(163)의 1.2V 출력은 칩으로부터 나오고(VOUT_53(168) 및 VOUT_CORE(169) 각각에서) 여기서 이들이 필터(175, 176, 177)들에 의해 필터링된 다음에 USB PHY(170) 공급 입력(A3V3(171, A1V2(172), D1V2(173))들에 제공된다.
도 1c의 예시적 실시예에서, 비-USB 모드의 작동이 도시되어 있다. SD/MMC 또는 MS 호스트(165)는 코어 레귤레이터(163)에 전원을 공급한다. USB 발진기(OSC1(178))는 필요하지 않아, 스위치(179)가 열린다. 제 2 발진기(OSC2(180))가 꺼지고, USB 스위치(181)가 열린다. 5/3V 레귤레이터(190)가 꺼진다. PHY 인터페이스(3.3V)(170)가 꺼져, USB PHY 코어 스위치(181)들이 열린다. 1차 FD 패드(182)들이 활성이 되고, FD_DUP 패드(183)들이 활성화되지 않는다.
도 1d는 USB HIM이 활성일 때 전원 상태를 보인다. 칩은 내부 로직을 위한 1.2V의 코어 전압을 제공하도록 호스트 공급을 조절한다. 5/3V 레귤레이터(190)가 ON일 때, USB 스위치(181)가 닫힌다. 5/3V 레귤레이터(190)는 코어 레귤레이터(163)에 공급하고, USB 발진기(OSC1(178))는 스위치(179)가 닫혀 활성이다. USB 물리적 인터페이스(PHY(3.3V))가 ON이고, USB PHY 코어 스위치(181)들이 닫힌다. 몇몇 1차 FD 패드(182)들이 OFF이고, 이중 FD_DUP 패드(183)들이 ON이다.
호스트 및 조절된 공급 스위칭
위에 보인 바와 같이, 두 타입 모두의 구성(SD, NMC, MS 대 USB)들 모두 공유된 전원 패드들과 적절히 기능해야 한다. 제 3 모드는 지정된 SD+를 사용할 수 있다. SD+ 구성에서, SD와 USB 전원 접속들 모두가 단일화된 패키지에서 동시에 작동하므로, 다양한 전원 공급 옵션을 관리하는 추가 과제들을 제시한다.
USB를 지원하지 않는 실행시 활성 및 대기 전류를 제한하기 위해, 파워 버스가 5V 호스트 공급이 없을 때 USB PHY와 USB 디바이스 코어를 격리하도록 스위칭된다.
1.2V 코어 전압은 각각의 실행에 사용되지 않는 두 HIM 섬에 대해 꺼지도록 스위칭된다.
암호화 블록(145)과 ORAM 블록(146)은 대기 전력을 절약하기 위해 동적으로 독립적으로 켜고 꺼지도록 스위칭될 수 있다.
USB HIM 전원 스위칭
모드 감지가 ACOMP_54(148) 또는 ACOMP_3-1.2(147)에 인가된 전원에 근거한다. ACOMP 로직은 어느 단일 호스트 인터페이스(MS, SD/MMC, 또는 USB)가 현재 선택되어 있는지 판정한다.
전력 섬 - 섬 스위칭
일단 모드가 정해지면, ACOMP 로직은 그 모드에 적합한 전압 섬을 사용 가능하도록 한다.
격리 셀
격리 셀(155)은, 켜질 때, 정의되지 않은 부동 로직(floating logic) 상태가 구동되지 않은 섬으로부터 칩의 나머지로 전파되는 것을 방지한다. 사용 가능하도록 될 때 격리 셀은 소스와 목표 지점의 커플링을 해제하고 고정된 높은 전압(로직 1) 또는 고정된 낮은 전압(로직 0) 중 어느 하나를 나타내거나 신호에서 마지막 상태(래치-기반(latch-based))를 유지한다. 격리 셀들이 사용 불가능할 때 셀은 소스와 목표 간의 출력 신호 상태를 그냥 통과시킨다.
2개의 별개의 격리 셀 제어 레지스터(섬 입력, 섬 출력)들이 있다.
섬의 입력에서의 격리 셀은 항상 "로직 0" 기반의 셀이어서 섬이 꺼져 있을 때 꺼진 입력부에 전압이 존재하지 않는다.
섬의 출력부에서 격리 셀은 섬 차단시 상응하는 목표 섬 입력이 여전히 양성(benign) 상태를 보이도록 양성 상태에 기반하여 선택된다.
전력 섬의 펌웨어 문제
펌웨어는 SD 대기 모드 제한을 달성하기 위해 암호화 섬(145)의 전원의 사용 불가능/사용 가능을 관리해야 한다. 펌웨어는 SD 대기 모드에서 꺼져야 하는, ORAM 섬(146)에의 코드 복원(재-로딩)을 관리해야 한다.
도 2는 도 1의 회로의 실행의 추가 세부사항을 보인다. 이 실시예에서 USB 전원 감지기 블록은 단순히 인버터(206)이고, 량 VUSB _ Supply R2/(R1+R2)가 N-채널임계 전압(VTN) 위로 상승하자마자 다음 인버터 스테이지에 활성-저 출력을 제공한다. VTN이 전형적으로 밴드갭 기준 전압(VBG)의 반(또는 그 이하)이기 때문에, 이는 반전된 전압(USB On)이 호스트 POR 신호가 유효한 값에 도달하기 전에 오랫동안 상승하기 시작함을 의미한다. 전형적으로, 파워-온 리셋 신호들은 저-활성이고, 즉, 칩 또는 회로가 낮은 값의 POR 신호에 의해 리셋이 유지된다.
이 도면은 USB 호스트 공급(201)과 SD/MS 호스트 공급(202) 연결 간의 관계의 몇몇 세부사항들을 보인다. USB 호스트 공급(201)(5V 공칭)는 레귤레이터(203)를 구동하고, 이는 USB 호스트 공급(201)으로부터 조절된 3.3V 공급을 유도한다. USB_On(215)이 하이(high)일 때, 예시된 대형 PMOS 바이패스 스위치(204)가 (앞서의 저전압에 의해) 켜져서, 레귤레이터(203)의 출력이 SD/MS 호스트 공급(202) 연결부를 구동하도록 연결된다. 이 라인은 다시 두 개의 저항(213, 214)을 포함하는 내부 레귤레이터를 공급한다. 저항(215, 216)에 의해 형성된 전압 분할은 트랜지스터(213)의 게이트에 전력을 제공한다.
종단부로의 다중- HIM 인터페이스
도 3의 샘플 실시예는 단일 종단부(BE)에 연결된 3개의 다이(Die)-레벨 선택가능한 HIM 인터페이스들(전단부들)을 제공한다. 이는 종단부에 2개의 사용 가능한 내부 인터페이스들을 통해 제공된다:
CF(351), MS(352) 및 SD/MMC 디바이스 제어기(353)를 위한 HDMA(320; 호스트 다이렉트 메모리 액세스) 인터페이스, 및
USB 장치 제어기(354)를 위한 BVCI(330; 베이직 버츄얼 컴포넌트 인터페이스) 버스. BMU에의 BVCI 포트(330)는 USB 디바이스 제어기에 지정되지만, SD/MMC HIM과 MS HIM(352)의 HDMA(320) 인터페이스들은 BMU의 단일 HDMA 포트에 다중통신(340; Mux)되어야 한다.
이 샘플 실시예는 정적 및 동적 섬들 모두를 포함한다. 정적 섬은 선택되지 않은 작동 모드에 상응하면 작동시 항상 꺼져 있다.
데이터 모듈
도 4는 데이터 모듈을 보인다. 데이터 모듈은 NAND 플래시 메모리와 제어기를 포함한다. 이 샘플 실시예에서 제어기는 모듈의 커넥터들에서 USB 인터페이스, 적절한 표준들을 갖는 메모리 칩에의 인터페이스들을 제공한다.
다양한 공개된 실시예에 따라, 중단 가능한 공급 전압을 받도록 독립적으로 연결된 복수의 전력 섬을 포함하고; 전력 섬 중 여러 개가 각각의 국부 전력-유효 측정 회로를 각각 포함하고 상기 각각의 전력-유효 측정 회로에 의해 조건에 따라 사용 불가능하도록 되도로 연결되는 코어 회로를 또한 포함하고; 여기서 상기 전력 섬 중 하나 이상에서, 상기 각각의 공급 전압은 둘 이상의 유효 범위 중 어느 하나를 취할 수 있고, 상기 각각의 전력-유효 측정 회로는 상기 유효 범위 중 어느 하나를 시험하기 위해 자동 전압 스케일링(scaling)을 포함하는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 중단 가능한 공급 전압을 받도록 독립적으로 연결된 복수의 전력 섬을 포함하고; 상기 전력 섬 중 여러 개가 각각의 국부 전력-유효 측정 회로를 각각 포함하고, 상기 각각의 전력-유효 측정 회로에 의해 조건에 따라 사용 불가능하도록 되도록 연결된 코어 회로를 또한 포함하는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 켜지고 꺼지도록 독립적으로 연결된 복수의 전력 섬을 포함하고; 하나 이상의 상기 전력 섬이 상이한 작동 모드들에서 다중 공급 전압들을 받을 수 있는 이중-전압 전력 섬이고; 각각의 상기 이중-전압 전력 섬은 스케일링된 전압을 생성하기 위해 외부 연결에서 어떤 전압이 나타나는지에 따라 상이하도록 공급 전압 입력을 자동으로 스케일링하는 선택회로와; 상기 스케일링된 전압을 측정하고, 그에 따라 전력 유효 신호를 출력하는 자기이력 비교기를 포함하는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 복수의 전력 섬으로의 전원을 독립적으로 허용 또는 허용하지 않도록 연결된 전력 제어 회로를 포함하고; 상기 전력 섬 중 여러 개는 각각의 국부 전력-유효 측정 회로를 각각 포함하고, 상기 각각의 전력-유효 측정 회로에 의해 조건에 따라 사용 불가능하도록 연결되는 코어 회로를 또한 포함하고; 상기 전력 섬 중 하나 이상이 상이한 작동 모드에서 다중 공급 전압들을 받을 수 있는 이중-전압 전력 섬이고; 각각의 상기 이중-전압 전력 섬은 스케일링된 전압을 생성하기 위해 외부 연결에서 어떤 전압이 나타나는지에 따라 상이하도록 공급 전압 입력을 자동으로 스케일링하는 선택회로와; 그 각각의 전력 섬 내의 코어 회로를 사용 가능하도록 또는 사용 불가능하도록 하기 위해, 상기 스케일링된 전압을 측정하고, 그에 따라 전력 유효 신호를 출력하는 자기이력 비교기를 포함하는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 기준 전압에 대해 입력 전압을 시험하도록 연결된 비교기; 둘 이상의 외부 공급 전압 연결; 상기 외부 공급 전압 연결 중 첫 번째의 전력을 감지하고 상응하는 로직 출력을 제공하도록 연결된 감지 회로; 상기 로직 출력에 따라 상기 외부 공급 전압 연결의 전압의 제 1 비에, 또는 상기 제 2 외부 공급 전압 연결의 전압의 제 2 비에 상기 입력 전압을 연결하는 다중통신장치를 포함하고; 상기 비교기는 전력-유효 신호를 제공하도록 작동 가능하도록 연결되는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 메모리 칩; 외부 인터페이스 단자에 연결되고 상기 메모리 칩을 제어하도록 연결되고, 전력 제어 회로를 포함하고, 상기 제어기 칩의 복수의 전력 섬에 전원을 독립적으로 허용 또는 허용하지 않도록 연결되는 메모리 제어기 칩을 포함하고; 상기 전력 섬 중 여러 개가 각각의 국부 전력-유효 측정 회로를 각각 포함하고, 상기 각각의 전력-유효 측정 회로에 의해 조건에 따라 사용 불가능하도록 연결되는 코어 회로를 또한 포함하고; 상기 전력 섬 중 하나 이상이 상기 외부 단자 중 하나 이상으로부터 다중 공급 전압들을 받을 수 있는 이중-전압 전력 섬이고; 각각의 상기 이중-전압 전력 섬은 스케일링된 전압을 생성하기 위해 외부 연결에서 어떤 전압이 나타나는지에 따라 상이하도록 공급 전압 입력을 자동으로 스케일링하는 선택회로와; 그 각각의 전력 섬 내의 코어 회로를 사용 가능하도록 또는 사용 불가능하도록 하기 위해, 상기 스케일링된 전압을 측정하고, 그에 따라 전력 유효 신호를 출력하는 자기이력 비교기를 포함하는 휴대용 데이터 모듈이 제공된다.
다양한 공개된 실시예에 따라, 둘 이상의 외부 전원 입력에 커플링되고, 외부 소스로부터 전원을 받는 상기 외부 전원 입력 중 첫 번째에서 전압을 감지하도록 구성되는 전압 감지 회로; 상기 외부 전원 입력 중 선택된 것을 시험 노드에 작동 가능하도록 커플링하는 다중통신 회로; 기준 전압에 커플링된 제 1 입력과, 상기 시험 노드에 연결된 제 2 입력, 이에 따른 전력 유효 신호를 제공하는 출력을 갖는 비교기를 포함하고; 이에 의해 상기 전력-유효 신호는 어느 한 외부 소스로부터의 전압이 각각의 유효 레벨에 도달할 때 코어 회로 작동을 사용 가능하도록 할 수 있는 파워 온 리셋 회로가 제공된다.
다양한 공개된 실시예에 따라, 온-칩 전력 제어 회로에서, 복수의 전력 섬에 독립적으로 전원을 허용하거나 또는 허용하지 않고; 상기 전력 섬 중 여러 개에서, 국부적으로 전력-유효 측정을 수행하고, 상기 각각의 전력-유효 측정에 따라 상기 개개의 전력 섬의 개개의 코어 회로를 조건에 따라 사용 불가능하도록 하고; 상기 전력 섬 중 몇몇 이중-전압 전력 섬에서, 둘 이상의 유효 공급 전압 범위들 중 어느 것이 존재하는지 감지하고, 그에 따라 상기 전력-유효 측정을 수행하는 행위들을 포함하는 집적 회로 작동 방법이 제공된다.
다양한 공개된 실시예에 따라, 기준 전압에 대해 입력 전압을 비교하고; 로직 출력을 제공하기 위해 전압 감지 회로에 두 외부 연결 중 첫 번째에 전력이 존재하는지를 감지하고; 상기 제 1 외부 연결의 전압의 제 1 비와, 또는 상기 제 2 외부 연결의 전압의 제 2 비와, 상기 로직 출력에 의해 정해진 바에 따라, 연결된 상기 입력 전압으로 상기 비교 단계를 수행하고; 상기 연결 단계에 의해 영향을 받은 바와 같이, 상기 비교 단계에 따라 전력-유효 출력을 제공하는 것을 포함하는 집적 회로 작동 방법이 제공된다.
다양한 공개된 실시예에 따라,
하나 이상의 로직 제어 스위치를 사용하여 하나 이상의 전력 섬의 전원을 켜도록 선택하고; 전력 섬 내에서, 전력-유효 회로를 사용하여 로직 작업을 제어하여 입력 전압을 확인하고, 상기 전력-유효 회로는 상기 입력 전압의 비를 기준 전압에 대해 시험하기 위해 비교기를 사용하고, 상기 외부 연결 중 첫 번째에서 전력의 존재를 감지하고, 상기 비를 상응하도록 바꾸기 위해 상기 비교기에 그 입력을 스위칭하는 것을 포함하고; 이에 의해 상기 집적 회로는 그 하나 이상의 상기 전력 섬에서 다중-공급-전압에 적합한, 집적 회로의 전원 확인 방법이 제공된다.
다양한 공개된 실시예에 따라, 하나 이상의 로직 제어 스위치를 사용하여 전력 섬을 켜는 것을 선택하고; 거기서 받은 공급 전압을 확인하기 위해 상기 하나의 전력 섬에서 파워 온 리셋 회로를 사용하여 하나 이상의 전력 섬의 로직 작동을 제어하고; 상기 파워 온 리셋 회로는 유도된 기준 전압에 대해 상기 입력 전압의 비를 시험하고; 둘 이상의 외부 전원 입력 연결 중 첫 번째 전압의 존재 여부를 감지하고, 상기 비를 바꾸고 그에 따라 상기 두 외부 전원 입력 연결 중 선택된 것에 연결하도록 상기 파워 온 리셋 회로를 재구성하는 것을 포함하는 전력 섬의 전원 확인 방법이 제공된다.
다양한 공개된 실시예에 따라, 유도된 기준 전압에 대해 입력 전압을 시험하도록 연결된 비교기; 로직 출력을 제공하는 상기 외부 전원 연결 중 첫 번째에서 전력을 감지하는 감지 회로에 연결된 둘 이상의 외부 전원 입력 연결; 상기 로직 출력에 따라 상기 입력 전압을 상기 제 1 외부 연결의 전압의 제 1 비 또는 상기 제 2 외부 연결의 전압의 제 2 비 중 어느 하나에 연결하는 로직 스위치를 포함하고; 상기 비교기는 전력-유효 신호를 제공하기 위해 작동 가능하도록 연결되는 집적 회로가 제공된다.
다양한 공개된 실시예에 따라, 제 1 입력에서 선택된 전압 소스로부터 유도된 제 1 시험 전압 신호를 받고, 제 2 입력에서 기준 전압을 받는 제 1 비교기를 포함하고; 비교기는 유효 제 1 전압 소스 또는 유효 제 2 전압 소스 중 어느 하나에 연결하는데 사용되는 유효 전압 범위를 지시하는 로직 출력 신호를 생성하고, 상기 연결된 전압 소스는 내부 코어 로직에 전력을 제공하는 디지털 회로의 로직 작동을 위한 유효 전력을 보장하기 위한 회로가 제공된다.
다양한 공개된 실시예에 따라, 둘 이상의 외부 전원 입력에 커플링되고, 외부 소스로부터 전원을 먼저 받는 입력에서 전압을 감지하도록 구성되는 전압 감지 회로를 포함하고; 기준 전압, 출력 전원 리셋 신호에 커플링된 제 1 입력과, 둘 이상의 외부 전원 입력에 연결된 제 2 입력을 갖는 비교기; 외부 소스로부터 전원을 먼저 받는 상기 입력에 비교기의 제 2 입력을 커플링하는 로직 제어 스위칭 회로를 포함하고, 상기 제 2 입력의 전압은 외부 소스로부터 비례적으로 유도되고; 상기 출력 전원 리셋 신호는 외부 소스로부터 유도된 전압이 유효 레벨에 도달했는지에 근거하여 전력-유효 신호를 제공하는 파워 온 리셋 회로가 제공된다.
다양한 공개된 실시예에 따라, 둘 이상의 외부 전원 입력에 커플링되고 외부 소스로부터 전원을 먼저 받는 입력에서 전압을 감지하도록 구성되는 전압 감지 회로; 기준 전압, 출력 전원 리셋 신호에 커플링된 제 1 입력과 둘 이상의 외부 전원 입력에 연결된 제 2 입력을 갖는 비교기; 외부 소스로부터 전원을 먼저 받는 상기 입력에 비교기의 제 2 입력을 커플링하는 로직 제어 스위칭 회로를 포함하고, 상기 제 2 입력의 전압은 외부 소스로부터 비례적으로 유도되고; 상기 출력 전원 리셋 신호는 외부 소스로부터 유도된 전압이 유효 레벨에 도달했는지에 기반한 전력-유효 신호를 제공하는 파워 온 리셋 회로가 제공된다.
다양한 공개된 실시예에 따라, 아날로그 다중통신장치로부터의 제 1 입력과 기준 전압 소스로부터의 제 2 입력을 갖고, 전원 리셋 신호 출력을 생성하는 비교기; 제 1 전압 소스에 비례하는 제 3 입력을 갖고, 제 2 전압 소스에 비례한 제 4 입력을 갖고, 제 1 전압 소스 또는 제 2 전압 소스 중 하나로부터 유도된 제 1 출력을 갖는 아날로그 다중통신 장치; 제 2 전압 소스에 커플링되고 아날로그 다중통신장치에 제 5 입력을 제공하는 전원 감지기를 포함하고, 전원 감지기가 제 2 전압 소스로부터 임계 전압을 감지할 때, 전원 온 신호가 제 5 입력에 생성되고; 상기 아날로그 다중통신장치가 제 4 입력을 선택하여 전원 온 신호 제 5 입력에 반응하고, 전원 온 신호가 없을 때 제 3 입력을 선택하고, 선택된 입력 전압 신호는 제 1 입력에서 수신되어, 제 1 입력 전압이 특정 레벨에 도달할 때, 전원 리셋 신호 출력이 이루어지는, 유효 전압 감지 회로가 제공된다.
다양한 공개된 실시예에 따라, 입력 전압을 기준 전압에 비교하고; 로직 출력을 제공하기 위해 전압 감지 회로에서 두 외부 연결 중 첫 번째에서 전력의 존재 여부를 감지하고; 상기 로직 출력에 의해 정해진 바와 같이, 상기 입력 전압으로서 상기 제 1 외부 연결의 전압의 제 1 비에 또는 상기 제 2 외부 연결의 전압의 제 2 비에 연결하는, 집적 회로 작동 방법이 제공된다.
다양한 공개된 실시예에 따라, 하나 이상의 로직 제어 스위치를 사용하여 하나 이상의 전력 섬의 전원을 켜도록 선택하고; 임계 입력 전압을 확인하기 위해 파워 온 리셋 회로를 사용하여 전력 섬의 로직 작업을 제어하고; 유도된 기준 전압에 대해 상기 입력 전압의 비를 시험하기 위해 비교기를 사용하고; 둘 이상의 외부 전원 입력 연결을 시험하도록 비교기와, 상기 외부 연결 중 첫 번째의 전원 존재 여부를 감지하도록 연결된 전압 감지 회로를 구성하고;상기 전압 감지 회로의 로직 출력에 따라 상기 제 1 외부 연결의 전압의 제 1 비, 또는 상기 제 2 외부 연결의 전압의 제 2 비 중 어느 하나에 상기 입력 전압을 연결하는 스위칭 로직을 제공하고, 상기 비교기는 임계 전압이 감지될 때 전력-유효 신호를 생성하도록 작동 가능하도록 연결되는, 복수의 전력 섬을 갖는 로직 회로에 전원을 확인하는 방법이 제공된다.
다양한 공개된 실시예에 따라, 하나 이상의 로직 제어 스위치를 사용하여 하나 이상의 전력 섬을 켜도록 선택하고; 제 1 전력 섬에 유효 입력 전압을 확인하도록 전원 온 리셋 회로를 사용하여 전력 섬의 로직 작업을 제어하고; 유도된 기준 전압에 대해 상기 입력 전압의 비를 시험하도록 비교기를 사용하고; 제 1 전력 섬에 대한 둘 이상의 외부 전원 입력 연결을 시험하도록 비교기를 구성하고, 상기 외부 연결 중 첫 번째의 전력의 존재 여부를 감지하도록 연결된 전압 감지 회로를 구성하고; 상기 전압 감지 회로의 로직 출력에 따라, 상기 입력 전압을 상기 제 1 외부 연결의 전압의 제 1 비에, 또는 상기 제 2 외부 연결의 전압의 제 2 비에 상기 입력 전압을 연결하는 스위칭 로직을 제공하고, 상기 비교기는 전력-유효 신호를 제공하고 제 2 전력 섬에서 로직 작동을 허용하도록 작동 가능하도록 연결되는, 전력 섬의 전압을 확인하는 방법이 제공된다.
수정예와 변형예
당업자에게 인식되듯이, 본원에서 설명한 혁신적 개념들은 광범위한 응용예들에 걸쳐 수정 및 바뀔 수 있으므로 특허청구되는 관련 주제의 범위는 주어진 어떠한 특정한 예시적 내용에도 한정되지 않는다. 첨부된 청구범위의 진의 및 넓은 범위 내에 드는 모든 변경, 수정 및 변형예들을 모두 포괄하는 것을 의도한다.
예를 들어, 추가 스테이지들이 여전히 상술한 논리적 및/또는 기능적 관계들을 보존하면서 예시한 다양한 회로에 추가될 수 있다. POR들은 전체 섬 또는 섬의 부분들에 실행될 수 있다. POR은 기동을 허용하기 전에 다른 섬이 유효 전원으로 동작함을 보장하도록 실행될 수도 있다.
파워-온 리셋 회로에 의해 제공되는 출력 신호가 보다 일반적으로는 전력-유효 신호로서 설명될 수 있지만, 사실상 파워-온-리셋 회로 자체는 전원 모니터링 또는 전원 허용 회로의 일례로 설명될 수 있다. "파워-온 리셋" 신호를 상술한 바와 같이 사용하는 것은 복합 디지털 로직에서 매우 일반적이지만, 예측 불가능한 상태를 회피하기 위한 다른 체계도 대에 사용될 수 있다. (예를 들어, 신호가 어떻게 연결되었는지 만이 아니라 어떻게 개념화되었는지에 따라 "사용 가능" 또는 "사용 불가능" 신호로 설명될 수 있다).
공동 소유되고 계류중인 미국 특허출원을 참조하고, 이들 각각 모두가 본원에 그 전체 기재 내용이 참고문헌으로 포함된다: 12/31/2006 출원된 60/934,936호; 12/31/2006 출원된 60/921,507호; 12/31/2006 출원된 60/934,918호, 12/31/2006 출원된 60/934,917호; 12/31/2006 출원된 60/999,760호; 12/31/2006 출원된 60/934,923호; 2007/01/01 출원된 60/934,937호; 2007/01/01 출원된 60/921,508호; 12/31/2006 출원된 11/618,849호; 12/31/2006 출원된 11/618,852호; 12/31/2006 출원된 11/618,865호; 12/31/2006 출원된 11/618,867호; 12/31/2006 출원된 11/649,325호; 12/31/2006 출원된 11/649,326호; 12/28/2007 출원된 11/_____(SDD-1093, "유효 전원의 국부 감지 및 다중 범위를 갖는 회로 및 시스템"); 12/28/2007 출원된 11/_____(SDD-1100, "집적 회로의 둘 이상의 측면들 중 하나의 선택적 접합"); 12/28/2007 출원된 11/_____(SDD-1102, "모든-옵션이-활성인 시험 모드를 갖는 실행-옵션 칩들 및 방법"). 이러한 출원들 어떤 것도 반드시 본원에 관련한 것은 아니지만 상술한 개념들로서 동일한 시스템에 설계되는, 및/또는 이러한 개념들과 상승적으로 조합되는 특징들을 보이는 것을 돕는다.
다른 예로, (최적 전원 효율을 위해 작동하면서, 다양한 시간에서 켜지고 꺼질 수 있는) 동적 전력 섬에서 국부 전원-모니터링 회로를 포함할 수도 있지만, (상술한 실시예에서 호스트 인터페이스 모듈과 같은) 정적 전력 섬이 아니다. 이 종류의 실시예들은 가장 필요한 곳에 선택적으로 보호가 되는 장점을 갖고, 즉, 독립적인 보호가 그 전원 상태가 독립적인 섬에만 주어진다. 이는 설계를 단순화한다.
본원의 어떠한 설명도 어떤 특정 요소, 단계, 또는 기능이 청구범위에 포함되어야 하는 실질적 요소라고 암시하는 것으로 읽히지 않아야 한다: 특허청구되는 관련 주제는 허용된 청구범위에 의해서만 정의된다. 또한, 이러한 청구범위 중 어떤 것도 정확한 단어 "하는 수단"이 분사가 따라오지 않으면 35 USC 섹션 112의 6절을 행사하는 것을 의도하지 않는다.
청구된 청구범위는 가능한 한 포괄적이고자 하며, 어떠한 관련 주제도 고의로 포기하거나, 바치거나 또는 버려지지 않는다.

Claims (42)

  1. 복수의 전력 섬(120 - 125)으로서, 상기 복수의 전력 섬(120 - 125)들의 각각의 전력 섬(120 - 125)은 중단 가능한 공급 전압을 독립적으로 수신하도록 구성되는 복수의 전력 섬을 포함하고;
    상기 복수의 전력 섬(120 - 125)들 중 적어도 2개의 전력 섬(120 - 125)은 국부 유효-전력 측정 회로(power-valid measurement circuit)와 코어 회로(core circuit)를 각각 포함하고, 전력 섬(120 - 125)의 코어 회로는 동일한 전력 섬(120 - 125)의 국부 유효-전력 측정 회로에 의해 조건에 따라 사용 불가능하게 되도록 구성되는 집적 회로에 있어서,
    국부 유효-전력 측정 회로 및 코어 회로를 포함하는 적어도 2개의 전력 섬(120 - 125)들 중 제1 전력 섬(120 - 125)에서, 상기 국부 유효-전력 측정 회로는
    제 1 입력(101)에 연결된 제 1 저항 사다리(102, 103) 및 제 2 입력(110)에 연결된 제 2 저항 사다리(111, 112) - 입력 전압이 각각의 상기 제 1 입력(101)과 상기 제 2 입력(110)에 인가되면 상기 저항 사다리(102, 103, 111, 112) 각각은 상기 저항 사다리(102, 103, 111, 112)의 2개의 저항들(102, 103, 111, 112) 사이 노드에서 분할된 다운 전압(down voltage)을 설정함 -,
    전력이 상기 제 1 입력(101)에 존재하는지 여부를 감지하기 위해 연결되고 전압이 상기 제 1 입력(101)에 존재하는 것이 감지되면 신호를 제공하기 위해 구성된 전압 감지기(106, power detector),
    출력을 가지고, 상기 출력을 신호가 상기 전압 감지기(106)에 의해 제공되지 않으면 상기 제 2 저항 사다리(111, 112)의 노드로 연결되거나 또는 상기 신호가 상기 전압 감지기(106)에 의해 제공되면 상기 제 1 저항 사다리(102, 103)의 노드에 선택적으로 연결되도록 구성된 다중통신장치(multiplexing)(104) 회로,
    상기 다중통신장치(multiplexing)(104) 회로의 상기 출력에 연결된 입력 및 기준전압 생성기(105)에 연결된 추가 입력을 가지고, 상기 각각의 전력 섬의 코어 회로를 사용 가능하도록 또는 사용 불가능하도록 상기 다중통신장치(104) 회로의 출력에서 전압을 측정하고 상기 다중통신장치(104) 회로의 출력에서의 전압 측정에 기초하여 유효 전력 신호를 출력하도록 구성된 자기이력 비교기(116)를
    포함하는, 집적 회로.
  2. 제 1항에 있어서, 상기 제 1 전력 섬(120 - 125)은 하나 이상의 전기 인터페이스에 연결되도록 작동가능한 제어인, 집적 회로.
  3. 제 1항에 있어서, 적어도 2개의 상기 전력 섬(120 - 125)의 각각의 국부 유효-전력 측정 회로는 수신된 전압이 유효 범위에 있으면 전력 섬(120 - 125)에 유효-전력 출력 신호(117)를 출력하도록 구성되고, 적어도 2개의 상기 전력 섬(120 - 125)의 각각의 코어 회로는 유효-전력 출력 신호(117)에 기초하여 동작이 수행되도록 구성되는, 집적 회로.
  4. 제 3항에 있어서, 상기 유효-전력 출력 신호(117)는 전력 전압이 유효 범위에 있다는 것을 제 1 전력 섬(120 - 125)에 표시하고, 제 2 전력 섬(120 - 125)의 코어 회로는 상기 유효-전력 출력 신호(117)에 기초하는 동작을 수행하는, 집적 회로.
  5. 제 1항에 있어서, 상기 유효-전력 출력 신호(117)는 전력 전압이 유효 범위에 있다는 것을 전력 섬(120 - 125)에 표시하고, 전력 섬(120 - 125) 내의 회로들은 상기 유효-전력 출력 신호(117)에 기초하는 동작을 수행하는, 집적 회로.
  6. 제 1항에 있어서, 이중-전압 전력 섬(120 - 125)은 하나 이상의 전기 인터페이스에 연결되도록 구성되는 외부 인터페이스 제어인, 집적 회로.
  7. 휴대용 데이터 모듈(portable data module)에 있어서,
    메모리 칩과;
    외부 인터페이스 단자에 연결되고 상기 메모리 칩을 제어하도록 구성되는 메모리 제어기 칩;
    을 포함하고,
    제 1항 내지 제 6항 중 어느 한 항에 기재된 집적 회로를 포함하는 상기 메모리 제어기 칩은
    상기 제어기 칩 상의 복수의 전력 섬으로 전력을 독립적으로 허용하거나 또는 허용하지 않도록 구성된 전력 제어 회로를 포함하고;
    상기 제 1 전력 섬(120 - 125)은 적어도 하나의 상기 외부 단자로부터 다중 공급 전압을 수신하도록 구성된 이중-전압 전력 섬(120 - 125)인, 휴대용 데이터 모듈.
  8. 제 7항에 있어서, 상기 메모리 칩은 비휘발성 메모리 칩인, 휴대용 데이터 모듈.
  9. 온-칩 전력 제어 회로로 복수의 전력 섬(120 - 125)의 전력 섬(120 - 125)에 대한 전력을 독립하여 제어하는 단계,
    상기 복수의 전력 섬(120 - 125)들 중 적어도 2개의 전력 섬(120 - 125)에서 유효-전력 측정을 수행하는 단계,
    적어도 2개의 상기 전력 섬(120 - 125)의 각각의 코어 회로를 조건에 따라 사용 불가능하게 하는 단계를 포함하는 집적 회로 작동 방법에 있어서,
    상기 전력 섬(120 -125) 내 국부 유효-전력 측정 회로의 일부로서 상기 유효-전력 측정을 수행하는 단계,
    제 1 및 제 2 입력(101, 110)에서 입력 전압을 수신하는 제 1 저항 사다리(102, 103) 및 제 2 저항 사다리(111, 112) 중 어느 하나의 2개의 저항(102, 103, 111, 112)들 사이 노드에서 분할된 다운 전압을 설정하기 위하여 각각의 제 1 입력(101) 및 제 2 입력(110)에 연결된 상기 제 1 저항 사다리(102, 103) 및 제 2 저항 사다리(111, 112)를 제공하는 단계,
    전압이 상기 제 1 입력(101)에 존재하는지 감지하고 전압이 상기 제 1 입력(101)에 존재하는 것이 감지되면 신호를 제공하는 단계,
    전압 감지기(106)에 의해 신호가 제공되지 않으면 상기 제 2 저항 사다리(111, 112)의 노드로 비교기(116)의 입력을 연결하거나 또는 전압이 상기 제 1 입력(101)에 존재하면 상기 제 1 저항 사다리(102, 103)의 노드로 비교기의 입력을 선택하여 연결하는 단계, 및
    상기 비교기(116)의 입력에서의 전압을 기준 전압과 비교하는 단계를 포함하고,
    적어도 2개의 상기 전력 섬(120 - 125)의 각각의 코어 회로를 조건에 따라 사용 불가능하게 하는 단계는 상기 전력 섬(120 - 125)의 유효-전력 측정에 기초하는, 집적 회로 작동 방법.
  10. 제 9항에 있어서, 각각의 이중-전압 전력 섬(120 - 125)은 하나 이상의 표준 전기 인터페이스에 연결되도록 구성되는 제어인, 집적 회로 작동 방법.
  11. 제 10항에 있어서, 자기이력 비교기(116)는 상기 기준 전압에 대하여 상기 입력 전압을 비교하는, 집적 회로 작동 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
KR1020107014128A 2007-12-28 2008-12-12 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로 KR101659094B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/965,943 2007-12-28
US11/965,943 US7830039B2 (en) 2007-12-28 2007-12-28 Systems and circuits with multirange and localized detection of valid power
PCT/US2008/086553 WO2009085650A2 (en) 2007-12-28 2008-12-12 Systems and circuits with multirange and localized detection of valid power

Publications (2)

Publication Number Publication Date
KR20100121595A KR20100121595A (ko) 2010-11-18
KR101659094B1 true KR101659094B1 (ko) 2016-09-22

Family

ID=40797291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014128A KR101659094B1 (ko) 2007-12-28 2008-12-12 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로

Country Status (7)

Country Link
US (1) US7830039B2 (ko)
EP (1) EP2232706B1 (ko)
JP (1) JP5405487B2 (ko)
KR (1) KR101659094B1 (ko)
CN (1) CN101919161B (ko)
TW (1) TWI489256B (ko)
WO (1) WO2009085650A2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072719B2 (en) * 2006-12-31 2011-12-06 Sandisk Technologies Inc. Systems, circuits, chips and methods with protection at power island boundaries
TW200900910A (en) * 2006-12-31 2009-01-01 Sandisk Corp Systems, methods, and integrated circuits with inrush-limited power islands
US8316158B1 (en) 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
US8060661B1 (en) 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US7830039B2 (en) 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US7898285B2 (en) * 2008-03-26 2011-03-01 International Business Machines Corporation Optimal local supply voltage determination circuit
US7750684B2 (en) * 2008-04-18 2010-07-06 Nanya Technology Corp. Power-on detection circuit for detecting minimum operational frequency
JP5293808B2 (ja) * 2009-03-31 2013-09-18 富士通株式会社 半導体集積回路及び電源電圧制御方法
TWI407128B (zh) * 2009-09-15 2013-09-01 Himax Analogic Inc 數位電路及其電壓偵測電路
JP5714274B2 (ja) * 2009-10-02 2015-05-07 ローム株式会社 半導体装置ならびにそれらを用いた電子機器
JP5556130B2 (ja) * 2009-11-02 2014-07-23 ソニー株式会社 情報処理装置、電源制御方法、プログラム、および電源制御システム
TWI561770B (en) * 2010-04-30 2016-12-11 Samsung Electronics Co Ltd Light emitting device package, light source module, backlight unit, display apparatus, television set, and illumination apparatus
US20120151232A1 (en) * 2010-12-12 2012-06-14 Fish Iii Russell Hamilton CPU in Memory Cache Architecture
TW201227529A (en) * 2010-12-16 2012-07-01 Leadtrend Tech Corp Power management device of an sd card reader
US8494477B2 (en) * 2011-06-24 2013-07-23 Intel Corporation Power management for an electronic device
US8832470B2 (en) * 2011-08-24 2014-09-09 Lsi Corporation Powering universal serial bus systems
US9933278B2 (en) 2011-12-02 2018-04-03 Continental Automotive Gmbh Adaptable voltage level detection with resistive ladder
US9231409B2 (en) * 2012-01-24 2016-01-05 Texas Instruments Incorporated Sourcing and securing dual supply rails of tamper protected battery backed domain
US8659970B2 (en) 2012-03-16 2014-02-25 Micron Technology, Inc. Memory device power control
US20140015345A1 (en) * 2012-07-10 2014-01-16 iLumisys, Inc Current limiting circuit for electrical devices
CN103777069B (zh) * 2012-10-26 2016-08-10 神讯电脑(昆山)有限公司 多组电源功率量测系统及其操作方法
JP6092649B2 (ja) * 2013-02-15 2017-03-08 キヤノン株式会社 演算装置、アレイ型演算装置およびその制御方法、情報処理システム
US9612647B2 (en) 2013-11-08 2017-04-04 Intel Corporation Power management for a physical layer interface connecting a display panel to a display transmit engine
JP6046651B2 (ja) * 2014-02-12 2016-12-21 Ｎｅｃプラットフォームズ株式会社 プログラム切替システム及びプログラム切替方法
US9335775B2 (en) * 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
US10209279B2 (en) 2015-06-24 2019-02-19 Allegro Microsystems, Llc Methods and apparatus for monitoring a level of a regulated source
US10228742B2 (en) * 2017-05-18 2019-03-12 Cypress Semiconductor Corporation USB power control analog subsystem architecture
CN110494759A (zh) * 2017-05-18 2019-11-22 赛普拉斯半导体公司 Usb功率控制模拟子系统中的电流感测
US10222402B2 (en) 2017-05-18 2019-03-05 Cypress Semiconductor Corporation Current sensing in a USB power control analog subsystem
CN110632497B (zh) * 2019-06-13 2022-01-28 眸芯科技（上海）有限公司 测试soc系统中子系统功耗的方法、装置及系统
CN111159962B (zh) * 2019-12-23 2023-11-03 北京华大信安科技有限公司 一种内嵌nvm芯片的低功耗设计方法及系统
TWI726808B (zh) * 2020-09-04 2021-05-01 新唐科技股份有限公司 欠壓鎖定電路及其操作方法
US20240264229A1 (en) * 2023-02-07 2024-08-08 Stmicroelectronics International N.V. PORs TESTING IN MULTIPLE POWER DOMAIN DEVICES

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501478A (ja) 2003-05-07 2007-01-25 ヴァーチャル シリコン テクノロジー インコーポレイテッド 電力の島を使用した集積回路での電力の管理
JP2009534832A (ja) 2006-04-20 2009-09-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 多電圧チップのためのパワーｏｋの伝達

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228311A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 電源制御方式
US5369310A (en) * 1992-06-01 1994-11-29 Hewlett-Packard Corporation CMOS power-on reset circuit
JPH07249971A (ja) * 1994-03-11 1995-09-26 Nec Eng Ltd Ｅｃｌレベルパワーオンリセット信号生成回路
JP3224756B2 (ja) * 1997-04-16 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 内部ａｃアダプタ付き電源装置、及び携帯型電子機器
US6342802B1 (en) * 1999-10-28 2002-01-29 Seagate Technology Llc Multi-voltage power-up stable input/output buffer circuit in a disc drive
US6750683B2 (en) * 2001-04-30 2004-06-15 Stmicroelectronics, Inc. Power supply detection circuitry and method
US6631502B2 (en) * 2002-01-16 2003-10-07 International Business Machines Corporation Method of analyzing integrated circuit power distribution in chips containing voltage islands
US6950951B2 (en) * 2002-04-30 2005-09-27 Arm Limited Power control signalling
JP4165215B2 (ja) * 2002-12-25 2008-10-15 株式会社デンソー デジタル入力信号処理装置
US7864615B2 (en) * 2005-02-25 2011-01-04 Kingston Technology Corporation Flash memory controller utilizing multiple voltages and a method of use
US7526674B2 (en) * 2005-12-22 2009-04-28 International Business Machines Corporation Methods and apparatuses for supplying power to processors in multiple processor systems
US20080163012A1 (en) 2006-12-31 2008-07-03 Radhakrishnan Nair Apparatus for Configuring a USB PHY to Loopback Mode
US7802034B2 (en) 2006-12-31 2010-09-21 Sandisk Corporation Method for performing full transfer automation in a USB controller
US20080159157A1 (en) 2006-12-31 2008-07-03 Radhakrishnan Nair Method for Configuring a USB PHY to Loopback Mode
US20080162954A1 (en) 2006-12-31 2008-07-03 Paul Lassa Selectively powered data interfaces
US20080162737A1 (en) 2006-12-31 2008-07-03 Baojing Liu USB Controller with Full Transfer Automation
US20080162957A1 (en) 2006-12-31 2008-07-03 Paul Lassa Selectively powering data interfaces
US7639052B2 (en) * 2007-04-06 2009-12-29 Altera Corporation Power-on-reset circuitry
US7830039B2 (en) 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
US7928746B1 (en) 2007-12-28 2011-04-19 Sandisk Corporation Exclusive-option chips and methods with all-options-active test mode
US8102062B1 (en) 2007-12-28 2012-01-24 Sandisk Technologies Inc. Optionally bonding either two sides or more sides of integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007501478A (ja) 2003-05-07 2007-01-25 ヴァーチャル シリコン テクノロジー インコーポレイテッド 電力の島を使用した集積回路での電力の管理
JP2009534832A (ja) 2006-04-20 2009-09-24 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 多電圧チップのためのパワーｏｋの伝達

Also Published As

Publication number Publication date
JP2011508566A (ja) 2011-03-10
KR20100121595A (ko) 2010-11-18
WO2009085650A2 (en) 2009-07-09
CN101919161A (zh) 2010-12-15
JP5405487B2 (ja) 2014-02-05
EP2232706B1 (en) 2015-11-11
US20090167093A1 (en) 2009-07-02
EP2232706A4 (en) 2012-08-29
EP2232706A2 (en) 2010-09-29
US7830039B2 (en) 2010-11-09
TW200937180A (en) 2009-09-01
TWI489256B (zh) 2015-06-21
WO2009085650A3 (en) 2009-10-01
CN101919161B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
KR101659094B1 (ko) 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로
US5894423A (en) Data processing system having an auto-ranging low voltage detection circuit
US10162774B2 (en) Intelligent voltage regulator
US9076513B2 (en) Low-pin-count non-volatile memory interface with soft programming capability
US7187600B2 (en) Method and apparatus for protecting an integrated circuit from erroneous operation
KR101139772B1 (ko) 반도체회로
US8054125B2 (en) Charge pump with low power, high voltage protection circuitry
US20080273391A1 (en) Regulator Bypass Start-Up in an Integrated Circuit Device
US8836352B2 (en) System and method for using an integrated circuit pin as both a current limiting input and an open-drain output
US7221200B1 (en) Programmable low voltage reset apparatus for multi-Vdd chips
US11914445B2 (en) Management of power to internal subsystems within a system on chip
US20060202561A1 (en) Supply voltage identifier
EP0661714B1 (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
WO1999059057A1 (en) Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device
JP4655244B2 (ja) 最初の有効なコマンドに基づくコンフィギュレーションの終了
CN216979719U (zh) 一种usb电源切换电路和usb电源装置
JP3888571B2 (ja) モード切替回路
SUFFIX et al. 14 channel configurable power management integrated circuit
Infotainment 14 Channel Configurable Power Management Integrated Circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right