JP5293808B2 - 半導体集積回路及び電源電圧制御方法 - Google Patents

Description

本発明は、半導体集積回路及び電源電圧制御方法に係り、特に電源電圧観測回路を備えた半導体集積回路及びそのような半導体集積回路に供給される電源電圧を制御する電源電圧制御方法に関する。

図１は、従来の電源電圧制御方法の一例を説明する図である。図１において、大規模集積回路（ＬＳＩ：Large Scale Integrated circuit）１は、抵抗、インダクタンス及び容量を有する電源配線２及びトランジスタ３を有する。入力された直流（ＤＣ）電圧を所定の直流電圧に変換して出力するＤＣ−ＤＣコンバータ５は、抵抗、インダクタンス及び容量を有する電源配線６を介して、変換された電源電圧ＶＤＤをＬＳＩ１に入力する。図１において、ＧＮＤは接地を示す。この例では、ＬＳＩ１の電源入力端子の電圧、即ち、アナログ電圧信号をＤＣ−ＤＣコンバータにフィードバックして電源電圧ＶＤＤを制御する。

図１の例では、ＬＳＩ１の電源入力端子の電圧を観測してＤＣ−ＤＣコンバータ５にフィードバックしており、フィードバックループが安定するとは限らないため、ＬＳＩ１内のトランジスタ３に実際に印加される電源電圧はわからない。このため、ＬＳＩ１内のトランジスタ３に印加される電源電圧を一定に制御することは難しい。

そこで、ＬＳＩ１内にトランジスタ３に実際に印加される電源電圧を観測するための専用配線を設けることも考えられるが、この場合、専用配線の抵抗を十分下げることができなければ電源電圧の高い周波数での変動を観測することはできない。又、専用配線を設けた場合、ＬＳＩ１のパッケージに電圧観測用の端子（即ち、信号ピン）を別途設ける必要がある。更に、電圧観測点をＬＳＩ１内の中央部分に設けた場合、パッケージ内で信号配線を既存の配線に干渉しないように引き回す必要があり、ＬＳＩ１のパッケージ内のレイアウトの自由度が低下するとともに、配線の占有面積が増大してＬＳＩ１内でトランジスタ３等の回路素子を設けるための面積が制限されてしまう。
特開２００４−２２８１０４号公報 特開２００８−７２０４５号公報

従来の電源電圧制御方法では、ＬＳＩのパッケージの端子の数を増加することなく比較的簡単な構成でＬＳＩ内の電源電圧を一定に制御することは難しいという問題があった。

そこで、本発明は、半導体集積回路の端子の数を増加することなく比較的簡単な構成で半導体集積回路内の電源電圧を一定に制御することが可能な半導体集積回路及び電源電圧制御方法を提供することを目的とする。

本発明の一観点によれば、外部からの電源電圧と、所定の参照電圧のうち一方を、調整モード信号に応じて選択出力して観測対象電圧端子に供給する第１のセレクタと、前記観測対象電圧端子における電圧変動を観測して観測された電圧変動をデジタル信号に変換して出力する電圧観測回路と、前記デジタル信号を前記外部へ出力する入出力回路を備える半導体集積回路が提供される。

本発明の一観点によれば、電源制御回路が半導体集積回路に供給する電源電圧を制御する電源電圧制御方法であって、回路調整期間中は所定の参照電圧を選択出力するとともに、電圧観測期間中は前記電源電圧を選択出力して観測対象電圧端子に供給するよう前記半導体集積回路内の第１のセレクタを調整モード信号に応じて切り替えるステップと、前記観測対象電圧端子における電圧変動を前記半導体集積回路内の電圧観測回路で観測して観測される電圧変動をデジタル信号に変換して出力するステップと、前記デジタル信号を前記半導体集積回路内の入出力回路から前記電圧制御回路に出力して前記電圧制御回路が出力する前記電源電圧を制御するステップを有する電源電圧制御方法が提供される。

開示の半導体集積回路及び電源電圧制御方法によれば、半導体集積回路の端子の数を増加することなく比較的簡単な構成で半導体集積回路内の電源電圧を一定に制御することが可能となる。

従来の電源電圧制御方法の一例を説明する図である。 本発明の一実施例における電源電圧制御方法を説明する図である。 半導体集積回路の一例を説明する図である。 図３に示す調整回路の一例を説明する図である。 図３に示す半導体集積回路の動作を説明するフローチャートである。 図３に示す半導体集積回路の動作を説明するタイミングチャートである。 半導体集積回路の他の例を説明する図である。 図７に示す調整回路の一例を説明する図である。 図７に示す半導体集積回路の動作を説明するフローチャートである。 図７に示す半導体集積回路の動作を説明するタイミングチャートである。 半導体集積回路の他の例を説明する図である。 半導体集積回路の他の例を説明する図である。

符号の説明

２，６ 電源配線
３ トランジスタ
１１，１１−１〜１１−３，１１−４_１，１１−４_２ ＬＳＩ
１２，１２−１，１２−２，１２−２_１〜１２−２_ｎ 電圧観測回路
１３ 入出力回路
２１，３１ 電圧制御回路
６１ 信号処理回路
１１１ レギュレータ
１１２ セレクタ
１１３ 電圧生成回路
１１４−１，１１４−２ 調整回路

開示の半導体集積回路及び電源電圧制御方法では、電源制御回路が半導体集積回路に供給する電源電圧を制御する。回路調整期間中は所定の参照電圧を選択出力するとともに、電圧観測期間中は電源電圧を選択出力して観測対象電圧端子に供給するよう半導体集積回路内のセレクタを調整モード信号に応じて切り替える。観測対象電圧端子における電圧変動を半導体集積回路内の電圧観測回路で観測して観測された電圧変動をデジタル信号に変換して出力する。デジタル信号を半導体集積回路内の入出力回路から電圧制御回路に出力して電圧制御回路が出力する電源電圧を制御する。

入出力回路には、テスト時には例えばＩＥＥＥ１１４９．１のＪＴＡＧ（Joint Test Action Group）規格で規定されるスキャンデータを選択出力するとともに、通常動作時にはデジタル信号を出力するものを使用可能である。従って、半導体集積回路の端子の数を増加することなく比較的簡単な構成で半導体集積回路内の電源電圧を一定に制御することが可能となる。

以下に、本発明の半導体集積回路及び電源電圧制御方法の各実施例を、図２以降とともに説明する。

図２は、本発明の一実施例における電源電圧制御方法を説明する図である。図２中、図１と実質的に同じ部分には同一符号を付し、その説明は省略する。

図２において、大規模集積回路（ＬＳＩ：Large Scale Integrated circuit）１１は、抵抗、インダクタンス及び容量を有する電源配線２、トランジスタ３、電圧観測回路１２、及び入出力（Ｉ／Ｏ：Input/Output）回路１３を有する。電圧制御回路２１は、抵抗、インダクタンス及び容量を有する電源配線６を介して電源電圧ＶＤＤをＬＳＩ１１に入力する。電圧制御回路２１は、例えば入力された直流（ＤＣ）電圧を所定の直流電圧に変換して出力するＤＣ−ＤＣコンバータで形成される。図２において、ＧＮＤは接地を示す。この例では、ＬＳＩ１１内のトランジスタ３に印加された電源電圧は電圧観測回路１２により観測され、観測された電源電圧に相当する電圧信号をＩ／Ｏ回路１３を介して電圧制御回路２１にフィードバックすることで電源電圧ＶＤＤを制御する。

図２の例では、電圧観測回路１２は、ＬＳＩ１１内のトランジスタ３に印加される電源電圧の電圧変動を観測して、観測された電圧変動をデジタル信号に変換して出力する。このデジタル信号は、Ｉ／Ｏ回路１３を介してデータ信号と同様にＬＳＩ１１から出力され、電圧制御回路２１にフィードバックされる。このため、ＬＳＩ１１内のトランジスタ３に実際に印加される電源電圧の観測結果に基づいて、ＬＳＩ１１内のトランジスタ３に印加される電源電圧を一定に制御することができる。

電圧観測回路１２には、ＬＳＩ１１内の観測対象である電圧、即ち、トランジスタ３に印加される電源電圧と、所定の参照電圧と、制御信号とが入力される。又、電圧観測回路１２は接地ＧＮＤに接続されており、観測対象である電圧に相当する電圧信号、或いは、観測対象である電圧の状態を表す電圧状態信号を出力する。電圧観測回路１２は、観測対象である電圧が電圧観測回路１２に入力される所定の参照電圧に対してどの程度高いか、或いは、低いかに応じた電圧信号又は電圧状態信号を出力する。電圧観測回路１２が出力する電圧信号又は電圧状態信号のビット数で電源電圧制御の分解能が決まる。電圧観測回路１２に入力される制御信号は、ＬＳＩ１１内のＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタやＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタを含むトランジスタ３の特性バラツキの調整や感度調整等のために使用する。

図２の電源電圧制御方法によれば、ＬＳＩ１１内のトランジスタ３に実際に印加される電源電圧の変動を、高い周波数の変動であっても観測することが可能である。又、電圧観測回路１２が出力する電圧信号又は電圧状態信号はデジタル信号であるため、ＬＳＩ１１内に元々設けられているＩ／Ｏ回路１３を利用してＬＳＩ１１の外部へ出力することが可能である。更に、電圧観測点がＬＳＩ１１内に複数ある場合であっても、電圧観測回路１２に入力される制御信号により電圧観測点を切り替えることが可能である。電圧観測点がＬＳＩ１１内の中央部分にあっても、ＬＳＩ１１内の周辺部分に配置されたＩ／Ｏ回路１３を介して電圧信号又は電圧状態信号を出力すればＬＳＩ１１のパッケージ内の配線のレイアウトが容易になる。又、電圧信号又は電圧状態信号をＬＳＩ１１内に元々設けられている例えばテスト時に用いられるＩ／Ｏ回路１３を利用してＬＳＩ１１の外部へ出力することで、ＬＳＩ１１のパッケージに設けられる端子数（即ち、信号ピンの数）を削減することができる。

図３は、半導体集積回路の一例を説明する図である。図３中、図２と同一部分には同一符号を付し、その説明は省略する。尚、説明の便宜上、図３及び後述する図７、図１１及び図１２では、電源配線２，６は特にブロックとしては図示されておらず、又、トランジスタ３の図示は省略する。

ＬＳＩ１１−１は、図３に示す如く接続されたレギュレータ１１１、セレクタ１１２、電圧生成回路１１３、調整回路１１４−１、電圧観測回路１２−１、セレクタ１２２−１〜１２２−ｎ、及びＩ／Ｏ回路１３を有する。電圧観測回路１２−１は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを含む複数のインバータ回路１２０と、信号波形整形用の複数のバッファ１２１を有する。セレクタ１１２，１２２−１〜１２２−ｎは、例えば転送ゲートにより形成可能である。

セレクタ１１２には、電圧制御回路（ＤＣ−ＤＣコンバータ）２１が出力する電源電圧ＶＤＤと、レギュレータ１１１が出力する所定の参照電圧ＶＤＤｒｅｆが入力される。従って、電圧観測回路１２−１の観測対象電圧端子ＶＤＤｏｂｓには、セレクタ１１２を介してＬＳＩ１１−１外からの電源電圧ＶＤＤ又はレギュレータ１１１からの参照電圧ＶＤＤｒｅｆが供給される。レギュレータ１１１は、電圧制御回路（ＤＣ−ＤＣコンバータ）３１が出力する電源電圧ＶＤＤより高い電圧ＶＤＤＨに基づいて参照電圧ＶＤＤｒｅｆ及び電圧ＶＤＤｒｅｆ／２を生成し、電圧ＶＤＤｒｅｆ／２を電圧観測回路１２−１のインバータ回路１２０に供給する。

調整回路１１４−１は、クロック信号ＣＬＫ及び電圧観測回路１２−１のバッファ１２１が出力する電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎに基づいて調整モード信号ＡＭＳ及び電圧設定値ＶＳＶを生成し、セレクタ１１２へ選択信号として供給するとともに、ＬＳＩ１１−１の外部へ出力する。調整回路１１４−１は、電圧設定値ＶＳＶを電圧生成回路１１３に供給する。

電圧生成回路１１３は、電圧制御回路３１が出力する電圧ＶＤＤＨ及び調整回路１１４−１が出力する電圧設定値ＶＳＶに基づいて制御信号ＶＢＳｐ、ＶＢＳｎを生成して電圧観測回路１２−１のインバータ回路１２０を形成するＰＭＯＳトランジスタ及びＮＭＯＳトランジスタへ制御信号として供給する。制御信号ＶＢＳｐは各インバータ回路１３０のＰＭＯＳトランジスタにバックバイアス信号として印加され、制御信号ＶＢＳｎはインバータ回路１３０のＮＭＯＳトランジスタにバックバイアス信号として印加される。ＬＳＩ１１−１には、スキャンイン信号ＳＩＳが入力されてＬＳＩ１１−１内の周知のラッチスキャンチェーン（図示せず）に供給される。ラッチスキャンチェーンのスキャンデータ出力（又は、テスト信号）ＳＤＯは、各セレクタ１２２−１〜１２２−ｎの一方の入力に供給され、各セレクタ１２２−１〜１２２−ｎの他方の入力には電圧観測回路１２−１が出力する電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎが供給される。又、各セレクタ１２２−１〜１２２−ｎには、テストモード信号ＴＭＳが選択信号として供給される。セレクタ１２２−１〜１２２−ｎの出力は、Ｉ／Ｏ回路１３を介してＬＳＩ１１−１から出力され、電圧制御回路２１にフィードバックされる。

電圧観測回路１２−１内の複数のインバータ回路１２０は、例えばトランジスタのβ値を変えることでトランジスタの出力が変化する閾値電圧が互いに異なり、図３中左側のインバータ回路１２０程出力が論理値１（又は、ハイレベル）になり易く配置される。各インバータ回路１２０のトランジスタには、観測対象電圧端子ＶＤＤｏｂｓの電圧が電源電圧として印加される。又、各インバータ回路１２０の入力にはレギュレータ１１１により生成された電圧ＶＤＤｒｅｆ／２が印加される。このように、図３中左側のインバータ回路１２０程出力が論理値１になり易く配置されるので、複数のインバータ回路１２０の出力パターンは観測対象電圧端子ＶＤＤｏｂｓにおける電源電圧のレベルに応じて変化する。各インバータ回路１２０の出力波形はバッファ１２１により整形され、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎにとして電圧観測回路１２−１から出力される。

電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎを出力するのにＬＳＩ１１−１の入出力端子数、即ち、ＬＳＩ１１−１のパッケージの信号ピンの数を増加させないため、ＬＳＩ１１−１のテスト時にのみ使用し通常の動作時には使用しないテスト信号用に用いるＩ／Ｏ回路１３を、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎとで共有する。この例では、テスト信号は、パラレルスキャンのスキャンデータ出力ＳＤＯ（Scan Data Output）である。セレクタ１２２−１〜１２２−ｎは、テストモード信号ＴＭＳに応じて、スキャンデータ出力ＳＤＯ又は電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎを出力するように切り替えられる。テスト時にはテストモード信号ＴＭＳの論理値が０となり、Ｉ／Ｏ回路１３へはパラレルスキャンデータ出力ＳＤＯが供給される。通常動作時にはテストモード信号ＴＭＳの論理値が１となり、Ｉ／Ｏ回路１３へは電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎが供給される。

図３では、個々のＬＳＩ１１−１の特性のばらつきを吸収するため、回路の調整を行ってから電圧観測を行う。先ず、電圧観測回路１２−１の観測対象電圧端子ＶＤＤｏｂｓに所定の参照電圧ＶＤＤｒｅｆを供給し、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎの出力のパターンが想定通り（例えば、論理値０と論理値１の数が等しいパターン）になるよう電圧生成回路１１３が生成する制御信号ＶＢＳｐ、ＶＢＳｎの電圧を調整する。制御信号ＶＢＳｐ、ＶＢＳｎは、調整後の電圧に固定する。次に、観測対象電圧端子ＶＤＤｏｂｓに供給する電圧を電源電圧ＶＤＤに切り替えてからＬＳＩ１１−１の通常動作を開始し、観測対象電圧端子ＶＤＤｏｂｓにおける実際の電圧を観測する。

図４は、図３に示す調整回路１１４−１の一例を説明する図である。調整回路１１４−１は、図４に示す如く接続されたインバータ回路４１、オア（ＯＲ）回路４２、信号判定回路４３−１、電圧設定値を保持するスキャンラッチ４４、及び調整モードを保持するスキャンラッチ４５を有する。

スキャンによりスキャンラッチ４５の値は調整モードを表す論理値１に、スキャンラッチ４４の値は初期値にセットする。この時、セレクタ１１２は、調整モード信号ＡＭＳに応じてレギュレータ１１１からの所定の参照電圧ＶＤＤｒｅｆを選択出力する。信号判定回路４３−１では、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎの値が設定値（例えば論理値１と論理値０が同一数）となっているか否かを判定し、次の電圧設定値ＮＶＳ及び調整判定信号ＡＪＳを出力する。次の電圧設定値ＮＶＳ及び調整判定信号ＡＪＳは、クロック信号ＣＬＫが印加される毎にスキャンラッチ４４及びスキャンラッチ４５に取り込まれる。尚、次の電圧設定値ＮＶＳについては、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎの値と設定値を比べて論理値１が多い場合は制御信号ＶＢＳｐ、ＶＢＳｎの電圧を上げるように、論理値０が多い場合は制御信号ＶＢＳｐ、ＶＢＳｎの電圧を下げるように設定値を変更する。この例では、信号判定回路４３−１が出力する調整判定信号ＡＪＳは、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎの値が設定値と一致した場合に論理値０となり、それ以外の場合は論理値１となる。

スキャンラッチ４５の値が論理値０になると、調整回路１１４−１内のスキャンラッチ４４，４５へのクロック信号ＣＬＫがディセーブル（Disable）状態にされる。又、ＬＳＩ１１−１外部に出力された調整モード信号ＡＭＳにより調整完了が判定できる。

図５は、図３に示す半導体集積回路の動作を説明するフローチャートである。図５において、ステップＳ１では、テストモード信号ＴＭＳによりセレクタ１２２−１〜１２２−ｎから電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎを選択出力し、ステップＳ２では、調整モード信号ＡＭＳによりセレクタ１１２から所定の参照電圧ＶＤＤｒｅｆを選択出力する。ステップＳ３では、初期状態として電源電圧ＶＤＤに対する制御信号ＶＢＳｎの電圧を０、接地ＧＮＤに対する制御信号ＶＢＳｐの電圧を０に設定する。ステップＳ４では、調整回路１１４−１で電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎを観測し、ステップＳ５では、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎが想定パターンであるか否かを判定する。ステップＳ５の判定結果がＮＯであると処理はステップＳ６へ進み、判定結果がＹＥＳであると処理はステップＳ７へ進む。ステップＳ６では、調整回路１１４−１が電圧生成回路１１３を制御することで、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎのパターンが想定パターンより論理値０が多いと制御信号ＶＢＳｎ，ＶＢＳｐの電圧を下げ、想定パターンより論理値１が多いと制御信号ＶＢＳｎ，ＶＢＳｐの電圧を上げて、処理はステップＳ４へ戻る。

一方、ステップＳ７では、調整モード信号ＡＭＳによりセレクタ１１２から電源電圧ＶＤＤを選択出力し、ステップＳ８では、ＬＳＩ１１−１を通常動作させる。ステップＳ９では、調整回路１１４−１で電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎを観測し、ステップＳ１０では、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎが想定パターンであるか否かを判定する。ステップＳ１０の判定結果がＮＯであると処理はステップＳ１１へ進み、判定結果がＹＥＳであると処理はステップＳ９へ戻る。ステップＳ１１では、電圧制御回路２１をＬＳＩ１１−１の出力で制御することで、電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎのパターンが想定パターンより論理値０が多いと電源電圧ＶＤＤを上げ、想定パターンより論理値１が多いと電源電圧ＶＤＤを下げて、処理はステップＳ９へ戻る。

図６は、図３に示す半導体集積回路の動作を説明するタイミングチャートである。図６中、縦軸は電圧を任意単位で示し、横軸は時間を任意単位で示す。図６は、接地ＧＮＤに対する電圧ＶＤＤＨ、接地ＧＮＤに対する制御信号ＶＢＳｎの電圧、観測対象電圧端子ＶＤＤｏｂｓの電圧に対する制御信号ＶＢＳｐの電圧、接地ＧＮＤに対する観測対象電圧端子ＶＤＤｏｂｓの電圧、及び電圧信号Ｓｉｇ_１〜Ｓｉｇ_４の電圧を示す。

図６において、ｔ１は電圧信号Ｓｉｇ_３の論理値が０になるように制御信号ＶＢＳｎ，ＶＢＳｐの電圧を下げるタイミングを示し、ｔ２は観測対象電圧端子ＶＤＤｏｂｓの電圧を所定の参照電圧ＶＤＤｒｅｆから電源電圧ＶＤＤに切り替えるタイミングを示す。又、Ｌ１，Ｌ２，Ｌ３，Ｌ４は、夫々電圧信号Ｓｉｇ_１，Ｓｉｇ_２，Ｓｉｇ_３，Ｓｉｇ_４が０となるレベルを示す。回路調整期間Ｔ１では上記の如き回路調整が行われ、電圧観測期間Ｔ２では上記の如き電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎの観測が行われる。

図７は、半導体集積回路の他の例を説明する図である。図７中、図３と同一部分には同一符号を付し、その説明は省略する。

図７の例では、観測対象電圧端子ＶＤＤｏｂｓの入力信号を受けるインバータ回路１２０の出力を直接電圧観測回路１２−２の外部へ出力せずに、セレクタ１２２，１２３の入力に接続する。セレクタ１２２，１２３は、夫々電圧観測感度を設定するためのスキャン専用ラッチ１１５からの制御信号（又は、選択信号）ＳＥＬＬ，ＳＥＬＨにより選択出力する信号を選択する。セレクタ１２２で選択出力されるインバータ回路１２０の出力は、セレクタ１２３で選択出力されるインバータ回路１２０の出力より閾値電圧が低いトランジスタで形成されたインバータ回路１２０からの出力である。セレクタ１２２の出力はインバータ１２４を介して低電圧信号ＬＶＳとして電圧観測回路１２−２から出力する。セレクタ１２３の出力は高電圧信号ＨＶＳとして電圧観測回路１２−２から出力する。電圧観測回路１２−２において低電圧が観測されると低電圧信号ＬＶＳの論理値が１となり、高電圧が観測されると高電圧信号ＨＶＳの論理値が１となる。

ＬＳＩ１１−２には、スキャンイン信号ＳＩＳが入力されてＬＳＩ１１−１内の周知のラッチスキャンチェーン（図示せず）に供給される。ラッチスキャンチェーンのスキャンデータ出力（又は、テスト信号）ＳＤＯは、各セレクタ１１６，１１７の一方の入力に供給され、セレクタ１１６の他方の入力には電圧観測回路１２−２が出力する低電圧信号ＬＶＳが供給され、セレクタ１１７の他方の入力には電圧観測回路１２−２が出力する高電圧信号ＨＶＳが供給される。又、各セレクタ１１６，１１７には、テストモード信号ＴＭＳが選択信号として供給される。セレクタ１１６，１１７の出力は、Ｉ／Ｏ回路１３を介してＬＳＩ１１−２から出力され、電圧制御回路２１にフィードバックされる。

図７では、個々のＬＳＩ１１−２の特性のばらつきを吸収するため、回路の調整を行ってから電圧観測を行う。先ず、スキャン専用ラッチ１１５は、電圧観測感度が高くなるような制御信号ＳＥＬＬ，ＳＥＬＨをセレクタ１２２，１２３に供給し、低電圧信号ＬＶＳ、高電圧信号ＨＶＳとしてに出力する電圧信号を電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎから選択する。電圧観測回路１２−２の観測対象電圧端子ＶＤＤｏｂｓに所定の参照電圧ＶＤＤｒｅｆを供給し、低電圧信号ＬＶＳ、高電圧信号ＨＶＳがともに０となるよう電圧生成回路１１３が生成する制御信号ＶＢＳｎ，ＶＢＳｐを調整する。制御信号ＶＢＳｎ，ＶＢＳｐは、調整後の電圧に固定する。次に、ＬＳＩ１１−１の通常動作時の電圧観測感度を制御信号ＳＥＬＬ，ＳＥＬＨにより任意に設定した後、観測対象電圧端子ＶＤＤｏｂｓに供給する電圧を電源電圧ＶＤＤに切り替えてからＬＳＩ１１−２の通常動作を開始し、観測対象電圧端子ＶＤＤｏｂｓにおける実際の電圧を観測する。

低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを出力するのにＬＳＩ１１−２の入出力端子数、即ち、ＬＳＩ１１−２のパッケージの信号ピンの数を増加させないため、ＬＳＩ１１−２のテスト時にのみ使用し通常の動作時には使用しないテスト信号用に用いるＩ／Ｏ回路１３を、低電圧信号ＬＶＳ及び高電圧信号ＨＶＳとで共有する。この例では、テスト信号は、パラレルスキャンのスキャンデータ出力ＳＤＯである。セレクタ１１６，１１７は、テストモード信号ＴＭＳに応じて、スキャンデータ出力ＳＤＯ又は低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを出力するように切り替えられる。テスト時にはテストモード信号ＴＭＳの論理値が０となり、Ｉ／Ｏ回路１３へはパラレルスキャンデータ出力ＳＤＯが供給される。通常動作時にはテストモード信号ＴＭＳの論理値が１となり、Ｉ／Ｏ回路１３へは低電圧信号ＬＶＳ及び高電圧信号ＨＶＳが供給される。

図８は、図７に示す調整回路１１４−２の一例を説明する図である。図８中、図４と同一部分には同一符号を付し、その説明は省略する。

スキャンによりスキャンラッチ４５の値は調整モードを表す論理値１に、スキャンラッチ４４の値は初期値に、図７のスキャン専用ラッチ１１５には電圧調整モードの感度となるセレクタ設定値（ＳＥＬＬ，ＳＥＬＨ）をセットする。この時、セレクタ１１２は、調整モード信号ＡＭＳに応じてレギュレータ１１１からの所定の参照電圧ＶＤＤｒｅｆを選択出力する。信号判定回路３２−２では、低電圧信号ＬＶＳ、高電圧信号ＨＶＳがともに論理値０となっているか否かを判定し、次の電圧設定値ＮＶＳ及び調整判定信号ＡＪＳを出力する。次の電圧設定値ＮＶＳ及び調整判定信号ＡＪＳは、クロックＣＬＫが印加される毎にスキャンラッチ４４及びスキャンラッチ４５に取り込まれる。尚、次の電圧設定値ＮＶＳについては、高電圧信号ＨＶＳが論理値１の場合は制御信号ＶＢＳｎ，ＶＢＳｐの電圧を上げるように、低電圧信号ＬＶＳが論理値０の場合は制御信号ＶＢＳｎ，ＶＢＳｐの電圧を下げるように設定値を変更する。この例では、信号判定回路４３−２が出力する調整判定信号ＡＪＳは、低電圧信号ＬＶＳ、高電圧信号ＨＶＳがともに論理値０の場合に論理値０となり、それ以外の場合は論理値１となる。

スキャンラッチ４５の値が論理値０になると、調整回路１１４−２内のスキャンラッチ４４，４５へのクロックＣＬＫがディセーブル状態にされる。又、ＬＳＩ１１−２外部に出力された調整モード信号ＡＭＳにより調整完了が判定できる。

図９は、図７に示す半導体集積回路の動作を説明するフローチャートである。図９において、ステップＳ２１では、制御信号ＳＥＬＬ，ＳＥＬＨによりセレクタ１２２，１２３から電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎのうち低電圧信号及び高電圧信号を高い観測感度で選択出力し、ステップＳ２２では、テストモード信号ＴＭＳによりセレクタ１１６，１１７から低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを選択出力する。ステップＳ２３では、調整モード信号ＡＭＳによりセレクタ１１２から所定の参照電圧ＶＤＤｒｅｆを選択出力する。ステップＳ２４では、初期状態として電源電圧ＶＤＤに対する制御信号ＶＢＳｎの電圧を０、接地ＧＮＤに対する制御信号ＶＢＳｐの電圧を０に設定する。ステップＳ２５では、調整回路１１４−２で低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを観測し、ステップＳ２６では、低電圧信号ＬＶＳ及び高電圧信号ＨＶＳがともに論理値０となっているか否かを判定する。ステップＳ２６の判定結果がＮＯであると処理はステップＳ２７へ進み、判定結果がＹＥＳであると処理はステップＳ２８へ進む。ステップＳ２７では、調整回路１１４−２が電圧生成回路１１３を制御することで、低電圧信号ＬＶＳの論理値が１であると制御信号ＶＢＳｎ，ＶＢＳｐの電圧を下げ、高電圧信号ＨＶＳの論理値が１であると制御信号ＶＢＳｎ，ＶＢＳｐの電圧を上げて、処理はステップＳ２５へ戻る。

一方、ステップＳ２８では、制御信号ＳＥＬＬ，ＳＥＬＨによりセレクタ１２２，１２３から電圧信号Ｓｉｇ_１〜Ｓｉｇ_ｎのうち低電圧信号及び高電圧信号を任意の観測感度で選択出力する。ステップＳ２９では、調整モード信号ＡＭＳによりセレクタ１１２から電源電圧ＶＤＤを選択出力し、ステップＳ３０では、ＬＳＩ１１−２を通常動作させる。ステップＳ３１では、調整回路１１４−２で低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを観測し、ステップＳ３２では、低電圧信号ＬＶＳ及び高電圧信号ＨＶＳがともに論理値０となっているか否かを判定する。ステップＳ３２の判定結果がＮＯであると処理はステップＳ３３へ進み、判定結果がＹＥＳであると処理はステップＳ３１へ戻る。ステップＳ３３では、電圧制御回路２１をＬＳＩ１１−２の出力で制御することで、低電圧信号ＬＶＳの論理値が１であると電源電圧ＶＤＤを上げ、高電圧信号ＨＶＳの論理値が１であると電源電圧ＶＤＤを下げて、処理はステップＳ３１へ戻る。

図１０は、図７に示す半導体集積回路の動作を説明するタイミングチャートである。図１０中、縦軸は電圧を任意単位で示し、横軸は時間を任意単位で示す。図１０は、接地ＧＮＤに対する電圧ＶＤＤＨ、制御信号ＳＥＬＬの電圧、制御信号ＳＥＬＨの電圧、接地ＧＮＤに対する制御信号ＶＢＳｎの電圧、観測対象電圧端子ＶＤＤｏｂｓの電圧に対する制御信号ＶＢＳｐの電圧、接地ＧＮＤに対する観測対象電圧端子ＶＤＤｏｂｓの電圧、電圧信号Ｓｉｇ_１〜Ｓｉｇ_４の電圧、低電圧信号ＬＶＳの電圧、及び高電圧信号ＨＶＳの電圧を示す。

図１０において、制御信号ＳＥＬＬの論理値が０であると電圧信号Ｓｉｇ_１が選択され、論理値が１であると電圧信号Ｓｉｇ_２が選択され、論理値が２であると電圧信号Ｓｉｇ_３が選択される。又、制御信号ＳＥＬＨの論理値が０であると電圧信号Ｓｉｇ_２が選択され、論理値が１であると電圧信号Ｓｉｇ_３が選択され、論理値が２であると電圧信号Ｓｉｇ_４が選択される。

図１１は、半導体集積回路の他の例を説明する図である。図１１中、図７と同一部分には同一符号を付し、その説明は省略する。図１１では、図７に示す電圧観測回路１２−２と同じ構成を有するｎ個の電圧観測回路１２−２１〜１２−２ｎが設けられている。電圧観測回路１２−２１からは低電圧信号ＬＶＳ１及び高電圧信号ＨＶＳ１が出力され、電圧観測回路１２−２ｎからは低電圧信号ＬＶＳｎ及び高電圧信号ＨＶＳｎが出力される。低電圧信号処理回路１１８には、各電圧観測回路１２−２１〜１２−２ｎからの低電圧信号ＬＶＳ１〜ＬＶＳｎが供給される。又、高電圧信号処理回路１１９には、各電圧観測回路１２−２１〜１２−２ｎからの高い電圧信号ＨＶＳ１〜ＨＶＳｎが供給される。低電圧信号処理回路１１８は、低電圧信号ＬＶＳ１〜ＬＶＳｎに対して論理積演算、論理和演算、多数決演算等の信号処理を施して低電圧信号ＬＶＳを出力する。高電圧信号処理回路１１９は、高電圧信号ＨＶＳ１〜ＨＶＳｎに対して論理積演算、論理和演算、多数決演算等の信号処理を施して高電圧信号ＨＶＳを出力する。従って、低電圧信号処理回路１１８及び高電圧信号処理回路１１９は、いずれもアンド（ＡＮＤ）回路、オア（ＯＲ）回路、多数決回路等により形成可能である。低電圧信号処理回路１１８及び高電圧信号処理回路１１９が行うべき信号処理（即ち、演算処理）は、例えばＬＳＩ１１−３の用途等に応じて適切に設定すれば良い。

低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを出力するのにＬＳＩ１１−３の入出力端子数、即ち、ＬＳＩ１１−３のパッケージの信号ピンの数を増加させないため、ＬＳＩ１１−３のテスト時にのみ使用し通常の動作時には使用しないテスト信号用に用いるＩ／Ｏ回路１３を、低電圧信号ＬＶＳ及び高電圧信号ＨＶＳとで共有する。この例では、テスト信号は、パラレルスキャンのスキャンデータ出力ＳＤＯである。セレクタ１１６，１１７は、テストモード信号ＴＭＳに応じて、スキャンデータ出力ＳＤＯ又は低電圧信号ＬＶＳ及び高電圧信号ＨＶＳを出力するように切り替えられる。テスト時にはテストモード信号ＴＭＳの論理値が０となり、Ｉ／Ｏ回路１３へはパラレルスキャンデータ出力ＳＤＯが供給される。通常動作時にはテストモード信号ＴＭＳの論理値が１となり、Ｉ／Ｏ回路１３へは低電圧信号ＬＶＳ及び高電圧信号ＨＶＳが供給される。

図１２は、半導体集積回路の他の例を説明する図である。図１２中、図３と同一部分には同一符号を付し、その説明は省略する。

図１２の例では、単一の電圧制御回路（ＤＣ−ＤＣコンバータ）２１からの電電電圧ＶＤＤが、図３に示すＬＳＩ１１−１と同じ構成を有する複数（この例では２個）のＬＳＩ１１−４_１，１１−４_２に供給される。ＬＳＩ１１−４_１からは、電圧信号Ｓｉｇａ１〜Ｓｉｇａｎが出力されて信号処理部６１に供給される。又、ＬＳＩ１１−４_２からは、電圧信号Ｓｉｇｂ１〜Ｓｉｇｂｎが出力されて信号処理部６１に供給される。信号処理部６１は、電圧信号Ｓｉｇａ１〜Ｓｉｇａｎ及び電圧信号Ｓｉｇｂ１〜Ｓｉｇｂｎの平均値、最大値、最小値等を求める信号処理（即ち、演算処理）を行い、求めた処理結果を電圧制御回路２１に供給する。電圧制御回路２１は、信号処理部６１からの処理結果に応じて出力する電源電圧ＶＤＤを制御する。信号処理部６３が行うべき信号処理（即ち、演算処理）は、例えばＬＳＩ１１−４_１，１１−４_２の用途等に応じて適切に設定すれば良い。

本発明は、半導体集積回路内における電源電圧を一定に制御する要求のある各種半導体集積回路に適用可能である。

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

Claims (5)

1. 外部からの電源電圧と、所定の参照電圧のうち一方を、調整モード信号に応じて選択出力して観測対象電圧端子に供給する第１のセレクタと、
   前記観測対象電圧端子における電圧変動を観測して観測された電圧変動をデジタル信号に変換して出力する電圧観測回路と、
   前記デジタル信号を前記外部へ出力する入出力回路を備えた、半導体集積回路。
2. 前記電圧観測回路は、出力が変化する閾値電圧が互いに異なり前記観測対象電圧端子の電圧が電源電圧として印加されるとともに、複数のトランジスタで形成される複数のインバータ回路を有し、前記複数のインバータ回路の出力パターンは観測対象電圧端子における電圧のレベルに応じて変化する、請求項１記載の半導体集積回路。
3. 前記第１のセレクタは、前記調整モード信号に応じて回路調整期間中は前記参照電圧を選択出力するとともに、電圧観測期間中は前記電源電圧を選択出力し、
   前記回路調整期間中に前記電圧観測回路から出力されるデジタル信号に基づいて前記複数のトランジスタに供給されるバックバイアス信号を制御する調整回路を更に備えた、請求項２記載の半導体集積回路。
4. 前記第１のセレクタは、前記調整モード信号に応じて回路調整期間中は前記参照電圧を選択出力するとともに、電圧観測期間中は前記電源電圧を選択出力し、
   電圧観測感度に応じた制御信号により選択出力するデジタル信号を選択する第２及び第３のセレクタと、
   前記回路調整期間中に前記電圧観測回路から出力されるデジタル信号に基づいて前記複数のトランジスタに供給されるバックバイアス信号を制御する調整回路を更に備え、
   前記第２のセレクタで選択出力されるインバータ回路の出力は、第３のセレクタで選択出力されるインバータ回路の出力より閾値電圧が低いトランジスタで形成されるインバータ回路からの出力である、請求項２記載の半導体集積回路。
5. 電源制御回路が半導体集積回路に供給する電源電圧を制御する電源電圧制御方法であって、
   回路調整期間中は所定の参照電圧を選択出力するとともに、電圧観測期間中は前記電源電圧を選択出力して観測対象電圧端子に供給するよう前記半導体集積回路内の第１のセレクタを調整モード信号に応じて切り替えるステップと、
   前記観測対象電圧端子における電圧変動を前記半導体集積回路内の電圧観測回路で観測して観測される電圧変動をデジタル信号に変換して出力するステップと、
   前記デジタル信号を前記半導体集積回路内の入出力回路から前記電圧制御回路に出力して前記電圧制御回路が出力する前記電源電圧を制御するステップを有する、電源電圧制御方法。
   
   

Images