JP2022161838A - 半導体装置および半導体装置の診断方法 - Google Patents

Abstract

【課題】入力バッファの劣化を診断可能な技術を提供することにある。【解決手段】半導体装置は、外部端子と、外部端子に接続される入力端子を有する入力バッファと、入力端子に供給するテスト電圧を生成する電圧生成回路と、入力端子に供給されるテスト電圧とテスト電圧に対応する入力バッファの出力レベルに基づいて入力バッファが劣化しているかどうかを診断するよう構成される制御回路と、を含む。【選択図】図１

Description

本開示は半導体装置に関し、例えば、入力バッファの劣化診断に適用可能である。

一般的に、ＭＣＵ（Micro Controller Unit）はＣＰＵ、メモリおよび周辺回路を内蔵し、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）回路で構成されている。周辺回路としては、例えば、ＣＰＵと外部回路との信号のやり取りをするための入出力ポート（ＩＯバッファともいう。）または入力専用ポートがある。入出力ポートは、一般に、外部端子に信号を出力する出力バッファ、外部端子の信号を入力する入力バッファ等により構成されている。入力専用ポートは外部端子の信号を入力する入力バッファ等により構成されている。

入出力ポートを入力ポートとして使用する場合、外部回路よりＭＣＵの外部端子に伝達された信号は、入力バッファの入力端子（内部入力端子）に伝達される。その際、入力バッファの他の入力端にイネーブル信号（ＩＢＥ）が印加され、入力バッファが有効にされている。入出力ポートまたは入力専用ポートの入力バッファは入力電圧がＶＩＨ以上になると入力された信号をハイレベル（以下、Ｈレベルという。）と認識し、ＶＩＬ以下になるとローレベル（以下、Ｌレベルという。）と認識する。ここで、入力バッファの電源電位をＶＤＤ、接地電位をＶＳＳとすると、ＶＤＤ＞ＶＩＨ＞ＶＩＬ＞ＶＳＳである。

特開２０１７－２０８６６７号公報は、経時的な特性変化を検出し、検出結果に基づいて変換後のデジタル信号を補正するＡ／Ｄコンバータを開示する。

特開２０１７－２０８６６７号公報

経年劣化により、入力バッファのＶＩＨ／ＶＩＬ特性は悪化する。ここで、ＶＩＨ／ＶＩＬ特性は、ＶＩＨの最小値（ＶＩＨｍｉｎ）またはＶＩＬの最大値（ＶＩＬｍａｘ）の特性である。劣化によりＶＩＨｍｉｎが高くなったり、ＶＩＬｍａｘが低くなったりする。ＶＩＨ／ＶＩＬの高スペック化またはより高い長期信頼性が求められる場合、入力バッファのＶＩＨ／ＶＩＬ特性の劣化が問題になる可能性がある。ここで、ＶＩＨ／ＶＩＬの高スペック化とは、ＶＩＨｍｉｎの低電圧化であり、ＶＩＬｍａｘの高電圧化である。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、本開示の半導体装置は入力バッファのＶＩＨ／ＶＩＬ特性の測定結果または動作履歴に基づいて劣化を自己診断する。

図１は第一実施形態における半導体装置の構成を示す図である。 図２は図１に示す入力バッファの特性を説明する図である。 図３は第二実施形態における半導体装置の構成を示す図である。 図４は図３に示す半導体装置の動作を説明する図である。 図５は第一実施例にけるマイクロコントローラの構成を示す図である。 図６は図５に示すマイクロコントローラの動作の一例を示すフローチャートである。 図７は第二実施例にけるマイクロコントローラの構成を示す図である。 図８は図７に示すマイクロコントローラの動作の一例を示すフローチャートである。 図９は第三実施例にけるマイクロコントローラの構成を示す図である。 図１０は図９に示す電圧生成回路が生成する波形と入力バッファの出力との関係ついてＶＩＬ測定を例として示す図である。 図１１は図９に示すマイクロコントローラの動作の一例を示すフローチャートである。 図１２は第四実施例にけるマイクロコントローラの構成を示す図である。 図１３は図１２に示すマイクロコントローラの動作の一例を示すフローチャートである。 図１４は第五実施例にけるマイクロコントローラの構成を示す図である。 図１５は図１４に示すマイクロコントローラの動作の一例を示すフローチャートである。

以下、実施形態および実施例について、図面を用いて説明する。ただし、説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。

実施形態の半導体装置は入力バッファの劣化を診断する。第一実施形態における半導体装置は入力バッファのＶＩＨ／ＶＩＬ特性の測定結果に基づいて入力バッファの劣化を診断する。第二実施形態における半導体装置は入力バッファの動作履歴に基づいて入力バッファの劣化を診断する。

＜第一実施形態＞
第一実施形態における半導体装置について図１および図２を用いて説明する。図１は第一実施形態における半導体装置の構成を示す図である。図２は図１に示す入力バッファの特性を説明する図である。

図１に示すように、第一実施形態における半導体装置１は入力バッファ１１とスイッチ１６とスイッチ１７と制御回路（ＣＴＬ）３１と電圧生成回路（ＶＧ）３２とを含む。

入力バッファ１１は、外部端子４１からの信号がスイッチ１７を介して入力される入力端子１１ａを有する。ここで、外部端子４１から入力される信号がＨレベルのとき、入力バッファ１１の出力はＨレベルになる。外部端子４１から入力される信号がＬレベルのとき、入力バッファ１１の出力はＬレベルになる。

外部端子４１から信号を入力バッファ１１に入力する場合、制御回路３１はスイッチ１６を遮断すると共にスイッチ１７を導通する。

入力バッファ１１の劣化診断を行う場合、制御回路３１はスイッチ１７を遮断して入力バッファ１１を外部端子４１から切り離す。そして、制御回路３１はスイッチ１６を導通することにより電圧生成回路３２から入力バッファ１１の入力端子１１ａにテスト電圧を印加する。そして、制御回路３１は入力バッファ１１の出力レベルをモニタする。

入力バッファ１１のＶＩＨ／ＶＩＬの測定および診断について説明する。制御回路３１は、入力バッファ１１の入力端子１１ａにテスト電圧を印加し、入力バッファ１１の出力レベルが反転する入力電圧を測定する。ＶＩＨの測定の場合は、制御回路３１は、テスト電圧をＶＳＳ側から徐々に上げていき、入力バッファ１１の出力レベルがＬレベルからＨレベルに反転する電圧を測定する。ＶＩＬの測定の場合は、制御回路３１は、テスト電圧をＶＤＤ側から徐々に下げていき、入力バッファ１１の出力レベルがＨレベルからＬレベルに反転する電圧を測定する。

図２に示すように、劣化が進むと、入力バッファ１１がハイレベルであると認識する入力電圧ＶＩＨは高くなり、ローレベルであると認識する入力電圧ＶＩＬは低くなる。ＶＩＨが所定の電圧、例えば、閾値電圧（ＶＩＨｔｈｒ）を超過した場合（ＶＩＨ＞ＶＩＨｔｈｒ）、制御回路３１は一定以上入力バッファ１１の劣化が進んでいると判定する。閾値電圧（ＶＩＨｔｈｒ）はＶＩＨの最小値（ＶＩＨｍｉｎ）であってもよい。ＶＩＬが所定の電圧、例えば、閾値電圧（ＶＩＬｔｈｒ）を下回った場合（ＶＩＬ＜ＶＩＬｔｈｒ）、制御回路３１は一定以上入力バッファ１１の劣化が進んでいると判定する。閾値電圧（ＶＩＬｔｈｒ）はＶＩＬの最大値（ＶＩＬｍａｘ）であってもよい。

一定以上入力バッファ１１の劣化が進んでいると判定した場合、制御回路３１は、例えば、エラーを発行する。

なお、半導体装置１において、外部端子４１に接続される複数の入力バッファを設け、入力バッファを冗長化してもよい。この場合は、制御回路３１は、一つの入力バッファの劣化が一定以上進んでいると判定したとき、他の入力バッファに切り替える。

本開示者らの半導体装置の信頼性評価の分析の結果、入力レベルがほとんどＬレベルまたはＨレベルとなっている端子に対応する入力バッファのＶＩＨ／ＶＩＬ特性の劣化量が大きいことが判明した。すなわち、入力バッファは、入力デューティ比などの入力状態により経年劣化の程度が変わる。特に、常時、Ｈレベルが入力されたり、Ｌレベルが入力されたりすると、入力バッファの経年劣化が加速される。

上述した入力バッファのＶＩＨ／ＶＩＬ特性の劣化は入力バッファを構成するトランジスタのＮＢＴＩ（Negative Bias Temperature Instability）またはＰＢＴＩ（Positive Bias Temperature Instability）劣化によるものと考えられる。ここで、ＮＢＴＩは、ＰＭＯＳトランジスタのゲートに基板電圧より負の電圧（該トランジスタを能動状態にすべきゲート電圧）が印加されている時間が長く継続すると、ＰＭＯＳトランジスタの閾値（の絶対値）が大きくなってしまう現象である。ＰＢＴＩは、ＮＭＯＳトランジスタのゲートに基板電圧より正の電圧（該トランジスタを能動状態にすべきゲート電圧）が印加されている時間が長く継続すると、ＮＭＯＳトランジスタの閾値（の絶対値）が大きくなってしまう現象である。

Ｈレベルの入力期間が長い場合、ＶＩＬ特性が劣化し、Ｌレベルの入力期間が長い場合、ＶＩＨ特性が劣化する。一方、長時間Ｈレベルの入力が続いた後Ｌレベルの入力をしたり、長時間Ｌレベルの入力が続いた後Ｈレベルの入力をしたりをすると、一部の経年劣化が回復する。

そこで、第一実施形態において、リフレッシュ回路を設けてもよい。この場合は、制御回路３１は、一定以上入力バッファ１１の劣化が進んでいると判定したとき、入力バッファ１１を外部端子４１から切り離す。そして、制御回路３１は、例えば、内蔵プルアップ回路またはプルダウン回路等で構成されるリフレッシュ回路を使用して入力バッファ１１の経年劣化をリフレッシュさせる。ここで、入力バッファ１１のＶＩＨ特性が劣化している場合、制御回路３１は入力バッファ１１にプルアップ回路によりＨレベルを入力してフレッシュする。入力バッファ１１のＶＩＬ特性が劣化している場合、制御回路３１は入力バッファ１１にプルダウン回路によりＬレベルを入力してリフレッシュする。さらに、外部端子４１に接続される複数の入力バッファを設け、入力バッファを冗長化してもよい。入力バッファ１１がリフレッシュしている間、冗長化した別入力バッファを使用することによってユーザーの動作を継続することができる。

＜第二実施形態＞
第二実施形態における半導体装置について図３および図４を用いて説明する。図３は第二実施形態における半導体装置の構成を示す図である。図４は図３に示す診断回路の動作を説明する図である。

図３に示すように、第二実施形態における半導体装置１は入力バッファ１１と制御回路（ＣＴＬ）３１とモニタ回路（ＭＮＣ）３９とを含む。

入力バッファ１１は、外部端子４１からの信号が入力される入力端子１１ａと、制御回路３１からのイネーブル信号（ＩＢＥ）が入力される入力端子１１ｂと、を有する。ここで、入力バッファ１１は、例えば、論理積（ＡＮＤ）回路により構成される。イネーブル信号（ＩＢＥ）はＨレベルの場合、入力バッファ１１が有効になる。この場合、外部端子４１から入力される信号がＨレベルのとき、入力バッファ１１の出力はＨレベルになる。外部端子４１から入力される信号がＬレベルのとき、入力バッファ１１の出力はＬレベルになる。

制御回路３１は、モニタ回路３９により入力バッファ１１に入力されるイネーブル信号（ＩＢＥ）の時間（入力イネーブル時間）（Ｔｅ）および入力バッファ１１の出力デューティ比（Ｄ）などを検出することにより、入力バッファの動作履歴を取得して保存し、劣化の程度をモニタする。

入力バッファ１１の動作履歴の取得および診断について説明する。制御回路３１は、入力バッファ１１の入力イネーブル時間（Ｔｅ）および入力バッファ１１の出力デューティ比（Ｄ）を入力バッファの動作履歴として取得する。例えば、半導体装置１がマイクロコントローラであれば、ソフトウェアによりイネーブル信号（ＩＢＥ）が活性化され、入力バッファは有効化される。よって、イネーブル信号（ＩＢＥ）が活性化されている入力イネーブル時間（Ｔｅ）は、例えば、マイクロコントローラに内蔵されるリアルタイムクロック（ＲＴＣ）等を用いることにより、ソフトウェアにより取得できる。

また、図４に示すような入力バッファ１１の出力のＨレベルの幅（ｗ１，ｗ２，・・・，ｗｎ）と一周期の幅（Ｗ１，Ｗ２，・・・，Ｗｎ）を、タイマカウンタ等を有するモニタ回路３９により計測する。この計測結果により、制御回路３１は入力バッファ１１の出力デューティ比（Ｄ１，Ｄ２，・・・，Ｄｎ）を求めることができる。制御回路３１は、入力イネーブル時間（Ｔｅ）と入力バッファ１１の出力デューティ比（Ｄ１，Ｄ２，・・・，Ｄｎ）とにより、入力バッファ１１における入力信号のＨレベルの時間およびＬレベルの時間を測定できる。これらの時間を入力バッファ１１の動作履歴として、例えば、半導体装置１がマイクロコントローラであれば、内蔵されるフラッシュメモリ等の不揮発性メモリに随時または電源遮断シーケンス時に格納する。

制御回路３１は、入力バッファ１１における入力信号のＨレベルの時間またはＬレベルの時間が所定の時間、例えば、劣化閾値時間を超過した場合、入力バッファ１１の劣化が一定以上進んでいると判定する。ここで、劣化閾値時間は、例えば、信頼性評価において取得した、図２に示すような、ＴｒとＴｓとの間の時間とする。ここで、Ｔｒは、ＶＩＨが閾値電圧（ＶＩＨｔｈｒ）になったり、ＶＩＬが閾値電圧（ＶＩＬｔｈｒ）になったりする時間である。Ｔｓは、ＶＩＨがＶＩＨｍｉｎになったり、ＶＩＬがＶＩＬｍａｘになったりする時間である。

制御回路３１は、入力バッファ１１の劣化が一定以上進んでいると判定した場合に、エラー発行する。

なお、第二実施形態において、第一実施形態と同様に、外部端子４１に接続される複数の入力バッファを設け、入力バッファを多重化したり、リフレッシュ回路を設けたりしてもよい。

実施形態によれば、半導体装置の入力バッファの長期信頼性を高められる。また、ＶＩＨ／ＶＩＬのバラつきの内、長期信頼性劣化分のマージンを小さくでき、ＶＩＨ／ＶＩＬスペックを高スペック化できる。

第一実施形態の実施例である第一実施例から第三実施例について以下説明する。

［第一実施例］
第一実施例におけるマイクロコントローラの構成、ＩＯバッファの動作および劣化診断回路の動作について図５を用いて説明する。図５は第一実施例におけるマイクロコントローラの構成を示す図である。

半導体装置としてのマイクロコントローラ１ａは、例えば、単結晶シリコンの様な半導体基板（半導体チップ）に、公知のＣＭＯＳ製造プロセスを用いて形成されている。マイクロコントローラ１ａはＩＯバッファ１０，２０と入力バッファの劣化を診断する診断回路３０とを有する。

ＩＯバッファ１０は、多重化された入力バッファ１１，１２と、制御回路（ＣＮＴ）１３と、セレクタとしてのマルチプレクサ１４，１５と、スイッチ１６と、スイッチ１７と、を含む。ＩＯバッファ１０は、さらに、図示しない出力バッファを有していてもよいし、プルアップ回路および／またはプルダウン回路を有していてもよい。

入力バッファ１１，１２は診断対象の回路である。入力バッファ１１は、外部端子４１からの信号が入力される入力端子１１ａと、制御回路１３からのイネーブル信号（ＩＢＥ）が入力される入力端子１１ｂと、を有する。ここで、入力バッファ１１は、例えば、論理積（ＡＮＤ）回路により構成される。イネーブル信号（ＩＢＥ）はＨレベルの場合、入力バッファ１１が有効になる。この場合、外部端子４１から入力される信号がＨレベルのとき、入力バッファ１１の出力はＨレベルになる。外部端子４１から入力される信号がＬレベルのとき、入力バッファ１１の出力はＬレベルになる。入力バッファ１２は入力バッファ１１と同様の構成であり、入力端子１２ａ，１２ｂを有する。

制御回路１３は入力バッファ１１，１２、マルチプレクサ１４，１５、スイッチ１６と、スイッチ１７と、を制御する。マルチプレクサ１４，１５は制御回路１３からの制御信号に基づいて入力バッファ１１，１２の出力を選択する。

スイッチ１６は診断回路３０の出力を入力バッファ１１の入力端子１１ａまたは入力バッファ１２の入力端子１２ａに接続する。スイッチ１７は外部端子４１を入力バッファ１１の入力端子１１ａまたは入力バッファ１２の入力端子１２ａに接続する。スイッチ１７は外部端子４１を入力バッファ１１の入力端子１１ａおよび入力バッファ１２の入力端子１２ａの何れにも接続しないこともできる。ＩＯバッファ１０は外部端子４１を介して外部回路（ＥＸＴＣ）５０と接続されている。

診断回路３０は、制御回路（ＣＴＬ）３１と、電圧生成回路としてのＤ／Ａコンバータ（ＤＡＣ）３２ａと、を含む。ここで、制御回路３１は専用回路で構成してもよいし、マイクロコントローラ１ａに内蔵されるＣＰＵおよびメモリにより構成してもよい。制御回路３１は、Ｄ／Ａコンバータ３２ａ、ＩＯバッファ１０の制御回路１３を制御する。

なお、複数のＩＯバッファ、例えば、ＩＯバッファ１０，２０を診断する場合は、診断回路３０は、マルチプレクサ３３、デマルチプレクサ３４～３６も有してもよい。複数のＩＯバッファを診断する場合は、制御回路３１はマルチプレクサ３３、デマルチプレクサ３４～３６を有する。制御回路３１は、デマルチプレクサ３５、３６を介してＩＯバッファ１０、２０の制御回路を制御する。なお、ＩＯバッファ２０が劣化診断対象である場合は、ＩＯバッファ２０もＩＯバッファ１０と同様の構成を有する。

次に、ＩＯバッファ１０の動作について説明する。例えば、入力バッファ１１の劣化を診断する場合、診断回路３０の制御回路３１からデマルチプレクサ３５、３６を介してＩＯバッファ１０の制御回路１３へ入力される制御信号により、ＩＯバッファ１０は、下記のように制御される。

制御回路１３は、スイッチ１７により外部端子４１と入力バッファ１１の入力端子１１ａとの間の接続を切断する。制御回路１３は、スイッチ１６により入力バッファ１１の入力端子１１ａと診断回路３０のＤ／Ａコンバータ３２ａの出力を接続する。制御回路１３によって制御されるマルチプレクサ１５により入力バッファ１１の出力が選択される。選択された入力バッファ１１の出力は、診断回路３０のマルチプレクサ３３を介して制御回路３１へ伝達される。

また、制御回路１３は、スイッチ１７により外部端子４１をオープン状態にしたり、または外部端子４１を入力バッファ１２の入力端子１２ａと接続したりする。制御回路１３が外部端子４１と入力バッファ１２の入力端子１２ａとを接続する場合、外部端子４１からの信号は入力バッファ１２とマルチプレクサ１４経由で、マイクロコントローラ１ａの内部回路（不図示）に伝搬可能である。したがって、入力バッファ１１の劣化を診断している間は、外部端子４１から供給される信号は入力バッファ１２を介して内部回路（不図示）に伝達されてもよい。

次に、診断回路３０の動作について説明する。例えば、入力バッファ１１のＶＩＬ特性の劣化を診断する場合、診断回路３０の制御回路３１は、上述のように、ＩＯバッファ１０の入力バッファ１１を診断するために必要な制御信号を出力する。さらに、制御回路３１は、Ｄ／Ａコンバータ３２ａの出力をＩＯバッファ１０内のスイッチ１６経由で入力バッファ１１へ伝搬させ、その時の入力バッファ１１の出力をマルチプレクサ１５経由で受信する。

制御回路３１は、入力バッファ１１がＬレベルと認識したＤ／Ａコンバータ３２ａの出力電圧（テスト電圧）と劣化していると判定するための閾値（劣化閾値）とを比較する。制御回路３１は、テスト電圧が劣化閾値よりも低い場合、入力バッファ１１は劣化していると判断する。この場合、例えば、制御回路３１は、入力バッファ１２を使用するように指示する制御信号をＩＯバッファ１０の制御回路１３に発行する。制御回路３１は劣化閾値および判定結果等を格納するメモリを有する。メモリは制御回路３１の外部にあってもよい。例えば、メモリは診断回路３０内にあってもよいし、診断回路３０の外であってマイクロコントローラ１ａ内にあってもよいし、マイクロコントローラ１ａの外部にあってもよい。

次に、マイクロコントローラ１ａにおける入力バッファに対する劣化診断の制御に関する動作について図６を用いて説明する。図６は図５に示すマイクロコントローラの動作の一例を示すフローチャートである。なお、図６に示す劣化診断の制御の処理は、例えばマイクロコントローラ１ａの起動時に行われるが、他の予め定められたタイミングで行われてもよい。

（初期設定：ステップＳ１００）
制御回路３１の指示に基づいて、制御回路１３は、スイッチ１７により測定対象の入力バッファとしての入力バッファ１１の入力端子１１ａと外部端子４１との接続を切断する。そして、制御回路１３は、スイッチ１６により入力バッファ１１の入力端子１１ａをＤ／Ａコンバータ３２ａの出力と接続する。そして、制御回路３１は、劣化閾値および他に使用可能な入力バッファ数を設定する。なお、使用可能な入力バッファ数は劣化診断結果により変化するので、制御回路３１は、不揮発性メモリに格納し、起動時等に読み出して設定する。

そして、制御回路３１は、入力バッファ１１のＶＩＨ／ＶＩＬどちらの測定をするかに応じてＤ／Ａコンバータ３２ａの設定を変更する。制御回路３１は、ＶＩＨ測定の場合、Ｄ／Ａコンバータ３２ａの出力をオフセット電圧に設定する。一方、制御回路３１は、ＶＩＬ測定の場合、Ｄ／Ａコンバータ３２ａの出力をフルスケール電圧に設定する。

（ＶＩＨ／ＶＩＬ測定：ステップＳ１０１）
制御回路３１は入力バッファ１１の出力レベルを確認する。制御回路３１は、ＶＩＨ測定の場合は、入力バッファ１１が、入力されたＤ／Ａコンバータ３２ａの出力をＨレベルとして認識せず、入力バッファ１１の出力レベルがＬレベルを示すときは、ステップＳ１０２に遷移する。一方、入力バッファ１１が、入力されたＤ／Ａコンバータ３２ａの出力をＨレベルとして認識し、入力バッファ１１の出力レベルがＨレベルを示すときはステップＳ１０３に遷移する。また、制御回路３１は、ＶＩＬ測定の場合は、入力バッファ１１が、入力されたＤ／Ａコンバータ３２ａの出力をＬレベルとして認識せず、入力バッファ１１の出力レベルがＨレベルを示すときは、ステップＳ１０２に遷移する。一方、入力バッファ１１が、入力されたＤ／Ａコンバータ３２ａの出力をＬレベルとして認識して、入力バッファ１１の出力レベルがＬレベルを示すときはステップＳ１０３に遷移する。

（設定変更：ステップＳ１０２）
制御回路３１は、ＶＩＨ測定の場合は、Ｄ／Ａコンバータ３２ａの出力電圧を大きくするように設定変更を行う。また、制御回路３１は、ＶＩＬ測定の場合は、Ｄ／Ａコンバータ３２ａの出力電圧を小さくするように設定変更を行う。そして、制御回路３１は、Ｄ／Ａコンバータ３２ａの出力の変更が完了した後ステップＳ１０１に遷移する。

（劣化判定：ステップＳ１０３）
制御回路３１は、ＶＩＨ測定の場合は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値を超過しているかどうかを判定する。制御回路３１は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値を超過している場合、ステップＳ１０４に遷移する。また、制御回路３１は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値を超過していない場合、入力バッファ１１は劣化していないと判定し、劣化診断を終了する。制御回路３１は、ＶＩＬ測定の場合は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値未満であるかどうかを判定する。制御回路３１は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値未満である場合、ステップＳ１０４に遷移する。また、制御回路３１は、Ｄ／Ａコンバータ３２ａの出力電圧が劣化閾値以上の場合、入力バッファは劣化していないと判定し、劣化診断を終了する。

（使用可能な入力バッファ数の判定：ステップＳ１０４）
制御回路３１は、劣化していない使用可能な入力バッファ数の有無を判定する。制御回路３１は、劣化していない使用可能な入力バッファが存在する場合は、ステップＳ１０６に遷移する。また、制御回路３１は、劣化していない使用可能な入力バッファが存在しない場合は、ステップＳ１０５に遷移する。

（入力バッファ切替：ステップＳ１０６）
制御回路３１は、例えば、使用可能な入力バッファとしての入力バッファ１２への切り替えを行う。また、制御回路３１は、使用可能な入力バッファ数情報を１個減らし、劣化診断を終了する。

（エラー発行：ステップＳ１０５）
制御回路３１は、エラー発行し、劣化診断を終了する。

第一実施例によれば、下記の一つまたは複数の効果を奏する。

（１）Ｄ／Ａコンバータを用いてＶＩＨ／ＶＩＬのレベルを測定する構成とすることにより、マイクロコントローラは、入力バッファのＶＩＨ／ＶＩＬのレベルの劣化を、直接かつ精度よく自己診断することができる。

（２）ＩＯバッファ内で、入力バッファを冗長化し、自己診断中に他の入力バッファを外部端子と接続できる構成とすることにより、自己診断時でも他の入力バッファを介して動作を継続することができる。

（３）診断回路を複数のＩＯバッファの自己診断に使用できる構成とすることにより、マイクロコントローラの面積増加を抑えることができる。

［第二実施例］
第二実施例におけるマイクロコントローラの構成およびＩＯバッファの動作について図７を用いて説明する。図７は第二実施例におけるマイクロコントローラの構成を示す図である。

第二実施例におけるマイクロコントローラ１ｂでは、第一実施例の構成に加えてＩＯバッファ内にリフレッシュ回路１８を有する。以下、第一実施例と異なる点について説明し、第一実施例と同様な点については説明を省略する。

リフレッシュ回路１８は、入力バッファ１１，１２の入力端子１１ａ，１２ａに接続可能にされる。また、制御回路１３は、診断回路３０の制御回路３１からのリフレッシュ回路１８に関する制御信号に基づいてリフレッシュ回路１８を制御する。制御回路１３は、制御回路３１からのリフレッシュ回路１８の制御信号を単にリフレッシュ回路１８に伝搬させるだけでもよい。

例えば、入力バッファ１１の劣化診断の結果、入力バッファ１１が劣化していると判定された場合、制御回路１３は、スイッチ１７により入力バッファ１１と外部端子４１との接続の切断を継続し、スイッチ１６をオフする。制御回路１３は、この状態でリフレッシュ回路１８を有効化し、入力バッファ１１の劣化を回復させる。リフレッシュ回路１８は、例えば、プルアップ回路およびプルダウン回路を備え、入力バッファの入力端子に接続されるＰＭＯＳトランジスタのゲートをＯＦＦする電圧、または、ＮＭＯＳトランジスタのゲートをＯＦＦする電圧を入力バッファ１１に供給する。

次に、マイクロコントローラ１ｂにおける入力バッファ劣化診断の制御に関する動作について図８を用いて説明する。図８は図７に示すマイクロコントローラの動作の一例を示すフローチャートである。

マイクロコントローラ１ｂにおける劣化診断は、ステップＳ２００，Ｓ２０１，Ｓ２０５，Ｓ２０６以外は、遷移先を除いて第一実施例と同じであるため説明を省略する。

（初期設定Ｉ：ステップＳ２００）
制御回路３１は、スイッチ１７により測定対象の入力バッファとしての入力バッファ１１を外部端子４１との接続を切断する。そして、制御回路３１は、劣化閾値、他に使用可能な入力バッファ数、リフレッシュ回数およびリフレッシュ回数の上限値を設定する。なお、使用可能な入力バッファ数およびリフレッシュ回数は劣化診断結果により変化するので、制御回路３１は、不揮発性メモリに格納し、起動時等に読み出して設定する。

（初期設定ＩＩ：ステップＳ２０１）
制御回路３１は、スイッチ１６により入力バッファ１１の入力端子１１ａをＤ／Ａコンバータ３２ａの出力と接続する。制御回路３１は、ＶＩＨ／ＶＩＬどちらの診断をするかに応じてＤ／Ａコンバータ３２ａの設定を変更する。制御回路３１は、ＶＩＨ測定の場合、Ｄ／Ａコンバータ３２ａの出力をオフセット電圧に設定する。一方、制御回路３１は、ＶＩＬ測定の場合、Ｄ／Ａコンバータ３２ａの出力をフルスケール電圧に設定する。

（リフレッシュ回数の判定：ステップＳ２０５）
制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過しているかどうかを判定する。制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過している場合、ステップＳ１０４に遷移する。また、制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過していない場合、ステップＳ２０６に遷移する。

（リフレッシュ：ステップＳ２０６）
制御回路３１の指示に基づいて制御回路１３は、スイッチ１６により入力バッファ１１の入力端子１１ａとＤ／Ａコンバータ３２ａの出力との接続を切断する。また、制御回路１３は、リフレッシュ回路１８を有効化し、入力バッファ１１のリフレッシュを行う。また、制御回路３１は、リフレッシュ回数の情報を１回増やす。制御回路３１は、リフレッシュが完了した後、ステップＳ２０１に遷移する。

第二実施例では、第一実施例に加え、リフレッシュ回路１８を用いることにより、入力バッファの劣化を回復させ再利用できる。

［第三実施例］
第三実施例におけるマイクロコントローラの構成および診断回路の動作について図９および図１０を用いて説明する。図９は第三実施例におけるマイクロコントローラの構成を示す図である。図１０は図９に示す電圧生成回路が生成する波形と入力バッファの出力との関係についてＶＩＬ測定を例として示す図である。

図９に示すように、第三実施例におけるマイクロコントローラ１ｃでは、診断回路３０は、第二実施例におけるＤ／Ａコンバータの代わりに、パルス生成回路（ＰＧＣ）３２ｂと積分回路（ＩＣ）３２ｃとにより構成される電圧生成回路を有する。なお、第一実施例と同様に、リフレッシュ回路を備えなくてもよい。以下、第二実施例と異なる点について説明し、第二実施例と同様な点については説明を省略する。

パルス生成回路３２ｂは、入力バッファ１１，１２と同じ電圧幅の任意のデューティ比のパルス（ＰＬＳ）を生成する回路である。積分回路３２ｃは、パルス生成回路３２ｂが生成したパルス（ＰＬＳ）をその電圧の波形の時間積分に等しい波形の電圧である積分波形（ＩＷＦ）に変換し、ＩＯバッファ１０，２０に出力する回路である。積分回路３２ｃは、例えば、容量と抵抗の組合せで構成される。

診断回路３０の動作について説明する。図１０に示すように、パルス生成回路３２ｂにより生成されるパルス（ＰＬＳ）のＬレベルの幅が大きくなるほど積分回路３２ｃにより生成される積分波形（ＩＷＦ）の凹みが大きくなり、電圧レベルが低くなる。積分波形（ＩＷＦ）が入力バッファ１１の入力端子１１ａに供給される。パルス（ＰＬＳ）のＬレベルの幅が小さい場合は、入力バッファ１１は積分波形（ＩＷＦ）の電圧レベルをＨレベルと認識し、入力バッファ１１の出力（ＩＢＯ）はＨレベルを示す。パルス（ＰＬＳ）のＬレベルの幅が大きくなると、入力バッファ１１は積分波形（ＩＷＦ）の電圧レベルをＬレベルと認識したときに、入力バッファ１１の出力（ＩＢＯ）はＬレベルになる。制御回路（ＣＴＬ）３１は、入力バッファの出力（ＩＢＯ）のＨレベルおよびＬレベルに基づいて、入力バッファの入力電圧がＨレベル入力（ＨＩＮ）かＬレベル入力（ＬＩＮ）かを判定する。

マイクロコントローラ１ｃにおける入力バッファ劣化診断の制御に関する動作について図１１を用いて説明する。図１１は図９に示すマイクロコントローラの動作の一例を示すフローチャートである。

マイクロコントローラ１ｃにおける入力バッファ劣化診断は、ステップＳ３０１，Ｓ３０３以外は第二実施例と同じであるため説明を省略する。

（初期設定ＩＩ：ステップＳ３０１）
制御回路３１は、スイッチ１６により入力バッファ１１の入力端子１１ａを積分回路３２ｃの出力と接続する。制御回路３１は、ＶＩＨ／ＶＩＬどちらの診断をするかに応じてパルス生成回路３２ｂの設定を変更する。制御回路３１は、ＶＩＨ測定の場合、パルス生成回路３２ｂの出力デューティ比を最小に設定する。一方、制御回路３１は、ＶＩＬ測定の場合、パルス生成回路３２ｂの出力デューティ比を最大に設定する。

（設定変更：ステップＳ３０３）
制御回路３１は、ＶＩＨ測定の場合は、出力デューティ比を大きくするようにパルス生成回路３２ｂの設定変更を行う。また、制御回路３１は、ＶＩＬ測定の場合は、出力デューティ比が小さくなるようにパルス生成回路３２ｂの設定変更を行う。制御回路３１は、このパルス生成回路３２ｂの出力デューティ比の変更が完了した後ステップＳ１０１に遷移する。

第三実施例では、第二実施例のＤ／Ａコンバータに代えて、電圧生成回路としてパルス生成回路と積分回路を用いることにより、回路面積を低減することができる。

第二実施形態の実施例である第四実施例および第五実施例について以下説明する。

［第四実施例］
第四実施例におけるマイクロコントローラの構成および診断回路の動作について図１２を用いて説明する。図１２は第四実施例におけるマイクロコントローラの構成を示す図である。

第四実施例におけるマイクロコントローラ１ｄでは、第一実施例のスイッチ１７とスイッチ１６とＤ／Ａコンバータ３２ａに代えて、モニタ回路（ＭＮＣ）３９を有する。また、マルチプレクサ１４，３３、デマルチプレクサ３４～３６を備えていない。以下、第一実施例と異なる点について説明し、第一実施例と同様な点については説明を省略する。

ＩＯバッファ１０は、多重化された入力バッファ１１，１２と制御回路１３とを含む。診断回路３０は制御回路（ＣＴＬ）３１とモニタ回路３９とを含む。

モニタ回路３９は、第二実施形態と同様に、入力バッファの出力デューティ比をモニタする。モニタ回路３９は、ＩＯバッファ１０の入力バッファの他に、ＩＯバッファ２０の入力バッファもモニタする。

制御回路３１は、第二実施形態と同様に、累積的な入力イネーブル時間および出力デューティ比に基づいて入力バッファ１１における入力信号のＨレベルの時間またはＬレベルに時間を算出する。制御回路３１は、入力信号のＨレベルの時間またはＬレベルに時間が、あらかじめ設定された閾値（劣化閾値）を超えた場合、診断対象の入力バッファ１１が劣化したと判断する。制御回路３１は、使用可能な入力バッファ１２を使用する制御信号をＩＯバッファ１０の制御回路１３に発行する。

次に、マイクロコントローラ１ｄにおける入力バッファ劣化診断の制御に関する動作について図１３を用いて説明する。図１３は図１２に示すマイクロコントローラの動作の一例を示すフローチャートである。

マイクロコントローラ１ｄにおける入力バッファ劣化診断は、ステップＳ４００～Ｓ４０３以外は第一実施例と同じであるため説明を省略する。

（初期設定：ステップＳ４００）
制御回路３１は、劣化閾値、前回までの入力イネーブル時間、入力バッファの出力デューティ比および他に使用可能な入力バッファ数を設定する。なお、入力イネーブル時間、入力バッファの出力デューティ比および使用可能な入力バッファ数は劣化診断結果により変化するので、制御回路３１は、不揮発性メモリに格納し、起動時等に読み出して設定する。

（入力バッファ有効の判定：ステップＳ４０１）
制御回路３１は、入力イネーブル信号が活性化され入力バッファ１１が有効になっているかどうかを判断する。制御回路３１は、入力バッファ１１が有効の場合は、ステップＳ４０２に遷移する。また、制御回路３１は、入力バッファ１１が無効の場合は、ステップＳ４０１を繰り返す。

（動作履歴更新：ステップＳ４０２）
モニタ回路３９は、入力バッファ１１の出力デューディ比をモニタし、制御回路３１に出力する。制御回路３１は累積の入力イネーブル時間と出力デューティ比を更新する。

（劣化判定：ステップＳ４０３）
制御回路３１はステップＳ４０２において更新された入力イネーブル時間と入力バッファの出力デューティ比に基づいて入力バッファ１１の入力端子に供給されるＨレベルおよびＬレベルの時間が劣化閾値を超過しているかどうかを判定する。制御回路３１は、劣化閾値を超過している場合は、ステップＳ１０４に遷移する。また、制御回路３１は、劣化閾値を超過していない場合は、ステップＳ４０１に遷移する。

第四実施例では、第一実施例から第三実施例の自己診断結果による劣化判定ではなく、入力バッファの動作状態の累積情報により劣化判定を行うことにより、自己診断に関係する回路が不要となり回路面積の低減が実現できる。

［第五実施例］
第五実施例におけるマイクロコントローラの構成、ＩＯバッファおよび診断回路の動作について図１４を用いて説明する。図１４は第五実施例におけるマイクロコントローラの構成を示す図である。

第五実施例におけるマイクロコントローラ１ｅでは、第四実施例の構成に加えて、第二実施例と同様にＩＯバッファ内にスイッチ１７およびリフレッシュ回路１８を有する。以下、第四実施例異なる点について説明し、第四実施例と同様な点については説明を省略する。

ＩＯバッファ１０は、冗長化された入力バッファ１１，１２と制御回路１３とマルチプレクサ１５とリフレッシュ回路１８とスイッチ１７とを含む。例えば、入力バッファ１１をリフレッシュする場合は、制御回路１３は、スイッチ１７により外部端子４１と入力バッファ１１の入力端子１１ａとの接続を切断する。

制御回路３１は、累積的な入力イネーブル時間および出力デューティ比に基づいて入力バッファ１１における入力信号のＨレベルの時間またはＬレベルに時間を算出する。制御回路３１は、入力信号のＨレベルの時間またはＬレベルに時間が、あらかじめ設定された閾値（リフレッシュ閾値）を超えた場合、リフレッシュ回路１８の動作方法をＩＯバッファ１０の制御回路１３に発行する。例えば、デューティ比が大きい側、すなわち、入力信号のＨレベルの時間の閾値を超えた場合は、制御回路３１は、制御回路１３を介してリフレッシュ回路１８から入力バッファ１１の入力端子１１ａにＬレベルを入力する。デューティ比が小さい側、すなわち、入力信号のＬレベルの時間の閾値を超えた場合は、制御回路３１は、制御回路１３を介してリフレッシュ回路１８から入力バッファ１１の入力端子１１ａにＨレベルを入力する。

また、あらかじめ設定された劣化閾値を超えた場合は、制御回路３１は、入力バッファ１１が劣化し、またリフレッシュ不可能と判断し、入力バッファ１２を使用する制御信号をＩＯバッファ１０の制御回路１３に発行する。

次に、マイクロコントローラ１ｅにおける入力バッファ劣化診断の制御に関する動作について説明する。図１５は図１４に示すマイクロコントローラ動作の一例を示すフローチャートである。

マイクロコントローラ１ｅにおける入力バッファ劣化診断は、ステップＳ５００，Ｓ５０３，Ｓ５０４，Ｓ５０５，Ｓ５０６以外は、遷移先を除いて第四実施例と同じであるため省略する。

（初期設定：ステップＳ５００）
制御回路３１は、リフレッシュ閾値と劣化閾値、前回までの入力イネーブル時間、デューティ比、他に使用可能な入力バッファ数、リフレッシュ回数およびリフレッシュ回数上限値を設定する。なお、入力イネーブル時間、入力バッファの出力デューティ比、リフレッシュ回数および使用可能な入力バッファ数は劣化診断結果により変化するので、制御回路３１は、不揮発性メモリに格納し、起動時等に読み出して設定する。

（劣化判定：ステップＳ５０３）
制御回路３１は、ステップＳ４０２において更新された入力イネーブル時間とデューティ比に基づいて入力バッファ１１の入力端子に供給されるＨレベルおよびＬレベルの時間がリフレッシュ閾値を超過しているかどうかを判定する。制御回路３１は、リフレッシュ閾値を超過している場合は、ステップＳ２０５に遷移する。また、制御回路３１は、リフレッシュ閾値を超過していない場合は、ステップＳ４０１に遷移する。

（リフレッシュ回数の判定：ステップＳ５０４）
制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過しているかどうかを判定する。制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過している場合、ステップＳ５０６に遷移する。また、制御回路３１は、リフレッシュ回数がリフレッシュの上限値を超過していない場合、ステップＳ５０５に遷移する。

（リフレッシュ：ステップＳ５０５）
制御回路３１は、リフレッシュ対象の入力バッファとしての入力バッファ１１の入力端子１１ａと外部端子４１との接続をスイッチ１７により切断する。また、リフレッシュ回路１８を有効化し入力バッファ１１のリフレッシュを行う。また、制御回路３１は、リフレッシュ回情報を１回増やす。制御回路３１は、リフレッシュが完了した後、ステップＳ４０１に遷移する。

（劣化判定：ステップＳ５０６）
制御回路３１はステップＳ４０２において更新された入力イネーブル時間と入力バッファの出力デューティ比に基づいて入力バッファ１１の入力端子に供給されるＨレベルおよびＬレベルの時間が劣化閾値を超過しているかどうかを判定する。制御回路３１は、劣化閾値を超過している場合は、ステップＳ１０４に遷移する。また、制御回路３１は、劣化閾値を超過していない場合は、ステップＳ４０１に遷移する。

第五実施例では、第四実施例に加え、リフレッシュ回路１８を用いることにより、入力バッファの劣化を回復させ再利用することが出来る。

以上、本開示者らによってなされた開示を実施形態および実施例に基づき具体的に説明したが、本開示は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。

例えば、実施形態および実施例では、入力バッファを入力レベルに対して非反転レベルを出力するＡＮＤ回路等を用いて説明したが、入力レベルに対して反転レベルを出力するＮＡＮＤ回路またはＮＯＲ回路等により構成してもよい。

また、第一実施例および第二実施例では、Ｄ／Ａコンバータを設ける例を説明したが、Ｄ／ＡコンバータをＩＯバッファに有する出力バッファやプルアップ回路、プルダウン回路を組み合わせて置き換えてもよい。

第二実施例、第三実施例および第五実施例では、リフレッシュ回路を設ける例を説明したが、リフレッシュ回路をＩＯバッファに有する出力バッファやプルアップ回路、プルダウン回路に置き換えてもよい。

なお、Ｄ／Ａコンバータ３２ａは、マイクロコントローラ１ａまたは外に有するＡ／Ｄコンバータを用いて出力電圧の診断を行ってもよい。

また、実施形態および実施例では、ＶＩＨの劣化閾値超過およびＶＩＬの劣化閾値未満の劣化判定閾値の例を用いて説明したが、ＶＩＨの下限閾値やＶＩＬの上限閾値やＶＩＨ－ＶＩＬのシュミットレベルの閾値を用いて診断を行ってもよい。

１・・・半導体装置
１１・・・入力バッファ
１１ａ・・・入力端子
３１・・・制御回路
３２・・・電圧生成回路
４１・・・外部端子

Claims (11)

1. 外部端子と、
   前記外部端子に接続される入力端子を有する入力バッファと、
   前記入力端子に供給するテスト電圧を生成する電圧生成回路と、
   前記入力端子に供給されるテスト電圧と前記テスト電圧に対応する前記入力バッファの出力レベルに基づいて前記入力バッファが劣化しているかどうかを診断するよう構成される制御回路と、
   を含む半導体装置。
2. 請求項１の半導体装置において、
   さらに、前記入力バッファの前記入力端子にハイレベルまたはローレベルのリフレッシュ電圧を供給するリフレッシュ回路を含み、
   前記制御回路は、前記入力バッファが劣化していると診断する場合、前記入力端子を前記外部端子から切り離すと共に、前記リフレッシュ回路により前記入力端子に前記リフレッシュ電圧を供給するよう構成される半導体装置。
3. 請求項１の半導体装置において、
   さらに、前記外部端子に接続される入力端子を有する第二入力バッファを含み、
   前記制御回路は、前記入力バッファが劣化していると診断する場合、前記入力バッファの前記入力端子を前記外部端子から切り離すと共に、前記外部端子を前記第二入力バッファの前記入力端子に接続するよう構成される半導体装置。
4. 請求項１の半導体装置において、
   前記電圧生成回路はＤ／Ａコンバータである半導体装置。
5. 請求項１の半導体装置において、
   前記電圧生成回路はパルス生成回路と積分回路である半導体装置。
6. 外部端子と、
   前記外部端子に接続される第一入力端子とイネーブル信号が入力される第二入力端子とを有する入力バッファと、
   前記入力バッファの出力デューティ比をモニタするモニタ回路と、
   前記イネーブル信号が活性化されている時間と前記出力デューティ比に基づいて、第一入力端子に供給される信号の累積のＨレベル期間またはＬレベル期間を算出することにより前記入力バッファが劣化しているかどうかを診断するよう構成される制御回路と、
   を含む半導体装置。
7. 請求項６の半導体装置において、
   さらに、前記入力バッファの前記第一入力端子にハイレベルまたはローレベルのリフレッシュ電圧を供給するリフレッシュ回路を含み、
   前記制御回路は、前記入力バッファが劣化していると診断する場合、前記第一入力端子を前記外部端子から切り離すと共に、前記リフレッシュ回路により前記第一入力端子に前記リフレッシュ電圧を供給するよう構成される半導体装置。
8. 請求項７の半導体装置において、
   さらに、前記外部端子に接続される入力端子を有する第二入力バッファを含み、
   前記制御回路は、前記入力バッファが劣化していると診断する場合、前記入力バッファの前記第一入力端子を前記外部端子から切り離すと共に、前記外部端子を前記第二入力バッファの前記入力端子に接続するよう構成される半導体装置。
9. 外部端子に接続される第一入力端子とイネーブル信号が入力される第二入力端子とを有する入力バッファの出力デューティ比をモニタし、
   前記イネーブル信号が活性化されている時間と前記出力デューティ比に基づいて、第一入力端子に供給される信号の累積のＨレベル期間またはＬレベル期間を算出することにより前記入力バッファが劣化しているかどうかを診断する半導体装置の診断方法。
10. 請求項９の半導体装置の診断方法において、
    前記入力バッファが劣化していると診断する場合、前記入力バッファの前記第一入力端子を前記外部端子から切り離すと共に、前記入力バッファの前記第一入力端子にハイレベルまたはローレベルのリフレッシュ電圧を供給する半導体装置の診断方法。
11. 請求項１０の半導体装置の診断方法において、
    前記入力バッファが劣化していると診断する場合、前記入力バッファの前記第一入力端子を前記外部端子から切り離すと共に、前記外部端子を第二入力バッファの入力端子に接続する半導体装置の診断方法。

Images