JP6747864B2 - A/d変換回路 - Google Patents
A/d変換回路 Download PDFInfo
- Publication number
- JP6747864B2 JP6747864B2 JP2016099002A JP2016099002A JP6747864B2 JP 6747864 B2 JP6747864 B2 JP 6747864B2 JP 2016099002 A JP2016099002 A JP 2016099002A JP 2016099002 A JP2016099002 A JP 2016099002A JP 6747864 B2 JP6747864 B2 JP 6747864B2
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- conversion circuit
- data
- converter
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 69
- 238000004092 self-diagnosis Methods 0.000 claims description 61
- 238000012937 correction Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
Description
この場合、2点での比較が可能となるため、A/Dコンバータの特性の変化をより詳しく検出できる。
ΔΣA/Dコンバータの量子化器の出力信号は、1〜8ビット程度のビット長を有し、それを連続データとして保持しておくことで、後からこの連続データを読み出し、FFT(高速フーリエ変換)などの解析に利用できる。これにより故障、劣化状況をより詳細に調べることができる。
図2(a)、(b)は、第1実施例に係るA/D変換回路100の動作を示す図である。図2(a)は、キャリブレーションを説明する図である。図2(a)のキャリブレーションでは、校正用電圧VCALは、デジタル信号S2の最大値(PFS:Plus Full Scale)に対応する最大電圧VPFSと、デジタル信号S2の最小値(MFS:Minus Full Scale)に対応する最小電圧VMFSの2値が選択で切りかえられる。
α=NUM_FS/(PFS_DATA−MFS_DATA)
=10000h(65536)/(PFS_DATA−MFS_DATA) …(1)
β1=(PFS_DATA+MFS_DATA)/2 …(2)
ADC_CAL=(ADC_DATA−β1)×α …(3)
図3(a)、(b)は、第2実施例に係るA/D変換回路100の動作を示す図である。図3(a)は、キャリブレーションを説明する図である。図3(a)のキャリブレーションでは、校正用電圧VCALは、デジタル信号S2の最大値PFSと最小値MFSの中点MIDに対応する中間電圧VMIDが選択される。
β2=MID_DATA …(4)
ADC_CAL=(ADC_DATA−β2) …(5)
第1実施例と第2実施例を組み合わせてもよい。すなわちキャリブレーションモードにおいて、最大電圧VPFS、中間電圧VMID、最小電圧VMFSの3点で測定を行い、ゲインエラー補正係数α、オフセット補正係数β1,β2を算出する。通常モードにおいてデジタル補正部110は、式(3)もしくは式(6)にもとづいて、補正後のデータADC_CALを生成する。いずれを用いるかは選択可能としてもよい。
ADC_CA=(ADC_DATA−β2)×α …(6)
図4のA/D変換回路100aは、自己診断モードのトリガとなる信号を生成するタイマー回路166を内蔵してもよい。これにより、A/D変換回路100aは定期的にA/Dコンバータ106aの経年変化をチェックすることができる。
図4のA/D変換回路100aのように、ΔΣA/Dコンバータ150を備える場合には、自己診断回路120は、自己診断モードにおいて、ΔΣA/Dコンバータ150の量子化器の出力信号S4のビットストリーム(連続データ)を、不揮発性メモリ108に格納してもよい。
自己診断回路120は、自己診断モードにおいて得られたデジタル信号S2DIAGを不揮発性メモリ108に書き込んでもよい。すなわち、自己診断を実行するたびに、デジタル信号S2DIAGの履歴を残すことで、A/Dコンバータの劣化の進行を調べることができる。
図5は、第4変形例に係るA/D変換回路100bの回路図である。A/D変換回路100bは、演算部122を備える。演算部122は、キャリブレーションモードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2CALにもとづいて、キャリブレーションデータ130を演算し、不揮発性メモリ108に格納する。
A/Dコンバータ106の形式はΔΣA/Dコンバータには限定されず、逐次比較型などを用いてもよい。
図4では、A/D変換回路100aがひとつのICに集積化されたが、本発明はそれに限定されない。図1の自己診断回路120の除く部分をひとつのICに集積化し、自己診断回路120を外部のマイコンおよびソフトウェアプログラムの組み合わせで実装してもよい。この場合、ICは、自己診断モードにおいて得られるデジタル信号S2DIAGを、マイコンがアクセス可能なレジスタあるいは不揮発性メモリに格納すればよい。
Claims (17)
- A/D変換回路であって、(i)通常モードと、(ii)前記A/D変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、(iii)前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
所定の校正用電圧を生成する基準電圧源と、
アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
前記マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
前記キャリブレーションモードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号を基準データとして格納するとともに、当該デジタル信号にもとづいて計算されるキャリブレーションデータを格納する不揮発性メモリと、
前記通常モードにおいて、前記A/Dコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
前記自己診断モードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号と、前記不揮発性メモリに格納される前記基準データとにもとづいて、前記A/Dコンバータを診断する自己診断回路と、
を備えることを特徴とするA/D変換回路。 - 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の2値が選択可能であり、
前記不揮発性メモリには、前記A/Dコンバータに前記最大電圧を入力したときの前記デジタル信号である第1基準データと、前記A/Dコンバータに前記最小電圧を入力したときの前記デジタル信号である第2基準データと、が格納されることを特徴とする請求項1に記載のA/D変換回路。 - 前記キャリブレーションモードにおいて、前記第1基準データをPFS_DATA、前記第2基準データをMFS_DATA、フルスケールの階調数をNUM_FSとするとき、前記キャリブレーションデータは、2つの係数α、β1を含み、
α=NUM_FS/(PFS_DATA−MFS_DATA)
β1=(PFS_DATA+MFS_DATA)/2
前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号をADC_DATAとするとき、
ADC_CAL=(ADC_DATA−β1)×α
にもとづいて、補正後のデジタル信号ADC_CALを生成することを特徴とする請求項2に記載のA/D変換回路。 - 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であり、
前記不揮発性メモリには、前記A/Dコンバータに前記中間電圧を入力したときの前記デジタル信号である第3基準データが格納されることを特徴とする請求項1から3のいずれかに記載のA/D変換回路。 - 前記キャリブレーションモードにおいて、前記第3基準データをMID_DATA、フルスケールの階調数をNUM_FSとするとき、前記キャリブレーションデータは、係数β2を含み、
β2=MID_DATA
前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号ADC_DATAから、係数β2を減算することを特徴とする請求項4に記載のA/D変換回路。 - 前記A/Dコンバータは、ΔΣA/Dコンバータを含むことを特徴とする請求項1から5のいずれかに記載のA/D変換回路。
- 前記自己診断回路は、前記自己診断モードにおいて、前記ΔΣA/Dコンバータの量子化器の出力信号を前記不揮発性メモリに格納することを特徴とする請求項6に記載のA/D変換回路。
- 前記自己診断モードのトリガとなる信号を生成するタイマー回路を備えることを特徴とする請求項1から7のいずれかに記載のA/D変換回路。
- 外部からのトリガ信号に応答して、前記自己診断モードに移行することを特徴とする請求項1から8のいずれかに記載のA/D変換回路。
- 前記自己診断回路は、前記自己診断モードにおいて得られた前記デジタル信号を前記不揮発性メモリに書き込むことを特徴とする請求項1から9のいずれかに記載のA/D変換回路。
- 利得が設定可能であり、前記マルチプレクサの出力信号を増幅する可変ゲインアンプをさらに備えることを特徴とする請求項1から10のいずれかに記載のA/D変換回路。
- 前記アナログ信号および前記校正用電圧は差動信号であり、
前記A/Dコンバータは、差動型であることを特徴とする請求項1から11のいずれかに記載のA/D変換回路。 - 前記キャリブレーションモードにおいて前記キャリブレーションデータを計算する演算部をさらに備えることを特徴とする請求項1から12のいずれかに記載のA/D変換回路。
- A/D変換回路であって、(i)通常モードと、(ii)前記A/D変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、(iii)前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
所定の校正用電圧を生成する基準電圧源と、
アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
前記マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
前記キャリブレーションモードおよび前記自己診断モードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号にもとづいて、キャリブレーションデータを演算する演算部と、
前記キャリブレーションモードにおいて得られた前記キャリブレーションデータを格納する不揮発性メモリと、
前記通常モードにおいて、前記A/Dコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
前記自己診断モードにおいて、前記演算部が生成した前記キャリブレーションデータと、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて、前記A/Dコンバータを診断する自己診断回路と、
を備えることを特徴とするA/D変換回路。 - 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の2値が選択可能であることを特徴とする請求項14に記載のA/D変換回路。
- 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であることを特徴とする請求項14または15に記載のA/D変換回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から16のいずれかに記載のA/D変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099002A JP6747864B2 (ja) | 2016-05-17 | 2016-05-17 | A/d変換回路 |
US15/595,106 US9838028B1 (en) | 2016-05-17 | 2017-05-15 | A/D conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099002A JP6747864B2 (ja) | 2016-05-17 | 2016-05-17 | A/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208667A JP2017208667A (ja) | 2017-11-24 |
JP6747864B2 true JP6747864B2 (ja) | 2020-08-26 |
Family
ID=60330558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016099002A Active JP6747864B2 (ja) | 2016-05-17 | 2016-05-17 | A/d変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9838028B1 (ja) |
JP (1) | JP6747864B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019193067A (ja) * | 2018-04-24 | 2019-10-31 | 株式会社デンソー | 半導体装置 |
JP2021069047A (ja) * | 2019-10-25 | 2021-04-30 | 日立Astemo株式会社 | 電子制御装置 |
US11557370B2 (en) | 2021-04-09 | 2023-01-17 | Renesas Electronics Corporation | Semiconductor device and self-diagnostic method of semiconductor device |
US11989440B2 (en) * | 2021-08-11 | 2024-05-21 | Silicon Storage Technology, Inc. | Hybrid memory system configurable to store neural memory weight data in analog form or digital form |
WO2023238673A1 (ja) * | 2022-06-08 | 2023-12-14 | ローム株式会社 | 半導体集積回路およびその自己診断方法 |
CN115420307B (zh) * | 2022-11-04 | 2023-02-07 | 四川凌翔科技发展有限公司 | 一种实时自校准自诊断低温漂数据采集系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10341158A (ja) * | 1997-06-10 | 1998-12-22 | Mitsubishi Electric Corp | A/d変換装置 |
JP4805746B2 (ja) * | 2006-07-27 | 2011-11-02 | 株式会社山武 | Δς型a/d変換器 |
US7710303B2 (en) * | 2007-04-17 | 2010-05-04 | Microchip Technology Incorporated | Analog-to-digital converter offset and gain calibration using internal voltage references |
US8547256B2 (en) * | 2009-05-29 | 2013-10-01 | Mitsubishi Electric Corporation | Analog unit |
JP5230786B2 (ja) * | 2011-11-08 | 2013-07-10 | 三菱電機株式会社 | 二次電池の状態検知装置、二次電池の状態検知装置のための故障診断方法 |
JP2014014029A (ja) | 2012-07-05 | 2014-01-23 | Renesas Electronics Corp | 半導体装置及び故障診断システム |
JP2014165649A (ja) * | 2013-02-25 | 2014-09-08 | Fujitsu Semiconductor Ltd | アナログデジタル変換装置 |
JP6080746B2 (ja) | 2013-11-28 | 2017-02-15 | 三菱電機株式会社 | プレート積層体 |
-
2016
- 2016-05-17 JP JP2016099002A patent/JP6747864B2/ja active Active
-
2017
- 2017-05-15 US US15/595,106 patent/US9838028B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017208667A (ja) | 2017-11-24 |
US9838028B1 (en) | 2017-12-05 |
US20170338831A1 (en) | 2017-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6747864B2 (ja) | A/d変換回路 | |
US20180196095A1 (en) | Method for measuring a physical parameter and electronic circuit for implementing the same | |
US10890615B2 (en) | Sensor with self diagnostic function | |
US11188410B2 (en) | Diverse integrated processing using processors and diverse firmware | |
US20140358317A1 (en) | Output value correction method for physical quantity sensor apparatus, output correction method for physical quantity sensor, physical quantity sensor apparatus and output value correction apparatus for physical quantity sensor | |
EP2779466A2 (en) | System, method and recording medium for analog to digital converter calibration | |
JP2017123531A (ja) | アナログ/デジタル変換回路 | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
US20100158082A1 (en) | Transducer | |
US20200186159A1 (en) | Ad converter | |
JP2005181337A (ja) | 可変条件に応答自在な検出システムおよび方法 | |
US11635314B2 (en) | Methods, apparatuses and systems for data conversion | |
WO2013111454A1 (ja) | 物理量検出装置 | |
RU2399156C1 (ru) | Способ коррекции погрешностей аналого-цифрового преобразования и устройство для его осуществления | |
CN108627299B (zh) | 压力感测装置的校正方法及其校正电路 | |
JP2000214029A (ja) | 圧力センサ回路 | |
RU2441779C2 (ru) | Датчик аварии и способ обработки по меньшей мере одного измерительного сигнала | |
JP6791648B2 (ja) | A/dコンバータ回路および電子機器 | |
US10511318B2 (en) | Digital background calibration circuit | |
JP6386970B2 (ja) | センサの異常検出装置及びセンサ装置 | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
Calinescu et al. | 8-bit Controller for a DEM-based INAMP | |
JP6739235B2 (ja) | クーロンカウンタ回路、電子機器 | |
CN117571163B (zh) | 一种消除传感器输出抖动的方法、装置及传感器 | |
US20210372863A1 (en) | Devices and method for calibrating measured values |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6747864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |