JP6747864B2 - A/d変換回路 - Google Patents

A/d変換回路 Download PDF

Info

Publication number
JP6747864B2
JP6747864B2 JP2016099002A JP2016099002A JP6747864B2 JP 6747864 B2 JP6747864 B2 JP 6747864B2 JP 2016099002 A JP2016099002 A JP 2016099002A JP 2016099002 A JP2016099002 A JP 2016099002A JP 6747864 B2 JP6747864 B2 JP 6747864B2
Authority
JP
Japan
Prior art keywords
calibration
conversion circuit
data
converter
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016099002A
Other languages
English (en)
Other versions
JP2017208667A (ja
Inventor
山口 晴久
晴久 山口
謹司 伊藤
謹司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016099002A priority Critical patent/JP6747864B2/ja
Priority to US15/595,106 priority patent/US9838028B1/en
Publication of JP2017208667A publication Critical patent/JP2017208667A/ja
Application granted granted Critical
Publication of JP6747864B2 publication Critical patent/JP6747864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/1076Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/122Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/78Simultaneous conversion using ladder network
    • H03M1/785Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、A/D変換回路に関する。
さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態を検出してデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するA/Dコンバータが用いられる。
特開2014−014029号公報 特開2015−102318号公報
本発明者らは、A/Dコンバータについて検討した結果、以下の課題を認識するに至った。
A/Dコンバータが完全に故障して動作不能となった場合には、デジタル信号は、アナログ信号と相関を持たなくなる。この場合には、A/Dコンバータの出力信号を利用する後段のプロセッサや回路において、異常を認識することが可能である。
しかしながらA/Dコンバータには、経年変化により、不完全な劣化、故障(以下、不完全な劣化という)が生ずる場合がある。不完全な劣化とは、何らかの異常が生じているが、A/Dコンバータは一見すると動作しており、不正確ではあるが何らかの出力信号が生成される故障モードをいう。不完全な故障が生ずると、後段のプロセッサや回路は、誤った出力信号に基づいて動作することとなるため、システムの誤動作の要因となる。
本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、経時的な特性変化を検出可能なA/Dコンバータの提供にある。
本発明のある態様はA/D変換回路に関する。A/D変換回路は、所定の校正用電圧を生成する基準電圧源と、アナログ信号と校正用電圧を受け、通常モードにおいてアナログ信号を、キャリブレーションモードまたは自己診断モードにおいて校正用電圧を選択して出力するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、キャリブレーションモードにおいてA/Dコンバータに校正用電圧を入力したときのデジタル信号と、当該デジタル信号にもとづいて計算されるキャリブレーションデータとを保持する不揮発性メモリと、通常モードにおいて、A/Dコンバータにアナログ信号を入力したときのデジタル信号を、キャリブレーションデータにもとづいて補正するデジタル補正部と、自己診断モードにおいてA/Dコンバータに校正用電圧を入力したときのデジタル信号と、不揮発性メモリに格納されるデジタル信号とにもとづいて、A/Dコンバータを診断する自己診断回路と、を備える。
この態様によると、経年劣化によるA/Dコンバータの特性の変化を検出できる。
校正用電圧は、デジタル信号の最大値に対応する最大電圧と、デジタル信号の最小値に対応する最小電圧の2値が選択可能であってもよい。不揮発性メモリには、A/Dコンバータに最大電圧を入力したときのデジタル信号と、A/Dコンバータに最小電圧を入力したときのデジタル信号と、が格納されてもよい。
この場合、2点での比較が可能となるため、A/Dコンバータの特性の変化をより詳しく検出できる。
校正用電圧は、デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であり、不揮発性メモリには、A/Dコンバータに中間電圧を入力したときのデジタル信号が格納されてもよい。
A/Dコンバータは、ΔΣA/Dコンバータを含んでもよい。自己診断回路は、自己診断モードにおいて、ΔΣA/Dコンバータの量子化器の出力信号を不揮発性メモリに格納してもよい。
ΔΣA/Dコンバータの量子化器の出力信号は、1〜8ビット程度のビット長を有し、それを連続データとして保持しておくことで、後からこの連続データを読み出し、FFT(高速フーリエ変換)などの解析に利用できる。これにより故障、劣化状況をより詳細に調べることができる。
A/D変換回路は、自己診断モードのトリガとなる信号を生成するタイマー回路を備えてもよい。
A/D変換回路は、外部からのトリガ信号に応答して、自己診断モードに移行してもよい。
自己診断回路は、自己診断モードにおいて得られたデジタル信号を不揮発性メモリに書き込んでもよい。不揮発性メモリに履歴を残すことにより、A/Dコンバータの劣化の進行を調べることができる。
A/D変換回路は、利得が設定可能であり、マルチプレクサの出力信号を増幅する可変ゲインアンプをさらに備えてもよい。アナログ信号のレンジに応じて、適切なゲインをセットすることで、さまざまな用途に利用可能な汎用性を提供できる。
アナログ信号および校正用電圧は差動信号であり、A/Dコンバータは、差動型であってもよい。
ある態様のA/D変換回路は、キャリブレーションモードにおいてキャリブレーションデータを計算する演算部をさらに備えてもよい。
本発明の別の態様もまた、A/D変換回路である。このA/D変換回路は、所定の校正用電圧を生成する基準電圧源と、アナログ信号と校正用電圧を受け、通常モードにおいてアナログ信号を、キャリブレーションモードまたは自己診断モードにおいて校正用電圧を選択して出力するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、キャリブレーションモードおよび自己診断モードにおいてA/Dコンバータに校正用電圧を入力したときのデジタル信号にもとづいて、キャリブレーションデータを演算する演算部と、キャリブレーションモードにおいて得られたキャリブレーションデータを保持する不揮発性メモリと、通常モードにおいて、A/Dコンバータにアナログ信号を入力したときのデジタル信号を、キャリブレーションデータにもとづいて補正するデジタル補正部と、自己診断モードにおいて、演算部が生成したキャリブレーションデータと、不揮発性メモリに格納されるキャリブレーションデータにもとづいて、A/Dコンバータを診断する自己診断回路と、を備える。
この態様によると、キャリブレーションデータの履歴にもとづいて、A/Dコンバータの特性の変化を検出できる。
A/D変換回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、経時的な特性変化を検出できる。
実施の形態に係るA/D変換回路のブロック図である。 図2(a)、(b)は、第1実施例に係るA/D変換回路の動作を示す図である。 図3(a)、(b)は、第2実施例に係るA/D変換回路の動作を示す図である。 A/D変換回路の具体的な構成例の回路図である。 第4変形例に係るA/D変換回路の回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図1は、実施の形態に係るA/D変換回路100のブロック図である。A/D変換回路100は、基準電圧源102、マルチプレクサ104、A/Dコンバータ106、不揮発性メモリ108、デジタル補正部110、自己診断回路120を備える。
A/D変換回路100は、通常モード、キャリブレーションモード、自己診断モードの3つのモードで動作する。通常モードでは、測定対象のアナログ信号VANLGを受け、その大きさを表すデジタル信号S3を出力する。キャリブレーションモードは、A/D変換回路100の出荷前、もしくはA/D変換回路100を搭載する製品の出荷前において実施され、A/Dコンバータ106の入出力特性を、理想状態に近づける。自己診断モードは、A/D変換回路100を搭載する製品の出荷後において実行され、A/Dコンバータ106の特性変化を検出する。
基準電圧源102は、所定の校正用電圧VCALを生成する。校正用電圧VCALは、キャリブレーションモードもしくは自己診断モードにおいて使用される。マルチプレクサ104は、アナログ信号VANLGと校正用電圧VCALを受け、通常モードにおいてアナログ信号VANLGを、キャリブレーションモードまたは自己診断モードにおいて校正用電圧VCALを選択して出力する。
A/Dコンバータ106は、マルチプレクサ104の出力信号S1をデジタル信号S2に変換する。
不揮発性メモリ108は、キャリブレーションモードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2CALにもとづいて計算されるキャリブレーションデータ130を保持する。
デジタル補正部110は、通常モードにおいて、A/Dコンバータ106にアナログ信号VANLGを入力したときのデジタル信号S2を、キャリブレーションデータ130にもとづいて補正し、デジタル信号S3を出力する。
不揮発性メモリ108には、キャリブレーションデータ130に加えて、キャリブレーションモードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2CALが、基準データ132として格納される。
自己診断回路120は、自己診断モードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2DIAGと、不揮発性メモリ108に格納される基準データ132(デジタル信号S2CAL)と、にもとづいて、A/Dコンバータ106を診断する。
たとえば自己診断回路120は、2つのデジタル信号S2DIAGとS2CALの差分がしきい値を超えた場合に、アラートALERTを出力してもよい。あるいは、2つのデジタル信号の差分を、外部からアクセス可能なレジスタに書き込み、具体的な処理、判断を外部のマイコン等に委ねてもよい。
あるいは自己診断回路120は、2つのデジタル信号S2DIAGとS2CALの比率が所定値を超えた場合に、アラートALERTを出力してもよい。あるいは、2つのデジタル信号の比率を、外部からアクセス可能なレジスタに書き込み、具体的な処理、判断を外部のマイコン等に委ねてもよい。
以上がA/D変換回路100の構成である。続いてその動作を、いくつかの実施例に則して説明する。
(第1実施例)
図2(a)、(b)は、第1実施例に係るA/D変換回路100の動作を示す図である。図2(a)は、キャリブレーションを説明する図である。図2(a)のキャリブレーションでは、校正用電圧VCALは、デジタル信号S2の最大値(PFS:Plus Full Scale)に対応する最大電圧VPFSと、デジタル信号S2の最小値(MFS:Minus Full Scale)に対応する最小電圧VMFSの2値が選択で切りかえられる。
A/Dコンバータ106に最大電圧VPFSを入力したときのデジタル信号S2の値(コード)PFS_DATAと、最小電圧VMFSを入力したときのデジタル信号S2の値(コード)MFS_DATAが測定される。なお、hは16進数表記であり、()内の数字は10進数表記である。
そして、ゲインエラー補正係数αが式(1)で計算される。NUM_FSは、フルスケールの階調数である。
α=NUM_FS/(PFS_DATA−MFS_DATA)
=10000h(65536)/(PFS_DATA−MFS_DATA) …(1)
また、オフセット補正係数β1が式(2)で計算される。
β1=(PFS_DATA+MFS_DATA)/2 …(2)
こうして得られたゲインエラー補正係数αおよびオフセット補正係数β1が、キャリブレーションデータ130として不揮発性メモリ108に格納される。なお式(1)、(2)等にもとづくキャリブレーションデータ130の演算は、A/D変換回路100の外部において行われる。
また、キャリブレーション時に得られたデジタル信号S2CALである2つのデータPFS_DATAおよびMFS_DATAが、基準データ132として、不揮発性メモリ108に格納される。
通常モードでは、アナログ信号VANLGを変換した結果得られるデジタル信号S2の値ADC_DATAに対して、デジタル補正部110は式(3)の演算を施し、補正後のデータADC_CAL(デジタル信号S3)を生成する。
ADC_CAL=(ADC_DATA−β1)×α …(3)
図2(b)は、自己診断を説明する図である。A/Dコンバータ106の入出力特性が、キャリブレーション時に得られた破線(i)から、経年変換によって一点鎖線(ii)へと変化したとする。
自己診断モードでは、基準電圧源102は、キャリブレーションモードにおいて使用された校正用電圧VCAL、すなわち最大電圧VPFSおよび最小電圧VMFSの少なくとも一方、あるいは両方を利用する。たとえば最大電圧VPFSをA/Dコンバータ106に入力し、そのときのデジタル信号S2DIAGの値PFS_DATA’を測定する。そしてPFS_DATA’と、不揮発性メモリ108に格納されている基準データ132の値PFS_DATAを比較することにより、A/Dコンバータ106の特性変化を検出する。
あるいは最小電圧VMFSをA/Dコンバータ106に入力し、そのときのデジタル信号S2DIAGの値MFS_DATA’を測定する。そしてMFS_DATA’と、不揮発性メモリ108に格納されている基準データ132の値MFS_DATAを比較することにより、A/Dコンバータ106の特性変化を検出する。
自己診断モードにおいて、PFS_DATA’とMFS_DATA’の両方を測定してもよい。自己診断回路120は、(PFS_DATA’−MFS−DATA’)と、基準データ132から得られる(PFS_DATA−MFS_DATA)との比較にもとづいてA/Dコンバータ106の特性変化を検出してもよい。
あるいは自己診断回路120は(PFS_DATA’+MFS−DATA’)と、基準データ132から得られる(PFS_DATA+MFS_DATA)との比較にもとづいてA/Dコンバータ106の特性変化を検出してもよい。
(第2実施例)
図3(a)、(b)は、第2実施例に係るA/D変換回路100の動作を示す図である。図3(a)は、キャリブレーションを説明する図である。図3(a)のキャリブレーションでは、校正用電圧VCALは、デジタル信号S2の最大値PFSと最小値MFSの中点MIDに対応する中間電圧VMIDが選択される。
そして、A/Dコンバータ106に中間電圧VMIDを入力したときのデジタル信号S2の値(コード)MID_DATAが取得される。
このとき、オフセット補正係数β2は式(4)で得られる。
β2=MID_DATA …(4)
こうして得られたオフセット補正係数β2が、キャリブレーションデータ130として不揮発性メモリ108に格納される。第2方式では、ゲインエラー補正係数αは計算されない。キャリブレーション時に得られたデジタル信号S2CALであるデータMID_DATAが、基準データ132として、不揮発性メモリ108に格納される。
通常モードでは、アナログ信号VANLGを変換した結果得られるデジタル信号S2の値ADC_DATAに対して、デジタル補正部110は式(5)の演算を施し、補正後のデータADC_CALを生成する。
ADC_CAL=(ADC_DATA−β2) …(5)
図3(b)は、自己診断を説明する図である。A/Dコンバータ106の入出力特性が、キャリブレーション時に得られた破線(i)から、経年変換によって一点鎖線(ii)へと変化したとする。自己診断モードでは、基準電圧源102は、キャリブレーションモードにおいて使用された校正用電圧VCAL、すなわち中間電圧VMIDを利用する。具体的には中間電圧VMIDをA/Dコンバータ106に入力し、そのときのデジタル信号S2DIAGの値MID_DATA’を取得する。そしてMID_DATA’と、不揮発性メモリ108に格納されている基準データ132の値MID_DATAを比較することにより、A/Dコンバータ106の特性変化を検出する。
(第3実施例)
第1実施例と第2実施例を組み合わせてもよい。すなわちキャリブレーションモードにおいて、最大電圧VPFS、中間電圧VMID、最小電圧VMFSの3点で測定を行い、ゲインエラー補正係数α、オフセット補正係数β1,β2を算出する。通常モードにおいてデジタル補正部110は、式(3)もしくは式(6)にもとづいて、補正後のデータADC_CALを生成する。いずれを用いるかは選択可能としてもよい。
ADC_CA=(ADC_DATA−β2)×α …(6)
自己診断の処理は、第1もしくは第2の実施例で説明した方法を組み合わせてもよい。
以上がA/D変換回路100の動作である。このA/D変換回路100によれば、経年劣化によるA/Dコンバータ106の特性変化を検出できる。そして、A/Dコンバータ106に許容できない程度の特性変化が発生した場合には、ユーザに通知して故障を通知し、あるいはメンテナンスを促すなどの対策を採ることができる。これにより、A/D変換回路100を搭載する機器やシステムが、誤ったデジタル信号S3にもとづいて動作し続けるのを防止でき、機器やシステムの信頼性を高めることができる。
本発明は、図1のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図4は、A/D変換回路の具体的な構成例(100a)の回路図である。A/D変換回路100aは、高精度センサ用途であり、全体として16〜24ビットの分解能を有する。A/D変換回路100aは、ひとつの半導体基板上に集積化された機能ICである。
A/D変換回路100aは、大きくアナログ部140とデジタル部142に分けられる。A/Dコンバータ106aの前段部分はアナログ部140に、後段部分はデジタル部142に属する。アナログ部140とデジタル部142の間には、レベルシフタ144,146が設けられる。
A/Dコンバータ106aの入力段には、差動入力を有するΔΣA/Dコンバータ150が設けられる。ΔΣA/Dコンバータ150は、たとえば2次であり、−5〜+5の11値の多値信号S4を発生する。ΔΣA/Dコンバータ150は、A/Dコンバータ106aのサンプリング周波数fsの64倍(あるいは32倍、16倍)の周波数で動作する。
ΔΣA/Dコンバータ150の出力である多値信号S4はレベルシフタ144によりレベルシフトされる。デシメーションフィルタ152は、64×fsで出力されるレベルシフタ144の出力を受け、平滑化処理によりサンプリング周波数fsにダウンサンプリングし、11値(3〜4ビット相当)の粗い信号を、24ビットの高精度なデジタル信号に変換する。後段のデジタル補正部110の補正処理により、最終的に16〜24ビット程度のデジタル信号S3が生成される。
DWA(Digital Weight Average)コントローラ154は、ΔΣA/Dコンバータ150の内部のフィードバック経路に設けられる容量アレイ型のアナログD/Aコンバータの素子ばらつきの影響を低減する。
ΔΣA/Dコンバータ150の前段には、スイッチングノイズを抑制するためのノイズフィルタ156が設けられる。また基準電圧源158は、ΔΣA/Dコンバータ150のコモン電圧VCOMを生成する。
基準電流源160は、基準電流IREFを生成する。バイアス回路162は、カレントミラー回路であり、基準電流IREFをコピーしてバイアス電流IBIASを生成し、A/Dコンバータ106のアナログ部140の各回路ブロックに供給する。
A/D変換回路100aは複数(4個)の差動入力ポートIP/INを備える。各差動入力ポートIP/INは、正相ポートIPと逆相ポートINのペアである。マルチプレクサ104は、複数の正相ポートIP0〜IP3のひとつを選択するマルチプレクサ104Pと、逆相ポートIN0〜IN3のひとつを選択するマルチプレクサ104Nを含む。
可変ゲインアンプ164は、A/Dコンバータ106aの前段に設けられ、マルチプレクサ104P,104Nの差動出力信号を増幅する。可変ゲインアンプ164の利得は、レジスタの設定値に応じて変更可能となっている。これによりアナログ信号のレンジに応じて、適切なゲインをセットすることができ、さまざまな用途に利用可能な汎用性を提供できる。
A/D変換回路100aの自己診断回路120は、外部のマイコンからのトリガー信号に応答してアクティブとなり、自己診断モードに移行してもよい。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(第1変形例)
図4のA/D変換回路100aは、自己診断モードのトリガとなる信号を生成するタイマー回路166を内蔵してもよい。これにより、A/D変換回路100aは定期的にA/Dコンバータ106aの経年変化をチェックすることができる。
(第2変形例)
図4のA/D変換回路100aのように、ΔΣA/Dコンバータ150を備える場合には、自己診断回路120は、自己診断モードにおいて、ΔΣA/Dコンバータ150の量子化器の出力信号S4のビットストリーム(連続データ)を、不揮発性メモリ108に格納してもよい。
ΔΣA/Dコンバータの量子化器の出力信号S4は、1〜8ビット程度のビット長を有し、それを連続データとして保持しておくことで、後からこの信号を読み出し解析に利用できる。たとえばFFT(Fast Fourier Transform)解析を行うことで、故障、劣化状況をより詳細に調べることができる。
(第3変形例)
自己診断回路120は、自己診断モードにおいて得られたデジタル信号S2DIAGを不揮発性メモリ108に書き込んでもよい。すなわち、自己診断を実行するたびに、デジタル信号S2DIAGの履歴を残すことで、A/Dコンバータの劣化の進行を調べることができる。
(第4変形例)
図5は、第4変形例に係るA/D変換回路100bの回路図である。A/D変換回路100bは、演算部122を備える。演算部122は、キャリブレーションモードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2CALにもとづいて、キャリブレーションデータ130を演算し、不揮発性メモリ108に格納する。
また演算部122は、自己診断モードにおいても利用される。すなわち演算部122は自己診断モードにおいてA/Dコンバータ106に校正用電圧VCALを入力したときのデジタル信号S2DIAGにもとづいて、キャリブレーションデータ131を演算する。自己診断回路120は、自己診断モードにおいて演算部122が生成したキャリブレーションデータ131と、不揮発性メモリ108に格納されるキャリブレーションデータ130にもとづいて、A/Dコンバータ106を診断する。
キャリブレーションデータは、ゲインエラー補正係数α、オフセット補正係数β1、β2の任意の組み合わせであってよい。A/Dコンバータ106の経年劣化が進み入出力特性が変化すると、キャリブレーションデータが変化する。したがって、キャリブレーションデータを比較することで、A/Dコンバータ106の特性変化を検出できる。
キャリブレーションデータ131は、不揮発性メモリ108に追記されてもよい。この場合、自己診断を実行した後に、通常モードで動作する際には、デジタル補正部110は、最新のキャリブレーションデータ131を用いて、デジタル信号S3を生成してもよい。
なお図5のA/D変換回路100bと図1のA/D変換回路100は組み合わせることも可能である。
(第5変形例)
A/Dコンバータ106の形式はΔΣA/Dコンバータには限定されず、逐次比較型などを用いてもよい。
A/Dコンバータ106は、温度依存性を有する場合がある。この場合、デジタル補正部110は、温度を考慮した補正を行ってもよい。
(第6変形例)
図4では、A/D変換回路100aがひとつのICに集積化されたが、本発明はそれに限定されない。図1の自己診断回路120の除く部分をひとつのICに集積化し、自己診断回路120を外部のマイコンおよびソフトウェアプログラムの組み合わせで実装してもよい。この場合、ICは、自己診断モードにおいて得られるデジタル信号S2DIAGを、マイコンがアクセス可能なレジスタあるいは不揮発性メモリに格納すればよい。
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…A/D変換回路、102…基準電圧源、104…マルチプレクサ、106…A/Dコンバータ、108…不揮発性メモリ、110…デジタル補正部、120…自己診断回路、122…演算部、130…キャリブレーションデータ、132…基準データ、140…アナログ部、142…デジタル部、144,146…レベルシフタ、150…ΔΣA/Dコンバータ、152…デシメーションフィルタ、154…DWAコントローラ、156…ノイズフィルタ、158…基準電圧源、160…基準電流源、162…バイアス回路、164…可変ゲインアンプ、166…タイマー回路。

Claims (17)

  1. A/D変換回路であって、(i)通常モードと、(ii)前記A/D変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、(iii)前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
    所定の校正用電圧を生成する基準電圧源と、
    アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
    前記マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
    前記キャリブレーションモードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号を基準データとして格納するとともに、当該デジタル信号にもとづいて計算されるキャリブレーションデータを格納する不揮発性メモリと、
    前記通常モードにおいて、前記A/Dコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
    前記自己診断モードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号と、前記不揮発性メモリに格納される前記基準データとにもとづいて、前記A/Dコンバータを診断する自己診断回路と、
    を備えることを特徴とするA/D変換回路。
  2. 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の2値が選択可能であり、
    前記不揮発性メモリには、前記A/Dコンバータに前記最大電圧を入力したときの前記デジタル信号である第1基準データと、前記A/Dコンバータに前記最小電圧を入力したときの前記デジタル信号である第2基準データと、が格納されることを特徴とする請求項1に記載のA/D変換回路。
  3. 前記キャリブレーションモードにおいて、前記第1基準データをPFS_DATA、前記第2基準データをMFS_DATA、フルスケールの階調数をNUM_FSとするとき、前記キャリブレーションデータは、2つの係数α、β1を含み、
    α=NUM_FS/(PFS_DATA−MFS_DATA)
    β1=(PFS_DATA+MFS_DATA)/2
    前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号をADC_DATAとするとき、
    ADC_CAL=(ADC_DATA−β1)×α
    にもとづいて、補正後のデジタル信号ADC_CALを生成することを特徴とする請求項2に記載のA/D変換回路。
  4. 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であり、
    前記不揮発性メモリには、前記A/Dコンバータに前記中間電圧を入力したときの前記デジタル信号である第3基準データが格納されることを特徴とする請求項1から3のいずれかに記載のA/D変換回路。
  5. 前記キャリブレーションモードにおいて、前記第3基準データをMID_DATA、フルスケールの階調数をNUM_FSとするとき、前記キャリブレーションデータは、係数β2を含み、
    β2=MID_DATA
    前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号ADC_DATAから、係数β2を減算することを特徴とする請求項4に記載のA/D変換回路。
  6. 前記A/Dコンバータは、ΔΣA/Dコンバータを含むことを特徴とする請求項1から5のいずれかに記載のA/D変換回路。
  7. 前記自己診断回路は、前記自己診断モードにおいて、前記ΔΣA/Dコンバータの量子化器の出力信号を前記不揮発性メモリに格納することを特徴とする請求項6に記載のA/D変換回路。
  8. 前記自己診断モードのトリガとなる信号を生成するタイマー回路を備えることを特徴とする請求項1から7のいずれかに記載のA/D変換回路。
  9. 外部からのトリガ信号に応答して、前記自己診断モードに移行することを特徴とする請求項1から8のいずれかに記載のA/D変換回路。
  10. 前記自己診断回路は、前記自己診断モードにおいて得られた前記デジタル信号を前記不揮発性メモリに書き込むことを特徴とする請求項1から9のいずれかに記載のA/D変換回路。
  11. 利得が設定可能であり、前記マルチプレクサの出力信号を増幅する可変ゲインアンプをさらに備えることを特徴とする請求項1から10のいずれかに記載のA/D変換回路。
  12. 前記アナログ信号および前記校正用電圧は差動信号であり、
    前記A/Dコンバータは、差動型であることを特徴とする請求項1から11のいずれかに記載のA/D変換回路。
  13. 前記キャリブレーションモードにおいて前記キャリブレーションデータを計算する演算部をさらに備えることを特徴とする請求項1から12のいずれかに記載のA/D変換回路。
  14. A/D変換回路であって、(i)通常モードと、(ii)前記A/D変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、(iii)前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
    所定の校正用電圧を生成する基準電圧源と、
    アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
    前記マルチプレクサの出力信号をデジタル信号に変換するA/Dコンバータと、
    前記キャリブレーションモードおよび前記自己診断モードにおいて前記A/Dコンバータに前記校正用電圧を入力したときの前記デジタル信号にもとづいて、キャリブレーションデータを演算する演算部と、
    前記キャリブレーションモードにおいて得られた前記キャリブレーションデータを格納する不揮発性メモリと、
    前記通常モードにおいて、前記A/Dコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
    前記自己診断モードにおいて、前記演算部が生成した前記キャリブレーションデータと、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて、前記A/Dコンバータを診断する自己診断回路と、
    を備えることを特徴とするA/D変換回路。
  15. 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の2値が選択可能であることを特徴とする請求項14に記載のA/D変換回路。
  16. 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であることを特徴とする請求項14または15に記載のA/D変換回路。
  17. ひとつの半導体基板に一体集積化されることを特徴とする請求項1から16のいずれかに記載のA/D変換回路。
JP2016099002A 2016-05-17 2016-05-17 A/d変換回路 Active JP6747864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016099002A JP6747864B2 (ja) 2016-05-17 2016-05-17 A/d変換回路
US15/595,106 US9838028B1 (en) 2016-05-17 2017-05-15 A/D conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016099002A JP6747864B2 (ja) 2016-05-17 2016-05-17 A/d変換回路

Publications (2)

Publication Number Publication Date
JP2017208667A JP2017208667A (ja) 2017-11-24
JP6747864B2 true JP6747864B2 (ja) 2020-08-26

Family

ID=60330558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099002A Active JP6747864B2 (ja) 2016-05-17 2016-05-17 A/d変換回路

Country Status (2)

Country Link
US (1) US9838028B1 (ja)
JP (1) JP6747864B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019193067A (ja) * 2018-04-24 2019-10-31 株式会社デンソー 半導体装置
JP2021069047A (ja) * 2019-10-25 2021-04-30 日立Astemo株式会社 電子制御装置
US11557370B2 (en) 2021-04-09 2023-01-17 Renesas Electronics Corporation Semiconductor device and self-diagnostic method of semiconductor device
US11989440B2 (en) * 2021-08-11 2024-05-21 Silicon Storage Technology, Inc. Hybrid memory system configurable to store neural memory weight data in analog form or digital form
WO2023238673A1 (ja) * 2022-06-08 2023-12-14 ローム株式会社 半導体集積回路およびその自己診断方法
CN115420307B (zh) * 2022-11-04 2023-02-07 四川凌翔科技发展有限公司 一种实时自校准自诊断低温漂数据采集系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341158A (ja) * 1997-06-10 1998-12-22 Mitsubishi Electric Corp A/d変換装置
JP4805746B2 (ja) * 2006-07-27 2011-11-02 株式会社山武 Δς型a/d変換器
US7710303B2 (en) * 2007-04-17 2010-05-04 Microchip Technology Incorporated Analog-to-digital converter offset and gain calibration using internal voltage references
US8547256B2 (en) * 2009-05-29 2013-10-01 Mitsubishi Electric Corporation Analog unit
JP5230786B2 (ja) * 2011-11-08 2013-07-10 三菱電機株式会社 二次電池の状態検知装置、二次電池の状態検知装置のための故障診断方法
JP2014014029A (ja) 2012-07-05 2014-01-23 Renesas Electronics Corp 半導体装置及び故障診断システム
JP2014165649A (ja) * 2013-02-25 2014-09-08 Fujitsu Semiconductor Ltd アナログデジタル変換装置
JP6080746B2 (ja) 2013-11-28 2017-02-15 三菱電機株式会社 プレート積層体

Also Published As

Publication number Publication date
JP2017208667A (ja) 2017-11-24
US9838028B1 (en) 2017-12-05
US20170338831A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
JP6747864B2 (ja) A/d変換回路
US20180196095A1 (en) Method for measuring a physical parameter and electronic circuit for implementing the same
US10890615B2 (en) Sensor with self diagnostic function
US11188410B2 (en) Diverse integrated processing using processors and diverse firmware
US20140358317A1 (en) Output value correction method for physical quantity sensor apparatus, output correction method for physical quantity sensor, physical quantity sensor apparatus and output value correction apparatus for physical quantity sensor
EP2779466A2 (en) System, method and recording medium for analog to digital converter calibration
JP2017123531A (ja) アナログ/デジタル変換回路
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
US20100158082A1 (en) Transducer
US20200186159A1 (en) Ad converter
JP2005181337A (ja) 可変条件に応答自在な検出システムおよび方法
US11635314B2 (en) Methods, apparatuses and systems for data conversion
WO2013111454A1 (ja) 物理量検出装置
RU2399156C1 (ru) Способ коррекции погрешностей аналого-цифрового преобразования и устройство для его осуществления
CN108627299B (zh) 压力感测装置的校正方法及其校正电路
JP2000214029A (ja) 圧力センサ回路
RU2441779C2 (ru) Датчик аварии и способ обработки по меньшей мере одного измерительного сигнала
JP6791648B2 (ja) A/dコンバータ回路および電子機器
US10511318B2 (en) Digital background calibration circuit
JP6386970B2 (ja) センサの異常検出装置及びセンサ装置
US7091891B2 (en) Calibration of analog to digital converter by means of multiplexed stages
Calinescu et al. 8-bit Controller for a DEM-based INAMP
JP6739235B2 (ja) クーロンカウンタ回路、電子機器
CN117571163B (zh) 一种消除传感器输出抖动的方法、装置及传感器
US20210372863A1 (en) Devices and method for calibrating measured values

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200806

R150 Certificate of patent or registration of utility model

Ref document number: 6747864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250