JP6747864B2 - Ａ／ｄ変換回路 - Google Patents

Description

本発明は、Ａ／Ｄ変換回路に関する。

さまざまな電子機器において、内部回路の電気的状態や電子機器の物理的状態を検出してデジタル信号処理するために、これらの状態を表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータが用いられる。

特開２０１４−０１４０２９号公報 特開２０１５−１０２３１８号公報

本発明者らは、Ａ／Ｄコンバータについて検討した結果、以下の課題を認識するに至った。

Ａ／Ｄコンバータが完全に故障して動作不能となった場合には、デジタル信号は、アナログ信号と相関を持たなくなる。この場合には、Ａ／Ｄコンバータの出力信号を利用する後段のプロセッサや回路において、異常を認識することが可能である。

しかしながらＡ／Ｄコンバータには、経年変化により、不完全な劣化、故障（以下、不完全な劣化という）が生ずる場合がある。不完全な劣化とは、何らかの異常が生じているが、Ａ／Ｄコンバータは一見すると動作しており、不正確ではあるが何らかの出力信号が生成される故障モードをいう。不完全な故障が生ずると、後段のプロセッサや回路は、誤った出力信号に基づいて動作することとなるため、システムの誤動作の要因となる。

本発明者はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、経時的な特性変化を検出可能なＡ／Ｄコンバータの提供にある。

本発明のある態様はＡ／Ｄ変換回路に関する。Ａ／Ｄ変換回路は、所定の校正用電圧を生成する基準電圧源と、アナログ信号と校正用電圧を受け、通常モードにおいてアナログ信号を、キャリブレーションモードまたは自己診断モードにおいて校正用電圧を選択して出力するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、キャリブレーションモードにおいてＡ／Ｄコンバータに校正用電圧を入力したときのデジタル信号と、当該デジタル信号にもとづいて計算されるキャリブレーションデータとを保持する不揮発性メモリと、通常モードにおいて、Ａ／Ｄコンバータにアナログ信号を入力したときのデジタル信号を、キャリブレーションデータにもとづいて補正するデジタル補正部と、自己診断モードにおいてＡ／Ｄコンバータに校正用電圧を入力したときのデジタル信号と、不揮発性メモリに格納されるデジタル信号とにもとづいて、Ａ／Ｄコンバータを診断する自己診断回路と、を備える。

この態様によると、経年劣化によるＡ／Ｄコンバータの特性の変化を検出できる。

校正用電圧は、デジタル信号の最大値に対応する最大電圧と、デジタル信号の最小値に対応する最小電圧の２値が選択可能であってもよい。不揮発性メモリには、Ａ／Ｄコンバータに最大電圧を入力したときのデジタル信号と、Ａ／Ｄコンバータに最小電圧を入力したときのデジタル信号と、が格納されてもよい。
この場合、２点での比較が可能となるため、Ａ／Ｄコンバータの特性の変化をより詳しく検出できる。

校正用電圧は、デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であり、不揮発性メモリには、Ａ／Ｄコンバータに中間電圧を入力したときのデジタル信号が格納されてもよい。

Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータを含んでもよい。自己診断回路は、自己診断モードにおいて、ΔΣＡ／Ｄコンバータの量子化器の出力信号を不揮発性メモリに格納してもよい。
ΔΣＡ／Ｄコンバータの量子化器の出力信号は、１〜８ビット程度のビット長を有し、それを連続データとして保持しておくことで、後からこの連続データを読み出し、ＦＦＴ（高速フーリエ変換）などの解析に利用できる。これにより故障、劣化状況をより詳細に調べることができる。

Ａ／Ｄ変換回路は、自己診断モードのトリガとなる信号を生成するタイマー回路を備えてもよい。

Ａ／Ｄ変換回路は、外部からのトリガ信号に応答して、自己診断モードに移行してもよい。

自己診断回路は、自己診断モードにおいて得られたデジタル信号を不揮発性メモリに書き込んでもよい。不揮発性メモリに履歴を残すことにより、Ａ／Ｄコンバータの劣化の進行を調べることができる。

Ａ／Ｄ変換回路は、利得が設定可能であり、マルチプレクサの出力信号を増幅する可変ゲインアンプをさらに備えてもよい。アナログ信号のレンジに応じて、適切なゲインをセットすることで、さまざまな用途に利用可能な汎用性を提供できる。

アナログ信号および校正用電圧は差動信号であり、Ａ／Ｄコンバータは、差動型であってもよい。

ある態様のＡ／Ｄ変換回路は、キャリブレーションモードにおいてキャリブレーションデータを計算する演算部をさらに備えてもよい。

本発明の別の態様もまた、Ａ／Ｄ変換回路である。このＡ／Ｄ変換回路は、所定の校正用電圧を生成する基準電圧源と、アナログ信号と校正用電圧を受け、通常モードにおいてアナログ信号を、キャリブレーションモードまたは自己診断モードにおいて校正用電圧を選択して出力するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、キャリブレーションモードおよび自己診断モードにおいてＡ／Ｄコンバータに校正用電圧を入力したときのデジタル信号にもとづいて、キャリブレーションデータを演算する演算部と、キャリブレーションモードにおいて得られたキャリブレーションデータを保持する不揮発性メモリと、通常モードにおいて、Ａ／Ｄコンバータにアナログ信号を入力したときのデジタル信号を、キャリブレーションデータにもとづいて補正するデジタル補正部と、自己診断モードにおいて、演算部が生成したキャリブレーションデータと、不揮発性メモリに格納されるキャリブレーションデータにもとづいて、Ａ／Ｄコンバータを診断する自己診断回路と、を備える。

この態様によると、キャリブレーションデータの履歴にもとづいて、Ａ／Ｄコンバータの特性の変化を検出できる。

Ａ／Ｄ変換回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、経時的な特性変化を検出できる。

実施の形態に係るＡ／Ｄ変換回路のブロック図である。 図２（ａ）、（ｂ）は、第１実施例に係るＡ／Ｄ変換回路の動作を示す図である。 図３（ａ）、（ｂ）は、第２実施例に係るＡ／Ｄ変換回路の動作を示す図である。 Ａ／Ｄ変換回路の具体的な構成例の回路図である。 第４変形例に係るＡ／Ｄ変換回路の回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るＡ／Ｄ変換回路１００のブロック図である。Ａ／Ｄ変換回路１００は、基準電圧源１０２、マルチプレクサ１０４、Ａ／Ｄコンバータ１０６、不揮発性メモリ１０８、デジタル補正部１１０、自己診断回路１２０を備える。

Ａ／Ｄ変換回路１００は、通常モード、キャリブレーションモード、自己診断モードの３つのモードで動作する。通常モードでは、測定対象のアナログ信号Ｖ_ＡＮＬＧを受け、その大きさを表すデジタル信号Ｓ３を出力する。キャリブレーションモードは、Ａ／Ｄ変換回路１００の出荷前、もしくはＡ／Ｄ変換回路１００を搭載する製品の出荷前において実施され、Ａ／Ｄコンバータ１０６の入出力特性を、理想状態に近づける。自己診断モードは、Ａ／Ｄ変換回路１００を搭載する製品の出荷後において実行され、Ａ／Ｄコンバータ１０６の特性変化を検出する。

基準電圧源１０２は、所定の校正用電圧Ｖ_ＣＡＬを生成する。校正用電圧Ｖ_ＣＡＬは、キャリブレーションモードもしくは自己診断モードにおいて使用される。マルチプレクサ１０４は、アナログ信号Ｖ_ＡＮＬＧと校正用電圧Ｖ_ＣＡＬを受け、通常モードにおいてアナログ信号Ｖ_ＡＮＬＧを、キャリブレーションモードまたは自己診断モードにおいて校正用電圧Ｖ_ＣＡＬを選択して出力する。

Ａ／Ｄコンバータ１０６は、マルチプレクサ１０４の出力信号Ｓ１をデジタル信号Ｓ２に変換する。

不揮発性メモリ１０８は、キャリブレーションモードにおいてＡ／Ｄコンバータ１０６に校正用電圧Ｖ_ＣＡＬを入力したときのデジタル信号Ｓ２_ＣＡＬにもとづいて計算されるキャリブレーションデータ１３０を保持する。

デジタル補正部１１０は、通常モードにおいて、Ａ／Ｄコンバータ１０６にアナログ信号Ｖ_ＡＮＬＧを入力したときのデジタル信号Ｓ２を、キャリブレーションデータ１３０にもとづいて補正し、デジタル信号Ｓ３を出力する。

不揮発性メモリ１０８には、キャリブレーションデータ１３０に加えて、キャリブレーションモードにおいてＡ／Ｄコンバータ１０６に校正用電圧Ｖ_ＣＡＬを入力したときのデジタル信号Ｓ２_ＣＡＬが、基準データ１３２として格納される。

自己診断回路１２０は、自己診断モードにおいてＡ／Ｄコンバータ１０６に校正用電圧Ｖ_ＣＡＬを入力したときのデジタル信号Ｓ２_ＤＩＡＧと、不揮発性メモリ１０８に格納される基準データ１３２（デジタル信号Ｓ２_ＣＡＬ）と、にもとづいて、Ａ／Ｄコンバータ１０６を診断する。

たとえば自己診断回路１２０は、２つのデジタル信号Ｓ２_ＤＩＡＧとＳ２_ＣＡＬの差分がしきい値を超えた場合に、アラートＡＬＥＲＴを出力してもよい。あるいは、２つのデジタル信号の差分を、外部からアクセス可能なレジスタに書き込み、具体的な処理、判断を外部のマイコン等に委ねてもよい。

あるいは自己診断回路１２０は、２つのデジタル信号Ｓ２_ＤＩＡＧとＳ２_ＣＡＬの比率が所定値を超えた場合に、アラートＡＬＥＲＴを出力してもよい。あるいは、２つのデジタル信号の比率を、外部からアクセス可能なレジスタに書き込み、具体的な処理、判断を外部のマイコン等に委ねてもよい。

以上がＡ／Ｄ変換回路１００の構成である。続いてその動作を、いくつかの実施例に則して説明する。

（第１実施例）
図２（ａ）、（ｂ）は、第１実施例に係るＡ／Ｄ変換回路１００の動作を示す図である。図２（ａ）は、キャリブレーションを説明する図である。図２（ａ）のキャリブレーションでは、校正用電圧Ｖ_ＣＡＬは、デジタル信号Ｓ２の最大値（ＰＦＳ：Plus Full Scale）に対応する最大電圧Ｖ_ＰＦＳと、デジタル信号Ｓ２の最小値（ＭＦＳ：Minus Full Scale）に対応する最小電圧Ｖ_ＭＦＳの２値が選択で切りかえられる。

Ａ／Ｄコンバータ１０６に最大電圧Ｖ_ＰＦＳを入力したときのデジタル信号Ｓ２の値（コード）ＰＦＳ＿ＤＡＴＡと、最小電圧Ｖ_ＭＦＳを入力したときのデジタル信号Ｓ２の値（コード）ＭＦＳ＿ＤＡＴＡが測定される。なお、ｈは１６進数表記であり、()内の数字は１０進数表記である。

そして、ゲインエラー補正係数αが式（１）で計算される。ＮＵＭ＿ＦＳは、フルスケールの階調数である。
α＝ＮＵＭ＿ＦＳ／（ＰＦＳ＿ＤＡＴＡ−ＭＦＳ＿ＤＡＴＡ）
＝１００００ｈ（６５５３６）／（ＰＦＳ＿ＤＡＴＡ−ＭＦＳ＿ＤＡＴＡ） …（１）

また、オフセット補正係数β１が式（２）で計算される。
β１＝（ＰＦＳ＿ＤＡＴＡ＋ＭＦＳ＿ＤＡＴＡ）／２ …（２）

こうして得られたゲインエラー補正係数αおよびオフセット補正係数β１が、キャリブレーションデータ１３０として不揮発性メモリ１０８に格納される。なお式（１）、（２）等にもとづくキャリブレーションデータ１３０の演算は、Ａ／Ｄ変換回路１００の外部において行われる。

また、キャリブレーション時に得られたデジタル信号Ｓ２_ＣＡＬである２つのデータＰＦＳ＿ＤＡＴＡおよびＭＦＳ＿ＤＡＴＡが、基準データ１３２として、不揮発性メモリ１０８に格納される。

通常モードでは、アナログ信号Ｖ_ＡＮＬＧを変換した結果得られるデジタル信号Ｓ２の値ＡＤＣ＿ＤＡＴＡに対して、デジタル補正部１１０は式（３）の演算を施し、補正後のデータＡＤＣ＿ＣＡＬ（デジタル信号Ｓ３）を生成する。
ＡＤＣ＿ＣＡＬ＝（ＡＤＣ＿ＤＡＴＡ−β１）×α …（３）

図２（ｂ）は、自己診断を説明する図である。Ａ／Ｄコンバータ１０６の入出力特性が、キャリブレーション時に得られた破線（i）から、経年変換によって一点鎖線（ii）へと変化したとする。

自己診断モードでは、基準電圧源１０２は、キャリブレーションモードにおいて使用された校正用電圧Ｖ_ＣＡＬ、すなわち最大電圧Ｖ_ＰＦＳおよび最小電圧Ｖ_ＭＦＳの少なくとも一方、あるいは両方を利用する。たとえば最大電圧Ｖ_ＰＦＳをＡ／Ｄコンバータ１０６に入力し、そのときのデジタル信号Ｓ２_ＤＩＡＧの値ＰＦＳ＿ＤＡＴＡ’を測定する。そしてＰＦＳ＿ＤＡＴＡ’と、不揮発性メモリ１０８に格納されている基準データ１３２の値ＰＦＳ＿ＤＡＴＡを比較することにより、Ａ／Ｄコンバータ１０６の特性変化を検出する。

あるいは最小電圧Ｖ_ＭＦＳをＡ／Ｄコンバータ１０６に入力し、そのときのデジタル信号Ｓ２_ＤＩＡＧの値ＭＦＳ＿ＤＡＴＡ’を測定する。そしてＭＦＳ＿ＤＡＴＡ’と、不揮発性メモリ１０８に格納されている基準データ１３２の値ＭＦＳ＿ＤＡＴＡを比較することにより、Ａ／Ｄコンバータ１０６の特性変化を検出する。

自己診断モードにおいて、ＰＦＳ＿ＤＡＴＡ’とＭＦＳ＿ＤＡＴＡ’の両方を測定してもよい。自己診断回路１２０は、（ＰＦＳ＿ＤＡＴＡ’−ＭＦＳ−ＤＡＴＡ’）と、基準データ１３２から得られる（ＰＦＳ＿ＤＡＴＡ−ＭＦＳ＿ＤＡＴＡ）との比較にもとづいてＡ／Ｄコンバータ１０６の特性変化を検出してもよい。

あるいは自己診断回路１２０は（ＰＦＳ＿ＤＡＴＡ’＋ＭＦＳ−ＤＡＴＡ’）と、基準データ１３２から得られる（ＰＦＳ＿ＤＡＴＡ＋ＭＦＳ＿ＤＡＴＡ）との比較にもとづいてＡ／Ｄコンバータ１０６の特性変化を検出してもよい。

（第２実施例）
図３（ａ）、（ｂ）は、第２実施例に係るＡ／Ｄ変換回路１００の動作を示す図である。図３（ａ）は、キャリブレーションを説明する図である。図３（ａ）のキャリブレーションでは、校正用電圧Ｖ_ＣＡＬは、デジタル信号Ｓ２の最大値ＰＦＳと最小値ＭＦＳの中点ＭＩＤに対応する中間電圧Ｖ_ＭＩＤが選択される。

そして、Ａ／Ｄコンバータ１０６に中間電圧Ｖ_ＭＩＤを入力したときのデジタル信号Ｓ２の値（コード）ＭＩＤ＿ＤＡＴＡが取得される。

このとき、オフセット補正係数β２は式（４）で得られる。
β２＝ＭＩＤ＿ＤＡＴＡ …（４）

こうして得られたオフセット補正係数β２が、キャリブレーションデータ１３０として不揮発性メモリ１０８に格納される。第２方式では、ゲインエラー補正係数αは計算されない。キャリブレーション時に得られたデジタル信号Ｓ２_ＣＡＬであるデータＭＩＤ＿ＤＡＴＡが、基準データ１３２として、不揮発性メモリ１０８に格納される。

通常モードでは、アナログ信号Ｖ_ＡＮＬＧを変換した結果得られるデジタル信号Ｓ２の値ＡＤＣ＿ＤＡＴＡに対して、デジタル補正部１１０は式（５）の演算を施し、補正後のデータＡＤＣ＿ＣＡＬを生成する。
ＡＤＣ＿ＣＡＬ＝（ＡＤＣ＿ＤＡＴＡ−β２） …（５）

図３（ｂ）は、自己診断を説明する図である。Ａ／Ｄコンバータ１０６の入出力特性が、キャリブレーション時に得られた破線（i）から、経年変換によって一点鎖線（ii）へと変化したとする。自己診断モードでは、基準電圧源１０２は、キャリブレーションモードにおいて使用された校正用電圧Ｖ_ＣＡＬ、すなわち中間電圧Ｖ_ＭＩＤを利用する。具体的には中間電圧Ｖ_ＭＩＤをＡ／Ｄコンバータ１０６に入力し、そのときのデジタル信号Ｓ２_ＤＩＡＧの値ＭＩＤ＿ＤＡＴＡ’を取得する。そしてＭＩＤ＿ＤＡＴＡ’と、不揮発性メモリ１０８に格納されている基準データ１３２の値ＭＩＤ＿ＤＡＴＡを比較することにより、Ａ／Ｄコンバータ１０６の特性変化を検出する。

（第３実施例）
第１実施例と第２実施例を組み合わせてもよい。すなわちキャリブレーションモードにおいて、最大電圧Ｖ_ＰＦＳ、中間電圧Ｖ_ＭＩＤ、最小電圧Ｖ_ＭＦＳの３点で測定を行い、ゲインエラー補正係数α、オフセット補正係数β１，β２を算出する。通常モードにおいてデジタル補正部１１０は、式（３）もしくは式（６）にもとづいて、補正後のデータＡＤＣ＿ＣＡＬを生成する。いずれを用いるかは選択可能としてもよい。
ＡＤＣ＿ＣＡ＝（ＡＤＣ＿ＤＡＴＡ−β２）×α …（６）

自己診断の処理は、第１もしくは第２の実施例で説明した方法を組み合わせてもよい。

以上がＡ／Ｄ変換回路１００の動作である。このＡ／Ｄ変換回路１００によれば、経年劣化によるＡ／Ｄコンバータ１０６の特性変化を検出できる。そして、Ａ／Ｄコンバータ１０６に許容できない程度の特性変化が発生した場合には、ユーザに通知して故障を通知し、あるいはメンテナンスを促すなどの対策を採ることができる。これにより、Ａ／Ｄ変換回路１００を搭載する機器やシステムが、誤ったデジタル信号Ｓ３にもとづいて動作し続けるのを防止でき、機器やシステムの信頼性を高めることができる。

本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図４は、Ａ／Ｄ変換回路の具体的な構成例（１００ａ）の回路図である。Ａ／Ｄ変換回路１００ａは、高精度センサ用途であり、全体として１６〜２４ビットの分解能を有する。Ａ／Ｄ変換回路１００ａは、ひとつの半導体基板上に集積化された機能ＩＣである。

Ａ／Ｄ変換回路１００ａは、大きくアナログ部１４０とデジタル部１４２に分けられる。Ａ／Ｄコンバータ１０６ａの前段部分はアナログ部１４０に、後段部分はデジタル部１４２に属する。アナログ部１４０とデジタル部１４２の間には、レベルシフタ１４４，１４６が設けられる。

Ａ／Ｄコンバータ１０６ａの入力段には、差動入力を有するΔΣＡ／Ｄコンバータ１５０が設けられる。ΔΣＡ／Ｄコンバータ１５０は、たとえば２次であり、−５〜＋５の１１値の多値信号Ｓ４を発生する。ΔΣＡ／Ｄコンバータ１５０は、Ａ／Ｄコンバータ１０６ａのサンプリング周波数ｆｓの６４倍（あるいは３２倍、１６倍）の周波数で動作する。

ΔΣＡ／Ｄコンバータ１５０の出力である多値信号Ｓ４はレベルシフタ１４４によりレベルシフトされる。デシメーションフィルタ１５２は、６４×ｆｓで出力されるレベルシフタ１４４の出力を受け、平滑化処理によりサンプリング周波数ｆｓにダウンサンプリングし、１１値（３〜４ビット相当）の粗い信号を、２４ビットの高精度なデジタル信号に変換する。後段のデジタル補正部１１０の補正処理により、最終的に１６〜２４ビット程度のデジタル信号Ｓ３が生成される。

ＤＷＡ（Digital Weight Average）コントローラ１５４は、ΔΣＡ／Ｄコンバータ１５０の内部のフィードバック経路に設けられる容量アレイ型のアナログＤ／Ａコンバータの素子ばらつきの影響を低減する。

ΔΣＡ／Ｄコンバータ１５０の前段には、スイッチングノイズを抑制するためのノイズフィルタ１５６が設けられる。また基準電圧源１５８は、ΔΣＡ／Ｄコンバータ１５０のコモン電圧Ｖ_ＣＯＭを生成する。

基準電流源１６０は、基準電流Ｉ_ＲＥＦを生成する。バイアス回路１６２は、カレントミラー回路であり、基準電流Ｉ_ＲＥＦをコピーしてバイアス電流Ｉ_ＢＩＡＳを生成し、Ａ／Ｄコンバータ１０６のアナログ部１４０の各回路ブロックに供給する。

Ａ／Ｄ変換回路１００ａは複数（４個）の差動入力ポートＩＰ／ＩＮを備える。各差動入力ポートＩＰ／ＩＮは、正相ポートＩＰと逆相ポートＩＮのペアである。マルチプレクサ１０４は、複数の正相ポートＩＰ０〜ＩＰ３のひとつを選択するマルチプレクサ１０４Ｐと、逆相ポートＩＮ０〜ＩＮ３のひとつを選択するマルチプレクサ１０４Ｎを含む。

可変ゲインアンプ１６４は、Ａ／Ｄコンバータ１０６ａの前段に設けられ、マルチプレクサ１０４Ｐ，１０４Ｎの差動出力信号を増幅する。可変ゲインアンプ１６４の利得は、レジスタの設定値に応じて変更可能となっている。これによりアナログ信号のレンジに応じて、適切なゲインをセットすることができ、さまざまな用途に利用可能な汎用性を提供できる。

Ａ／Ｄ変換回路１００ａの自己診断回路１２０は、外部のマイコンからのトリガー信号に応答してアクティブとなり、自己診断モードに移行してもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
図４のＡ／Ｄ変換回路１００ａは、自己診断モードのトリガとなる信号を生成するタイマー回路１６６を内蔵してもよい。これにより、Ａ／Ｄ変換回路１００ａは定期的にＡ／Ｄコンバータ１０６ａの経年変化をチェックすることができる。

（第２変形例）
図４のＡ／Ｄ変換回路１００ａのように、ΔΣＡ／Ｄコンバータ１５０を備える場合には、自己診断回路１２０は、自己診断モードにおいて、ΔΣＡ／Ｄコンバータ１５０の量子化器の出力信号Ｓ４のビットストリーム（連続データ）を、不揮発性メモリ１０８に格納してもよい。

ΔΣＡ／Ｄコンバータの量子化器の出力信号Ｓ４は、１〜８ビット程度のビット長を有し、それを連続データとして保持しておくことで、後からこの信号を読み出し解析に利用できる。たとえばＦＦＴ（Fast Fourier Transform）解析を行うことで、故障、劣化状況をより詳細に調べることができる。

（第３変形例）
自己診断回路１２０は、自己診断モードにおいて得られたデジタル信号Ｓ２_ＤＩＡＧを不揮発性メモリ１０８に書き込んでもよい。すなわち、自己診断を実行するたびに、デジタル信号Ｓ２_ＤＩＡＧの履歴を残すことで、Ａ／Ｄコンバータの劣化の進行を調べることができる。

（第４変形例）
図５は、第４変形例に係るＡ／Ｄ変換回路１００ｂの回路図である。Ａ／Ｄ変換回路１００ｂは、演算部１２２を備える。演算部１２２は、キャリブレーションモードにおいてＡ／Ｄコンバータ１０６に校正用電圧Ｖ_ＣＡＬを入力したときのデジタル信号Ｓ２_ＣＡＬにもとづいて、キャリブレーションデータ１３０を演算し、不揮発性メモリ１０８に格納する。

また演算部１２２は、自己診断モードにおいても利用される。すなわち演算部１２２は自己診断モードにおいてＡ／Ｄコンバータ１０６に校正用電圧Ｖ_ＣＡＬを入力したときのデジタル信号Ｓ２_ＤＩＡＧにもとづいて、キャリブレーションデータ１３１を演算する。自己診断回路１２０は、自己診断モードにおいて演算部１２２が生成したキャリブレーションデータ１３１と、不揮発性メモリ１０８に格納されるキャリブレーションデータ１３０にもとづいて、Ａ／Ｄコンバータ１０６を診断する。

キャリブレーションデータは、ゲインエラー補正係数α、オフセット補正係数β１、β２の任意の組み合わせであってよい。Ａ／Ｄコンバータ１０６の経年劣化が進み入出力特性が変化すると、キャリブレーションデータが変化する。したがって、キャリブレーションデータを比較することで、Ａ／Ｄコンバータ１０６の特性変化を検出できる。

キャリブレーションデータ１３１は、不揮発性メモリ１０８に追記されてもよい。この場合、自己診断を実行した後に、通常モードで動作する際には、デジタル補正部１１０は、最新のキャリブレーションデータ１３１を用いて、デジタル信号Ｓ３を生成してもよい。

なお図５のＡ／Ｄ変換回路１００ｂと図１のＡ／Ｄ変換回路１００は組み合わせることも可能である。

（第５変形例）
Ａ／Ｄコンバータ１０６の形式はΔΣＡ／Ｄコンバータには限定されず、逐次比較型などを用いてもよい。

Ａ／Ｄコンバータ１０６は、温度依存性を有する場合がある。この場合、デジタル補正部１１０は、温度を考慮した補正を行ってもよい。

（第６変形例）
図４では、Ａ／Ｄ変換回路１００ａがひとつのＩＣに集積化されたが、本発明はそれに限定されない。図１の自己診断回路１２０の除く部分をひとつのＩＣに集積化し、自己診断回路１２０を外部のマイコンおよびソフトウェアプログラムの組み合わせで実装してもよい。この場合、ＩＣは、自己診断モードにおいて得られるデジタル信号Ｓ２_ＤＩＡＧを、マイコンがアクセス可能なレジスタあるいは不揮発性メモリに格納すればよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…Ａ／Ｄ変換回路、１０２…基準電圧源、１０４…マルチプレクサ、１０６…Ａ／Ｄコンバータ、１０８…不揮発性メモリ、１１０…デジタル補正部、１２０…自己診断回路、１２２…演算部、１３０…キャリブレーションデータ、１３２…基準データ、１４０…アナログ部、１４２…デジタル部、１４４，１４６…レベルシフタ、１５０…ΔΣＡ／Ｄコンバータ、１５２…デシメーションフィルタ、１５４…ＤＷＡコントローラ、１５６…ノイズフィルタ、１５８…基準電圧源、１６０…基準電流源、１６２…バイアス回路、１６４…可変ゲインアンプ、１６６…タイマー回路。

Claims (17)

1. Ａ／Ｄ変換回路であって、（i）通常モードと、（ii）前記Ａ／Ｄ変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、（iii）前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
   所定の校正用電圧を生成する基準電圧源と、
   アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
   前記マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
   前記キャリブレーションモードにおいて前記Ａ／Ｄコンバータに前記校正用電圧を入力したときの前記デジタル信号を基準データとして格納するとともに、当該デジタル信号にもとづいて計算されるキャリブレーションデータを格納する不揮発性メモリと、
   前記通常モードにおいて、前記Ａ／Ｄコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
   前記自己診断モードにおいて前記Ａ／Ｄコンバータに前記校正用電圧を入力したときの前記デジタル信号と、前記不揮発性メモリに格納される前記基準データとにもとづいて、前記Ａ／Ｄコンバータを診断する自己診断回路と、
   を備えることを特徴とするＡ／Ｄ変換回路。
2. 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の２値が選択可能であり、
   前記不揮発性メモリには、前記Ａ／Ｄコンバータに前記最大電圧を入力したときの前記デジタル信号である第１基準データと、前記Ａ／Ｄコンバータに前記最小電圧を入力したときの前記デジタル信号である第２基準データと、が格納されることを特徴とする請求項１に記載のＡ／Ｄ変換回路。
3. 前記キャリブレーションモードにおいて、前記第１基準データをＰＦＳ＿ＤＡＴＡ、前記第２基準データをＭＦＳ＿ＤＡＴＡ、フルスケールの階調数をＮＵＭ＿ＦＳとするとき、前記キャリブレーションデータは、２つの係数α、β１を含み、
   α＝ＮＵＭ＿ＦＳ／（ＰＦＳ＿ＤＡＴＡ−ＭＦＳ＿ＤＡＴＡ）
   β１＝（ＰＦＳ＿ＤＡＴＡ＋ＭＦＳ＿ＤＡＴＡ）／２
   前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号をＡＤＣ＿ＤＡＴＡとするとき、
   ＡＤＣ＿ＣＡＬ＝（ＡＤＣ＿ＤＡＴＡ−β１）×α
   にもとづいて、補正後のデジタル信号ＡＤＣ＿ＣＡＬを生成することを特徴とする請求項２に記載のＡ／Ｄ変換回路。
4. 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であり、
   前記不揮発性メモリには、前記Ａ／Ｄコンバータに前記中間電圧を入力したときの前記デジタル信号である第３基準データが格納されることを特徴とする請求項１から３のいずれかに記載のＡ／Ｄ変換回路。
5. 前記キャリブレーションモードにおいて、前記第３基準データをＭＩＤ＿ＤＡＴＡ、フルスケールの階調数をＮＵＭ＿ＦＳとするとき、前記キャリブレーションデータは、係数β２を含み、
   β２＝ＭＩＤ＿ＤＡＴＡ
   前記デジタル補正部は、前記通常モードにおいて得られるデジタル信号ＡＤＣ＿ＤＡＴＡから、係数β２を減算することを特徴とする請求項４に記載のＡ／Ｄ変換回路。
6. 前記Ａ／Ｄコンバータは、ΔΣＡ／Ｄコンバータを含むことを特徴とする請求項１から５のいずれかに記載のＡ／Ｄ変換回路。
7. 前記自己診断回路は、前記自己診断モードにおいて、前記ΔΣＡ／Ｄコンバータの量子化器の出力信号を前記不揮発性メモリに格納することを特徴とする請求項６に記載のＡ／Ｄ変換回路。
8. 前記自己診断モードのトリガとなる信号を生成するタイマー回路を備えることを特徴とする請求項１から７のいずれかに記載のＡ／Ｄ変換回路。
9. 外部からのトリガ信号に応答して、前記自己診断モードに移行することを特徴とする請求項１から８のいずれかに記載のＡ／Ｄ変換回路。
10. 前記自己診断回路は、前記自己診断モードにおいて得られた前記デジタル信号を前記不揮発性メモリに書き込むことを特徴とする請求項１から９のいずれかに記載のＡ／Ｄ変換回路。
11. 利得が設定可能であり、前記マルチプレクサの出力信号を増幅する可変ゲインアンプをさらに備えることを特徴とする請求項１から１０のいずれかに記載のＡ／Ｄ変換回路。
12. 前記アナログ信号および前記校正用電圧は差動信号であり、
    前記Ａ／Ｄコンバータは、差動型であることを特徴とする請求項１から１１のいずれかに記載のＡ／Ｄ変換回路。
13. 前記キャリブレーションモードにおいて前記キャリブレーションデータを計算する演算部をさらに備えることを特徴とする請求項１から１２のいずれかに記載のＡ／Ｄ変換回路。
14. Ａ／Ｄ変換回路であって、（i）通常モードと、（ii）前記Ａ／Ｄ変換回路の出荷前もしくはそれを搭載する製品の出荷前に実行されるキャリブレーションモードと、（iii）前記製品の出荷後において実行される自己診断モードと、が選択可能であり、
    所定の校正用電圧を生成する基準電圧源と、
    アナログ信号と前記校正用電圧を受け、前記通常モードにおいて前記アナログ信号を、前記キャリブレーションモードまたは前記自己診断モードにおいて前記校正用電圧を選択して出力するマルチプレクサと、
    前記マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
    前記キャリブレーションモードおよび前記自己診断モードにおいて前記Ａ／Ｄコンバータに前記校正用電圧を入力したときの前記デジタル信号にもとづいて、キャリブレーションデータを演算する演算部と、
    前記キャリブレーションモードにおいて得られた前記キャリブレーションデータを格納する不揮発性メモリと、
    前記通常モードにおいて、前記Ａ／Ｄコンバータに前記アナログ信号を入力したときの前記デジタル信号を、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて補正するデジタル補正部と、
    前記自己診断モードにおいて、前記演算部が生成した前記キャリブレーションデータと、前記不揮発性メモリに格納される前記キャリブレーションデータにもとづいて、前記Ａ／Ｄコンバータを診断する自己診断回路と、
    を備えることを特徴とするＡ／Ｄ変換回路。
15. 前記校正用電圧は、前記デジタル信号の最大値に対応する最大電圧と、前記デジタル信号の最小値に対応する最小電圧の２値が選択可能であることを特徴とする請求項１４に記載のＡ／Ｄ変換回路。
16. 前記校正用電圧は、前記デジタル信号の最大値と最小値の中点に対応する中間電圧を選択可能であることを特徴とする請求項１４または１５に記載のＡ／Ｄ変換回路。
17. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１６のいずれかに記載のＡ／Ｄ変換回路。

Images