JP2014014029A - 半導体装置及び故障診断システム - Google Patents

Abstract

【課題】ＡＤ変換動作中にＡＤ変換動作を実行している回路の故障検出を行うことができる半導体装置を提供すること。
【解決手段】半導体装置は、第１のアナログ信号と、第１のアナログ信号と信号帯域が異なるオフセット信号とを加算した第２のアナログ信号を第１のデジタル信号へ変換するアナログデジタル変換部１と、第１のデジタル信号からオフセット信号の信号帯域における第２のデジタル信号を抽出する信号抽出部３と、第２のデジタル信号と、オフセット信号を生成する際に設定された設定値とに基づいて、アナログデジタル変換部１における故障を検出する故障検出部５と、を備える。
【選択図】図１

Description

本発明は半導体装置に関し、例えばアナログデジタル変換器を内蔵した半導体装置に好適に利用できるものである。

機能安全が要求される用途においてＡＤ（Analog to Digital）コンバータが使用される場合、変換データの妥当性を確認するためにＡＤコンバータの故障検出を行うことが要求されている。また、高精度な計測用途で使用されるデジタルシグマ型ＡＤコンバータにおいても故障検出を行うことが要求されている。

特許文献１には、ＡＤ変換の一周期を、初期化期間、サンプリング期間及び比較期間に区分した場合、比較部においてＡＤ変換を実行している比較期間に、比較部の前段に配置されている回路であるサンプリングアンプから出力される信号を用いてＡＤ変換装置の故障検出を行うことが開示されている。初期化期間は、ＡＤ変換の開始タイミングから初期化終了タイミングまでの期間を示す。サンプリング期間は、初期化終了タイミングからサンプリング終了タイミングまでの期間を示す。比較期間は、サンプリング終了タイミングから次のＡＤ変換処理の開始タイミングまでの期間を示す。

特許文献２には、ディザ信号が加算された信号をデジタル信号へ変換する信号処理部を有し、信号処理部から出力されるデジタル信号と期待値とを比較することにより電子デバイスの良否を判定する試験装置の構成が開示されている。ディザ信号は、ＡＤ変換を行う際の量子化誤差を低減するために用いられる。

特許文献３には、異なる周波数の複数の方形波を発生させるディザ発生回路の構成が開示されている。

特開２００７−３００４６９号公報 特開２００３−１７７１６１号公報 特開２００８−２５２５２０号公報

特許文献１に開示されているＡＤ変換装置の故障検出は、比較部の前段に配置されている回路であるサンプリングアンプから出力される信号を用いて行われている。つまり、特許文献１においては、ＡＤ変換装置におけるサンプリング終了タイミングから次のＡＤ変換処理の開始タイミングまでの間に、サンプリングアンプにおける故障検出が実行されているにすぎない。つまり、特許文献１に開示されているＡＤ変換装置の故障検出においては、ＡＤ変換動作中に、ＡＤ変換処理を実行している比較部の故障検出を行うことができないという問題がある。ＡＤ変換装置の高信頼性を確保するためには、ＡＤ変換動作中にＡＤ変換処理を実行している比較部に相当する回路の故障検出を行うことが望まれている。特許文献２及び３にも、このような問題を解決する手段は開示されていない。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、オフセット信号を加算したアナログ信号をデジタル信号へ変換するアナログデジタル変換部と、デジタル信号からオフセット信号の信号成分を抽出する信号抽出部と、抽出したオフセット信号の信号成分に基づいてアナログデジタル変換部における故障を検出する故障検出部と、を備える。

前記一実施の形態によれば、ＡＤ変換動作中にＡＤ変換処理を実行している回路の故障検出を行うことができる。

実施の形態１にかかる半導体装置の構成図である。 実施の形態１にかかる半導体装置の構成図である。 実施の形態１にかかるアナログ入力信号の波形図である。 実施の形態１にかかるＤＣディザ信号の波形図である。 実施の形態１にかかる加算アナログ信号の波形図である。 実施の形態１にかかるデジタルパルスの疎密波を示す図である。 実施の形態１にかかるデシメーションフィルタから出力される信号を示す図である。 実施の形態２にかかる半導体装置の構成図である。 実施の形態３にかかる半導体装置の構成図である。 実施の形態３にかかる量子化器の出力が判定するタイミングを示す図である。 実施の形態３にかかる故障診断処理の流れを示す図である。 実施の形態４にかかる半導体装置の構成図である。

（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて実施の形態１にかかる半導体装置の構成例について説明する。半導体装置は、ＡＤ変換部１、信号抽出部３、故障検出部５及びオフセット信号生成部７を有している。

ＡＤ変換部１は、入力されたアナログ信号をデジタル信号へ変換する。ＡＤ変換部１は、アナログ入力信号及びオフセット信号を受け取る。アナログ入力信号は、他の半導体装置又はアナログ処理回路等から出力された信号である。または、アナログ入力信号は、アンテナ等を介して受信した無線信号であってもよい。オフセット信号は、オフセット信号生成部７において生成された信号である。オフセット信号は、ＡＤ変換部１における量子化誤差を減少させるために用いられる。例えば、オフセット信号にはディザ信号が用いられてもよく、一定の振幅を有する固定信号もしくは疑似ランダム信号が用いられてもよい。ディザ信号は、一般的にアイドルトーン対策として用いられる信号である。また、オフセット信号は、ＡＤ変換部１へ入力されるアナログ入力信号と信号帯域が異なる。つまり、オフセット信号は、アナログ入力信号と異なる周波数帯域が設定されている。

ＡＤ変換部１は、アナログ入力信号とオフセット信号とを加算した加算アナログ信号をデジタル信号へ変換する。

信号抽出部３は、ＡＤ変換部１において生成されたデジタル信号から、オフセット信号の信号帯域に対応したオフセットデジタル信号を抽出する。例えば、信号抽出部３は、オフセット信号が動作する周波数帯域のみを通過させるデジタルフィルタを用いて、オフセットデジタル信号を抽出してもよい。例えば、デジタルフィルタとしてローパスフィルタ（ＬＰＦ）又はハイパスフィルタ（ＨＰＦ）が用いられてもよい。

故障検出部５は、オフセットデジタル信号とＡＤ変換部１へ入力されたオフセット信号を生成するために用いられた設定値とに基づいてＡＤ変換部１に故障が発生しているか否かを判定する。故障判定に用いられるオフセットデジタル信号は、信号抽出部３において抽出された信号である。オフセット信号を生成するために用いられた設定値は、オフセット信号生成部７において用いられた設定値である。例えば、設定値は、所定のタイミングにおける振幅値である。オフセット信号生成部７は、設定値を用いてアナログ信号であるオフセット信号を生成する。

例えば、故障検出部５は、オフセットデジタル信号と設定値とを比較する。さらに、故障検出部５は、比較結果が一致する場合に故障は発生していないと判定し、比較結果が一致しない場合に故障が発生していると判定してもよい。ここで、比較結果が一致しない場合においても、オフセット信号と設定値との差分が予め定められた範囲内である場合、故障検出部５は、故障が発生していないと判定してもよい。

以上説明したように、図１の半導体装置は、ＡＤ変換部１から出力されるデジタル信号から、オフセット信号の信号帯域に対応するオフセットデジタル信号を抽出することができる。オフセットデジタル信号の抽出は、ＡＤ変換動作と平行して実行される。そのため、ＡＤ変換動作の実行中に故障検出部５は、ＡＤ変換部１の故障判定を行うことができる。

続いて図２を用いて半導体装置の詳細な構成例について説明する。図２の半導体装置は、加算器１１、デルタシグマＡＤ変換器１６、デシメーションフィルタ１７、ＤＣディザ設定部１８、ＤＣディザ生成部１９、ＬＰＦ２０、電圧比較部２１及び故障検出部２２を有している。デルタシグマＡＤ変換器１６は、減算器１２、積分器１３、量子化器１４及びＤＡ変換器１５を有している。

加算器１１は、アナログ入力信号とＤＣディザ信号とを加算し、加算アナログ信号を生成する。加算器１１に入力されるアナログ入力信号の一例を図３に示す。図３のアナログ信号は、交流信号である。交流信号は、図３のようにＳｉｎ波形が用いられてもよい。加算器１１に入力されるＤＣディザ信号の一例を図４に示す。図４のＤＣディザ信号は、直流信号である。ＤＣディザ信号は、一定の電圧値を示す直流信号である。ＤＣディザ信号に設定される電圧値は、ＤＣディザ設定部１８において定められる。さらに、ＤＣディザ生成部１９は、ＤＣディザ設定部１８において定められた設置値を用いてＤＣディザ信号を生成する。ＤＣディザ生成部１９は、生成したＤＣディザ信号を加算器１１へ出力する。

加算器１１において生成された加算アナログ信号の一例を図５に示す。図５の加算アナログ信号は、図３のアナログ入力信号に対して一定の値が加算されていることを示している。加算器１１は、加算アナログ信号をデルタシグマＡＤ変換器１６へ出力する。

デルタシグマＡＤ変換器１６は、加算器１１から出力された加算アナログ信号をデジタル信号へ変換する。加算器１１において加算されたＤＣディザ信号は、デルタシグマＡＤ変換器１６へ振幅の小さい小信号が入力された際に、見かけ上の入力信号を大きくするために用いられる。小信号にＤＣディザ信号を加算することにより、変換後のデジタル信号の雑音スペクトルが特定の周波数に集中する現象を抑えることができる。以下に、デルタシグマＡＤ変換器１６の構成例について説明する。

積分器１３は、アナログ入力信号に基づいてサンプリングされた電荷を容量に充電する。アナログ入力信号に基づいてサンプリングされた電荷は、減算器１２から積分器１３に対して出力される。積分器１３は、電荷を充電する容量を用いて積分結果を量子化器１４へ出力する。

量子化器１４は、予め定められた閾値を有している。量子化器１４は、積分器１３から出力される積分結果の値が閾値を上回るか下回るかによって定まるデジタル信号を出力する。例えば、量子化器１４は、１つの閾値を用いる場合１ｂｉｔのデジタル信号を生成する。量子化器１４は、積分結果に基づいて定められたデジタル信号をデシメーションフィルタ１７へ出力するとともに、ＤＡ変換器１５へ帰還させる。量子化器１４から出力される信号の一例を図６に示す。図６に示される信号は、横軸を時間として縦軸をデジタル値とするデジタルパルスの疎密波として示されている。

ＤＡ変換器１５は、量子化器１４から出力されたデジタル信号をアナログ信号へ変換し、減算器１２へ出力する。減算器１２は、加算器１１から出力された加算アナログ信号から、ＤＡ変換器１５から出力されたアナログ信号を減算する。量子化器１４から出力される信号を帰還させて減算器１２へ出力することにより、量子化器１４における量子化誤差を減少させることができる。

続いて、デルタシグマＡＤ変換器１６から出力されるデジタル信号を信号処理するデシメーションフィルタ１７について説明する。デシメーションフィルタ１７は、サンプリング周波数から所望のデータレートへ変換し、所望のデータレートを有するデジタル信号を生成する。サンプリング周波数は、量子化器１４においてデジタル信号を生成する際に用いられたサンプリング周波数である。デシメーションフィルタ１７は、例えば、サンプリング周波数から間引き変換を行うことにより所望のデータレートへ変換したデジタル信号を生成してもよい。

さらに、デシメーションフィルタ１７は、所望のデータレートへ変換したデジタル信号に関してＨＰＦを用いてフィルタ処理を行ってもよい。デシメーションフィルタ１７において生成されたデジタル信号には、ＤＣディザ信号の成分も含まれている。ＤＣディザ信号成分の周波数は、アナログ入力信号の周波数よりも低い。そのためデシメーションフィルタ１７は、ＤＣディザ成分を除去するためにＨＰＦを用いたフィルタ処理を行う。これにより、デシメーションフィルタ１７は、アナログ入力信号の成分のみを抽出することができる。デシメーションフィルタ１７から出力される信号の一例を、図７に示す。図７には、アナログ入力信号と同一の周波数を有するデジタル信号が示されている。

ＬＰＦ２０は、デルタシグマＡＤ変換器１６から出力されるデジタル信号から、ＤＣディザ信号の信号成分を抽出する。ＤＣディザ信号は、直流信号であるため動作周波数は０もしくは限りなく低周波数に近い信号である。そのためＬＰＦ２０を用いて低周波信号を抽出することによりＤＣディザ信号の信号成分を抽出することができる。言い換えると、ＬＰＦ２０は、デルタシグマＡＤ変換器１６から出力されるデジタル信号からアナログ入力信号に対応する信号成分を取り除くことができる。

電圧比較部２１は、ＤＣディザ信号の信号成分が示す電圧値とＤＣディザ設定部１８において設定された電圧値とを比較する。電圧比較部２１は、比較結果を故障検出部２２へ出力する。

故障検出部２２は、ＤＣディザ信号に対応する信号成分が示す電圧値とＤＣディザ設定部１８において設定された電圧値とが一致する場合、加算器１１、デルタシグマＡＤ変換器１６及びＬＰＦ２０は正常に動作していると判定する。故障検出部２２は、ＤＣディザ信号に対応する信号成分が示す電圧値とＤＣディザ設定部１８において設定された電圧値とが一致しない場合、加算器１１、デルタシグマＡＤ変換器１６及びＬＰＦ２０の少なくとも１つは正常に動作していないと判定する。故障検出部２２は、ＤＣディザ信号に対応する信号成分が示す電圧値とＤＣディザ設定部１８において設定された電圧値とが一致しない場合においても、ＤＣディザ信号に対応する信号成分が示す電圧値とＤＣディザ設定部１８において設定された電圧値との差が予め定められた範囲内である場合正常に動作していると判定してもよい。

以上説明したように、デジタル信号からデルタシグマＡＤ変換器１６に入力される前に加算されたＤＣディザ信号に対応する信号成分を抽出することにより半導体装置における故障判定を行うことができる。ＤＣディザ信号は、変換後のデジタル信号の雑音スペクトルが特定の周波数に集中する現象を抑えるために加算される既知の信号である。そのため、ＤＣディザ信号を加算することによりＡＤ変換の特性を損なうことはない。

さらに、故障検出部２２は、量子化器１４からデシメーションフィルタ１７へ出力されるデジタル信号と同一の信号を用いて故障判定を行うことができる。そのため、故障検出部２２は、デルタシグマＡＤ変換器１６及びデシメーションフィルタ１７におけるＡＤ変換動作中に、半導体装置全体の故障検出を行うことができる。半導体装置全体とは、例えば、加算器１１、デジタルシグマＡＤ変換器１６及びＬＰＦ２０を含む構成である。

（実施の形態２）
続いて、図８を用いて実施の形態２にかかる半導体装置の構成例について説明する。図２と同じ構成要素については同一の記号を付して説明する。図８に示す半導体装置は、加算器１１、デルタシグマＡＤ変換器１６、デシメーションフィルタ１７、ＨＰＦ３０、ＡＣディザ設定部３１、ＡＣディザ生成部３２、周波数比較部３３及び故障検出部３４を有している。図８の半導体装置を用いてＤＣアナログ信号をＡＤ変換する場合について説明する。

加算器１１は、ＤＣアナログ信号とＡＣディザ信号とを加算し、加算アナログ信号を生成する。ＤＣアナログ信号は、一定の電圧値を示す直流信号である。ＡＣディザ信号は、交流信号である。ＡＣディザ信号は、ＡＣディザ設定部３１において定められる交流周期に従って生成される。また、ＡＣディザ設定部３１は、交流周期とともにＡＣディザ信号の振幅も定めてもよい。ＡＣディザ生成部３２は、ＡＣディザ設定部３１において定められた交流周期等の設定値を用いてＡＣディザ信号を生成する。ＡＣディザ生成部３２は、生成したＡＣディザ信号を加算器１１へ出力する。加算器１１は、加算アナログ信号をデルタシグマＡＤ変換器１６へ出力する。

デルタシグマＡＤ変換器１６は、図２におけるデルタシグマＡＤ変換器１６と同様の構成及び動作であるため詳細な説明を省略する。

デシメーションフィルタ１７は、デルタシグマＡＤ変換器１６から出力されるデジタル信号についてサンプリング周波数から所望のデータレートへ変換し、所望のデータレートへ変換したデジタル信号を生成する。サンプリング周波数は、量子化器１４においてデジタル信号を生成する際に用いられたサンプリング周波数である。デシメーションフィルタ１７は、例えば、サンプリング周波数から間引き変換を行うことにより所望のデータレートへ変換したデジタル信号を生成してもよい。

さらに、デシメーションフィルタ１７は、所望のデータレートへ変換したデジタル信号に関してＬＰＦを用いてフィルタ処理を行ってもよい。デシメーションフィルタ１７において生成されたデジタル信号には、ＡＣディザ信号に対応する信号成分も含まれている。ＡＣディザ信号成分の周波数は、ＤＣアナログ信号の周波数よりも高い。そのためデシメーションフィルタ１７は、ＡＣディザ成分を除去するためにＬＰＦを用いたフィルタ処理を行う。これにより、デシメーションフィルタ１７は、ＤＣアナログ入力信号の信号成分に対応するデジタル信号のみを抽出することができる。

ＨＰＦ３０は、デルタシグマＡＤ変換器１６から出力されるデジタル信号から、ＡＣディザ信号に対応する信号成分を抽出する。ＡＣディザ信号は、設定された周波数に従って動作する信号である。ＡＣディザ信号は、動作周波数が０もしくは限りなく低周波に近い信号であるＤＣアナログ入力信号よりも高い動作周波数を有する。そのためＨＰＦ３０を用いて高周波信号を抽出することによりＡＣディザ信号に対応する信号成分を抽出することができる。言い換えると、ＨＰＦ３０は、デルタシグマＡＤ変換器１６から出力されるデジタル信号からＤＣアナログ入力信号に対応する信号成分を取り除くことができる。

周波数比較部３３は、分離したＡＣディザ信号成分のデジタルデータの正負の値をそれぞれカウントする。周波数比較部３３は、カウント値を用いることによりＡＣディザ信号に対応する信号成分の交流周期を算出する。周波数比較部３３は、分離したＡＣディザ信号成分の交流周期とＡＣディザ設定部３１において設定された交流周期とを比較する。周波数比較部３３は、比較結果を故障検出部３４へ出力する。

故障検出部３４は、ＡＣディザ信号に対応する信号成分の交流周期とＡＣディザ設定部３１において設定された交流周期とが一致する場合、加算器１１、デルタシグマＡＤ変換器１６及びＨＰＦ３０は正常に動作していると判定する。故障検出部３４は、ＡＣディザ信号成分の交流周期とＡＣディザ設定部３１において設定された交流周期とが一致しない場合、加算器１１、デルタシグマＡＤ変換器１６及びＨＰＦ３０の少なくとも１つは正常に動作していないと判定する。故障検出部３４は、ＡＣディザ信号に対応する信号成分の交流周期とＡＣディザ設定部３１において設定された交流周期とが一致しない場合においても、ＡＣディザ信号に対応する信号成分が示す交流周期とＡＣディザ設定部３１において設定された交流周期との差が予め定められた範囲内である場合正常に動作していると判定してもよい。

以上説明したように、デルタシグマＡＤ変換器１６に入力される前に加算されたＡＣディザ信号に対応する信号成分を抽出することにより半導体装置における故障判定を行うことができる。ＡＣディザ信号は、変換後のデジタル信号の雑音スペクトルが特定の周波数に集中する現象を抑えるために加算される既知の信号である。そのため、ＡＣディザ信号を加算することによりＡＤ変換の特性を損なうことはない。

さらに、故障検出部３４は、量子化器１４からデシメーションフィルタ１７へ出力されるデジタル信号と同一の信号を用いて故障判定を行うことができる。そのため、故障検出部３４は、デルタシグマＡＤ変換器１６及びデシメーションフィルタ１７におけるＡＤ変換動作中に、半導体装置全体の故障検出を行うことができる。半導体装置全体とは、例えば、加算器１１、デルタシグマＡＤ変換器１６及びＨＰＦを含む構成である。

（実施の形態３）
続いて図９を用いて実施の形態３にかかる半導体装置の構成例について説明する。図９の半導体装置は、図２の半導体装置に、故障診断制御部４１、ＳＷ５１、ＳＷ５２及び加算器５３を加えた構成である。故障診断制御部４１は、試験電圧生成部４２、アナログ回路故障判定部４３、デジタル回路故障判定部４４、制御部４５、アナログ回路故障判定結果保持部４６及びデジタル回路故障判定結果保持部４７を有している。本図においては、主に図２と異なる構成について説明を行う。図２と同様の構成は、同一の符号を付して説明する。

加算器５３は、ＳＷ５１を介してアナログ入力信号を受け取る。ＳＷ５１は、制御部４５から出力される制御信号に応じてＯＮ及びＯＦＦを切り換える。加算器５３は、アナログ入力信号もしくは試験電圧生成部４２から出力される試験アナログ入力信号を加算器１１へ出力する。

量子化器１４は、デジタル信号をＳＷ５２を介してＤＡ変換器１５へ帰還させる。ＳＷ５２は、制御部４５から出力される制御信号に応じてＯＮ及びＯＦＦを切り換える。

次に、故障診断制御部４１の構成例について説明する。制御部４５は、故障検出部２２から故障検出を示す情報が通知された場合ＳＷ５１及び５２をＯＮからＯＦＦに切り替えるように制御する。

デジタル回路故障判定部４４は、故障検出部２２から故障検出を示す情報が通知された場合デジタル信号処理を行うデジタル部の試験を実施する。デジタル部は、デシメーションフィルタ１７、ＤＣディザ設定部１８、ＬＰＦ２０、電圧比較部２１及び故障検出部２２を含む。例えば、デジタル回路故障判定部４４は、デジタル部にテストパタンを入力し、スキャンテストを行う。デジタル回路故障判定部４４は、デジタル部のそれぞれの構成要素から出力される出力値に基づいてデジタル部に故障が発生しているか否かを判定する。デジタル回路故障判定部４４は、デジタル回路故障判定結果保持部４７へ試験結果を格納する。デジタル回路故障判定結果保持部４７は、レジスタを用いて構成されてもよい。

試験電圧生成部４２は、試験電圧信号を加算器５３へ出力する。制御部４５の制御によりＳＷ５１は、ＯＦＦに切り替えられている。そのため加算器５３は、試験電圧生成部４２から出力された試験電圧信号を加算器１１へ出力する。ＤＣディザ信号が加算された試験電圧信号は、積分器１３へ入力される。ここで、制御部４５によりＳＷ５２はＯＦＦに切り替えられている。そのためＤＡ変換器１５及び減算器１２へ帰還信号は出力されない。積分器１３は、ＤＣディザ信号が加算された試験電圧信号を積分する。積分器１３は、積分結果を量子化器１４へ出力する。

量子化器１４は、積分結果を受け取る。図１０に示すように、量子化器１４は、一定時間積分結果を受け取った後に積分結果が所定の閾値を超えた場合、量子化器１４の出力信号は反転する。アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間ｔを測定する。アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間ｔが期待値として設定された時間とは異なる場合、積分器１３及び量子化器１４の少なくとも一方に故障が発生していると判定する。アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間ｔが期待値として設定された時間と同じである場合、積分器１３及び量子化器１４に故障が発生していないと判定する。

ここで、アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間ｔが期待値として設定された時間とは異なる場合であっても次のように判定してもよい。つまり、アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間と期待値として設定された時間との差異が予め定められた範囲である場合、積分器１３及び量子化器１４に故障が発生していないと判定してもよい。

アナログ回路故障判定部４３は、アナログ回路故障判定結果保持部４６へ試験結果を格納する。アナログ回路故障判定部４３は、レジスタを用いて構成されてもよい。

続いて図１１を用いて故障診断制御部４１における故障診断処理の流れについて説明する。はじめに、制御部４５は、故障検出部２２から故障検出を示す情報が通知されたか否かを判定する（Ｓ１１）。制御部４５は、故障検出部２２から故障検出を示す情報が通知されていないと判定した場合ステップＳ１１の処理を繰り返す。制御部４５は、故障検出部２２から故障検出を示す情報が通知されたと判定した場合デルタシグマＡＤ変換器１６におけるＡＤ変換動作を停止させる（Ｓ１２）。例えば、制御部４５は、ＳＷ５１及びＳＷ５２をＯＦＦに切り替えるように制御する。ＳＷ５１がＯＦＦに切り替えられるとアナログ入力信号は、デルタシグマＡＤ変換器１６へ入力されない。

次に、デジタル回路故障判定部４４は、デジタル部の試験を実施する（Ｓ１３）。例えば、デジタル回路故障判定部４４は、スキャンテストを行うことによりデジタル部の試験を実施してもよい。次に、デジタル回路故障判定部４４は、デジタル部に故障が発生しているか否かを判定する（Ｓ１４）。デジタル回路故障判定部４４は、試験を実施した結果故障を検出した場合、デジタル部を構成する機能ブロックの少なくとも１つに故障が発生していると判定する（Ｓ１５）。デジタル回路故障判定部４４においてデジタル部の故障が検出されなかった場合、試験電圧生成部４２は、試験電圧信号を加算器５３へ出力する（Ｓ１６）。

次に、アナログ回路故障判定部４３は、試験電圧が入力された後量子化器１４の出力が反転するまでの時間ｔが期待値通りであるか否かを判定する（Ｓ１７）。アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間ｔが期待値とは異なる場合積分器１３及び量子化器１４の少なくとも一方に故障が発生したと判定する（Ｓ１８）。アナログ回路故障判定部４３は、量子化器１４の出力が反転するまでの時間が期待値と同じである場合デルタシグマＡＤ変換器１６に故障が発生していないと判定する（Ｓ１９）。つまり、アナログ回路故障判定部４３は、デルタシグマＡＤ変換器１６以外の箇所に故障が発生していると判定する。

以上説明したように、故障診断制御部４１を用いることによりデジタル部とデルタシグマＡＤ変換器１６とのどちらに故障が発生しているかを特定することができる。

さらに、上述した構成とは異なる構成を用いて故障個所を特定してもよい。例えば、試験電圧生成部４２は、ＤＡ変換器１５へ試験電圧を出力してもよい。この場合、試験電圧生成部４２は、ＤＡ変換器１５へデジタル信号を出力する。量子化器１４は、ＤＡ変換器１５から出力された試験電圧信号に基づいて量子化結果をアナログ回路故障判定部４３へ出力する。このように構成することにより、アナログ回路故障判定部４３は、積分器１３及び量子化器１４に加えてＤＡ変換器１５の故障も検出することができる。

さらに、上述した構成とは異なる構成を用いて故障個所を特定してもよい。例えば、制御部４５は、ＳＷ５１のみをＯＦＦに切り替えるように制御しＳＷ５２をＯＮ状態のままにするように制御してもよい。これにより、デシメーションフィルタ１７は、試験電圧生成部４２から出力される試験電圧信号を用いたＡＤ変換結果を出力する。アナログ回路故障判定部４３もしくは制御部４５は、デシメーションフィルタ１７から出力されるＡＤ変換結果と試験電圧生成部４２から出力される試験電圧信号とを比較して正常にＡＤ変換がおこなわれているか否かを判定してもよい。

デシメーションフィルタ１７から出力されるＡＤ変換結果と試験電圧生成部４２から出力される試験電圧信号との比較は、デジタル部に故障が発生していないとの判断後に行われてもよい（図１１のステップＳ１４：ＮＯ以降）。この場合、デシメーションフィルタ１７には故障が発生していないと判定されているためデシメーションフィルタ１７を故障個所から除外することができる。つまり、故障個所をデルタシグマＡＤ変換器１６もしくはその他の箇所と判定することができる。

（実施の形態４）
続いて図１２を用いて実施の形態４にかかる半導体装置の構成例について説明する。図１２の半導体装置は、異なる半導体装置等の外部装置もしくは外部回路等から図９の半導体装置における故障診断制御部４１の制御部４５へ出力された外部制御信号を受け取る。

例えば実施の形態４にかかる半導体装置が車に用いられている場合、外部制御信号は、エンジン動作の停止を制御部４５へ通知するため用いられる信号であってもよい。このようにエンジン動作が停止されている場合、デルタシグマＡＤ変換器１６及びデシメーションフィルタ１７におけるＡＤ変換動作も停止されている。もしくは、制御部４５は外部制御信号を受信するとＡＤ変換動作を停止するように制御してもよい。ＡＤ変換動作が停止中は、故障検出部２２や故障検出部３４等における故障検出及び故障診断制御部４１における故障個所の特定は実行されない。

そこで、ＡＤ変換動作が停止されている場合のデルタシグマＡＤ変換器１６及びデジタル部の故障検出を行う制御について下記に説明する。例えば、制御部４５は、エンジン動作の停止を示す外部制御信号が通知された場合ＡＤ変換停止中における故障検出を行うテストモードに遷移してもよい。テストモードにおいては、試験電圧生成部４２は、定期的に試験電圧を生成し、試験電圧を加算器５３へ出力する。このようにして、定期的にデルタシグマＡＤ変換器１６及びデジタル部を動作させ、ＡＤ変換動作を実行させる。これにより、故障診断制御部４１は、デルタシグマＡＤ変換器１６及びデジタル部に故障が発生しているか否かを検出してもよい。

以上説明したように、ＡＤ変換動作が停止されている場合においても、故障診断制御部４１は、テストモードに遷移することにより定期的にデルタシグマＡＤ変換器１６及びデジタル部の故障検出を行うことができる。そのため、エンジン動作の開始前にＡＤ変換動作に関連する箇所の故障を予め検出することもできる。

上記の説明においては、外部制御信号をエンジン動作の停止を通知するために用いられる信号として説明したが、外部制御信号は、これに制限されない。例えば、電子機器もしくは電子装置等において、一定時間ユーザからの操作を受け付けていない状況が継続された場合に、外部制御信号は、電子機器等が動作していないことを通知するために用いられる信号であってもよい。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

また、上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得る。
（付記１）
第１のアナログ信号と、前記第１のアナログ信号と信号帯域が異なるオフセット信号とを加算した第２のアナログ信号を第１のデジタル信号へ変換するアナログデジタル変換部に対して試験用アナログ信号を出力して前記アナログデジタル変換部の故障を検出するアナログ回路故障判定部と、
前記第１のデジタル信号から前記オフセット信号の信号帯域における第２のデジタル信号を抽出する信号抽出部と、前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とに基づいて、前記アナログデジタル変換部における故障を検出する故障検出部と、に対して試験用デジタル信号を出力して前記信号抽出部と前記故障検出部との故障を検出するデジタル回路故障判定部と、を備える半導体装置。

１ ＡＤ変換部
３ 信号抽出部
５ 故障検出部
７ オフセット信号生成部
１１ 加算器
１２ 減算器
１３ 積分器
１４ 量子化器
１５ ＤＡ変換器
１６ デルタシグマＡＤ変換器
１７ デシメーションフィルタ
１８ ＤＣディザ設定部
１９ ＤＣディザ生成部
２０ ＬＰＦ
２１ 電圧比較部
２２ 故障検出部
３０ ＨＰＦ
３１ ＡＣディザ設定部
３２ ＡＣディザ生成部
３３ 周波数比較部
３４ 故障検出部
４１ 故障診断制御部
４２ 試験電圧生成部
４３ アナログ回路故障判定部
４４ デジタル回路故障判定部
４５ 制御部
４６ アナログ回路故障判定結果保持部
４７ デジタル回路故障判定結果保持部
５１ ＳＷ
５２ ＳＷ
５３ 加算器

Claims (19)

1. 第１のアナログ信号と、前記第１のアナログ信号と信号帯域が異なるオフセット信号とを加算した第２のアナログ信号を第１のデジタル信号へ変換するアナログデジタル変換部と、
   前記第１のデジタル信号から前記オフセット信号の信号帯域に対応する第２のデジタル信号を抽出する信号抽出部と、
   前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とに基づいて前記アナログデジタル変換部における故障を検出する故障検出部と、を備える半導体装置。
2. 前記アナログデジタル変換部は、
   前記第１のデジタル信号をアナログ信号へ変換した信号を帰還信号として前記第２のアナログ信号へ加算する、請求項１に記載の半導体装置。
3. 前記故障検出部は、
   前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とを比較した比較結果に応じて、前記アナログデジタル変換部における故障を検出する、請求項１に記載の半導体装置。
4. 前記アナログデジタル変換部は、
   前記第１のアナログ信号と前記オフセット信号とを加算して第２のアナログ信号を生成する加算器と、
   前記第２のアナログ信号を量子化し、前記第１のデジタル信号を生成するデルタシグマアナログデジタル変換部と、
   前記第１のデジタル信号から、前記第１のアナログ信号の信号帯域に対応する第３のデジタル信号を抽出するデシメーションフィルタと、を備える、請求項１に記載の半導体装置。
5. 前記第１のアナログ信号は、交流信号であり、前記オフセット信号は、直流信号である場合、
   前記信号抽出部としてローパスフィルタを用いて前記第２のデジタル信号を抽出する、請求項１に記載の半導体装置。
6. 前記故障検出部は、
   前記第２のデジタル信号と前記オフセット信号を生成する際に設定した電圧値とを比較し、比較結果に応じて前記アナログデジタル変換部における故障を検出する、請求項５に記載の半導体装置。
7. 前記第１のアナログ信号は、直流信号であり、前記オフセット信号は、交流信号である場合、
   前記信号抽出部としてハイパスフィルタを用いて前記第２のデジタル信号を抽出する、請求項１に記載の半導体装置。
8. 前記故障検出部は、
   前記第２のデジタル信号の周期と前記オフセット信号を生成する際に設定した周期とを比較し、比較結果に応じて前記アナログデジタル変換部における故障を検出する、請求項７に記載の半導体装置。
9. 前記オフセット信号は、ディザ信号であり、前記ディザ信号を生成するディザ信号生成部をさらに備える、請求項１に記載の半導体装置。
10. 前記デシメーションフィルタ、前記信号抽出部及び前記故障検出部を含むデジタル信号処理部にテストパタンを入力しテストを実行するデジタル信号テスト部と、
    前記デジタル信号処理部のテスト結果を保持するデジタル信号テスト結果保持部と、をさらに備える、請求項４に記載の半導体装置。
11. 前記加算器及び前記デルタシグマアナログデジタル変換部を含むアナログ信号処理部にテスト用信号を入力しテストを実行するアナログ信号テスト部と、
    前記アナログ信号処理部のテスト結果を保持するアナログ信号テスト結果保持部と、をさらに備える、請求項４に記載の半導体装置。
12. 前記アナログ信号テスト部は、
    前記アナログデジタル変換部の動作停止を示す外部制御信号を受信した場合、前記テスト用信号を定期的に前記アナログ信号処理部へ入力しテストを実行する、請求項１１に記載の半導体装置。
13. 第１のアナログ信号と、前記第１のアナログ信号と信号帯域が異なるオフセット信号とを加算した第２のアナログ信号を変換した第１のデジタル信号から前記オフセット信号の信号帯域に対応する第２のデジタル信号を抽出する信号抽出部と、
    前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とに基づいて、前記第２のアナログ信号を前記第１のデジタル信号へ変換するアナログデジタル変換部における故障を検出する故障検出部と、を備える半導体装置。
14. 前記故障検出部は、
    前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とを比較した比較結果に応じて、前記アナログデジタル変換部における故障を検出する、請求項１３に記載の半導体装置。
15. 前記第１のアナログ信号は、交流信号であり、前記オフセット信号は、直流信号である場合、
    前記信号抽出部としてローパスフィルタを用いて、前記第２のデジタル信号を抽出する、請求項１３に記載の半導体装置。
16. 前記故障検出部は、
    前記第２のデジタル信号と、前記オフセット信号を生成する際に設定した電圧値とを比較し、比較結果に応じて前記アナログデジタル変換部における故障を検出する、請求項１５に記載の半導体装置。
17. 前記第１のアナログ信号は、直流信号であり、前記オフセット信号は、交流信号である場合、
    前記信号抽出部としてハイパスフィルタを用いて、前記第２のデジタル信号を抽出する、請求項１３に記載の半導体装置。
18. 前記故障検出部は、
    前記第２のデジタル信号の周期と前記オフセット信号を生成する際に設定した周期とを比較し、比較結果に応じて前記アナログデジタル変換部における故障を検出する、請求項１７に記載の半導体装置。
19. 第１のアナログ信号と、前記第１のアナログ信号と信号帯域が異なるオフセット信号とを加算した第２のアナログ信号を第１のデジタル信号へ変換するアナログデジタル変換部と、
    前記第１のデジタル信号から前記オフセット信号の信号帯域における第２のデジタル信号を抽出する信号抽出部と、
    前記第２のデジタル信号と、前記オフセット信号を生成する際に設定された設定値とに基づいて、前記アナログデジタル変換部における故障を検出する故障検出部と、を有する半導体装置と、
    前記アナログデジタル変換部に対して試験用アナログ信号を出力して前記アナログデジタル変換部の故障を検出するアナログ回路故障判定部と、
    前記信号抽出部と、前記故障検出部とに対して試験用デジタル信号を出力して前記信号抽出部と前記故障検出部との故障を検出するデジタル回路故障判定部と、を有する故障診断制御部と、を備える故障診断システム。

Images