JP2017017822A - 半導体装置および故障検出方法 - Google Patents

半導体装置および故障検出方法 Download PDF

Info

Publication number
JP2017017822A
JP2017017822A JP2015130666A JP2015130666A JP2017017822A JP 2017017822 A JP2017017822 A JP 2017017822A JP 2015130666 A JP2015130666 A JP 2015130666A JP 2015130666 A JP2015130666 A JP 2015130666A JP 2017017822 A JP2017017822 A JP 2017017822A
Authority
JP
Japan
Prior art keywords
power device
power
measurement
driving
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015130666A
Other languages
English (en)
Inventor
勝利 尾藤
Katsutoshi Bito
勝利 尾藤
大輔 飯島
Daisuke Iijima
大輔 飯島
裕司 竹原
Yuji Takehara
裕司 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015130666A priority Critical patent/JP2017017822A/ja
Priority to US15/098,052 priority patent/US9935577B2/en
Priority to CN201610444185.4A priority patent/CN106324465B/zh
Publication of JP2017017822A publication Critical patent/JP2017017822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02Providing protection against overload without automatic interruption of supply
    • H02P29/024Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664Vertical bipolar transistor in combination with diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02Providing protection against overload without automatic interruption of supply
    • H02P29/024Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • H02P29/0241Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load the fault being an overvoltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/60Controlling or determining the temperature of the motor or of the drive
    • H02P29/68Controlling or determining the temperature of the motor or of the drive based on the temperature of a drive component or a semiconductor component
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/327Means for protecting converters other than automatic disconnection against abnormal temperatures
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】パワーサイクル試験に基づく寿命予測によって予測される故障時期に対して保つべきマージンよりもマージンを減らし、交換等の保守のサイクルを伸ばす。【解決手段】金属ベース上に実装されたパワーデバイスと、それを駆動するためのドライブ回路とを備える半導体装置の故障検出方法であって、金属ベースとパワーデバイスとの間の熱抵抗の上昇に基づいて、当該半導体装置の故障を事前に検出する。パワーデバイスに対するドライブ回路による駆動の直前と直後において、パワーデバイスの状態を測定する。その測定結果から駆動の前後におけるパワーデバイスの温度の差(温度差)を算出する。前記温度差と、前記駆動の期間内においてパワーデバイスに入力された電力量とに基づいて、金属ベースとパワーデバイスとの間の熱抵抗の上昇を検出し、その上昇の程度に基づいて、当該半導体装置の故障を事前に検出する。【選択図】図1

Description

本発明は、半導体装置および故障検出方法に関し、特に電力用半導体装置の故障を事前に検出する故障検出に好適に利用できるものである。
モータ駆動用パワーモジュールなどの、電力用半導体デバイス(パワーデバイス)を搭載したモジュールでは、パワーデバイスなどの部品が動作中に故障すると、その影響が重大であることが多いため、寿命予測により実際に故障が発生するよりも前に部品を交換するなどの措置が採られる。
特許文献1には、パワーデバイスとして絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)が搭載される、IGBTモジュールにおける、パワーサイクル寿命予測方法が開示されている。予め行ったパワーサイクル試験から得られたパワーサイクル寿命カーブと、IGBTモジュールに実装される温度センサを使った実測値とを比較して、モジュールの寿命を計算する。パワーサイクル試験では、比較的短時間でIGBTの接合温度を上昇・下降させる熱ストレスを発生させ、破壊に至るまでの特性の変化を観測してパワーサイクル寿命カーブを得る。特許文献1では、パワーサイクル寿命カーブが温度範囲によって傾きが異なる複数の直線で構成され、変曲点を持つことに着目し、この変曲点を基準として寿命予測を行うことにより、予測の精度を向上することができるとされる。
特開2011−196703号公報
特許文献1について本発明者が検討した結果、以下のような新たな課題があることがわかった。
特許文献1に開示される発明では、パワーサイクル寿命カーブの変曲点に着目することによって寿命予測の精度を向上することができる。しかしながら、寿命そのものはパワーサイクルの回数で予測するため、この発明が適用されるIGBTモジュールでは、実際の動作における熱ストレスとパワーサイクル試験での熱ストレスの相違を考慮して、十分なマージンを持ってモジュール交換などの保守を行うこととなる。その結果、実際に故障が発生するよりもずっと早い段階でモジュールの交換などが行われることとなる。即ち、パワーサイクル試験と同程度の熱ストレスがかかるIGBTモジュールにとっては、上記のマージンは適切であっても、それよりも負荷が軽いためにかかる熱ストレスが軽いIGBTモジュールにとっては、過剰なマージンとなっていることになる。
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、下記の通りである。
すなわち、放熱用の金属ベース上に実装されたパワーデバイスと、それを駆動するためのドライブ回路とを備える半導体装置の故障検出方法であって、金属ベースとパワーデバイスとの間の熱抵抗の上昇に基づいて、当該半導体装置の故障を事前に検出する。パワーデバイスに対するドライブ回路による駆動の直前と直後において、パワーデバイスの状態を測定する。その測定結果から駆動の前後におけるパワーデバイスの温度の差(温度差)を算出する。前記温度差と、前記駆動の期間内においてパワーデバイスに入力された電力量とに基づいて、金属ベースとパワーデバイスとの間の熱抵抗の上昇を検出し、その上昇の程度に基づいて、当該半導体装置の故障を事前に検出する。
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、パワーデバイスの正常な実装状態が損なわれて故障する直前の状態を直接的に検知することができるので、半導体装置の寿命を実質的に伸ばすことができる。パワーサイクル試験等に基づく寿命予測によって予測される故障時期に対して保つべきマージンよりも、少ないマージンで済み、交換等の保守のサイクルを伸ばすことができる。
図1は、実施形態1に係る半導体装置(パワーモジュール)の故障検出方法を示すフローチャートである。 図2は、故障検出の対象である半導体装置(パワーモジュール)の構成を示す模式的ブロック図である。 図3は、実施形態2に係る半導体装置(パワーモジュール)の構成例を示すブロック図である。 図4は、本実施形態2に係る半導体装置(パワーモジュール2)の実装例を示す模式的な断面図である。 図5は、制御回路4の構成例を示すためのブロック図である。 図6は、温度センサと測定回路とADCの構成と接続を模式的に例示する回路図である。 図7は、電流センサと測定回路とADCの構成と接続を模式的に例示する回路図である。 図8は、IGBTのオフ電圧を測定するための測定回路とADCの構成と接続を模式的に例示する回路図である。 図9は、IGBTのオン電圧を測定するための測定回路とADCの構成と接続を模式的に例示する回路図である。 図10は、実施形態3に係る入力電力Pzの測定動作を示すタイミングチャートである。 図11は、各種測定パラメータのキャプチャタイミングを示す説明図である。 図12は、IGBTの電気的特性から温度差を求める動作例を示すタイミングチャートである。 図13は、異常を検出した後のパワーモジュールの動作例を示す、フローチャートである。 図14は、実施形態1に係る半導体装置(パワーモジュール)の故障検出方法の効果の一例を示す説明図である。
実施の形態について詳述する。なお、発明を実施するための形態を説明するための全図において、同一の機能を有する要素には同一の符号を付して、その繰り返しの説明を省略する。
〔実施形態1〕
代表的な実施の形態は、熱抵抗の上昇によるパワーモジュールの故障検出方法である。
図1は実施形態1に係る半導体装置(パワーモジュール)の故障検出方法を示すフローチャートであり、図2は故障検出の対象であるパワーモジュールの構成を示す模式的ブロック図である。
パワーモジュール2は、放熱用の金属ベース31上に実装されたパワーデバイスQと、パワーデバイスQを駆動するためのドライブ回路3とを備える。パワーデバイスQは、ドライブ回路3から入力される駆動信号に基づき、電源(不図示)から供給される電力を使って、負荷(不図示)を大電力で駆動する。パワーモジュール2では、採用される駆動方式に応じて、1個または複数個のパワーデバイスQを使って、負荷を駆動する回路が構成されている。パワーデバイスQは、例えばIGBT、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、バイポーラトランジスタ、その他、駆動信号に基づいて負荷を大電力で駆動することができる素子である。パワーデバイスQは、負荷を駆動する際の電力損が熱に変わることによって発熱する。パワーデバイスQは、放熱の為に金属ベース31に密着して実装されており、電力損によって発生した熱は、金属ベース31へ伝導されて放出される。
ここで、電力損とは、電源(不図示)からパワーデバイスQに入力される電力のうち、負荷に供給されずにパワーデバイスQ内で熱に変わる電力である。例えば、極めて単純なモデルでは、電力損Plossは、電源から入力された入力電力Pinと負荷効率ηから、Ploss=Pin×(1−η)と算出される。負荷効率ηは、電源からの入力電力Pinのうち負荷に供給される電力の比率として定義されるので、上の式は自明である。即ち、負荷効率ηの変動が十分に小さいときには、電力損Plossはパワーデバイスに入力された電力Pinに比例する。
パワーデバイスQと金属ベース31の間には熱抵抗が存在する。パワーデバイスQでは、一般に、半導体素子がパッケージ基板上に実装されて構成されている。熱抵抗を規定する要因には、パワーデバイスQにおける半導体素子とパッケージ基板との接着状態が含まれている。特に、半導体素子が縦型である場合には、半導体基板の裏面に設けられた電極と、パッケージ基板上の配線金属との間が、はんだ付けなど方法により、電気的な導電性と熱的な伝導性とをともに良好に保つように接着されている。さらにパワーデバイスQのパッケージとパワーモジュール2の基板との間も、はんだ付けなど方法により接着されて、熱抵抗を規定する要因に含まれる場合もある。パワーモジュール2の寿命による故障には、これらのはんだ付けがパワーサイクルによって劣化し最終的には剥がれて故障に至る故障モードがあることが知られている。上述の特許文献1等に開示されている従来技術は、パワーサイクルに基づいてこの故障モードによる寿命を予測するものである。本願の発明者は、これに代えて、パワーデバイスQと金属ベース31との間の熱抵抗の上昇を検知し、これに基づいてパワーモジュール2の故障を事前に検出する方法を考案した。
そのパワーモジュール2の故障検出方法は、例えば、図1に示すフローチャートによって実現することができる。
駆動期間のドライブ回路3によるパワーデバイスQの駆動(S2)の直前と直後において、パワーデバイスQの状態を測定し(S1,S3)、その測定の結果からパワーデバイスQの前記駆動の前後における温度差ΔTを算出する(S4)。温度差ΔTと、前記駆動期間にパワーデバイスQに入力された電力(入力電力)Px,Pzとに基づいて、金属ベース31とパワーデバイスQとの間の熱抵抗の上昇を検出する(S5)。検出された、金属ベース31とパワーデバイスQとの間の熱抵抗の上昇に基づいて、パワーモジュール2の故障を事前に検出する(S6)。
ここで、パワーデバイスQの状態とは、パワーデバイスQの温度に依存するパラメータであれば任意である。温度そのものであってもよく、パワーデバイスQの電気的特性パラメータであってもよい。例えば、パワーデバイスQがIGBTであるときは、オン電圧や内蔵ダイオード電圧、閾値電圧とすることができる。MOSFETであるときのオン電圧や閾値電圧、バイポーラトランジスタであるときのオン電圧やベースエミッタ間の順方向電圧、電流増幅率などであってもよい。
パワーデバイスQに対するドライブ回路3による駆動(S2)は、その駆動期間のパワーデバイスQにおける電力損が実測または推定することができるような駆動であれば任意である。例えば、所定の期間(駆動期間)内に所定の振幅、周波数、デューティ比を持つ駆動信号によってパワーデバイスQを駆動することにより、パワーデバイスQへの入力電力Pxを求めることができる。上記駆動期間を比較的短い時間とすれば、その期間における負荷の変動、及び負荷効率の変動は十分に小さいことが期待されるので、パワーデバイスQの電力損は入力電力Pxに比例するからである。図1のフローチャートでは、パワーデバイスの駆動(S2)に入力電力Pxが入力される方向の矢印で、この実施形態が表現されている。一方、パワーデバイスQに対するドライブ回路3による駆動(S2)を任意の期間として、その期間にパワーデバイスQに入力された電力を実測することによって、入力電力Pzを求めることもできる。入力された電力は、パワーデバイスQに印加されている電圧と流れる電流との積によって算出することができる。その期間が十分に短い期間であれば、その期間における負荷の変動、及び負荷効率の変動は十分に小さいことが期待されるので、パワーデバイスQの電力損は入力電力Pzに比例する。図1のフローチャートでは、パワーデバイスの駆動(S2)から入力電力Pzが出力される方向の矢印で、この実施形態が表現されている。
熱抵抗の算出(S4)は、パワーデバイスQと金属ベース31との間の熱抵抗を定量的に算出することを要件とするものではなく、後段の判定ステップ(S5)と合せて、熱抵抗が規定値を超えたことを検知することができれば足りる。パワーデバイスQと金属ベース31との間の熱抵抗θは、パワーデバイスQと金属ベース31の温度差ΔTをパワーデバイスQの電力損Plossで割って算出される。
θ=ΔT/Ploss
駆動前と駆動後のパワーデバイスQの温度をT1とT2とする。金属ベース31は十分に大きな熱容量を持っており、駆動前と駆動後で温度が変わらないものとすると、その温度は駆動前のパワーデバイスQの温度をT1と等しい。そのため、駆動前後のパワーデバイスQの温度差T2−T1を使って、熱抵抗θを求めることができる。ここで、温度差ΔTは、パワーデバイスQに温度センサを内蔵または隣接して設置して、温度T1,T2を直接測定することによって求めることができる。一方、温度差ΔTは、パワーデバイスQの温度T1,T2を実測する以外に、パワーデバイスQの電気的特性から算出することもできる。半導体素子の多くの電気的特性は温度依存性を有するので、駆動前と駆動後のパワーデバイスQの電気的特性を測定することによって、温度差ΔTを推定または算出することができる。このとき、温度差ΔTを定量的に算出する必要はなく、例えば温度差ΔTに比例する数値で代替してもよい。あくまでも、熱抵抗θが規定値を超えたことを検知することができれば足りるからである。半導体素子の電気的特性の多くは、exp(-kT/q)(但しexpは自然対数の指数、kはボルツマン定数、qは電子の電荷量、Tは絶対温度)の項を持つので、温度差ΔT=T2−T1は、電気的特性の比(exp(-kT2/q)/exp(-kT1/q)=exp(-k(T2-T1)/q))から算出される何らかの値で代替してもよい。
図1に示すように、熱抵抗を算出し(S4)、その値を規定値と比較する(S5)ことによって、熱抵抗が上昇したことを検知し、異常検知、即ち故障の事前検出(S6)とすることができる。そのときの規定値は、実験的または理論的、或いは両方を併用して規定することができる。これに対して上述のように、温度差に代えて温度差を示すことができる何らか指標を用い、電力損に代えて入力電力を用いて、熱抵抗そのものではなく熱抵抗を示す別の数値を算出するようにした場合には、その数値に応じた規定値を、実験的または理論的、或いは両方を併用して規定する。これにより、熱抵抗θを定量的に算出することなく、熱抵抗θが規定値を超えたことを検知することができる。
パワーモジュール2は、図2に示すように、パワーデバイスQと金属ベース31とドライブ回路3の他に、パワーデバイスQに内蔵または隣接して設置されたセンサSと、測定回路5及び制御回路4を備えて構成されるとよい。センサSは、実測が必要なパラメータに限って設けられても良いし、故障検出以外の目的のために設けられる別のセンサと共用されてもよい。パワーデバイスQの温度を実測する場合には、温度センサSは、パワーデバイスQに内蔵され、または、パワーデバイスQのパッケージに接触して設置される。内蔵される温度センサは、例えば、パワーデバイスQと同一の半導体チップ上に形成される接合ダイオードである。同一半導体チップ上に形成されることによって、パワーデバイスQの接合温度を正確に測定することができる。パワーデバイスQに流れる電流を測定するときには、例えば、電流経路に沿って配置されるGMR(Giant Magneto-Resistance)センサなどの磁気センサを実装する。測定用の抵抗又はトランスを電流路に挿入しても良い。パワーデバイスQに印加される電圧の測定には、特別なセンサは不要である。測定回路5は搭載されるセンサSに応じて設計された回路で、センサにバイアス電圧、バイアス電流などの必要な電源を供給し、測定値の増幅、レベル変換などを行う。制御回路4は、通常動作では外部からの指示に応じてドライブ回路3を介してパワーデバイスQを駆動する。例えば、パワーモジュール2の負荷がモータであるとき、その回転数を変えるための指示が外部から与えられると、それに応じて、ドライブ回路3を介してパワーデバイスQを駆動する駆動信号の振幅、周波数、デューティ比などを調整する。制御回路4は、さらに、過電流や過電圧、過熱などの異常を検知する機能を備えていてもよい。本実施形態1における制御回路4には、これらの通常動作のための機能に加えて、図1のフローチャートに示される故障検出動作を実行するための機能が追加される。過電流や過電圧、過熱などの異常を検知するためのセンサ、測定回路は、本実施形態1に必要なセンサ、測定回路と兼用してもよい。
これにより、パワーデバイスQの正常な実装状態が損なわれて故障する直前の状態を直接的に検知することができるので、半導体装置(パワーモジュール2)の寿命を実質的に伸ばすことができる。パワーサイクル試験を使った寿命予測に基づいて実際の故障時期に対して保つべきマージンよりも少ないマージンで済み、交換等の保守のサイクルを伸ばすことができる。
本実施形態1に係る半導体装置(パワーモジュール)の故障検出方法の効果について、さらに詳しく説明する。図14は、その一例を示す説明図である。横軸は出荷直後から故障に至るまでのパワーサイクル数であり、縦軸はパワーデバイスQと金属ベースの間の熱抵抗の逆数である。実線は実際のパワーモジュール2における熱抵抗の変化の履歴を示したものであり、破線はパワーサイクル試験に基づいた寿命予測カーブを示したものである。実際のパワーモジュール2における熱抵抗(実線)は、負荷が重い期間には急峻に劣化し、負荷が軽い期間には徐々に劣化する。実際に故障に至るパワーサイクル数をNerとして示す。一方、パワーサイクル試験に基づいた寿命予測カーブ(破線)は、非常に重い負荷を想定し、常時その負荷がかかっていることを前提としたものである。このときの故障に至るパワーサイクル数をNebとして示す。パワーサイクル試験に基づく寿命予測では、故障に至る予想されるパワーサイクル数Nebに対して、所定のマージンを加えた基準のパワーサイクル数Nabを規定して、故障に至る前に警告を発する。例えば、予測されたパワーサイクル寿命Nebに対して、警告レベルNab=Neb×マージンによって求める。上述の特許文献1には、寿命予測カーブを1本の直線で近似するのではなく、変曲点を持つ複数の直線で近似するので、予測精度が向上されるが、あくまでもパワーサイクル数に基づいた予測であって、実際のパワーモジュール2の劣化のカーブ(実線)とは乖離があるものと考えられる。どの程度の負荷でどの程度の期間、動作していたのかが不明であるからである。
これに対して、本実施形態1に示したように、熱抵抗の上昇を検知することによって異常を検知して警告を発するようにすると、両矢印で図示されるように、パワーサイクル試験で求めた寿命予測カーブに基づく警告レベルNabよりも警告を遅らせることができる。一般に、パワーサイクル試験では通常動作よりも重い負荷を想定するので、この試験で求めた寿命予測カーブ(破線)は、通常は実際の熱抵抗の劣化のカーブ(実線)よりも大きな角度で低下して故障に至ると考えられるからである。これにより、故障の直前までパワーモジュール2を稼働させることができ、交換等の保守のサイクルを伸ばすことができる。
また、何らかの原因で、実際の熱抵抗の劣化のカーブが、パワーサイクル試験で求めた寿命予測カーブよりも急峻に劣化し、パワーサイクル数がNabに達する以前に故障に至る場合には、パワーサイクル試験に基づく寿命予測では、故障を事前に検出して警告することはできない。これに対して、本実施形態1の故障検出方法では、現実の故障よりも前に、警告を発することができる。熱抵抗の上昇が急であっても、規定値を超える判定(図1のS5)は現実の故障より前に必ず行われるからである。
〔実施形態2〕
より具体的な実施の形態として、パワーモジュール2を例えばモータなどの負荷(Load)12を制御・駆動するインバータ回路とした例について説明する。
図3は、本実施形態2に係る半導体装置(パワーモジュール2)の構成例を示すブロック図である。なお、信号線は1本または複数本の信号配線によって形成されるが、ブロック図ではバス表記は省略されている。本願の他のブロック図や回路図についても同様である。パワーデバイスに付す符号は、個々のデバイスを区別して指すときには「Q」に続く文字を添えて表し、1個または複数個のパワーデバイスを総体として指すときには、「Q」を用いる。この他、ダイオードを指す「D」、センサを指す「S]についても同様である。なお、センサSに関しては、さらに温度センサ「St」と電流センサ「Sc」と電圧センサ「Sv」についても同様に、個々のセンサを区別して指すときには「St」、「Sc」または「Sv」に続く文字を添えて表し、1個または複数個の温度センサ、電流センサまたは電圧センサを、それぞれ総体として指すときには、「St」、「Sc」または「Sv」を用いる。
パワーモジュール2は、3相交流電源11、ダイオードD_1〜D_6による整流回路から供給される、整流された直流電源(正極がP、負極がN)に接続され、3相の信号U、V、Wによって負荷12を駆動する。整流された電源には、IGBT(Q1)とダイオードD_7による保護回路が付加されている。パワーモジュール2には、制御MCU(Micro-Controller Unit)8が搭載された制御基板9が接続され、ユーザからの指示に応じて負荷12を駆動する。ここで、「ユーザからの指示」は、何らかの方法で与えられる指示であり、例えば、図示されないユーザインターフェースを介した人による指示、他の装置からの指示、または、予めプログラムされた指示などである。予めプログラムされた指示は、制御基板9が予め与えられたプログラムに従って自律的に制御するように構成することによって実現される。制御基板9には、制御MCU8に接続されるネットワークインターフェース13が搭載されてもよい。ネットワークインターフェース13は、外部のネットワーク14と接続されて通信を行う。ネットワーク14は任意であって、例えば、CAN(車載ネットワーク;Controller Area Network)、工場内のLAN(Local Area Network)、或いは、インターネットであってもよい。
パワーモジュール2は、6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)からなるIGBTモジュール1と、ドライブ回路3と制御回路4と測定回路5を備える。IGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)にはそれぞれ保護ダイオードDuh,Dvh,Dwh,Dul,Dvl,Dwlが接続され、センサSuh,Svh,Swh,Sul,Svl,Swlが配置されている。センサSuh,Svh,Swh,Sul,Svl,Swlは、例えば温度センサであって、各IGBTと同一チップ上に形成されたPN接合ダイオードである。温度センサは必ずしもIGBTに内蔵されている必要はなく、各IGBTに張り付けられるディスクリート部品であってもよい。センサSuh,Svh,Swh,Sul,Svl,Swlは、例えば、各IGBTのコレクタ電流を測定するためのGMRセンサであってもよい。また、温度センサとGMRセンサの両方が搭載されても良い。
6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)は、正極Pに接続されるハイサイドの3個のIGBT(Quh,Qvh,Qwh)と負極Nに接続されるロウサイドの3個のIGBT(Qul,Qvl,Qwl)とに分けられる。負荷12を駆動するための3相の信号U、V、Wは、それぞれ2個のIGBTで構成されるインバータで駆動される。信号Uは、QuhとQulの2個のIGBTで構成されるインバータで駆動され、信号Vは、QvhとQvlの2個のIGBTで構成されるインバータで駆動され、信号Wは、QwhとQwlの2個のIGBTで構成されるインバータで駆動される。各IGBTのゲート電極はドライブ回路3によって、例えばPWM(Pulse Width Modulation)信号で駆動される。6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)は、それぞれが複数のIGBTの並列接続で構成されて、全体が6の倍数の個数のIGBTを含んで構成されても良い。
センサSuh,Svh,Swh,Sul,Svl,Swlには、適切な測定回路5が接続され、測定結果が制御回路4に入力される。ドライブ回路3と制御回路4にはそれぞれカプラー10_1と10_2が接続されており、制御基板9上の制御MCU8と通信することができる。カプラー10_1と10_2は、例えばフォトカプラであって、パワーモジュール2と制御基板9とを電気的に分離することができる。一方、制御基板9上の制御MCU8などをパワーモジュール2内に取り込んでもよい。このときはカプラー10_1と10_2は、不要とすることができる。
図4は、本実施形態2に係る半導体装置(パワーモジュール2)の実装例を示す模式的な断面図である。
パワーデバイス(IGBT)Qは、その裏面をはんだ32により絶縁基板33上に形成された金属パターン34に電気的に接続されている。パワーデバイス(IGBT)Qは、図3に示される6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)に対応するが、図4は電気的な接続関係を正確に反映するものではない。パワーデバイス(IGBT)Qの表面に形成された電極にはボンディングワイヤ36で配線されている。絶縁基板33の裏面の金属パターン34は、金属ベース31にはんだ付けされ、金属ベース31にはヒートシンク30が取り付けられている。筐体37内には、電源線P,Nなどが配線されており、ボンディングワイヤ36などによって、パワーデバイス(IGBT)Qへ電源供給がされている。ドライブ回路3と制御回路4はそれぞれ集積回路であり、回路基板35上に実装される。回路基板35とパワーデバイス(IGBT)Qとの間には、駆動信号やセンサと測定回路5との間の配線がされているが、そのような他の配線は図示が省略されている。なお、金属ベース31が十分な放熱性能を持つ場合には、ヒートシンク30は省略される。または、ヒートシンク30が金属ベース31として機能するように構成されても良い。
パワーデバイス(IGBT)Qで発生した熱は、はんだ32、絶縁基板33及びその表裏面に形成された金属パターン34、裏面の金属パターン34と金属ベース31との間のはんだ、金属ベース31、及び、金属ベース31とヒートシンク30との間の接着層を介して、ヒートシンク30に伝導する。パワーデバイス(IGBT)Qから金属ベース31までの熱伝導径路に熱抵抗が存在する。パワーモジュール2の故障のうち、パワーデバイス(IGBT)Qの裏面のはんだ32が剥がれることによる故障モードが、パワーサイクルに伴う寿命による故障として顕著である。このとき、はんだ32が剥がれると、パワーデバイス(IGBT)Qの電気的導通が損なわれ、パワーモジュール2の機能が失われる。パワーサイクルに伴う寿命による故障に至る過程では、はんだ32が徐々にはがれ、熱抵抗は徐々に増加する。本実施形態2では、従来のパワーサイクルの回数に基づく寿命予測に代えて、熱抵抗の増加を監視して、主にはんだ剥がれによる故障を事前に検知する。
実施形態1で説明した故障検出方法は、主に、制御回路4の機能として実現される。
図5は、制御回路4の構成例を示すためのブロック図である。制御回路4は、CPU20、フラッシュROM21、RAM22、シリアルインターフェース23、入出力ポート24及びA/D変換器(ADC)6_1〜6_3が、バス26を介して互いに接続されている。シリアルインターフェース23は、上位MCUである制御MCU8と接続されてシリアル通信を行うための通信インターフェースである。制御MCU8は、ドライブ回路が出力する駆動信号を生成するための、パルス幅変調信号を供給する。制御回路4内に、例えばバス26に接続されるパルス幅変調回路モジュールを内蔵して、ドライブ回路3に接続可能とする構成に変更しても良い。A/D変換器(ADC)6_1〜6_3は、測定回路5_1〜5_3を介してそれぞれ温度センサSt、電流センサSc、電圧センサSvに接続され、測定値をディジタル値に変換する。図5には、センサと測定回路とADCがそれぞれ3個ずつ図示されているが、これは模式的な表現であって、実際に実装される個数は任意である。例えば、温度センサStは、図3に例示される6個のIGBTそれぞれに対応して1個ずつ設け、合計6個実装されてもよい。このとき、測定回路とADCは各温度センサに対応してそれぞれ6個設けてもよいし、1個のADCを設けマルチプレクサを追加するなどして時分割で動作させてもよい。電流センサSc及びそれに対応する測定回路5_2及びADC6_2の個数についても同様である。電圧センサSvは、必ずしも部品としてのセンサを意味するものではないのは、上述と同様であるが、測定回路5_3とADC6_3の個数については、温度センサStについての説明と同様に任意である。即ち、図3に例示される6個のIGBTそれぞれに対応して1個ずつ設け、合計6個実装されてもよいし、1個のADCを設けマルチプレクサを追加するなどして時分割で動作させてもよい。
図6は、図5の温度センサStと測定回路5_1とADC6_1の構成と接続を模式的に例示する回路図である。図3に示したパワーモジュール2において、各IGBTに温度センサを1個ずつ実装することを想定した回路で、U/V/Wの3相のうちの1相のための回路が代表して示されている。IGBTモジュール1は、ハイサイドのIGBT(Qh)とロウサイドのIGBT(Ql)で構成される1個のインバータが示され、他のインバータは省略されている。2個のIGBT(QhとQl)にはそれぞれ保護ダイオードDhとDlが並列接続されており、ドライブ回路3からの駆動信号が入力され、出力が負荷12に接続されている。温度センサSthとStlは、ハイサイドとロウサイドの2個のIGBT(QhとQl)にそれぞれ内蔵または接して設けられる。測定回路5thと5tlは、温度測定用の測定回路で、電流源7とアンプ15とを備え、ハイサイドとロウサイドの2個の温度センサSthとStlにそれぞれに接続される。制御回路4は、例えば図5に例示したように構成され、ハイサイドとロウサイドのハイサイドとロウサイドの2個の温度センサSthとStlにそれぞれに対応して、2個のADC6_1hと6_1lとを有する。まずロウサイドに着目して説明する。温度センサStlは、例えばPN接合ダイオードであって、測定回路5tlの電流源7から、順方向に流れる定電流が供給され、アンプ15はそのときの順方向電圧を増幅してADC6_1lに出力する。ハイサイドの測定回路5hlも同様に構成され、測定結果をADC6_1hに出力する。温度センサSthとStlが、IGBTモジュール1内の高電圧から十分に高い耐圧で絶縁分離されている場合には、測定回路5thとt5tlは、制御回路4の電源電圧であるVddとGNDで動作する回路とすることができる。温度センサSthとStlが、IGBTモジュール1内の高電圧から絶縁分離されていない場合には、例えばハイサイドの測定回路5thにレベルシフタを設けて電位差を吸収する。
図7は、図5の電流センサScと測定回路5_2とADC6_2の構成と接続を模式的に例示する回路図である。図3に示したパワーモジュール2において、各IGBTに電流センサを1個ずつ実装することを想定した回路で、図6と同様に、U/V/Wの3相のうちの1相のための回路が代表して示されている。IGBTモジュール1は、ハイサイドのIGBT(Qh)とロウサイドのIGBT(Ql)で構成される1個のインバータが示され、他のインバータは省略されている。2個のIGBT(QhとQl)にはそれぞれ保護ダイオードDhとDlが並列接続されており、ドライブ回路3からの駆動信号が入力され、出力が負荷12に接続されている。電流センサSchとSclは、例えばGMRセンサなどの磁気センサであり、ハイサイドとロウサイドの2個のIGBT(QhとQl)のコレクタへの配線に沿って設けられる。測定回路5chと5clは、磁気センサ用の測定回路である。制御回路4は、例えば図5に例示したように構成され、ハイサイドとロウサイドのハイサイドとロウサイドの2個の電流センサSchとSclにそれぞれに対応して、2個のADC6_2hと6_2lとを有する。電流センサSchとSclは、エミッタ側に設けても良い。GMRセンサなどの磁気センサに代えて、コレクタ−エミッタ電流の経路上に直列に挿入した抵抗としてもよい。この場合には、測定回路5chと5clは、挿入された抵抗の両端に発生する電圧降下を測定する電圧測定回路として構成する。前記電圧降下は、コレクタ−エミッタ電流に比例するので、その電圧値を増幅してADC6_2hと6_2lでそれぞれディジタル値に変換し、IGBTのコレクタ電流とすることができる。
図8は、IGBTのオフ電圧を測定するための測定回路とADCの構成と接続を模式的に例示する回路図である。図5の電圧センサSvと測定回路5_3とADC6_3に対応する。図3に示したパワーモジュール2において、各IGBTに電流センサを1個ずつ実装することを想定した回路で、図6と同様に、U/V/Wの3相のうちの1相のための回路が代表して示されている。IGBTモジュール1は、ハイサイドのIGBT(Qh)とロウサイドのIGBT(Ql)で構成される1個のインバータが示され、他のインバータは省略されている。2個のIGBT(QhとQl)にはそれぞれ保護ダイオードDhとDlが並列接続されており、ドライブ回路3からの駆動信号が入力され、出力が負荷12に接続されている。測定回路5vhと5vlは、2個のIGBT(QhとQl)それぞれのオフ時のコレクタ−エミッタ間電圧VCE_OFF(オフ電圧)を測定するための回路である。制御回路4は、例えば図5に例示したように構成され、ハイサイドとロウサイドの2個のADC6_3hと6_3lとを有する。まずロウサイドに着目して説明する。ロウサイドにおいて、測定回路5vlは、IGBT(Ql)のコレクタにアノードが接続されるダイオードD8と、ダイオードD8のカソードとIGBT(Ql)のエミッタとの間に並列に接続されるコンデンサClと直列抵抗R1とR2で構成される。IGBT(Ql)のコレクタ−エミッタ間電圧VCE_OFFをダイオードD8で整流、コンデンサClで平滑し、直列抵抗R1とR2で分圧して、ADC6_3lに出力する。ハイサイドにおいても同様に、測定回路5vhは、IGBT(Qh)のコレクタにアノードが接続されるダイオードD9と、ダイオードD9のカソードとIGBT(Qh)のエミッタとの間に並列に接続されるコンデンサChと直列抵抗R3とR4で構成される。ハイサイドでは測定回路5vhは、更にレベルシフタ16を備える。IGBT(Qh)のコレクタ−エミッタ間電圧VCE_OFFをダイオードD8で整流、コンデンサChで平滑し、直列抵抗R3とR4で分圧して、レベルシフタ16によってレベル変換をして、ADC6_3hに出力する。IGBT(Qh)のエミッタの電位は、U/V/Wの3相の信号と同電位であって、IGBTの電源の正極Pと負極Nの間で振幅するので、一般に負極Nとの間で大きな電位差がある。図8ではロウサイドの測定回路5vlが制御回路の接地電位GNDとIGBTモジュール1の電源の負極Nとを互いに接続し、基準電位としているので、ハイサイドの測定回路5vhではレベルシフタ16によってGNDレベルを基準電位とする電位にレベル変換して出力している。
図9は、IGBTのオン電圧を測定するための測定回路とADCの構成と接続を模式的に例示する回路図である。図8と同様に、図5の電圧センサSvと測定回路5_3とADC6_3に対応する。図3に示したパワーモジュール2において、各IGBTに電流センサを1個ずつ実装することを想定した回路で、図8と同様に、U/V/Wの3相のうちの1相のための回路が代表して示されている。IGBTモジュール1は、ハイサイドのIGBT(Qh)とロウサイドのIGBT(Ql)で構成される1個のインバータが示され、他のインバータは省略されている。2個のIGBT(QhとQl)にはそれぞれ保護ダイオードDhとDlが並列接続されており、ドライブ回路3からの駆動信号が入力され、出力が負荷12に接続されている。測定回路5vhと5vlは、2個のIGBT(QhとQl)それぞれのオン時のコレクタ−エミッタ間電圧VCE_ON(オン電圧)を測定するための回路である。制御回路4は、例えば図5に例示したように構成され、ハイサイドとロウサイドの2個のADC6_3hと6_3lとを有する。まずロウサイドに着目して説明する。ロウサイドにおいて、測定回路5vlは、2個のMOSFET17_1と17_2と保護ダイオードD11とD12、抵抗R5及びADCを保護するためのツェナーダイオードD10で構成される。MOSFET17_1は、IGBT(Ql)のコレクタとADC6_3lとの間に接続され、スイッチとして機能する。MOSFET17_2は、MOSFET17_1のゲート電極と接地電位GNDとの間に接続され、MOSFET17_1のゲート電極は抵抗R5によって電源Vddにプルアップされている。MOSFET17_2のゲートは制御回路4のPORT24のうち出力ポートの1つに接続されている。制御回路4は出力ポートからハイレベルを出力して、MOSFET17_2をオンさせ、MOSFET17_1のゲートをロウレベルにしてMOSFET17_1をオフにしておく。制御回路4は、IGBT(Ql)がオンする期間に同期して、出力ポートからロウレベルを出力することによって、MOSFET17_2をオフし、抵抗R5によって、MOSFET17_1のゲートにハイレベルを印加してMOSFET17_1をオンさせ、IGBT(Ql)のコレクタ電位をADC6_3lに入力する。ツェナーダイオードD10はこのときにADC6_3lに想定する以上の高電圧が入力されることを防止する保護素子である。MOSFET17_1は、IGBT(Ql)がオンする期間に同期して、IGBT(Ql)のコレクタ電位をADC6_3lに入力するので、ADC6_3lはIGBT(Ql)のオン電圧VCE_ONを測定することができる。ハイサイドの測定回路5vhも同様に構成されるが、レベルシフタ16をさらに備え、測定されるIGBT(Ql)のオン電圧VCE_ONを、GNDレベルを基準電位とする電位にレベル変換して、ADC6_3hに出力する。また、MOSFET17_2に対応するスイッチMOSを制御する信号にも、別のレベルシフタが接続される。
図5に示した制御回路4の動作についてさらに詳しく説明する。CPU20はフラッシュROM21に格納されているプログラムを実行することによって、図1に例示される故障検出方法を実行する。駆動直前のパワーデバイスであるIGBTの状態の測定は、例えば温度センサStによる温度測定であり、測定結果をADC6_1でディジタル値に変換して取得する。図6に示す測定回路を採用すれば、6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)の温度をそれぞれ実測することができる。取得した駆動直前測定結果は、RAM22に書き込んで記憶する。次に、所定の駆動期間、制御MCU8からドライブ回路3を介してIGBTを駆動する駆動信号を出力する。この駆動は所謂テストシーケンスであって、IGBTへの入力電力Pxが既知の値になるように設計される。IGBTを駆動する駆動信号は、パルス幅変調された信号であって、IGBTに印加される電源電圧と駆動信号の振幅と周波数とデューティ比を適宜調整することによって、IGBTへの入力電力Pxが所望の電力になるように調整することができる。
この駆動の直後にもう一度、駆動直後のパワーデバイスであるIGBTの状態の測定を行い、駆動直後測定結果を得る。駆動直前が6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)の温度の測定であれば、駆動直後も同じく6個のIGBTの温度の測定を行う。熱抵抗θは、駆動直後測定結果と駆動直前測定結果の差から求められる温度差ΔTを入力電力Pxで割ることによって求められるが、毎回同じテストシーケンスを実行することが前提であれば、温度差ΔTがある値を超えたことを検出することによって、熱抵抗θが規定値を超えたことを検出することができる。ここで、ある値とは、熱抵抗θに対する規定値に入力電力Pxを乗じて得られる、温度差ΔTについての規定値である。この規定値は設計値に基づいて与えることができる。パワーモジュール2の出荷時、または初めて動作した時点での温度差ΔTを測定し、初期値としてフラッシュROM21に書き込んで記憶しておき、この初期値に基づいて、上記規定値を算出してもよい。6個のIGBT(Quh,Qvh,Qwh,Qul,Qvl,Qwl)の温度をそれぞれ実測することにより、故障検出の精度を向上することができる。1個の温度センサを6個のIGBTのほぼ中間に配置して、平均的な温度を測定する場合には、1個のIGBTでの温度差が突出して大きくても、平均化されるために検出精度が低下する。さらに、このような複数のIGBTに共通の温度センサは、複数のIGBTの中間的な位置に配置されることとなるため、監視対象の熱抵抗においてIGBTよりも金属ベース31に近い側の温度を測定することとなり、測定精度を向上することは期待できない。一方、IGBT毎に内蔵または貼り付けられた温度センサは、監視対象の熱抵抗において金属ベース31よりもIGBTに近い側の温度を測定することとなり、熱抵抗の測定精度が向上される。
〔実施形態3〕
上記実施形態2では、IGBTに所定の入力電力Pxを与えるテストシーケンスを設ける実施の形態を示した。本実施形態3においては、テストシーケンスに代えて、パワーモジュール2が通常動作しているときに、任意の期間を駆動期間とし、その期間の直前と直後の温度を測定して温度差ΔTとし、その駆動期間にIGBTに入力された入力電力Pzを実測して、温度差ΔTと入力電力Pzから熱抵抗θが規定値を超えたか否かを判定する。
図10は、入力電力Pzの測定動作を示すタイミングチャートである。横軸は時間(time)であり、縦軸方向には、上から駆動信号であるIGBTのゲート−エミッタ間電圧VGE、IGBTのコレクタ電流IC、入力電力Pz、温度Tが示される。VGEはドライブ回路3が出力する駆動信号である。通常動作であるので、振幅と周波数とデューティは、ユーザによる直接・間接の指定に応じて、制御MCU8によって制御される。コレクタ電流ICは、電源から供給され、駆動信号に応じてIGBTのコレクタ−エミッタ間に流れる電流である。コレクタ電流ICとVCEの積により、IGBTに入力される電力Pzが算出される。実施形態2と同様に温度Tを実測し、温度差ΔTを求める。図10には時刻t2から時刻t9を駆動期間とした例が示される。通常動作中であるから駆動期間は任意であるが、温度差ΔTが大きい程、検出精度を向上することができる。時刻t2とt9に温度を測定して温度差ΔTを求める。熱抵抗θは温度差ΔTを電力Pzで割って算出される。算出された熱抵抗θが所定の規定値を超えたか否かを判定し、超えた時には異常として検出する。規定値は、設計値から算出してもよいし、パワーモジュール2の出荷時、または初めて動作した時点での熱抵抗θを算出し、初期値としてフラッシュROM21に書き込んで記憶しておき、この初期値に基づいて、上記規定値を算出してもよい。
温度Tは、図6に例示した温度センサSthとStl及び測定回路5thと5tlを使って測定することができ、コレクタ電流ICは、図7に例示した電流センサSchとScl及び測定回路5chと5clを使って測定することができる。他のセンサ、他の測定回路を使ってもよい。
図11は、各種測定パラメータのキャプチャタイミングを示す説明図である。横軸は時間であり、縦軸方向に駆動信号のスイッチングタイミングfswが示され、電流検出、電圧検出及び温度検出のそれぞれのキャプチャタイミングが順次示される。スイッチング周波数を10kHzとすると、スイッチングタイミングfswの周期は100μsである。電流検出と電圧検出は、駆動信号のスイッチングタイミングfswに同期して、スイッチングから一定の安定化時間を経てキャプチャする。温度検出はスイッチングタイミングfswに同期する必要はなく、例えば1ms程度の間隔で定期的にキャプチャすることができる。
〔実施形態4〕
実施形態2及び3では、IGBTモジュール1に温度センサStを設置して、IGBTの温度を実測し、温度差ΔTを求める例を示した。本実施形態4においては、温度センサに代えてIGBTの電気的特性から温度を求める。IGBTを始めとして半導体素子の電気的特性の多くは、温度依存性を持つ。
図12は、IGBTの電気的特性から温度差を求める動作例を示すタイミングチャートである。横軸は時間(time)であり、縦軸方向には上から順に、ドライバ回路3の動作、測定動作、IGBTの温度が模式的に示される。時刻t4〜t5の期間は、図1におけるパワーデバイスを駆動するステップS2である。図12には、実施形態2と同様にテストシーケンスにより入力電力Pxを与える例が示されているが、実施形態3と同様に時刻t4〜t5の期間にIGBTに入力された入力電力Pzを実測して、温度差ΔTと入力電力Pzから熱抵抗θが規定値を超えたか否かを判定するように構成しても良い。
本実施形態4では、駆動直前と直後のパワーデバイスの状態の測定(S1とS3)の一形態として、IGBTのVCEを測定し、駆動直前測定結果と駆動直後測定結果から、温度差ΔTを算出する。時刻t1からt3の期間と時刻t6からt8の期間は、それぞれVCEを測定するための条件を与える期間で、同じゲート電圧が印加され、同じコレクタ電圧、同じコレクタ電流がとなるように、IGBTが同一条件Paで駆動される。条件Paでの駆動開始から安定化時間を経た時刻t2からt3に駆動直前のVCEを測定し、同一の条件Paでの駆動開始から安定化時間を経た時刻t7からt8に駆動直後のVCEを測定し、それらか飽和コレクタ電圧ΔVCE(sat)を求め、さらに温度差ΔTを求める。
本実施形態4では、IGBTのVCEに着目して説明したが、温度依存性を持つ電気的特性であれば他のパラメータでも良い。また、IGBT以外のパワーデバイスにも同様に適用することができる。
これにより、温度センサを搭載することなく、IGBT等のパワーデバイスの温度及び温度差を求めることができる。温度センサ及びそれに伴う測定回路を省略することができるので、コストを削減する効果を奏するばかりでなく、パワーデバイスそのものの温度を直接測定することになるので、測定精度を高めることができるという効果も奏する。
〔実施形態5〕
図13は、異常を検出した後のパワーモジュールの動作例を示す、フローチャートである。
例えば図1に示したフローチャートによってパワーモジュール2において、異常が検知されたとき(S6)には、故障が近いことが予想される。このとき、異常を検知したことを上位の制御MCU8を介して管理者に警告し、修理交換などを促し、そのままの動作を継続することもできる。一方、パワーモジュール2をパワーセーブ動作に移行させる(S7)ことにより、実際に破壊(故障)に至るまでの時間を長くすることができる。具体的には、例えばパワーデバイスQの駆動信号のオンデューティを絞る。負荷がモータの場合には、トルクが低下する。また、例えば駆動信号の周波数を低下させる。負荷がモータの場合には、回転数が低下する。また、例えば駆動信号の振幅を抑えることができる。これにより、パワーデバイスの短絡耐量を増加させることができる。以上の例はそれぞれ単独で行ってもよいし、組み合せて行ってもよい。
次に、正常動作に復帰したか否かを判定する(S8)。この判定は、例えば、図1に示したのと同様の熱抵抗の上昇を検知する方法によって行う。正常動作に戻っていれば、パワーセーブ動作を解除して通常動作に戻る(S9)。現実的には、劣化によって一度上昇した熱抵抗が復旧することは考えにくいが、熱抵抗の上昇が外的要因によるなど何らかの誤検出であった場合に、自律的に通常動作に復帰することができる点で有効である。一方、一定時間を経過(S10)しても正常動作に復帰していない場合には、履歴情報を出力して(S11)、パワーモジュール2の動作を停止する(S12)。ここで、履歴情報とは、例えば、パワーデバイスQの電流、電圧、温度、その他、パワーモジュール2の動作に関する情報であり、例えばフラッシュROM21に書き込んで出力し、或いは、上位の制御MCU8を介して、ネットワーク14に接続されるさらに上位の管理システムに出力してもよい。これにより、故障する直前の状態を事後的に調査することができ、実際に故障に至った場合の原因の解析が容易になる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、各実施の形態では、縦型IGBTを使った3相のインバータがモータを負荷とする場合を中心として説明したが、横型IGBTや他のパワーデバイスに変更したり、インバータ以外の回路、モータ以外の負荷に変更することは、熱抵抗の上昇を検知するという、要旨を変更しない範囲において可能であり許される。
S,Sh,Sl,Suh,Svh,Swh,Sul,Svl,Swl センサ
St,Sth,Stl 温度センサ
Sc,Sch,Scl 電流センサ
Sv,Svh,Svl 電圧センサ
Q,Qh,Ql,Quh,Qvh,Qwh,Qul,Qvl,Qwl パワーデバイス(IGBT)
D,Dh,Dl,Duh,Dvh,Dwh,Dul,Dvl,Dwl ダイオード
1 パワーデバイスモジュール(IGBTモジュール)
2 パワーモジュール
3 ドライブ回路
4 制御回路
5 測定回路
6 A/D変換器(ADC)
7 電流源
8 制御MCU
9 制御基板
10 カプラー
11 3相交流電源
12 負荷(モータ)
13 ネットワークインターフェース
14 ネットワーク
15 アンプ
16 レベルシフタ
R 抵抗
C コンデンサ
17 MOSトランジスタ
20 CPU
21 フラッシュメモリ(flash ROM)
22 メモリ(RAM)
23 シリアル通信インターフェース(Serial Communication Interface)
24 ポート(PORT)
26 バス
30 ヒートシンク
31 金属ベース
32 はんだ
33 絶縁基板
34 金属パターン
35 回路基板
36 ボンディングワイヤ
37 筐体

Claims (18)

  1. 金属ベース上に実装されたパワーデバイスと、
    前記パワーデバイスを駆動するためのドライブ回路と、
    前記ドライブ回路が前記パワーデバイスの駆動を行う駆動期間の直前と直後において、前記パワーデバイスの状態を測定する、測定回路と、
    前記測定回路による前記測定の結果から前記パワーデバイスの前記駆動の前後における温度差と、前記駆動期間の前記パワーデバイスへの入力電力とに基づいて、前記金属ベースと前記パワーデバイスとの間の熱抵抗の上昇を検出する、制御回路とを備える、
    半導体装置。
  2. 請求項1において、前記制御回路は、前記入力電力が所定値となる条件によって、前記ドライブ回路による前記駆動を実行させる、
    半導体装置。
  3. 請求項2において、前記ドライブ回路は前記パワーデバイスをパルス幅変調された駆動信号で駆動するものであって、前記条件は、前記パルス幅変調のデューティ比を含むパラメータによって規定され、前記入力電力は、前記パワーデバイスに印加される電源電圧と前記駆動信号の振幅と周波数と前記デューティ比とに基づいて算出される、
    半導体装置。
  4. 請求項1において、前記測定回路は、前記駆動期間に前記パワーデバイスに印加された電圧と前記パワーデバイスに流れた電流とを測定し、その測定結果を前記制御回路に供給し、前記制御回路は、前記測定結果から前記入力電力を算出する、
    半導体装置。
  5. 請求項4において、前記電流は前記パワーデバイスがオンしているときのオン電流であり、前記電圧は、前記パワーデバイスのオン電圧とオフ電圧とを含む、
    半導体装置。
  6. 請求項1において、前記測定回路は、前記パワーデバイスに内蔵されまたは隣接して配置される温度センサを含み、前記温度差は、前記温度センサによる測定値から算出される、
    半導体装置。
  7. 請求項2において、前記所定値を第1所定値とし、
    前記駆動期間の直前と直後の、前記測定回路による前記パワーデバイスの状態の測定は、それぞれ前記入力電力が前記第1所定値よりも小さい第2所定値となる条件での前記ドライブ回路による前記パワーデバイスのさらなる駆動を伴い、
    前記制御回路は、前記駆動期間の直前と直後の、前記測定回路による前記パワーデバイスの状態の測定の結果に基づいて、前記温度差を算出する、
    半導体装置。
  8. 請求項1において、前記パワーデバイスは、絶縁ゲート型バイポーラトランジスタである、
    半導体装置。
  9. 請求項1において、前記制御回路は、前記熱抵抗の上昇が所定値以上に達したことを検出した後、前記ドライブ回路による前記パワーデバイスの駆動の能力を低下させる、
    半導体装置。
  10. 請求項9において、前記パワーデバイスは、絶縁ゲート型バイポーラトランジスタであり、前記ドライブ回路は前記パワーデバイスをパルス幅変調された駆動信号で前記絶縁ゲート型バイポーラトランジスタのゲート電極を駆動するものであり、
    前記制御回路は、前記熱抵抗の上昇が所定値以上に達したことを検出した後、前記パルス幅変調のデューティ比と周波数と前記駆動信号の振幅のうち、少なくとも1つを低減することにより、前記ドライブ回路による前記パワーデバイスの駆動の能力を低下させる、
    半導体装置。
  11. 金属ベース上に実装されたパワーデバイスと、前記パワーデバイスを駆動するためのドライブ回路とを備える半導体装置の故障検出方法であって、
    前記ドライブ回路が前記パワーデバイスの駆動を行う駆動期間の直前と直後において、前記パワーデバイスの状態を測定し、
    前記測定の結果から前記パワーデバイスの前記駆動の前後における温度差と、前記駆動期間の前記パワーデバイスへの入力電力とに基づいて、前記金属ベースと前記パワーデバイスとの間の熱抵抗の上昇を検出し、
    前記金属ベースと前記パワーデバイスとの間の熱抵抗の上昇に基づいて、前記半導体装置の故障を事前に検出する、
    故障検出方法。
  12. 請求項11において、前記駆動は前記入力電力が所定値となる条件で実行され、
    前記温度差と前記所定値とに基づいて、前記熱抵抗の上昇を検出する、
    故障検出方法。
  13. 請求項12において、前記ドライブ回路は前記パワーデバイスをパルス幅変調された駆動信号で駆動するものであって、前記条件は、前記パルス幅変調のデューティ比を含むパラメータによって規定され、前記電力量は、前記パワーデバイスに印加される電源電圧と前記駆動信号の振幅と周波数と前記デューティ比とに基づいて算出される、
    故障検出方法。
  14. 請求項11において、前記駆動期間に前記パワーデバイスに印加された電圧と前記パワーデバイスに流れた電流とを測定し、その測定結果から前記入力電力を算出する、
    故障検出方法。
  15. 請求項14において、前記電流は前記パワーデバイスがオンしているときのオン電流であり、前記電圧は、前記パワーデバイスのオン電圧とオフ電圧とを含む、
    故障検出方法。
  16. 請求項11において、前記半導体装置は、前記パワーデバイスに内蔵されまたは隣接して配置される温度センサを有し、前記温度差は、前記温度センサによる測定値から算出される、
    故障検出方法。
  17. 請求項12において、前記所定値を第1所定値とし、
    前記駆動期間の直前と直後の、前記パワーデバイスの状態の測定は、それぞれ前記入力電力が前記第1所定値よりも小さい第2所定値となる条件での前記ドライブ回路による前記パワーデバイスのさらなる駆動を伴い、
    前記駆動期間の直前と直後の、前記パワーデバイスの状態の前記測定の結果に基づいて、前記温度差を算出する、
    故障検出方法。
  18. 請求項11において、前記パワーデバイスは、絶縁ゲート型バイポーラトランジスタである、
    故障検出方法。
JP2015130666A 2015-06-30 2015-06-30 半導体装置および故障検出方法 Pending JP2017017822A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015130666A JP2017017822A (ja) 2015-06-30 2015-06-30 半導体装置および故障検出方法
US15/098,052 US9935577B2 (en) 2015-06-30 2016-04-13 Semiconductor device and fault detecting method
CN201610444185.4A CN106324465B (zh) 2015-06-30 2016-06-20 半导体装置和故障检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015130666A JP2017017822A (ja) 2015-06-30 2015-06-30 半導体装置および故障検出方法

Publications (1)

Publication Number Publication Date
JP2017017822A true JP2017017822A (ja) 2017-01-19

Family

ID=57683674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015130666A Pending JP2017017822A (ja) 2015-06-30 2015-06-30 半導体装置および故障検出方法

Country Status (3)

Country Link
US (1) US9935577B2 (ja)
JP (1) JP2017017822A (ja)
CN (1) CN106324465B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019037024A (ja) * 2017-08-10 2019-03-07 株式会社日立プラントメカニクス クレーンにおけるインバータのigbt寿命予測方法及びその装置
EP3561530A1 (en) 2018-04-24 2019-10-30 Yazaki Corporation Abnormality detection device and power supply device
CN110850258A (zh) * 2018-07-26 2020-02-28 台达电子工业股份有限公司 功率元件失效判断方法及其电子装置
US10651751B2 (en) 2018-04-04 2020-05-12 Yazaki Corporation Switching power supply device
JP2020102923A (ja) * 2018-12-20 2020-07-02 ルネサスエレクトロニクス株式会社 制御回路、駆動システムおよびインバータの制御方法
JP2020125978A (ja) * 2019-02-05 2020-08-20 三菱電機株式会社 半導体モジュール、および半導体モジュールの寿命予測システム
CN111983411A (zh) * 2020-07-10 2020-11-24 中国电子科技集团公司第十三研究所 多指栅型晶体管热阻测试方法、装置及终端设备
WO2020246300A1 (ja) * 2019-06-04 2020-12-10 株式会社クオルテック 半導体素子試験装置および半導体素子の試験方法
JP2021503086A (ja) * 2018-02-27 2021-02-04 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィMitsubishi Electric R&D Centre Europe B.V. 劣化を推定する方法
US11016045B2 (en) 2017-12-18 2021-05-25 Kabushiki Kaisha Toshiba Inverter device and method for detecting heat dissipation characteristics of inverter device
CN113759229A (zh) * 2021-09-13 2021-12-07 上海交通大学 基于温度测量的功率半导体开关损耗测量方法及系统
JP2022019292A (ja) * 2020-07-17 2022-01-27 株式会社デンソー 電力変換装置
WO2022153520A1 (ja) * 2021-01-18 2022-07-21 三菱電機株式会社 電力変換装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106371475B (zh) * 2016-12-06 2018-05-08 安图实验仪器(郑州)有限公司 基于stm32开发的多路温度控制系统
EP3382407B1 (en) * 2017-03-31 2019-10-23 Mitsubishi Electric R & D Centre Europe B.V. Method for controlling the health of a multi-die power module and a multi-die health monitoring device
US10560047B2 (en) 2017-10-11 2020-02-11 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for predicting degradation in power modules
JP2019096797A (ja) * 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
EP3492935B1 (en) * 2017-12-01 2021-08-11 Mitsubishi Electric R&D Centre Europe B.V. Health monitoring of power semiconductor device
CN108414909B (zh) * 2018-02-02 2019-11-29 北京航空航天大学 一种基于电学法的达林顿管稳态热阻测量方法
US20190250205A1 (en) * 2018-02-13 2019-08-15 GM Global Technology Operations LLC Thermal model based health assessment of igbt
CN108387774B (zh) * 2018-06-04 2023-12-08 华北电力大学 一种基于750a半导体器件的功率循环试验系统
CN108957276A (zh) * 2018-06-29 2018-12-07 西安翌飞核能装备股份有限公司 基于集成热电阻的半导体功率器件保护方法及电路
CN109144214B (zh) * 2018-08-06 2022-05-03 交叉信息核心技术研究院(西安)有限公司 能量管理系统、方法、电子设备、装置及非易失处理器
CN111239576B (zh) * 2018-11-29 2021-08-10 株洲中车时代半导体有限公司 基于功率损耗线性控制的恒定功率循环测试电路及方法
CN110726916B (zh) * 2019-09-19 2020-11-20 中国南方电网有限责任公司超高压输电公司检修试验中心 一种mmc功率模块保护晶闸管转折电压自动测试装置及方法
JP7472663B2 (ja) * 2020-06-05 2024-04-23 富士電機株式会社 電力変換装置
CN112304463B (zh) * 2020-10-15 2024-05-31 国网福建省电力有限公司莆田供电公司 一种基于温差法的电缆接头温升故障监测方法及监测装置
CN113608097A (zh) * 2021-08-03 2021-11-05 深圳市时代速信科技有限公司 一种器件性能检测装置与系统
US11716014B2 (en) * 2021-12-27 2023-08-01 GM Global Technology Operations LLC Method for detecting early degradation within the inverter module
DE102022209659A1 (de) 2022-09-14 2024-03-14 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Betreiben eines Leistungshalbleiter-Moduls und Gate-Treiberbaustein
CN117406048B (zh) * 2023-12-15 2024-02-27 国网山西省电力公司太原供电公司 一种变压器放电故障诊断方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203698A (ja) * 1992-01-27 1993-08-10 Oki Electric Ind Co Ltd Mesfetの熱抵抗測定方法
JP2009225541A (ja) * 2008-03-14 2009-10-01 Toshiba Elevator Co Ltd 電力変換装置の寿命診断装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JP3668708B2 (ja) * 2001-10-22 2005-07-06 株式会社日立製作所 故障検知システム
JP2008022648A (ja) * 2006-07-13 2008-01-31 Toyota Motor Corp パワーモジュールの故障検出装置
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
JP5343901B2 (ja) 2010-03-17 2013-11-13 富士電機株式会社 パワーサイクル寿命予測方法、寿命予測装置及び該寿命予測装置を備えた半導体装置
CN102253320B (zh) * 2011-04-19 2013-06-05 南车株洲电力机车研究所有限公司 一种igbt失效预警方法
JP5845108B2 (ja) * 2012-02-23 2016-01-20 ルネサスエレクトロニクス株式会社 パワーデバイス
JP2014014029A (ja) * 2012-07-05 2014-01-23 Renesas Electronics Corp 半導体装置及び故障診断システム
CN104655976B (zh) * 2014-12-04 2017-08-22 北京七星华创电子股份有限公司 一种用于半导体热处理设备的热电偶故障诊断方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05203698A (ja) * 1992-01-27 1993-08-10 Oki Electric Ind Co Ltd Mesfetの熱抵抗測定方法
JP2009225541A (ja) * 2008-03-14 2009-10-01 Toshiba Elevator Co Ltd 電力変換装置の寿命診断装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019037024A (ja) * 2017-08-10 2019-03-07 株式会社日立プラントメカニクス クレーンにおけるインバータのigbt寿命予測方法及びその装置
US11016045B2 (en) 2017-12-18 2021-05-25 Kabushiki Kaisha Toshiba Inverter device and method for detecting heat dissipation characteristics of inverter device
US11474146B2 (en) 2018-02-27 2022-10-18 Mitsubishi Electric Corporation Method for estimating degradation of a wire-bonded power semi-conductor module
JP2021503086A (ja) * 2018-02-27 2021-02-04 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィMitsubishi Electric R&D Centre Europe B.V. 劣化を推定する方法
US10651751B2 (en) 2018-04-04 2020-05-12 Yazaki Corporation Switching power supply device
EP3561530A1 (en) 2018-04-24 2019-10-30 Yazaki Corporation Abnormality detection device and power supply device
CN110850258B (zh) * 2018-07-26 2022-03-22 台达电子工业股份有限公司 功率元件失效判断方法及其电子装置
CN110850258A (zh) * 2018-07-26 2020-02-28 台达电子工业股份有限公司 功率元件失效判断方法及其电子装置
JP2020102923A (ja) * 2018-12-20 2020-07-02 ルネサスエレクトロニクス株式会社 制御回路、駆動システムおよびインバータの制御方法
JP7061060B2 (ja) 2018-12-20 2022-04-27 ルネサスエレクトロニクス株式会社 制御回路、駆動システムおよびインバータの制御方法
JP7118019B2 (ja) 2019-02-05 2022-08-15 三菱電機株式会社 半導体モジュール、および半導体モジュールの寿命予測システム
JP2020125978A (ja) * 2019-02-05 2020-08-20 三菱電機株式会社 半導体モジュール、および半導体モジュールの寿命予測システム
WO2020246300A1 (ja) * 2019-06-04 2020-12-10 株式会社クオルテック 半導体素子試験装置および半導体素子の試験方法
US11994551B2 (en) 2019-06-04 2024-05-28 Qualtec Co., Ltd. Semiconductor component test device and method of testing semiconductor components
CN111983411A (zh) * 2020-07-10 2020-11-24 中国电子科技集团公司第十三研究所 多指栅型晶体管热阻测试方法、装置及终端设备
CN111983411B (zh) * 2020-07-10 2022-12-27 中国电子科技集团公司第十三研究所 多指栅型晶体管热阻测试方法、装置及终端设备
JP2022019292A (ja) * 2020-07-17 2022-01-27 株式会社デンソー 電力変換装置
JP7380465B2 (ja) 2020-07-17 2023-11-15 株式会社デンソー 電力変換装置
WO2022153520A1 (ja) * 2021-01-18 2022-07-21 三菱電機株式会社 電力変換装置
JP7361955B2 (ja) 2021-01-18 2023-10-16 三菱電機株式会社 電力変換装置
CN113759229A (zh) * 2021-09-13 2021-12-07 上海交通大学 基于温度测量的功率半导体开关损耗测量方法及系统

Also Published As

Publication number Publication date
US9935577B2 (en) 2018-04-03
CN106324465B (zh) 2020-08-28
US20170003337A1 (en) 2017-01-05
CN106324465A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
JP2017017822A (ja) 半導体装置および故障検出方法
JP6557517B2 (ja) 半導体集積回路装置および電子装置
JP4642081B2 (ja) 電動機制御装置の過温検知方式
US8148929B2 (en) Power electronic module IGBT protection method and system
JP5514010B2 (ja) 電力変換装置およびその温度上昇演算方法
JP4830993B2 (ja) 半導体装置の劣化検出方法
US20120068678A1 (en) Dc-dc converter
JP6070635B2 (ja) 半導体装置
JP5974548B2 (ja) 半導体装置
JP2017063270A (ja) 半導体集積回路装置および電子装置
JP5371353B2 (ja) 電圧型電力変換装置における半導体素子接合部温度の計算装置
JP6339022B2 (ja) 半導体装置、自動車
JP5182243B2 (ja) パワーモジュール
JP2007049870A (ja) 電力用半導体モジュール
US20210384819A1 (en) Power converter
JP2008029060A (ja) 半導体装置
JP4677756B2 (ja) パワーモジュール
JP7051008B2 (ja) 並列駆動装置及び電力変換装置
US10305364B1 (en) Power conversion system
JP6656501B1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
WO2018193720A1 (ja) 電力変換装置
JP2014239576A (ja) 電力変換装置
WO2021106175A1 (ja) 電力変換装置および機械学習装置
CN111092563A (zh) 功率变换装置以及功率变换装置的诊断方法
JP7170871B2 (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319