CN113271100B - 模拟数字转换器装置以及时脉偏斜校正方法 - Google Patents

Abstract

一种模拟数字转换器装置，包含：多个模拟数字转换电路、校正电路以及偏斜调整电路。偏斜调整电路用以将第二量化输出中的偶数项量化输出与比值相乘以产生多个第三量化输出，根据第三量化输出以及第二量化输出中的奇数项量化输出产生多个差值信号，根据差值信号分析时脉信号于取样周期内的时间差信息以产生多个调整信号，其中调整信号用以降低模拟数字转换电路的时脉偏斜。如此，可以通过简单运算取得时脉偏斜的信息以进行校正，并降低整体功耗与校正周期。

Description

模拟数字转换器装置以及时脉偏斜校正方法

技术领域

本案是有关于一种模拟数字转换器装置，且特别是有关于时间交错式模拟数字转换器与其时脉偏斜校正方法。

背景技术

模拟数字转换器(analog-to-digital converter,ADC)常应用于各种电子装置中，用于转换模拟信号至数字信号以进行信号处理。在实际应用中，ADC会因为增益误差、电压误差或时序误差影响其本身的解析度或线性度。其中，针对时序误差，现有的技术需设置复杂的电路(例如额外的参考ADC电路、辅助用的ADC电路)或利用晶片外(off-chip)的校正来进行校正，使得ADC的功耗或是校正所需周期越来越高。

发明内容

本案的第一实施态样是在提供一种模拟数字转换器装置，包含：多个模拟数字转换电路、校正电路以及偏斜调整电路。多个模拟数字转换电路用以根据交错的多个时脉信号转换输入信号以产生多个第一量化输出。校正电路用以根据第一量化输出执行至少一校正运算，以产生多个第二量化输出。偏斜调整电路用以将第二量化输出中的偶数项量化输出与比值相乘以产生多个第三量化输出，根据第三量化输出以及第二量化输出中的奇数项量化输出产生多个差值信号，根据差值信号分析时脉信号于取样周期内的时间差信息以产生多个调整信号，其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，偏斜调整电路更用以分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号，并用以分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号，接着平均该些最大值信号以产生一参考信号，且将该参考信号分别与该些最大值信号比较以产生该些调整信号。

在一些实施例中，偏斜调整电路包含一延迟电路、多个乘法电路、多个运算电路、多个绝对值电路、多个最大值电路、一平均电路以及多个比较电路。延迟电路用以延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出。乘法电路用以将该些第二量化输出中的偶数项量化输出与该比值相乘以产生多个第三量化输出。运算电路用以依序接收该延迟量化输出、该些第三量化输出以及该些奇数项量化输出，并且该些运算电路用以根据该延迟量化输出、该些第三量化输出以及该些奇数项量化输出中的两个信号分别产生多个差值信号。每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号。每一该些最大值电路用以接收对应的绝对值信号，并执行一最大值运算，以输出对应的最大值信号，其中对应的最大值信号由对应的绝对值信号于该预定期间内的一最大值产生。平均电路用以执行一平均运算以平均该些最大值信号，以产生该参考信号。比较电路，用以比较每一该些最大值信号与该参考信号，以产生该些侦测信号。

在一些实施例中，偏斜调整电路输出该些侦测信号为该些调整信号。

在一些实施例中，该些乘法电路分别电性耦接至偶数项的运算电路，每一该些乘法电路用以传送对应的第三量化输出至对应的偶数项的运算电路。

本案的第二实施态样是在提供一种模拟数字转换器装置，包含：多个模拟数字转换电路、校正电路以及偏斜调整电路。多个模拟数字转换电路用以根据交错的多个时脉信号转换输入信号以产生多个第一量化输出。校正电路用以根据第一量化输出执行至少一校正运算，以产生多个第二量化输出。偏斜调整电路用以将第二量化输出中的奇数项量化输出与比值相乘以产生多个第三量化输出，根据第三量化输出以及第二量化输出中的偶数项量化输出产生多个差值信号，根据差值信号分析时脉信号于取样周期内的时间差信息以产生多个调整信号，其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，偏斜调整电路更用以分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号，并用以分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号，接着平均该些最大值信号以产生一参考信号，且将该参考信号分别与该些最大值信号比较以产生该些调整信号。

在一些实施例中，第一调整电路还包含一延迟电路、多个乘法电路、多个运算电路、多个绝对值电路、多个最大值电路、一平均电路以及多个比较电路。延迟电路，用以延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出。乘法电路用以将该些第二量化输出中的奇数项量化输出与该比值相乘以产生多个第三量化输出。运算电路用以依序接收该延迟量化输出、该些第三量化输出以及该些偶数项量化输出，并且该些运算电路用以根据该延迟量化输出、该些第三量化输出以及该些偶数项量化输出中的两个信号分别产生多个差值信号。每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号。每一该些最大值电路用以接收对应的绝对值信号，并执行一最大值运算，以输出对应的最大值信号，其中对应的最大值信号由对应的绝对值信号于该预定期间内的一最大值产生。平均电路用以执行一平均运算以平均该些计算信号，以产生该参考信号。比较电路用以比较每一该些计算信号与该参考信号，以产生该些侦测信号。

在一些实施例中，偏斜调整电路输出该些侦测信号为该些调整信号。

在一些实施例中，该些乘法电路分别电性耦接至奇数项的运算电路，每一该些乘法电路用以传送对应的第三量化输出至对应的奇数项的运算电路。

本案的第三实施态样是在提供一种时脉偏斜校正方法，包含：根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；通过偏斜调整电路将第二量化输出中的偶数项量化输出与比值相乘以产生多个第三量化输出，根据第三量化输出以及第二量化输出中的奇数项量化输出产生多个差值信号；以及根据差值信号分析时脉信号于取样周期内的时间差信息以产生多个调整信号；其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，产生该些差值信号还包含：延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；将该些第二量化输出中的偶数项量化输出与该比值相乘以产生多个第三量化输出；以及依序接收该延迟量化输出、该些第三量化输出以及该些奇数项量化输出，并且根据该延迟量化输出、该些第三量化输出以及该些奇数项量化输出中的两个信号分别产生多个差值信号。

在一些实施例中，产生该些调整信号还包含：分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号；分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号；平均该些最大值信号以产生一参考信号；以及比较该参考信号与该些最大值信号以产生该些调整信号。

在一些实施例中，偏斜调整电路输出该些侦测信号为该些调整信号。

在一些实施例中，该比值设定为-1。

本案的第四实施态样是在提供一种时脉偏斜校正方法，包含：根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；通过偏斜调整电路将第二量化输出中的奇数项量化输出与比值相乘以产生多个第三量化输出，根据第三量化输出以及第二量化输出中的偶数项量化输出产生多个差值信号；以及根据差值信号分析时脉信号于取样周期内的时间差信息以产生多个调整信号；其中调整信号用以降低模拟数字转换电路的时脉偏斜。

在一些实施例中，产生该些差值信号还包含：延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；将该些第二量化输出中的奇数项量化输出与该比值相乘以产生多个第三量化输出；以及依序接收该延迟量化输出、该些第三量化输出以及该些偶数项量化输出，并且根据该延迟量化输出、该些第三量化输出以及该些偶数项量化输出中的两个信号分别产生多个差值信号。

在一些实施例中，产生该些调整信号还包含：分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号；分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号；平均该些最大值信号以产生一参考信号；以及比较该参考信号与该些最大值信号以产生该些调整信号。

在一些实施例中，偏斜调整电路输出该些侦测信号为该些调整信号。

在一些实施例中，该比值设定为-1。

本发明的模拟数字转换器装置及时脉偏斜校正方法主要系利用混频电路将部分的量化输出进行混频产生混频后的量化输出，根据混频后的量化输出与另一部分的量化输出计算出差值信号，使得输入的信号频率在接近奈奎斯特频率(Nyquist frequency)时，可以将时间差值得信息反映得更为明显。因此，数字转换器装置仍然可以通过简单运算取得时脉偏斜的信息以进行校正。如此，可降低整体功耗与校正周期。

附图说明

为让揭示文件的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1A为根据本案一些实施例所绘示的一种模拟数字转换器装置的示意图；

图1B为根据本案一些实施例所绘示的图1A中多个时脉信号的波形示意图；

图2为根据本案的一些实施例所绘示图1A中的偏斜调整电路的电路示意图；

图3A为根据本案的一些实施例所绘示差值信号的波形示意图；

图3B为根据本案的一些实施例所绘示差值信号的波形示意图；

图4为根据本案的一些实施例所绘示的一种时脉偏斜校正方法的流程图；

图5为根据本案的一些实施例所绘示图1A中的偏斜调整电路的电路示意图；以及

图6为根据本案的一些实施例所绘示的一种时脉偏斜校正方法的流程图。

【符号说明】

100…模拟数字转换器装置

110…模拟数字转换电路

120…校正电路

130…偏斜调整电路

140…输出电路

CLK₀～CLK_M-1…时脉信号

Q₀～Q_M-1、CQ_-1～CQ_M、CQ_-1、-CQ₀～-CQ_M…量化输出

SIN…输入信号

fs…取样频率

TS…取样周期

ST…预定期间

SOUT…数字信号

T₀～T_M…调整信号

205…延迟电路

210A、210B…乘法电路

220…运算电路

230…绝对值电路

240…最大值电路

250…平均电路

260…比较电路

270：滤波电路

280：积分电路

D₀～D_M…差值信号

A₀～A_M…绝对值信号

M₀～M_M…最大值信号

REF…参考信号

SD₀～SD_M…侦测信号

TH1…临界值

TR₀～TR_M…触发信号

400、600…时脉偏斜校正方法

S410～S420、S610～S630…步骤

具体实施方式

以下将配合相关附图来说明本发明的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。

请参阅图1A与图1B，图1A为根据本案一些实施例所绘示的一种模拟数字转换器(analog-to-digital converter,ADC)装置100的示意图。图1B为根据本案一些实施例所绘示的图1A中多个时脉信号CLK₀～CLK_M-1的波形示意图。于一些实施例中，ADC装置100操作为具有多通道的一时间交错式(time-interleaved)ADC。

于一些实施例中，ADC装置100包含多个模拟数字转换电路110、校正电路120、偏斜(skew)调整电路130以及输出电路140。值得注意的是，每一个ADC电路110操作为单一通道。换言之，于此例中，ADC装置100包含M个通道。于一些实施例中，M为一偶数。如图1A所示，多个模拟数字转换电路110用以根据多个时脉信号CLK₀～CLK_M-1的其中之一对输入信号SIN进行模拟数字转换，以产生对应的量化输出Q₀～Q_M-1。

如图1B所示，多个时脉信号CLK₀～CLK_M-1中两个邻近的时脉信号彼此之间存在有一时间间隔，因此，第1个通道与第2个通道会在不同时间执行取样操作与模拟数字转换。举例而言，第1个通道(即根据时脉信号CLK_-0操作的模拟数字转换电路110)于第1个取样时间S1对输入信号SIN进行取样，并进行模拟数字转换，且第2个通道(即根据时脉信号CLK_-1操作的模拟数字转换电路110)于第2个取样时间S2对输入信号SIN进行取样，并进行模拟数字转换。其中，取样时间S1与S2之间的差为取样周期TS(其对应的取样频率为fs，即TS＝1/fs。依此类推，M个通道可根据多个交错时序进行运作)。

承上述，校正电路120耦接至每一个模拟数字转换电路110，以接收多个量化输出Q₀～Q_M-1。校正电路120可依据量化输出Q₀～Q_M-1执行至少一校正运算，以校正多个模拟数字转换电路110中的偏移(offset)与增益(gain)误差，并产生校正后的多个量化输出CQ₀～CQ_M-1。

于一些实施例中，校正电路120可以是前景式校正电路或背景式校正电路。例如，校正电路120可包含一伪随机数值产生器电路(未绘示)与一数字处理电路(未绘示)，其中伪随机数值产生器电路产生一校正信号至模拟数字转换电路110，且数字处理电路可根据多个量化输出Q₀～Q_M-1执行一适应性演算法(即前述的至少一校正运算)，以降低量化输出Q₀～Q_M-1的偏移或误差。上述的校正电路120仅用于示例，本揭示并不以此为限。各种类型的校正运算与校正电路120皆为本揭示所涵盖的范围。

承上述，偏斜调整电路130电性耦接至校正电路120，以接收多个校正后的量化输出CQ₀～CQ_M-1。于一些实施例中，偏斜调整电路130可根据量化输出CQ₀～CQ_M-1分析多个模拟数字转换电路110之间存在的时脉偏斜(相当于相位误差)，以产生多个调整信号T₀～T_M-1。于一些实施例中，偏斜调整电路130将多个调整信号T₀～T_M-1分别输出至多个模拟数字转换电路110，多个调整信号T₀～T_M-1用以指示多个模拟数字转换电路110因时脉偏斜所需调整的时序。

于一些实施例中，多个模拟数字转换电路110可根据多个调整信号T₀～T_M-1调整取样操作与/或模拟数字转换操作的执行时序，以等效校正时脉偏斜。或者，于一些实施例中，多个时脉信号CLK₀～CLK_M-1的时序可直接根据多个调整信号T₀～T_M-1被调整，以等效降低时脉偏斜。举例而言，多个调整信号T₀～T_M-1被输入至用于产生多个时脉信号CLK₀～CLK_M-1的时脉产生器、相位内插器或是一数字延迟控制线，以调整多个时脉信号CLK₀～CLK_M-1的相位。上述根据调整信号T₀～T_M-1降低时脉偏斜的设置方式用于示例，且本揭示并不以此为限。

承上述，输出电路140电性耦接至校正电路120，以接收校正后的多个量化输出CQ₀～CQ_M-1。输出电路140根据校正后的多个量化输出CQ₀～CQ_M-1执行数据组合操作，以产生数字信号SOUT。通过数据组合操作，可将M个通道所提供的多个量化输出CQ₀～CQ_M-1组合为具有取样频率fs的单一数字信号SOUT，其中，取样频率fs为M倍的时脉信号频率。于一些实施例中，输出电路140可由多工器电路实现，但本揭示并不以此为限。

参照图2，图2为根据本案的一些实施例所绘示图1A中的偏斜调整电路130的电路示意图。为了易于理解，图2的类似元件将参照图1A指定为相同标号。于一些实施例中，偏斜调整电路130包含延迟电路205、多个乘法电路210A、多个运算电路220、多个绝对值电路230、多个最大值电路240、平均电路250、多个比较电路260。

延迟电路205用以延迟图1A中的量化输出CQ_M-1，以产生延迟后的量化输出CQ_-1。于一些实施例中，延迟电路205所引入的延迟时间相当于图1B中的周期M×TS。延迟电路205可由各种数字电路实现，例如可为缓冲器、反相器、滤波器等等。上述关于延迟电路205的实现方式用于示例，且本揭示并不以此为限。

如图2所示，多个乘法电路210A电性耦接至图1A中的校正电路120。多个乘法电路210A用以将量化输出CQ₀～CQ_M-1中的偶数项量化输出CQ₀、CQ₂、…、CQ_M-2与一比值相乘以产生多个量化输出-CQ₀、-CQ₂、…、-CQ_M-2。以第1个乘法电路210A为例，第1个乘法电路210A接收量化输出CQ₀，并将量化输出CQ₀与一比值相乘以产生量化输出-CQ₀。于此实施例中，比值可以实施为-1。其余乘法电路210A的设置方式与操作可以此类推，故不再重复赘述。

承上述，于一些实施例中，乘法电路210A可由混频器或其他具有相同功能的处理电路实现。各种实现乘法电路210A的电路皆为本揭示所涵盖的范围。

承上述，多个运算电路220电性耦接至乘法电路210A与图1A中的校正电路120。多个运算电路220依序接收延迟量化输出CQ_-1、量化输出-CQ₀、-CQ₂、…、-CQ_M-2以及奇数项量化输出CQ₁、CQ₃、…、CQ_M-1。接着，多个运算电路220用以根据延迟量化输出CQ_-1、量化输出-CQ₀、-CQ₂、…、-CQ_M-2以及奇数项量化输出CQ₁、CQ₃、…、CQ_M-1中的两个信号分别产生多个差值信号D₀～D_M-1。

承上述，以第1个运算电路220为例，第1个运算电路220接收延迟量化输出CQ_-1以及乘法电路210A计算后的量化输出-CQ₀，并将量化输出-CQ₀减去延迟量化输出CQ_-1以产生差值信号D₀。

同样地，第2个运算电路220系接收乘法电路210A计算后的量化输出-CQ₀以及量化输出CQ₁，并将量化输出CQ₁减去量化输出-CQ₀以产生差值信号D₁，换句话说差值信号D₁实际上是量化输出CQ₁加上量化输出CQ₀。其余运算电路220的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路220可由减法器或其他具有相同功能的处理电路实现。各种实现运算电路220的电路皆为本揭示所涵盖的范围。

接着，多个绝对值电路230分别电性耦接至多个运算电路220，以分别接收多个差值信号D₀～D_M-1。每一绝对值电路230依据多个差值信号D₀～D_M-1中的一对应差值信号执行一绝对值运算，以产生多个绝对值信号A₀～A_M-1中一对应者。以第1个绝对值电路230为例，第1个绝对值电路230接收差值信号D₀，并执行绝对值运算以取得差值信号D₀的绝对值，以产生绝对值信号A₀。其余绝对值电路230的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，绝对值电路230可由处理电路或整流电路实现，各种实现绝对值电路230的电路皆为本揭示所涵盖的范围。

多个最大值电路240分别电性耦接至多个绝对值电路230，以分别接收多个绝对值信号A₀～A_M-1。每一最大值电路240用以于一预定期间ST内持续接收多个绝对值信号A₀～A_M-1中的一对应的绝对值信号，并执行一最大值运算以输出对应的最大值信号M₀～M_M-1。对应的最大值信号M₀～M_M-1是由对应的绝对值信号于预定期间ST内的一最大值产生。其余最大值电路240的设置方式与操作可以此类推，故不再重复赘述。

于一些实施例中，最大值电路240可由数字处理电路、比较电路与/或暂存器电路实现，但本揭示并不以此为限。各种实现最大值电路240的电路皆为本揭示所涵盖的范围。

平均电路250电性耦接至多个最大值电路240，以接收多个最大值信号M₀～M_M-1。平均电路250用以根据多个最大值信号M₀～M_M-1执行一平均运算，以平均多个最大值信号M₀～M_M-1来产生一参考信号REF。于一些实施例中，平均电路250可由数字处理电路实现，但本揭示并不以此为限。

多个比较电路260分别耦接多个最大值电路240与平均电路250，分别接收最大值信号M₀～M_M-1与参考信号REF。每一比较电路260用以比较每一最大值信号M₀～M_M-1与参考信号REF，以产生对应的侦测信号SD₀～SD_M-1。以第1个比较电路260为例，比较电路260比较最大值信号M0与参考信号REF，以产生侦测信号SD₀。其余比较电路260的设置方式与操作可以此类推，故不再重复赘述。

于一些实施例中，比较电路260可由比较器实现。或者，于一些实施例中，比较电路260可由减法器电路实现，并将参考信号REF减去对应的最大值信号M₀～M_M-1，以产生对应的侦测信号SD₀～SD_M-1。上述关于比较器电路260的实施方式用于示例，且本揭示并不以此为限。

于一实施例中，多个侦测信号SD₀～SD_M-1可直接输出为图1A的多个调整信号T₀～T_M-1。值得注意的是，多个侦测信号SD₀～SD_M-1关联于模拟数字转换电路110的时脉偏斜的时间信息，其可反映出对应的ADC装置100上所产生的时脉偏斜。

承上述，以第1个运算电路220的操作为例，如图5所示，由于调整信号T₀是基于延迟量化输出-CQ_-1与量化输出CQ₀之间的差值产生的，调整信号T₀可用于指示时间T₀(即量化输出CQ₀对应的取样时间点)以及时间T_-1(即延迟量化输出-CQ_-1对应的取样时间点)之间的时间差值。差值信号D₀于时域中可推导为下式(1)：

CQ₀-(-CQ_-1)＝sin(2πf(n+1)(T+Δt))+sin(2πfnT)

≈2sin(2πfnT+2πf(T+ΔT))·cos(πfT+πfΔt)…(1)

其中，(n+1)(T+ΔT)相当于量化输出CQ₀对应的取样时间点，k用于指示每个量化输出CQ₀或-CQ_-1所对应的取样时间点，f为输入信号SIN的频率，Δt为时间差值，T为前述的周期TS。

当输入信号SIN的频率接近于奈奎斯特频率(1/2T)时，式(1)可进一步被推导为下式(2)：

sin(2πf(n+1)(T+Δt))+sin(2πfnT)≈2sin(2πfnT+2πf(T+Δt))cos(π/2+πfΔt)…(2)

由式(2)可以得知，在满足频率f接近于1/2T的条件下时，时间差值Δt与差值信号D₀的振幅(即π/2+πfΔt)有关。因此，通过绝对值电路230与最大值电路240的操作，最大值信号M₀可反映出时间差值Δt的信息。

请进一步参考图3A，图3A为根据本案的一些实施例所绘示差值信号的波形示意图。如图3A所示，图3A的纵轴表示为差值信号的振福，横轴表示为时间(已正规化至0～1之间)。接续上方实施例，差值信号D₀以cos函数的形式表现，并且当频率f接近于奈奎斯特频率时(约略是横轴0.25～0.3之间)，时间差值Δt的变化为范围X1。

然而，在先前技术中没有乘法电路210A的情况下，量化输出CQ_-1与量化输出CQ₀之间的差值信号D₀于时域中可推导为下式(3)：

CQ₀-CQ_-1＝sin(2πf(n+1)(T+Δt))-sin(2πfnT)

≈2cos(2πfnT+πf(T+ΔT))·sin(πfT+πfΔt)…(3)

当输入信号SIN的频率接近于奈奎斯特频率(1/2T)时，式(3)可进一步被推导为下式(4)：

sin(2πf(n+1)(T+Δt))-sin(2πfnT)≈2cos(2πfnT+πf(T+Δt))·sin(π/2+πfΔt)…(4)

因此，由式(4)可以得知，在满足频率f接近于1/2T的条件下时，时间差值Δt与差值信号D₀的振幅(即π/2+πfΔt)有关，并且差值信号D₀以sin函数的形式表现。

请进一步参考图3B，图3B为根据本案的一些实施例所绘示差值信号的波形示意图。如图3B所示，图3B的纵轴表示为差值信号的振福，横轴表示为时间(已正规化至0～1之间)。接续上方实施例，当频率f接近于奈奎斯特频率(约略是横轴0.25～0.3之间)时，时间差值Δt的变化为范围X2。如图3A及的3B图所示，范围X1比范围X2大。换言之，在接近于奈奎斯特频率时时间差值Δt以cos函数的形式表现比起时间差值Δt以sin函数的形式表现来的明显，因此将差值信号D₀以cos函数的形式表现可以让时间差值Δt的信息扰动得更为明显，使得时脉偏斜校正可以更为准确。

接着，通过比较最大值信号M₀与参考信号REF，可得知时脉偏斜所造成的时间差值Δt的影响。例如，若最大值信号M₀大于参考信号REF，代表时间差值Δt的影响为正。于此条件下，时脉偏斜造成时脉信号CLK₀的相位不正确领先。或者，若最大值信号M₀低于参考信号REF，代表时间差值Δt的影响为负。于此条件下，时脉偏斜造成时脉信号CLK_-0的相位不正确落后。因此，根据不同的比较结果，侦测信号SD₀将具有不同逻辑值，以反映出第1个模拟数字转换电路110因时脉偏斜所需调整的相位信息。依此类推，上述各个操作可适用于各个调整信号T₀～T_M-1以及侦测信号SD₀～SD_M-1，故于此不再重复赘述。

于一些相关技术中，皆是针对信号频率小于奈奎斯特频率时，获得时脉偏斜的信息的技术。然而，当输入频率接近于奈奎斯特频率时，以往的偏斜调整电路较难反应出时脉偏斜的信息。因此，相较于以往技术，本揭示实施例可达到在输入的信号频率接近奈奎斯特频率时，数字转换器装置仍然可以通过简单运算取得更为明显的时脉偏斜的信息以进行校正，可达到较低的功率消耗与较少的校正周期。值得注意的是，信号频率接近于奈奎斯特频率意谓的是信号频率在1/3T～2/3T之间。

于一些进一步的实施例中，偏斜调整电路130可还包含多个滤波电路270与多个积分电路280。多个滤波电路270分别耦接至多个比较电路260，以分别接收多个侦测信号SD₀～SD_M-1。

多个滤波电路270根据多个侦测信号SD₀～SD_M-1与至少一临界值TH1产生多个触发信号TR₀～TR_M-1。多个积分电路280分别耦接至多个滤波电路270，以分别接收多个触发信号TR₀～TR_M-1。多个积分电路280根据多个触发信号TR₀～TR_M-1产生多个调整信号T₀～T_M-1。

承上述，以第1个滤波电路270与第1个积分电路280为例，滤波电路270电性耦接至第1个比较电路260，以接收侦测信号SD₀。于一些实施例中，滤波电路270可持续累加侦测信号SD₀，并比较所累加的侦测信号SD₀与至少一临界值TH1，以输出一或多个触发信号TR₀。例如，当所累加的侦测信号SD₀大于至少一临界值TH1时，滤波电路270将所累加的侦测信号SD₀输出为对应的触发信号TR₀。第1个积分电路280耦接至第1个滤波电路270，以接收触发信号TR₀。积分电路280用以累积触发信号TR₀，并将所累积的触发信号TR₀输出为调整信号T₀，以配合不同的控制时序方法。其余滤波电路270与积分电路280的设置方式与操作可以此类推，故不再重复赘述。

通过设置滤波电路270，可降低校正时脉偏斜的执行次数，以降低ADC装置100的动态功耗。同时，通过设置滤波电路270亦可降低校正时脉偏斜所引起的抖动(jitter)。通过设置积分电路280，可配合时序调整方法为一个对应值调整的方式。于实际应用中，滤波电路270与积分电路280可以根据实际需求选择性地设置。此外，前述的临界值TH1亦可根据实际需求调整。

于不同实施例中，前述的滤波电路270与积分电路280可由至少一比较器(例如可用于比较触发信号与临界值TH1或比较累积的触发信号)、至少一暂存器(例如可用于储存前述的累加信号或累积的触发信号等等)、至少一清除电路(例如可用于清除前述暂存器的数据)与/或至少一运算电路(例如可用于产生累加信号或用于累积触发信号)实现。上述关于滤波电路270与积分电路280的设置方式用于示例，且本揭示并不以此为限。

请参考图4，图4为根据本案的一些实施例所绘示的一种时脉偏斜校正方法400的流程图。为易于理解，时脉偏斜校正方法400将参照前述各附图进行描述。于一实施例中，时脉偏斜校正方法400首先执行步骤S410，根据多个模拟数字转换电路110所产生的多个量化输出Q₀～Q_M-1执行至少一校正运算，以产生多个量化输出CQ₀～CQ_M-1。

时脉偏斜校正方法400接着执行步骤S420，通过偏斜调整电路130决定量化输出CQ₀～CQ_M-1中的偶数项量化输出CQ₀、CQ₂、…、CQ_M-2与一比值相乘以产生多个量化输出-CQ₀、-CQ₂、…、-CQ_M-2，根据量化输出-CQ₀、-CQ₂、…、-CQ_M-2以及奇数项量化输出CQ₁、CQ₃、…、CQ_M-1产生多个差值信号D₀～D_M-1。

承上述，于步骤S430中，根据差值信号D₀～D_M-1分析时脉信号CLK₀～CLK_M-1于取样周期内的时间差信息以产生多个调整信号T₀～T_M-1，以降低多个模拟数字转换电路110中的时脉偏斜。前述各个操作的说明与其实施方式可参考前述各实施例的描述，故于此不再重复赘述。

于另一实施例中，图5为根据本案的一些实施例所绘示图1A中的偏斜调整电路130的电路示意图。于一些实施例中，偏斜调整电路130包含延迟电路205、多个乘法电路210B、多个运算电路220、多个绝对值电路230、多个最大值电路240、平均电路250、多个比较电路260。于此实施例中，图5所示的偏斜调整电路130与图2所示的偏斜调整电路130类似，两者的差异在于乘法电路210A及210B的实施方式。

承上述，如图5所示，多个乘法电路210B电性耦接至图1A中的校正电路120。多个乘法电路210B用以将延迟量化输出CQ_-1与量化输出CQ₀～CQ_M-1中的奇数项量化输出CQ₁、CQ₃、…、CQ_M-1与一比值相乘以产生多个量化输出-CQ_-1、-CQ₁、-CQ₃、…、-CQ_M-1。以第1个乘法电路210B为例，第1个乘法电路210B接收延迟量化输出CQ_-1，并将量化输出CQ_-1与一比值相乘以产生量化输出-CQ_-1。于此实施例中，比值可以实施为-1。其余乘法电路210B的设置方式与操作可以此类推，故不再重复赘述。

承上述，于一些实施例中，乘法电路210B可由混频器或其他具有相同功能的处理电路实现。各种实现乘法电路210B的电路皆为本揭示所涵盖的范围。

承上述，多个运算电路220电性耦接至乘法电路210B与图1A中的校正电路120。多个运算电路220依序接收量化输出-CQ_-1、-CQ₁、-CQ₃、…、-CQ_M-1以及偶数项量化输出CQ₀、CQ₂、…、CQ_M-2。接着，多个运算电路220用以根据量化输出-CQ_-1、-CQ₁、-CQ3、…、-CQ_M-1以及偶数项量化输出CQ₀、CQ₂、…、CQ_M-2中的两个信号分别产生多个差值信号D₀～D_M-1。

承上述，以第1个运算电路220为例，第1个运算电路220接收乘法电路210B计算后的量化输出-CQ_-1以及量化输出CQ₀，并将量化输出CQ₀减去量化输出-CQ_-1以产生差值信号D₀，换句话说差值信号D₀实际上是量化输出CQ₀加上量化输出CQ_-1。

同样地，第2个运算电路220系接收量化输出CQ₀以及乘法电路210B计算后的量化输出-CQ₁，并将量化输出-CQ₁减去量化输出CQ₀以产生差值信号D₁。其余运算电路220的设置方式与操作可以此类推，故不再重复赘述。于一些实施例中，运算电路220可由减法器或其他具有相同功能的处理电路实现。各种实现运算电路220的电路皆为本揭示所涵盖的范围。

接着，图5所示的延迟电路205、多个绝对值电路230、多个最大值电路240、平均电路250、多个比较电路260、多个滤波电路270与多个积分电路280的实施方式与前述图2所示的元件相同，在此不再赘述。

请参考图6，图6为根据本案的一些实施例所绘示的一种时脉偏斜校正方法600的流程图。为易于理解，时脉偏斜校正方法600将参照前述各附图进行描述。于一实施例中，时脉偏斜校正方法600首先执行步骤S610，根据多个模拟数字转换电路110所产生的多个量化输出Q₀～Q_M-1执行至少一校正运算，以产生多个量化输出CQ₀～CQ_M-1。

时脉偏斜校正方法600接着执行步骤S620，通过偏斜调整电路130决定量化输出CQ₀～CQ_M-1中的奇数项量化输出CQ_-1、CQ₁、CQ₃、…、CQ_M-1与一比值相乘以产生多个量化输出-CQ_-1、-CQ₁、-CQ₃、…、-CQ_M-1，根据量化输出-CQ_-1、-CQ₁、-CQ₃、…、-CQ_M-1以及偶数项量化输出CQ₀、CQ₂、…、CQ_M-2产生多个差值信号D₀～D_M-1。

承上述，于步骤S630中，根据差值信号D₀～D_M-1分析时脉信号CLK₀～CLK_M-1于取样周期内的时间差信息以产生多个调整信号T₀～T_M-1，以降低多个模拟数字转换电路110中的时脉偏斜。前述各个操作的说明与其实施方式可参考前述各实施例的描述，故于此不再重复赘述。

综上所述，本揭露的模拟数字转换器装置及时脉偏斜校正方法主要是利用混频电路将部分的量化输出进行混频产生混频后的量化输出，根据混频后的量化输出与另一部分的量化输出计算出差值信号，使得输入的信号频率在接近奈奎斯特频率(Nyquistfrequency)时，可以将时间差值得信息反映得更为明显。因此，数字转换器装置仍然可以通过简单运算取得时脉偏斜的信息以进行校正。如此，可降低整体功耗与校正周期。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

以上仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种模拟数字转换器装置，其特征在于，包含：

多个模拟数字转换电路，用以根据交错的多个时脉信号转换一输入信号以产生多个第一量化输出；

一校正电路，用以根据该些第一量化输出执行至少一校正运算，以产生多个第二量化输出；以及

一偏斜调整电路，用以将该些第二量化输出中的偶数项量化输出与一比值相乘以产生多个第三量化输出，根据该些第三量化输出以及该些第二量化输出中的奇数项量化输出产生多个差值信号，根据该些差值信号分析该些时脉信号于一取样周期内的一时间差信息以产生多个调整信号，其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

2.根据权利要求1所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路更用以分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号，并用以分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号，接着平均该些最大值信号以产生一参考信号，且将该参考信号分别与该些最大值信号比较以产生该些调整信号。

3.根据权利要求2所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路包含：

一延迟电路，用以延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；

多个乘法电路，用以将该些第二量化输出中的偶数项量化输出与该比值相乘以产生该些第三量化输出；

多个运算电路，用以依序接收该延迟量化输出、该些第三量化输出以及该些奇数项量化输出，并且该些运算电路用以根据该延迟量化输出、该些第三量化输出以及该些奇数项量化输出中的两个信号分别产生该些差值信号；

多个绝对值电路，其中每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

多个最大值电路，其中每一该些最大值电路用以接收对应的绝对值信号，并执行一最大值运算，以输出对应的最大值信号，其中对应的最大值信号由对应的绝对值信号于一预定期间内的一最大值产生；

一平均电路，用以执行一平均运算以平均该些最大值信号，以产生该参考信号；以及

多个比较电路，用以比较每一该些最大值信号与该参考信号，以产生多个侦测信号。

4.根据权利要求3所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路输出该些侦测信号为该些调整信号。

5.根据权利要求3所述的模拟数字转换器装置，其特征在于，其中该些乘法电路分别电性耦接至偶数项的运算电路，每一该些乘法电路用以传送对应的第三量化输出至对应的偶数项的运算电路。

6.一种模拟数字转换器装置，其特征在于，包含：

多个模拟数字转换电路，用以根据交错的多个时脉信号转换一输入信号以产生多个第一量化输出；

一校正电路，用以根据该些第一量化输出执行至少一校正运算，以产生多个第二量化输出；以及

一偏斜调整电路，用以将该些第二量化输出中的奇数项量化输出与一比值相乘以产生多个第三量化输出，根据该些第三量化输出以及该些第二量化输出中的偶数项量化输出产生多个差值信号，根据该些差值信号分析该些时脉信号于一取样周期内的一时间差信息以产生多个调整信号，其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

7.根据权利要求6所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路更用以分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号，并用以分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号，接着平均该些最大值信号以产生一参考信号，且将该参考信号分别与该些最大值信号比较以产生该些调整信号。

8.根据权利要求7所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路还包含：

一延迟电路，用以延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；

多个乘法电路，用以将该些第二量化输出中的奇数项量化输出与该比值相乘以产生该些第三量化输出；

多个运算电路，用以依序接收该延迟量化输出、该些第三量化输出以及该些偶数项量化输出，并且该些运算电路用以根据该延迟量化输出、该些第三量化输出以及该些偶数项量化输出中的两个信号分别产生该些差值信号；

多个绝对值电路，其中每一该些绝对值电路用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生对应的绝对值信号；

多个最大值电路，其中每一该些最大值电路用以接收对应的绝对值信号，并执行一最大值运算，以输出对应的最大值信号，其中对应的最大值信号由对应的绝对值信号于一预定期间内的一最大值产生；

一平均电路，用以执行一平均运算以平均该些最大值信号，以产生该参考信号；以及

多个比较电路，用以比较每一该些最大值信号与该参考信号，以产生多个侦测信号。

9.根据权利要求8所述的模拟数字转换器装置，其特征在于，其中该偏斜调整电路输出该些侦测信号为该些调整信号。

10.根据权利要求8所述的模拟数字转换器装置，其特征在于，其中该些乘法电路分别电性耦接至奇数项的运算电路，每一该些乘法电路用以传送对应的第三量化输出至对应的奇数项的运算电路。

11.一种时脉偏斜校正方法，其特征在于，包含：

根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；

通过一偏斜调整电路将该些第二量化输出中的偶数项量化输出与一比值相乘以产生多个第三量化输出，根据该些第三量化输出以及该些第二量化输出中的多个奇数项量化输出产生多个差值信号；以及

根据该些差值信号分析该些时脉信号于一取样周期内的一时间差信息以产生多个调整信号；

其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

12.根据权利要求11所述的时脉偏斜校正方法，其特征在于，其中产生该些差值信号，还包含：

延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；

将该些第二量化输出中的偶数项量化输出与该比值相乘以产生该些第三量化输出；以及

依序接收该延迟量化输出、该些第三量化输出以及该些奇数项量化输出，并且根据该延迟量化输出、该些第三量化输出以及该些奇数项量化输出中的两个信号分别产生该些差值信号。

13.根据权利要求11所述的时脉偏斜校正方法，其特征在于，其中产生该些调整信号，还包含：

分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号；

分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号；

平均该些最大值信号以产生一参考信号；以及

比较该参考信号与该些最大值信号以产生多个侦测信号。

14.根据权利要求13所述的时脉偏斜校正方法，其特征在于，其中该偏斜调整电路输出该些侦测信号为该些调整信号。

15.根据权利要求11所述的时脉偏斜校正方法，其特征在于，其中该比值设定为-1。

16.一种时脉偏斜校正方法，其特征在于，包含：

根据多个模拟数字转换电路所产生的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；

通过一偏斜调整电路将该些第二量化输出中的奇数项量化输出与一比值相乘以产生多个第三量化输出，根据该些第三量化输出以及该些第二量化输出中的多个偶数项量化输出产生多个差值信号；以及

根据该些差值信号分析该些时脉信号于一取样周期内的一时间差信息以产生多个调整信号；

其中该些调整信号用以降低该些模拟数字转换电路的一时脉偏斜。

17.根据权利要求16所述的时脉偏斜校正方法，其特征在于，其中产生该些差值信号还包含：

延迟该些第二量化输出中的一最后一者，以产生一延迟量化输出；

将该些第二量化输出中的奇数项量化输出与该比值相乘以产生该些第三量化输出；以及

依序接收该延迟量化输出、该些第三量化输出以及该些偶数项量化输出，并且根据该延迟量化输出、该些第三量化输出以及该些偶数项量化输出中的两个信号分别产生该些差值信号。

18.根据权利要求16所述的时脉偏斜校正方法，其特征在于，其中产生该些调整信号，还包含：

分别针对该些差值信号执行多个绝对值运算以产生多个绝对值信号；

分别对该些绝对值信号执行多个最大值运算以产生多个最大值信号；

平均该些最大值信号以产生一参考信号；以及

比较该参考信号与该些最大值信号以产生侦测信号。

19.根据权利要求18所述的时脉偏斜校正方法，其特征在于，其中该偏斜调整电路输出该些侦测信号为该些调整信号。

20.根据权利要求16所述的时脉偏斜校正方法，其特征在于，其中该比值设定为-1。