JP7384778B2 - アナログデジタル変換器及び電子装置 - Google Patents
アナログデジタル変換器及び電子装置 Download PDFInfo
- Publication number
- JP7384778B2 JP7384778B2 JP2020202955A JP2020202955A JP7384778B2 JP 7384778 B2 JP7384778 B2 JP 7384778B2 JP 2020202955 A JP2020202955 A JP 2020202955A JP 2020202955 A JP2020202955 A JP 2020202955A JP 7384778 B2 JP7384778 B2 JP 7384778B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- slope
- digital
- generator
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 230000008859 change Effects 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 57
- 238000010586 diagram Methods 0.000 description 38
- 238000012545 processing Methods 0.000 description 28
- 230000007423 decrease Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 6
- 101150102866 adc1 gene Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
Description
その他、2つのアナログデジタル変換器を用いて、差動出力を検出する手法もある。しかしながら、同相雑音を除去して、歪みを低減する効果があるものの、量子化雑音を低減することはできない。
前記サンプルホールドした信号の信号レベルから前記第1基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第1スロープ信号を生成する第1スロープ生成器と、
前記サンプルホールドした信号の信号レベルから前記第2基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第2スロープ信号を生成する第2スロープ生成器と、
前記第1スロープ信号が前記第1基準信号に一致する時刻、又は前記第2スロープ信号が前記第2基準信号に一致する時刻に基づいて、第2デジタル信号を生成する第2デジタル信号生成器と、を備える、アナログデジタル変換器が提供される。
図1は2チャネルの入力信号を並行してアナログデジタル変換(以下、AD変換と呼ぶ)可能なアナログデジタル変換器(以下、ADCと呼ぶ)1の概略構成を示すブロック図である。図1のADC1は、サンプルホールドネットワーク(以下、S/Hネットワーク)2と、2チャネル分のスロープ生成器3及び比較器4と、チャネル選択機能付き時間デジタル変換器(以下、TDCと呼ぶ場合がある)5とを備えている。
第2の実施形態によるADC1は、比較器4等のオフセット電圧による影響を回避できることを特徴とする。第2の実施形態によるADC1は、ブロック構成は図1及び図2と同様である。
第3の実施形態は、図2の第1スロープ信号SL1と第2スロープ信号SL2の勾配を任意に調整できるようにしたものである。
第4の実施形態では、AD変換精度を最大にする2チャネルのADC1の構成を説明する。
図8~図10のADC1は、各チャネルごとに、S/H部13、スロープ生成器3、比較器4、及びTDC5を備えているが、第5の実施形態では、S/H部13とスロープ生成器3を、各チャネルで共有するものである。
第6の実施形態は、上述した各実施形態で説明したS/Hネットワーク2とチャネル選択機能付きTDC5の内部構成を具体化したものである。
上述した第1~第6の実施形態による発振回路1を有するADC1は、例えば、光信号の伝搬時間を用いて距離計測を行う電子装置で使用することができる。図14は電子装置20の概略構成を示すブロック図である。図14の電子装置20は、第1~第6の実施形態によるADC1を備えている。
Claims (20)
- 入力信号をサンプルホールドした信号が、第1基準信号よりも信号レベルの高い第2基準信号に応じた信号の信号レベル以下か否かに基づいて第1デジタル信号を生成する第1デジタル信号生成器と、
前記サンプルホールドした信号の信号レベルから前記第1基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第1スロープ信号を生成する第1スロープ生成器と、
前記サンプルホールドした信号の信号レベルから前記第2基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第2スロープ信号を生成する第2スロープ生成器と、
前記第1スロープ信号が前記第1基準信号に一致する時刻、又は前記第2スロープ信号が前記第2基準信号に一致する時刻に基づいて、第2デジタル信号を生成する第2デジタル信号生成器と、を備える、アナログデジタル変換器。 - 前記第1デジタル信号に基づいて、前記第1スロープ生成器又は前記第2スロープ生成器が選択されて、前記第1スロープ信号又は前記第2スロープ信号が生成される、請求項1に記載のアナログデジタル変換器。
- 前記第1デジタル信号及び前記第2デジタル信号を合成して、前記入力信号に応じたデジタル信号を生成する合成器を備える、請求項1又は2に記載のアナログデジタル変換器。
- 前記合成器は、前記第1デジタル信号を上位側ビットとし、前記第2デジタル信号を下位側ビットとする前記デジタル信号を生成する、請求項3に記載のアナログデジタル変換器。
- 前記第1スロープ信号と前記第1基準信号とが一致するか否かを検出する第1比較器と、
前記第2スロープ信号と前記第2基準信号とが一致するか否かを検出する第2比較器と、を備え、
前記第2デジタル信号生成器は、前記第1スロープ信号の信号レベルが変化し始める時刻から、前記第1比較器で前記第1スロープ信号と前記第1基準信号との一致が検出される時刻までの時間差、又は前記第2スロープ信号の信号レベルが変化し始める時刻から、前記第2比較器で前記第2スロープ信号と前記第2基準信号との一致が検出される時刻までの時間差に基づいて、前記第2デジタル信号を生成する、請求項1乃至4のいずれか一項に記載のアナログデジタル変換器。 - 前記第1デジタル信号生成器は、前記第2比較器の出力に基づいて、前記第1デジタル信号を生成する、請求項5に記載のアナログデジタル変換器。
- 前記第1基準信号及び前記第2基準信号を生成する基準信号生成器を備える、請求項1乃至6のいずれか一項に記載のアナログデジタル変換器。
- 制御信号に基づいて、前記第1スロープ信号及び前記第2スロープ信号の単位時間あたりの信号レベルの変化を表す勾配を制御するスロープ制御器を備える、請求項1乃至7のいずれか一項に記載のアナログデジタル変換器。
- 前記スロープ制御器は、前記第1スロープ信号及び前記第2スロープ信号の勾配を等しくする、請求項8に記載のアナログデジタル変換器。
- 複数の入力信号を第1ビット精度で複数のデジタル信号に変換する第1モードと、前記第1モードよりも少ない数の入力信号を前記第1ビット精度よりも高い第2ビット精度でデジタル信号に変換する第2モードとを択一的に選択可能であり、
前記第2モードの選択時には、前記第1デジタル信号生成器、前記第1スロープ生成器、前記第2スロープ生成器、及び前記第2デジタル信号生成器を用いて、前記複数の入力信号よりも少ない数の入力信号に応じた前記デジタル信号を生成する、請求項1乃至9のいずれか一項に記載のアナログデジタル変換器。 - 前記第1スロープ生成器は、前記第1モードの選択時には、第1入力信号をサンプルホールドした信号の信号レベルから所定の基準信号以下の信号レベルまで、時間とともに信号レベルが変換する前記第1スロープ信号を生成し、
前記第2スロープ生成器は、前記第1モードの選択時には、第2入力信号をサンプルホールドした信号の信号レベルから前記所定の基準信号以下の信号レベルまで、時間とともに信号レベルが変換する前記第2スロープ信号を生成し、
前記第2デジタル信号生成器は、前記第1スロープ信号が前記所定の基準信号に一致する時刻に基づいて前記第1入力信号に応じたデジタル信号を生成するとともに、前記第2スロープ信号が前記所定の基準信号に一致する時刻に基づいて、前記第2入力信号に応じたデジタル信号を生成する、請求項10に記載のアナログデジタル変換器。 - 前記第2モードの選択時に、前記デジタル信号のビット精度に応じたそれぞれ異なる信号レベルのn個(nは2以上の整数)の基準信号を生成する基準信号生成器を備え、
前記n個の基準信号は、前記第1基準信号及び前記第2基準信号を含む、請求項10又は11に記載のアナログデジタル変換器。 - 前記n個の基準信号は、等しい電圧幅ごとに相違するn個の電圧信号である、請求項12に記載のアナログデジタル変換器。
- 前記n個の基準信号は、フルスケール電圧を等分割した複数の電圧信号である、請求項12に記載のアナログデジタル変換器。
- 制御信号と前記n個の基準信号とに基づいて、前記第1スロープ信号及び前記第2スロープ信号を含むn個のスロープ信号の勾配を制御するスロープ制御器を備える、請求項12乃至14のいずれか一項に記載のアナログデジタル変換器。
- 前記スロープ制御器は、前記n個のスロープ信号の勾配を等しくする、請求項15に記載のアナログデジタル変換器。
- 前記第1スロープ信号及び前記第2スロープ信号の一部の信号レベルは重複する、請求項1乃至16のいずれか一項に記載のデジタル変換器。
- 対象物の複数箇所で反射された複数の光信号を受光して、複数の受信信号を生成する受光部と、
前記複数の受信信号に基づいて複数のデジタル信号を生成するアナログデジタル変換器と、
前記複数のデジタル信号に基づいて、前記対象物までの距離を計測する距離計測部と、を備え、
前記アナログデジタル変換器は、
前記受信信号をサンプルホールドした信号が、第1基準信号よりも信号レベルの高い第2基準信号に応じた信号の信号レベル以下か否かに基づいて第1デジタル信号を生成する第1デジタル信号生成器と、
前記サンプルホールドした信号の信号レベルから前記第1基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第1スロープ信号を生成する第1スロープ生成器と、
前記サンプルホールドした信号の信号レベルから前記第2基準信号以下の信号レベルまで、時間とともに信号レベルが変化する第2スロープ信号を生成する第2スロープ生成器と、
前記第1スロープ信号が前記第1基準信号に一致する時刻、又は前記第2スロープ信号が前記第2基準信号に一致する時刻に基づいて、第2デジタル信号を生成する第2デジタル信号生成器と、を備える、電子装置。 - 前記複数の受信信号を第1ビット精度で複数の前記デジタル信号に変換する第1モードと、前記第1モードよりも少ない数の受信信号を前記第1ビット精度よりも高い第2ビット精度で前記デジタル信号に変換する第2モードとを択一的に選択可能であり、
前記第2モードの選択時には、前記第1デジタル信号生成器、前記第1スロープ生成器、前記第2スロープ生成器、及び前記第2デジタル信号生成器を用いて、前記複数の受信信号よりも少ない数の受信信号に応じた前記デジタル信号を生成する、請求項18に記載の電子装置。 - 前記第2モードの選択時に、前記デジタル信号のビット精度に応じたそれぞれ異なる信号レベルのn個(nは2以上の整数)の基準信号を生成する基準信号生成器を備え、
前記n個の基準信号は、前記第1基準信号及び前記第2基準信号を含む、請求項19に記載の電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020202955A JP7384778B2 (ja) | 2020-12-07 | 2020-12-07 | アナログデジタル変換器及び電子装置 |
US17/468,493 US11569835B2 (en) | 2020-12-07 | 2021-09-07 | Analog-to-digital converter and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020202955A JP7384778B2 (ja) | 2020-12-07 | 2020-12-07 | アナログデジタル変換器及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022090516A JP2022090516A (ja) | 2022-06-17 |
JP7384778B2 true JP7384778B2 (ja) | 2023-11-21 |
Family
ID=81849381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020202955A Active JP7384778B2 (ja) | 2020-12-07 | 2020-12-07 | アナログデジタル変換器及び電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11569835B2 (ja) |
JP (1) | JP7384778B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130002467A1 (en) | 2011-06-30 | 2013-01-03 | Zhenning Wang | Two-stage analog-to-digital converter using sar and tdc |
WO2017029984A1 (ja) | 2015-08-19 | 2017-02-23 | 国立大学法人 鹿児島大学 | アナログデジタル変換器 |
WO2018163895A1 (ja) | 2017-03-08 | 2018-09-13 | パナソニックIpマネジメント株式会社 | 固体撮像装置、およびそれを用いるカメラシステム |
WO2019025152A1 (en) | 2017-07-31 | 2019-02-07 | Ams International Ag | ANALOG-DIGITAL CONVERTER CIRCUIT AND ANALOG-DIGITAL CONVERSION METHOD |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003067764A1 (fr) * | 2002-01-30 | 2003-08-14 | Advantest Corporation | Appareil et procede de conversion a/n |
US20100164768A1 (en) * | 2008-12-31 | 2010-07-01 | Texas Instruments Incorporated | Providing digital codes representing analog samples with enhanced accuracy while using an adc of lower resolution |
US9325233B2 (en) * | 2014-07-01 | 2016-04-26 | Texas Instruments Incorporated | DC to DC converter and PWM controller with adaptive compensation circuit |
TWI778317B (zh) * | 2019-12-30 | 2022-09-21 | 新唐科技股份有限公司 | 微控制器及控制方法 |
EP4047821A1 (en) * | 2021-02-22 | 2022-08-24 | Imec VZW | Time-interleaved analog-to-digital converter and conversion method thereof |
-
2020
- 2020-12-07 JP JP2020202955A patent/JP7384778B2/ja active Active
-
2021
- 2021-09-07 US US17/468,493 patent/US11569835B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130002467A1 (en) | 2011-06-30 | 2013-01-03 | Zhenning Wang | Two-stage analog-to-digital converter using sar and tdc |
WO2017029984A1 (ja) | 2015-08-19 | 2017-02-23 | 国立大学法人 鹿児島大学 | アナログデジタル変換器 |
WO2018163895A1 (ja) | 2017-03-08 | 2018-09-13 | パナソニックIpマネジメント株式会社 | 固体撮像装置、およびそれを用いるカメラシステム |
WO2019025152A1 (en) | 2017-07-31 | 2019-02-07 | Ams International Ag | ANALOG-DIGITAL CONVERTER CIRCUIT AND ANALOG-DIGITAL CONVERSION METHOD |
Also Published As
Publication number | Publication date |
---|---|
JP2022090516A (ja) | 2022-06-17 |
US11569835B2 (en) | 2023-01-31 |
US20220182067A1 (en) | 2022-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101202742B1 (ko) | 시간-디지털 변환기 및 변환방법 | |
US8120520B2 (en) | Successive approximation analog/digital converter and time-interleaved successive approximation analog/digital converter | |
JP2003510880A (ja) | アナログ/デジタルコンバータの校正方法及び校正装置 | |
KR20140041126A (ko) | 연속 근사 레지스터 아날로그 디지털 컨버터 | |
US10962933B1 (en) | Multibit per stage pipelined time-to-digital converter (TDC) | |
US9331708B2 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
JPWO2008032695A1 (ja) | Ad変換器およびad変換方法 | |
US10630304B1 (en) | Sub-ranging analog-to-digital converter | |
US20140062735A1 (en) | Asynchronous analog-to-digital converter having adapative reference control | |
Wang et al. | A background timing-skew calibration technique for time-interleaved analog-to-digital converters | |
JP3810318B2 (ja) | アナログデジタル変換装置 | |
JP7384778B2 (ja) | アナログデジタル変換器及び電子装置 | |
US20140062751A1 (en) | Asynchronous analog-to-digital converter having rate control | |
CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
SE517675C2 (sv) | Ett förfarande för A/D-omvandling samt ett A/D- omvandlingssystem | |
US8570204B2 (en) | Folded reference voltage flash ADC and method thereof | |
TWI723880B (zh) | 類比數位轉換器裝置以及時脈偏斜校正方法 | |
JPWO2014038198A1 (ja) | 逐次比較型ad変換器 | |
KR20160134923A (ko) | 아날로그-디지털 변환 장치 및 아날로그-디지털 변환 장치의 동작 방법 | |
JP2004289759A (ja) | A/d変換器 | |
CN113271100B (zh) | 模拟数字转换器装置以及时脉偏斜校正方法 | |
KR102140007B1 (ko) | 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
KR20110090669A (ko) | 축차근사 레지스터형 아날로그-디지털 변환기 | |
CN111628774A (zh) | 一种高精度差分相位量化模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231109 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7384778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |