JPWO2014038198A1 - 逐次比較型ad変換器 - Google Patents
逐次比較型ad変換器 Download PDFInfo
- Publication number
- JPWO2014038198A1 JPWO2014038198A1 JP2014534197A JP2014534197A JPWO2014038198A1 JP WO2014038198 A1 JPWO2014038198 A1 JP WO2014038198A1 JP 2014534197 A JP2014534197 A JP 2014534197A JP 2014534197 A JP2014534197 A JP 2014534197A JP WO2014038198 A1 JPWO2014038198 A1 JP WO2014038198A1
- Authority
- JP
- Japan
- Prior art keywords
- successive approximation
- converter
- comparator
- voltage
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
逐次比較型AD[Analog-to-Digital]変換器に、容量値が重み付けされた容量DAC[Digital-to-Analog Converter](2)と、冗長動作時に動作する冗長容量DAC(6)と、アナログ入力電圧、容量DAC(2)及び冗長容量DAC(6)によって生成された電圧が入力される比較器(3)と、比較器(3)の結果から次ビットの容量DAC(2)のデジタル入力値を決定する逐次比較制御部(7)とを設け、冗長動作時の比較結果をデコード部(8)で読み取り、特定パターンの前後で異なる重みを付した加算・平均処理を行う。
Description
本発明は、逐次比較型AD(Analog-to-Digital)変換器に関するものである。
逐次比較型AD変換器は、アナログ入力電圧とDAC(Digital-to-Analog Converter)で生成した電圧との比較動作を最上位ビットから逐次的に繰り返すことで多ビットのデジタル信号を得るアーキテクチャを持つ。そのため、逐次比較型AD変換器は、比較器、DAC、簡単なデジタル回路のみで構成することができ、他のアーキテクチャのAD変換器、例えばパイプライン型AD変換器に比べて、小型・低消費電力化が可能である。
一方、逐次比較型AD変換器の高分解能化は困難と考えられていた。その原因の1つは、AD変換器から発するノイズである。逐次比較型AD変換器は、二分探査により次ビットの比較参照電圧を生成するため、Nビット目(Nは整数)の比較を行う際には、入力電圧レンジの1/2Nの電圧を比較対象としなければならない。したがって、分解能が向上すると、比較器は非常に小さい電圧を判定するため、ノイズにより誤判定を行う確率が高くなる。その結果、高いSNR(Signal-to-Noise Ratio)を実現することが困難となる。
比較器のノイズを小さくするためには、比較器の電流を増やす必要がある。一般に、ノイズ電圧を半分に抑えようとすると、比較器の電力は4倍になる。つまり、逐次比較型AD変換器の高分解能化を実現しようとすると、大幅な電力の増大を招く。したがって、消費電流を大幅に増大することなく、SNRを向上させる手法を開発することが望ましい。
一方、消費電流を大幅に増大することなくSNRを向上させる手法として、下位ビットの判定を複数回行い、それらの平均をとる手法が提案されている(特許文献1参照)。
前述の平均化手法では、比較器ノイズによる誤差については平均化することでSNR改善効果が期待できるが、他の外乱ノイズや、DACのセトリング誤差が生じた際は、改善効果は少なくなる。
本発明の目的は、上記課題に鑑み、外乱ノイズやセトリング誤差が生じた際にも、SNRを向上することができる逐次比較型AD変換器を実現することにある。
上記目的を達成するために、本発明に係る逐次比較型AD変換器は、次のような手段を講じたものである。
すなわち、ある観点によれば、アナログ入力電圧をデジタル値に変換する逐次比較型AD変換器であって、容量値が重み付けされた複数の容量素子を有し、各容量素子の一端が共通ノードに接続され、入力された第1のデジタル信号に応じて、第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された容量DACと、複数の容量素子を有し、各容量素子の一端が前記共通ノードに接続され、入力された第2のデジタル信号に応じて、前記第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された冗長容量DACと、前記アナログ入力電圧、前記容量DAC及び前記冗長容量DACによって生成された電圧が入力される比較器と、前記比較器の比較結果をもとに、通常動作時には前記第1のデジタル信号を生成し、冗長動作時には前記第2のデジタル信号を生成する逐次比較制御部と、前記冗長動作時に、前記比較器の出力コードを読み取り、特定パターンの前後のコードに対して異なる演算を行うデコード部とを備えたものである。
他の観点によれば、アナログ入力電圧をデジタル値に変換する逐次比較型AD変換器であって、容量値が重み付けされた複数の容量素子を有し、各容量素子の一端が共通ノードに接続され、入力された第1のデジタル信号に応じて、第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された容量DACと、複数の容量素子を有し、各容量素子の一端が前記共通ノードに接続され、入力された第2のデジタル信号に応じて、前記第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された冗長容量DACと、前記アナログ入力電圧、前記容量DAC及び前記冗長容量DACによって生成された電圧が入力される比較器と、前記比較器の比較結果をもとに、通常動作時には前記第1のデジタル信号を生成し、冗長動作時には前記第2のデジタル信号を生成する逐次比較制御部と、前記冗長動作時に、前記比較器の出力コードを読み取り、特定パターンの出現後、前記逐次比較制御部を制御して前記第2のデジタル信号を静止させた状態で前記比較器の出力コードを取得し、前記特定パターンの前後のコードに対して異なる演算を行うデコード部とを備えたものである。
本発明によれば、最下位ビットの比較を複数回行い平均化するため、SNRを向上することができる。また、セトリング誤差や、他の外乱ノイズによる誤差が生じた場合でも、それらの誤差を補正し、かつSNRを向上することができる。
以下、図面に従って本発明の実施形態について説明する。なお、図中、同一の構成要素については同一の符号を付している。
図1は、本実施形態に係る8ビット逐次比較型AD変換器の構成図である。図1の逐次比較型AD変換器は、アナログ入力電圧VINをサンプリングするスイッチ1と、容量DAC2及び冗長容量DAC6と、DAC出力電圧VDACと参照電圧VREFとを比較する比較器3と、比較結果に基づき次ビットの比較対象電圧を生成するためにDACデジタル入力信号p1,p2,p3,p4,p5,p6,p7,p8及び冗長DACデジタル入力信号p1r,p2r,…p8rを制御する逐次比較制御部7と、比較結果を多ビットに変換し、かつ各冗長容量DAC制御で得られた比較結果を平均化するデコード部8とを有する。容量DAC2は、バイナリ比率(128C,64C,32C,16C,8C,4C,2C,1C、ここで、Cは単位容量値)で容量値が重み付けされた容量アレイを構成する8個の容量c1,c2,c3,c4,c5,c6,c7,c8と、これらの容量をDACデジタル入力信号p1〜p8に応じてH/L参照電圧VH,VLのいずれかに選択的に接続するスイッチとから構成される。冗長容量DAC6は、各々容量値1Cの8個の冗長容量c1r,c2r,…,c8rと、これらの冗長容量を冗長DACデジタル入力信号p1r〜p8rに応じてH/L参照電圧VH,VLのいずれかに選択的に接続するスイッチとから構成される。DACデジタル入力信号p1〜p8と冗長DACデジタル入力信号p1r〜p8rとは、DAC制御信号を構成する。
容量アレイを構成する各容量c1〜c8の一端と、各冗長容量c1r〜c8rの一端とは、比較器3の一方の入力に結合された共通ノードに接続されている。なお、冗長容量DAC6における冗長容量の数は8に限定されない。また、冗長容量の容量値は1Cに限定されない。1C以外の容量値を用いる場合は、容量値の重みに相当する係数を乗じた値に対して平均化を実行すればよい。また、アナログ入力電圧VINを容量DAC2中のスイッチで選択する構成も可能である。容量アレイを構成する各容量c1〜c8の重み付けは、バイナリ比率でなくてもよい。簡単のためシングルエンド入力の逐次比較型AD変換器を示しているが、差動入力であっても構わない。
以下、本実施形態に係る逐次比較型AD変換器の動作について説明する。
〔第1の動作:DACを動作させながら平均化〕
まず、クロックφsのタイミングでスイッチ1を導通状態にしてアナログ入力電圧VINをサンプリングする。このとき、(p1,p2,p3,p4,p5,p6,p7,p8)=(1,0,0,0,0,0,0,0)及び(p1r,p2r,p3r,p4r,p5r,p6r,p7r,p8r)=(0,0,0,0,0,0,0,0)の初期値が与えられている。以降は、通常の逐次比較動作と同じ動作を、p1からp8に続けてp1rからp8rまで行う。
まず、クロックφsのタイミングでスイッチ1を導通状態にしてアナログ入力電圧VINをサンプリングする。このとき、(p1,p2,p3,p4,p5,p6,p7,p8)=(1,0,0,0,0,0,0,0)及び(p1r,p2r,p3r,p4r,p5r,p6r,p7r,p8r)=(0,0,0,0,0,0,0,0)の初期値が与えられている。以降は、通常の逐次比較動作と同じ動作を、p1からp8に続けてp1rからp8rまで行う。
図2に、p5からp8rまでを動作させたときの容量DAC2及び冗長容量DAC6の出力電圧VDACの動きと比較器出力とを示す。ノイズのない環境においては、p1rからp8rまで動作させても、比較器出力は、(0,1,0,1,0,1,0,1)のトグルパターンしか出力しない。しかし、ノイズが存在すると、比較器3は、(0,1,0,1,1,1,0,1)というようにノイズの影響でトグルパターンを破り、平均化した際により高い解像度でアナログ入力電圧VINの値を求めることができる。しかし、p1rからp8rまでを動作させて得た比較器出力を全て平均化する手法は、容量DAC2のLSB(Least Significant Bit)であるp8を動作させた時のDAC出力電圧VDACの値が、ノイズの正規分布内に存在しているときのみ、効果が有効である。
つまり、図3のようにセトリング誤差等が発生し、p8を動作させた時のDAC出力電圧VDACの値がノイズの正規分布内に存在しないときは、平均化の効果が薄れてしまう。これは、DAC出力電圧VDACの値がノイズの正規分布外にあるときは、冗長容量を動かしても、アナログ入力電圧VINに近づき、セトリング誤差のリカバリを行うが、ノイズ分布の平均化にはならないからである。そこで、デコード部8により、p1rからp8rまでを動作させて得た比較器出力のコードパターンから、セトリング誤差のリカバリに使うコードと平均化に使うコードとを切り分ける。図3の例では、比較器出力は(1,1,0,1,0,1,0,1)であるが、最初に連続する(1,1)のパターンではセトリング誤差のリカバリを行っており、その後のパターンはノイズにより発生している。つまり、最初に(0,1)又は(1,0)のパターンが現れるまではセトリング誤差のリカバリに、その後は平均化にそれぞれ使用すればよいことが分かる。
デコード処理としては、セトリング誤差のリカバリコードはLSBの重みを付して足し合わせ、平均化用のコードは次の手順で求める。すなわち、平均化回数がM回のとき、平均化用の比較器出力をCro[1]〜Cro[M]とすると、平均値Daveは、例えば数式[1.1]〜[1.3]で導くことができる。
上記の処理を行うことで、セトリング誤差のリカバリと平均化とによりSNRを向上することができる。
〔第2の動作:DACを静止させて平均化〕
前述の容量DAC2を動作させながら平均化する手法の場合と同様に、p1からp8までを制御し、続けてp1rからp8rへと制御していく。このとき、比較器3から順に出力されるコードをデコード部8で読み取り、(0,1)又は(1,0)のパターンが現れると、逐次比較制御部7を制御し、以降のDAC制御信号を固定する。
前述の容量DAC2を動作させながら平均化する手法の場合と同様に、p1からp8までを制御し、続けてp1rからp8rへと制御していく。このとき、比較器3から順に出力されるコードをデコード部8で読み取り、(0,1)又は(1,0)のパターンが現れると、逐次比較制御部7を制御し、以降のDAC制御信号を固定する。
図4の例においては、p1r及びp2rを動作させて得たDAC出力電圧VDACに対して、比較器3は(0,1)の判定を行っているため、p3r以降の動作を止める。その結果、DAC出力電圧VDACは一定の値をとり続けることになり、比較器3は一定のDAC出力電圧VDACとアナログ入力電圧VINとの比較を行い続けることになる。ノイズがない環境においては、この場合、比較器3は常に“1”を出力し続けることになる。しかし、実際にノイズがある環境下においては、ノイズにより“0”が出力されることもあり、それら“1”、“0”の平均値をとることにより、より高い解像度でアナログ入力電圧VINの値を求めることができる。
また、DACを動作させながら平均化する手法の場合と同様に、図5のように、外乱ノイズやセトリング誤差によってLSBの判定がノイズ分布の外になる場合でも、コードパターンを見ることで、リカバリと平均化とを区別することができる。図5の例においては、p1r及びp2rの動作は、DAC出力電圧VDACがノイズ分布内に入るためにリカバリ動作をしており、それらは、比較器出力の(1,1)という連続パターンを読むことで分かる。以降は、平均化パターンであり、平均値Daveは、数式[2]で求めることができる。
ここで、Mは平均化回数であり、Cro[1]〜Cro[M]は平均化時の比較器出力である。
さて、平均化を行う際、より正確な平均値を求めるためには、ノイズが1LSB内を一様分布していることが理想である。しかし、実際のノイズは正規分布であるため、上記の平均化手法では、正確に平均値を求めることができないことがある。1LSB内を一様分布するノイズに最も近い正規分布ノイズは、1σ=0.3LSBのノイズである。
図6(a)及び図6(b)に、ノイズ分布が1σ=0.3LSBである場合にて、アナログ入力に対する比較器の平均出力と、4回のノイズ平均化により出力解像度を向上させた入出力特性とを示す。図7(a)及び図7(b)は、ノイズ分布が1σ=0.6LSBである場合の同様の図である。図6(a)及び図6(b)に示すように、1σ=0.3LSBのノイズを平均化すると1LSB以内の解像度を線形に補間することができる。しかし、図7(a)及び図7(b)に示すように、1σ=0.6LSBのノイズでは、1LSB以内の解像度が線形に補間されず、段差が生じる。
そこで、実際の比較器3のノイズ分布を予め測定し、図8に示すように、1σ=0.3LSBのノイズ分布の時と同じような特性となるように、実際の平均化コードを補正する係数αを求める。すなわち、平均化を行う際に、係数αを用いて、数式[3]のように補正後の平均値Dave_calを求めることで、1LSB内を線形に補間できる特性が得られる。
なお、補正演算の方法は、上記の数式[3]に限定されない。平均化時のそれぞれのコードに対して補正値をテーブル化しておくことでも、上記の補正は可能である。
以上のように、DACを静止させて平均化する際に、平均化コードに上記補正演算を行うことで、より高い効果でSNRを向上することができる。
本発明の技術によって比較時のノイズを低減した後、オーバーサンプリング技術を適用して、複数回サンプリングした結果を平均化し、あるいはフィルタで主要帯域を抜き出すことで、サンプリング時のノイズと比較時のノイズとの双方を抑えることができる。
本発明に係る逐次比較型AD変換器は、低電力のアナログ回路を用いつつ高精度なAD変換が可能であるため、映像信号処理装置、無線装置等に有用である。
1 サンプリングスイッチ
2 容量DAC
3 比較器
6 冗長容量DAC
7 逐次比較制御部
8 デコード部
2 容量DAC
3 比較器
6 冗長容量DAC
7 逐次比較制御部
8 デコード部
Claims (9)
- アナログ入力電圧をデジタル値に変換する逐次比較型AD変換器であって、
容量値が重み付けされた複数の容量素子を有し、各容量素子の一端が共通ノードに接続され、入力された第1のデジタル信号に応じて、第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された容量DACと、
複数の容量素子を有し、各容量素子の一端が前記共通ノードに接続され、入力された第2のデジタル信号に応じて、前記第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された冗長容量DACと、
前記アナログ入力電圧、前記容量DAC及び前記冗長容量DACによって生成された電圧が入力される比較器と、
前記比較器の比較結果をもとに、通常動作時には前記第1のデジタル信号を生成し、冗長動作時には前記第2のデジタル信号を生成する逐次比較制御部と、
前記冗長動作時に、前記比較器の出力コードを読み取り、特定パターンの前後のコードに対して異なる演算を行うデコード部とを備えたことを特徴とする逐次比較型AD変換器。 - 請求項1記載の逐次比較型AD変換器において、
前記冗長容量DACの各容量素子の容量値は、単位容量値であることを特徴とする逐次比較型AD変換器。 - 請求項1記載の逐次比較型AD変換器において、
前記特定パターンは“0,1”又は“1,0”のコードパターンであることを特徴とする逐次比較型AD変換器。 - 請求項1記載の逐次比較型AD変換器において、
前記デコード部は、前記特定パターンの前のコードに対しては、動作させた前記冗長容量DACの容量値に相当する重みを付して加算し、前記特定パターンの後のコードに対しては、平均化演算を行うことを特徴とする逐次比較型AD変換器。 - アナログ入力電圧をデジタル値に変換する逐次比較型AD変換器であって、
容量値が重み付けされた複数の容量素子を有し、各容量素子の一端が共通ノードに接続され、入力された第1のデジタル信号に応じて、第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された容量DACと、
複数の容量素子を有し、各容量素子の一端が前記共通ノードに接続され、入力された第2のデジタル信号に応じて、前記第1及び第2の電圧を含む複数の電圧のうちのいずれかに他端が選択的に接続されるように構成された冗長容量DACと、
前記アナログ入力電圧、前記容量DAC及び前記冗長容量DACによって生成された電圧が入力される比較器と、
前記比較器の比較結果をもとに、通常動作時には前記第1のデジタル信号を生成し、冗長動作時には前記第2のデジタル信号を生成する逐次比較制御部と、
前記冗長動作時に、前記比較器の出力コードを読み取り、特定パターンの出現後、前記逐次比較制御部を制御して前記第2のデジタル信号を静止させた状態で前記比較器の出力コードを取得し、前記特定パターンの前後のコードに対して異なる演算を行うデコード部とを備えたことを特徴とする逐次比較型AD変換器。 - 請求項5記載の逐次比較型AD変換器において、
前記冗長容量DACの各容量素子の容量値は、単位容量値であることを特徴とする逐次比較型AD変換器。 - 請求項5記載の逐次比較型AD変換器において、
前記特定パターンは“0,1”又は“1,0”のコードパターンであることを特徴とする逐次比較型AD変換器。 - 請求項5記載の逐次比較型AD変換器において、
前記デコード部は、前記特定パターンの前のコードに対しては、動作させた前記冗長容量DACの容量値に相当する重みを付して加算し、前記特定パターンの後のコードに対しては、平均化演算を行うことを特徴とする逐次比較型AD変換器。 - 請求項5記載の逐次比較型AD変換器において、
前記デコード部は、前記比較器のノイズ分布を予め測定し、前記比較器の出力コードが1LSB内を線形に分布するような補正係数を求め、前記第2のデジタル信号を静止させた状態で取得した前記比較器の出力コードに対して前記補正係数を用いて補正することを特徴とする逐次比較型AD変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012197545 | 2012-09-07 | ||
JP2012197545 | 2012-09-07 | ||
PCT/JP2013/005235 WO2014038198A1 (ja) | 2012-09-07 | 2013-09-04 | 逐次比較型ad変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014038198A1 true JPWO2014038198A1 (ja) | 2016-08-08 |
Family
ID=50236827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014534197A Pending JPWO2014038198A1 (ja) | 2012-09-07 | 2013-09-04 | 逐次比較型ad変換器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2014038198A1 (ja) |
WO (1) | WO2014038198A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9571114B1 (en) * | 2016-02-09 | 2017-02-14 | Analog Devices, Inc. | SAR ADC performance optimization with dynamic bit trial settings |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111123011B (zh) * | 2016-09-13 | 2023-04-25 | 艾德克斯电子(南京)有限公司 | 电子负载装置及其并机系统 |
JP6810931B2 (ja) * | 2016-10-11 | 2021-01-13 | 学校法人東京理科大学 | A/d変換器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69330350T2 (de) * | 1993-12-15 | 2001-09-20 | St Microelectronics Srl | Digitale Korrektur für fehlende Codes, die durch kapazitive Fehlanpassungen in Schrittweiserannährungs/AD verursacht werden |
JP4011377B2 (ja) * | 2002-03-22 | 2007-11-21 | 株式会社ルネサステクノロジ | A/d変換回路 |
US7218259B2 (en) * | 2005-08-12 | 2007-05-15 | Analog Devices, Inc. | Analog-to-digital converter with signal-to-noise ratio enhancement |
-
2013
- 2013-09-04 JP JP2014534197A patent/JPWO2014038198A1/ja active Pending
- 2013-09-04 WO PCT/JP2013/005235 patent/WO2014038198A1/ja active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9571114B1 (en) * | 2016-02-09 | 2017-02-14 | Analog Devices, Inc. | SAR ADC performance optimization with dynamic bit trial settings |
Also Published As
Publication number | Publication date |
---|---|
WO2014038198A1 (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
US8164504B2 (en) | Successive approximation register analog-digital converter and method for operating the same | |
TWI511467B (zh) | 連續逼近暫存器類比至數位轉換器及其操作方法 | |
US8482446B2 (en) | A/D converter circuit, electronic apparatus and A/D conversion method | |
EP3090488B1 (en) | Combining a coarse adc and a sar adc | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
JP4934531B2 (ja) | アナログデジタル変換器及びその制御方法並びに無線トランシーバ回路 | |
JP5517898B2 (ja) | アナログデジタル変換器 | |
JP6353267B2 (ja) | Ad変換器及びad変換方法 | |
US20130214946A1 (en) | A/D Converter and Method for Calibrating the Same | |
JP2010045723A (ja) | デジタルアナログコンバータ | |
KR20150027582A (ko) | 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법 | |
JP4811339B2 (ja) | A/d変換器 | |
JP2015103820A (ja) | アナログ/ディジタル変換器及びアナログ/ディジタル変換方法 | |
KR20120027829A (ko) | 아날로그 디지털 변환 장치 | |
CN106253901B (zh) | 模拟数字转换装置及相关的校准方法及校准模块 | |
US20140210654A1 (en) | Successive approximation ad converter and successive approximation ad conversion method | |
KR101168047B1 (ko) | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 | |
EP4109759A1 (en) | Error-feedback sar adc | |
EP2403144A1 (en) | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
JP4526919B2 (ja) | A/d変換装置 | |
WO2014038198A1 (ja) | 逐次比較型ad変換器 | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 |