CN107809245B - 模拟至数字转换器 - Google Patents

模拟至数字转换器 Download PDF

Info

Publication number
CN107809245B
CN107809245B CN201710762729.6A CN201710762729A CN107809245B CN 107809245 B CN107809245 B CN 107809245B CN 201710762729 A CN201710762729 A CN 201710762729A CN 107809245 B CN107809245 B CN 107809245B
Authority
CN
China
Prior art keywords
analog
switch
amplifier
time interval
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710762729.6A
Other languages
English (en)
Other versions
CN107809245A (zh
Inventor
刘纯成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107809245A publication Critical patent/CN107809245A/zh
Application granted granted Critical
Publication of CN107809245B publication Critical patent/CN107809245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种模拟至数字转换器，该模拟至数字转换器采用了基于放大器的噪声整形电路。基于放大器的噪声整形电路产生噪声整形信号。模拟至数字转换器的比较器具有耦接于电容数据采集转换器的输出端的第一输入端、接收噪声整形信号的第二输入端和用于观察模拟输入的数字表示的输出端，该电容数据采集转换器用于采集该模拟输入。基于放大器的噪声整形电路采用放大器对从电容数据采集转换器获得的残余电压进行放大，并在放大器和比较器之间提供开关电容网络，该开关电容网络用于对放大后的残余电压进行采样，并产生噪声整形信号。采用本发明，模拟至数字转换器具有噪声整形功能，且尺寸小。

Description

模拟至数字转换器
技术领域
本发明涉及一种模拟至数字转换器(analog-to-digital converter，ADC)，更特别地，涉及一种具有噪声整形(noise shaping)功能的模拟至数字转换器。
背景技术
在电子领域中，模拟至数字转换器是一种将模拟输入转换为数字信号的系统。
噪声整形是模拟至数字转换器(ADC)中通常使用的一项技术，用于增加结果信号的表观信噪比(signal-to-noise ratio)。由噪声和量化引入的误差的频谱形状被改变。噪声在频带中被认为是非期望的(undesirable)，以及，噪声功率处于较低的电平。
然而，用于噪声整形的附加电路会导致额外的功耗并占用额外的芯片空间。
发明内容
有鉴于此，本发明的目的之一在于提供一种模拟至数字转换器，以解决上述问题。
根据本发明的一些实施例，本发明提供一种模拟至数字转换器，用于将模拟输入转换为数字表示，该模拟至数字转换器包括比较器和基于放大器的噪声整形电路。比较器具有耦接于电容数据采集转换器(C-DAC)的输出端的第一输入端和接收噪声整形信号的第二输入端，其中，电容数据采集转换器(C-DAC)用于采集模拟输入。基于放大器的噪声整形电路，用于产生噪声整形信号。基于放大器的噪声整形电路包括放大器和开关电容网络，放大器用于对从电容数据采集转换器获得的残余电压进行放大，以提供放大后的残余电压；开关电容网络耦接在放大器和比较器之间，用于对放大后的残余电压进行采样，并产生噪声整形信号。
在上述技术方案中，基于放大器的噪声整形电路使用放大器对从电容数据采集转换器获得的残余电压进行放大，并在放大器和比较器之间提供开关电容网络，以对放大后的残余电压进行采样，并产生噪声整形信号。由于放大器先对残余电压进行放大，从而在开关电容网络中采用小尺寸的电容是可行的。本发明提供的模拟至数字转换器具有噪声整形功能，且具有尺寸小的优点。
本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明的示例性实施例示出的一种具有噪声整形的模拟至数字转换器10的功能表示示意图；
图2A是根据本发明的示例性实施例示出的一种模拟至数字转换器的基于放大器的噪声整形电路200和比较器Cmp的电路图；
图2B示出了描绘采样开关ψS和开关ψA、ψB1、ψB2和ψC的操作的波形示意图；
图3是根据本发明的示例性实施例示出的一种电荷再分配逐次逼近模拟至数字转换器的示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1根据本发明的示例性实施例示出的一种具有噪声整形功能的模拟至数字转换器10的功能表示示意图。模拟至数字转换器10包括：基于放大器的噪声整形电路100。数字残余电压Vres(z)表示被数字化的模拟输入Vin(z)和数字输出Dout(z)之间的差值，基于放大器的噪声整形电路100将该差值转换为噪声整形信号Y(z)。除被数字化的模拟输入Vin(z)和量化误差Q(z)之外，噪声整形信号Y(z)也被引入到数字输出Dout(z)的生成中，以衰减整个模拟至数字转换过程中的噪声。基于放大器的噪声整形电路100在对数字残余电压Vres(z)执行滤波处理之前对该数字残余电压Vres(z)进行放大，换言之，基于放大器的噪声整形电路100先对数字残余电压Vres(z)进行放大，再对放大后的数字残余电压Vres(z)执行滤波处理。由于先进行了放大(advanced amplification)，因此在后面的滤波电路中的取样电容使用小电容是可行的，并且有效地抑制了等效输入噪声(inputreferrednoise，例如，KT/C噪声)。举例来说，与没有先进行放大的传统技术相比，当先进行放大的增益为A时，后面的滤波器电路中的电容尺寸可被缩小为原来的1/A，以及，等效输入噪声(例如，KT/C噪声)被抑制
Figure BDA0001393511820000031
倍，其中，A是大于1的任意数。
图2A是根据本发明的如图1所示的示例性实施例示出的一种基于放大器的噪声整形电路200和比较器Cmp的电路图。
基于放大器的噪声整形电路200提供基于放大器的噪声整形功能。比较器Cmp具有第一输入端、第二输入端和输出端，比较器Cmp的第一输入端耦接于电容数据采集转换器(capacitive data acquisition converter，C-DAC)的输出端，其中，电容数据采集转换器(C-DAC)采集(capture)模拟至数字转换器的模拟输入；比较器Cmp的第二输入端接收由基于放大器的噪声整形电路200生成的噪声整形信号Y；以及，比较器Cmp的输出端用于观察(observation)或输出模拟输入的数字表示Dout。基于放大器的噪声整形电路200采用放大器Amp对从电容数据采集转换器(C-DAC)获得的残余电压Vres进行放大，并产生放大后的残余电压Vres_A，以及，基于放大器的噪声整形电路200在放大器Amp和比较器Cmp之间提供开关电容网络(switched capacitor network)202。
放大器Amp可以是不消耗静态电流的动态放大器(dynamic amplifier)。由于不必要的静态电流被去除，所以功耗被有效降低。
如图2A所示，基于放大器的噪声整形电路200可以包括有限脉冲响应滤波器(finite impulse response filter，FIR)和无限脉冲响应滤波器(infinite impulseresponse filter，IIR)。有限脉冲响应滤波器(FIR)包括放大器Amp和开关电容网络202。有限脉冲响应滤波器(FIR)能够成功地衰减整个模拟至数字转换过程中的量化噪声和比较器噪声。由于放大器Amp具有先进行放大(advanced amplification)的特点，因此，在开关电容网络202中能够使用小尺寸的电容。无限脉冲响应滤波器(IIR)级联(is cascadedbetween)在有限脉冲响应滤波器(FIR)和比较器Cmp之间。无限脉冲响应滤波器(IIR)用于提高整个模拟至数字转换过程中的分辨率增益(resolution gain)，在本发明实施例中，无限脉冲响应滤波器(IIR)可以是可选的。在其它示例性实施例中，无限脉冲响应滤波器(IIR)可以是积分器。对于图2A所示的示例，得益于(benefiting from)放大器Amp和开关电容网络202中的小尺寸的电容，无限脉冲响应滤波器(IIR)可以通过使用无源电荷共享电路(passive charge sharing circuit)而不是需要运算放大器的积分器来实现。在本发明实施例中，功耗能够大大降低。
如图2A所示，详细说明了开关电容网络202。在图2A所示的实施例中，开关电容网络202包括采样开关ψS、开关ψA、ψB1和ψB2，以及电容CA、CB1和CB2。采样开关ψS用于对从放大器Amp获得的放大后的残余电压Vres_A进行采样。采样开关ψS具有第一端和第二端，其中，采样开关ψS的第一端耦接于放大器Amp。电容CA、CB1和CB2经由开关ψA、ψB1和ψB2分别耦接于采样开关ψS的第二端。开关ψA、ψB1和ψB2还分别将电容CA、CB1和CB2耦接于开关电容网络202的输出端X。通过控制采样开关ψS和开关ψA、ψB1和ψB2，有限脉冲响应滤波器(FIR)能够衰减整个模拟至数字转换过程中的量化噪声和比较器噪声。
图2A中所示的无限脉冲响应滤波器(IIR)在本段中详细描述，无限脉冲响应滤波器(IIR)包括开关ψC和电容CC。开关电容网络202的输出端X通过开关ψC耦接于电容CC的第一端。电容CC的第一端还耦接于比较器Cmp的第二输入端。通过控制开关ψC，电容CC为比较器Cmp提供噪声整形信号Y。由于电容CA、CB1和CB2的电容是比较小的，因此，纯无源元件的设计在图2A所示的无限脉冲响应滤波器(IIR)中是可行的。
图2B示出了用来说明采样开关ψS和开关ψA、ψB1、ψB2和ψC的操作的波形示意图。为了简单起见，本段讨论四个时间间隔(time interval)T1至T4。可以周期性地重复采样开关ψS和开关ψA、ψB1、ψB2和ψC的操作。采样开关ψS在时间间隔T1和T3期间是接通的，以对放大后的残余电压Vres_A进行采样。开关ψC在时间间隔T2和T4期间是接通的，以使开关电容网络202的输出X连通到(pass)无限脉冲响应滤波器(IIR)的电容CC。开关ψA在时间间隔T1、T2、T3和T4期间是接通的。开关ψB1和ψB2是以交错方式接通的。特别地，开关ψB1在时间间隔T1和T4期间是接通的，而开关ψB2在时间间隔T2和T3期间是接通的。产生的噪声整形信号Y(z)为：
Figure BDA0001393511820000051
其中，CB1＝CB2＝CB。电容CA被设计用于延迟算子Z-1，以及，电容CB1和CB2被设计用于延迟算子Z-2。在示例性实施例中，与电容CC的电容值相比，电容CB1和CB2的电容值之和是可忽略不计的(negligible)，即电容CB1和CB2的电容值之和远小于电容CC的电容值。因此，因子KA接近理想值1，换言之，因子KA基本等于1。
在一些示例性实施例中，具有噪声整形功能的模拟至数字转换器10被实现为电荷再分配(charge-redistribution)逐次逼近模拟至数字转换器(successiveapproximation analog-to-digital converter，SAR ADC)。电容数据采集转换器(C-DAC)包括加权电容阵列(weighted capacitor array)，用于逐次逼近模拟至数字转换器(ADC)的模拟输入。残余电压Vres是从加权电容阵列获得的，其显示(show)保留在加权电容阵列的电容中的电荷。
图3是根据本发明的示例性实施例示出的一种电荷再分配逐次逼近模拟至数字转换器30，电荷再分配逐次逼近模拟至数字转换器30包括比较器302、加权电容阵列304、基于放大器的噪声整形电路306和逐次逼近逻辑(successive approximation logic)308。加权电容阵列304耦接于比较器302的第一正输入端'+'。基于放大器的噪声整形电路306耦接于比较器302的第二正输入端'+'，其中，比较器302为四输入比较器。逐次逼近逻辑308根据比较器302的输出信号310切换加权电容阵列304内的电容CS0至CS9，以逐次逼近模拟至数字转换器30的模拟输入(例如，Vin，具有图3所示的正部分Vip的差分信号)。逐次逼近逻辑308(SAR逻辑)获得模拟输入(例如，Vin)的数字表示Dout。基于放大器的噪声整形电路306给比较器302提供噪声整形信号Y，例如，在图3所示的示例中，基于放大器的噪声整形电路306提供噪声整形信号Y至比较器302的第二正输入端'+')。基于放大器的噪声整形电路306使用放大器(请参考图2A的放大器Amp)对从加权电容阵列304获得的残余电压Vres进行放大。残余电压Vres表示保留在加权电容阵列304的电容CS0至CS9中的电荷。基于放大器的噪声整形电路306在放大器Amp和比较器302之间提供开关电容网络(请参考图2A的开关电容网络202)。在示例性实施例中，位于基于放大器的噪声整形电路306内的放大器是动态放大器(不消耗静态电流)，使用无源元件的整个电荷再分配逐次逼近模拟至数字转换器30对静态电流是不进行放大的。电荷再分配逐次逼近模拟至数字转换器30消耗的功率很小，能够成功衰减噪声信号，并具有小的尺寸。基于放大器的噪声整形电路306可以由上述示例性实施例来实现。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (12)

1.一种模拟至数字转换器，用于将模拟输入转换为数字表示，其特征在于，所述模拟至数字转换器包括：
比较器，具有耦接于电容数据采集转换器的输出端的第一输入端和接收噪声整形信号的第二输入端，所述电容数据采集转换器用于采集所述模拟输入并输出被数字化的模拟输入；以及
基于放大器的噪声整形电路，用于产生所述噪声整形信号，所述基于放大器的噪声整形电路包括：
放大器，用于对数字残余电压进行放大，以提供放大后的残余电压，所述数字残余电压表示所述被数字化的模拟输入和所述数字表示之间的差值；以及
开关电容网络，耦接在所述放大器和所述比较器之间，用于对所述放大后的残余电压进行采样，并产生所述噪声整形信号；
其中，所述放大器是动态放大器，所述动态放大器不消耗静态电流。
2.根据权利要求1所述的模拟至数字转换器，其特征在于，所述基于放大器的噪声整形电路还包括：有限脉冲响应滤波器，其中，所述有限脉冲响应滤波器包括所述放大器和所述开关电容网络。
3.根据权利要求2所述的模拟至数字转换器，其特征在于，所述基于放大器的噪声整形电路还包括：无限脉冲响应滤波器，其中，所述无限脉冲响应滤波器级联在所述有限脉冲响应滤波器和所述比较器之间。
4.根据权利要求3所述的模拟至数字转换器，其特征在于，所述无限脉冲响应滤波器为无源电荷共享电路。
5.根据权利要求1所述的模拟至数字转换器，其特征在于，所述开关电容网络包括：
采样开关，用于对所述放大器提供的所述放大后的残余电压进行采样，其中，所述采样开关具有第二端和耦接于所述放大器的第一端；
第一开关和第一电容，所述第一电容经由所述第一开关耦接于所述采样开关的所述第二端；
第二开关和第二电容，所述第二电容经由所述第二开关耦接于所述采样开关的所述第二端；
第三开关和第三电容，所述第三电容经由所述第三开关耦接于所述采样开关的所述第二端；以及
输出端，经由所述第一开关、所述第二开关和所述第三开关分别耦接于所述第一电容、所述第二电容和所述第三电容。
6.根据权利要求5所述的模拟至数字转换器，其特征在于，
所述采样开关在第一时间间隔的期间是接通的；
所述第一开关在第二时间间隔的期间和所述第一时间间隔的期间是接通的，所述第二时间间隔在所述第一时间间隔之后；
所述第二开关在所述第一时间间隔的期间是接通的；以及
所述第三开关在所述第二时间间隔的期间是接通的。
7.根据权利要求6所述的模拟至数字转换器，其特征在于，
所述采样开关还在第三时间间隔的期间是接通的，所述第三时间间隔在所述第二时间间隔之后；
所述第一开关还在第四时间间隔的期间和所述第三时间间隔的期间是接通的，所述第四时间间隔在所述第三时间间隔之后；
所述第二开关还在所述第四时间间隔的期间是接通的；以及
所述第三开关还在所述第三时间间隔的期间是接通的。
8.根据权利要求7所述的模拟至数字转换器，其特征在于，所述模拟至数字转换器还包括：第四开关和第四电容，
其中，所述开关电容网络的输出端经由所述第四开关耦接于所述第四电容的第一端，以及，所述第四电容的所述第一端耦接于所述比较器的所述第二输入端。
9.根据权利要求8所述的模拟至数字转换器，其特征在于，
所述第四开关在所述第二时间间隔的期间和所述第四时间间隔的期间是接通的。
10.根据权利要求9所述的模拟至数字转换器，其特征在于，
与所述第四电容的电容值相比，所述第二电容和所述第三电容的电容值之和是可忽略不计的。
11.根据权利要求1所述的模拟至数字转换器，其特征在于，
所述电容数据采集转换器包括加权电容阵列，所述加权电容阵列用于所述模拟输入的逐次逼近；以及
所述残余电压是从所述加权电容阵列获得的，其能够表示保留在所述加权电容阵列的电容中的电荷。
12.根据权利要求1所述的模拟至数字转换器，其特征在于，所述模拟至数字转换器包括所述电容数据采集转换器和逐次逼近逻辑；
其中，所述电容数据采集转换器包括加权电容阵列，所述残余电压是从所述加权电容阵列获得的，其能够表示保留在所述加权电容阵列的电容中的电荷；
所述逐次逼近逻辑根据所述比较器的输出信号切换所述加权电容阵列内的电容，以逐次逼近所述模拟至数字转换器的所述模拟输入，其中，所述数字表示是通过所述逐次逼近逻辑获得的。
CN201710762729.6A 2016-09-08 2017-08-30 模拟至数字转换器 Active CN107809245B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662384764P 2016-09-08 2016-09-08
US62/384,764 2016-09-08
US15/684,285 2017-08-23
US15/684,285 US10003348B2 (en) 2016-09-08 2017-08-23 Analog-to-digital converter with noise shaping

Publications (2)

Publication Number Publication Date
CN107809245A CN107809245A (zh) 2018-03-16
CN107809245B true CN107809245B (zh) 2021-02-26

Family

ID=59829272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710762729.6A Active CN107809245B (zh) 2016-09-08 2017-08-30 模拟至数字转换器

Country Status (4)

Country Link
US (1) US10003348B2 (zh)
EP (1) EP3293884B1 (zh)
CN (1) CN107809245B (zh)
TW (1) TWI642279B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10291226B1 (en) 2018-09-27 2019-05-14 IQ-Analog Corporation Sample-and-hold circuit with enhanced noise limit
US10840932B2 (en) * 2018-10-12 2020-11-17 Mediatek Inc. Analog-to-digital converter
CN112583406B (zh) * 2019-09-30 2024-02-09 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
CN112713898B (zh) * 2020-12-21 2022-12-09 湖南国科微电子股份有限公司 一种噪声整形sar adc以及一种soc
US11387837B1 (en) * 2020-12-30 2022-07-12 Texas Instruments Incorporated Successive approximation register analog to digital converter
TWI763228B (zh) * 2020-12-31 2022-05-01 瑞昱半導體股份有限公司 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
CN112865798B (zh) * 2021-01-15 2024-05-07 中国科学院半导体研究所 噪声整形逐次逼近模数转换器及噪声整形方法
JPWO2022176807A1 (zh) * 2021-02-22 2022-08-25
CN114726370A (zh) * 2022-04-13 2022-07-08 中国科学技术大学 逐次逼近模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322964A (zh) * 2014-07-10 2016-02-10 台湾积体电路制造股份有限公司 用于噪声整形sar模数转换器的方法和电路
US9391627B1 (en) * 2015-05-15 2016-07-12 Texas Instruments Incorporated Method and apparatus for reducing SAR input loading

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2281828B (en) 1993-09-14 1997-08-06 Marconi Gec Ltd Analogue-to-digital converters and digital modulators
US6035694A (en) * 1999-03-12 2000-03-14 I/O Of Austin, Inc. Method and apparatus for calibration of stray capacitance mismatch in a closed loop electro-mechanical accelerometer
US6211805B1 (en) * 1999-09-08 2001-04-03 Texas Instruments Incorporated Noise shaping dynamic element mismatch in analog to digital converters
US7944386B2 (en) 2008-10-21 2011-05-17 Analog Devices, Inc. Apparatus for and method of performing an analog to digital conversion
US8457578B2 (en) * 2008-12-30 2013-06-04 Qualcomm Incorporated Discrete time receiver
US9577608B2 (en) * 2009-08-14 2017-02-21 Qualcomm Incorporated Discrete time lowpass filter
US8947285B2 (en) * 2013-03-12 2015-02-03 Infineon Technologies Ag ADC with noise-shaping SAR
KR101680081B1 (ko) * 2014-12-12 2016-11-29 서강대학교산학협력단 2차 노이즈 쉐이핑 기법을 적용한 sar adc
CN104682958B (zh) * 2015-01-26 2018-08-21 电子科技大学 一种带噪声整形的并行逐次逼近模数转换器
US9425818B1 (en) * 2015-05-28 2016-08-23 Qualcomm Incorporated Noise shaping successive approximation register analog-to-digital converter
US9397692B1 (en) * 2015-07-16 2016-07-19 Cirrus Logic International Semiconductor Ltd. Voltage-controlled oscillator (VCO) as first stage in an analog-to-digital converter (ADC) in combination with a digital filter for second or higher-order noise shaping
US9722746B2 (en) * 2015-09-22 2017-08-01 Mediatek Inc. Analog-to-digital converter with bandpass noise transfer function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322964A (zh) * 2014-07-10 2016-02-10 台湾积体电路制造股份有限公司 用于噪声整形sar模数转换器的方法和电路
US9391627B1 (en) * 2015-05-15 2016-07-12 Texas Instruments Incorporated Method and apparatus for reducing SAR input loading

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR enhancement techniques utilizing noise";Takashi Morie等;《2013 IEEE International Solid-State Circuits Conference Digest of Technical Papers》;20130328;第272-273页 *
"甚低功耗SAR ADC的结构设计与控制技术";唐重林;《中国优秀硕士学位论文全文数据库 信息科技辑》;20090115(第01期);第I135-190页 *

Also Published As

Publication number Publication date
CN107809245A (zh) 2018-03-16
US20180069564A1 (en) 2018-03-08
TW201820791A (zh) 2018-06-01
TWI642279B (zh) 2018-11-21
EP3293884A1 (en) 2018-03-14
US10003348B2 (en) 2018-06-19
EP3293884B1 (en) 2022-12-21

Similar Documents

Publication Publication Date Title
CN107809245B (zh) 模拟至数字转换器
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US20180183450A1 (en) Interleaving successive approximation analog-to-digital converter with noise shaping
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
US7095356B1 (en) Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
US8686889B2 (en) Analog frontend for CCD/CIS sensor
CN112104374A (zh) 混合斩波以及相关双采样两步模数转换器
Brewer et al. A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC
US11588495B2 (en) Analog front-end circuit capable of use in a sensor system
Leene et al. A 0.016 mm2 12 b $\Delta\Sigma $ SAR With 14 fJ/conv. for Ultra Low Power Biosensor Arrays
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
EP2953265B1 (en) Method and circuit for bandwidth mismatch estimation in an a/d converter
Tsukamoto et al. High power efficient and scalable noise-shaping SAR ADC for IoT sensors
US20230370083A1 (en) A/d converter
JP2011066619A (ja) Ａｄ変換器
US10541698B1 (en) Switched capacitor multiplying digital-to-analog converter
CN109510623B (zh) 模拟至数字转换器
JP4121969B2 (ja) アナログデジタル変換器
US10044368B2 (en) Sigma delta analog to digital converter
JP6132095B2 (ja) 信号変換装置
US10938407B2 (en) Sigma-delta analog to digital converter
CN211183936U (zh) 增量式模数转换器
US20230344442A1 (en) A/d converter and sensor system including the same
JP2004236143A (ja) パイプライン型ａ／ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant