JP5216100B2

JP5216100B2 - サーボアドレスマークデータを用いたフライングハイト制御のためのシステム及び方法

Info

Publication number: JP5216100B2
Application number: JP2010538010A
Authority: JP
Inventors: マシュー，ジョージ; リー，ユアン，シン; ソング，ホングウェイ; グランドヴィグ，ジェフリー，ピー．; アナンべデュ，ヴィシュワナス
Original assignee: LSI Logic Corp
Current assignee: LSI Corp
Priority date: 2007-12-14
Filing date: 2008-10-27
Publication date: 2013-06-19
Anticipated expiration: 2028-10-27
Also published as: JP2011507138A; US20100177430A1; TW200937393A; CN101743593A; KR20100091941A; US8054573B2; KR101482292B1; WO2009079094A1; EP2179417A1; CN101743593B; TWI446339B; EP2179417A4

Description

本願は米国特許出願第６１／０１３６５６号（non-provisional）、発明の名称「SAM Based Approach for Harmonic Estimation During Servo Sector」、出願日２００７年１２月１４日、発明者Mathewその他、の優先権を主張するものである。前記の出願の全体が全ての目的のために参照としてここに取り込まれる。

本発明は記憶媒体にアクセスするシステム及び方法に関し、より詳細には、記憶媒体に対する読取り／書込みヘッドアセンブリの位置を特定するためのシステム及び方法に関する。

情報を磁気記憶媒体に書き込む工程は、書き込まれる記憶媒体のすぐ近くに磁界を生成することを含む。これは当技術で周知の読取り／書込みヘッドアセンブリを用いてなされ、磁気記憶媒体に対して読取り／書込みヘッドアセンブリを適切に位置決めすることに大きく依存する。読取り／書込みヘッドアセンブリと記憶媒体の間の距離は通常フライングハイト（fly-height）といわれる。フライングハイトの適切な制御は、リードバック信号が最良の可能な信号対ノイズ比を呈してそれにより性能を向上するのを保障することを補助する。通常の実施では、フライングハイトは非動作期間中の高調波測定値に基づいて決定される。そのようなアプローチは、高調波が測定される周期パターンを書き込むために磁気記憶媒体上の空き又は専用領域を用いる。そのアプローチはフライングハイトの合理的な静的推定値を与えるが、標準動作期間中に起こるフライングハイトの何らかの変化の表示を与えるものではない。このように、そのアプローチはディスクの動作中に起こる変化に適用する能力を備えていない。他のアプローチはチャネルビット濃度（ＣＢＤ）推定を用いてフライングハイトを決定する。このアプローチは逆畳込みアプローチによって種々のＡＤＣサンプルからＣＢＤを推定することに依存する。これはチャネルインパルス応答の相関長を切り詰め、ディパルス（ビット）応答によるチャネルインパルス応答を近似することに基づく。逆畳込みはマトリクス反転を必要とし、マトリクスサイズが増加するにつれてマトリクス反転を実施するのが非常に難しくなり、それはチャネル相関の切り詰め長さが緩和されるとそうなる。それはブロック毎に作用するので、このアプローチを用いて連続的な態様でＣＢＤ変動を得るのも難しい。さらに他のアプローチはフライングハイトを推測するために利用可能なＡＧＣ信号を用いる。そのようなアプローチは通常動作期間中にフライングハイトを連続的に監視することができるが、アプローチの精度は信号／回路におけるＰＶＴ誘導による変動に起因して大幅に落ちる。より重要なこととして、前述のアプローチのいずれも通常書込み動作中のフライングハイトの監視及び制御を容易とするものではない。

従って、少なくとも前述の理由のために、当技術ではフライングハイトを決定するための高度なシステム及び方法へのニーズが存在する。

本発明は、記憶媒体にアクセスするためのシステム及び方法に関し、より具体的には、記憶媒体に対する読取り／書込みヘッドアセンブリの位置を決定するシステム及び方法に関する。

本発明の種々の実施例は、記憶媒体、記憶媒体に相対して配置される読取り／書込みヘッドアセンブリ及びサーボアドレスマーク（ＳＡＭ）ベースのフライングハイト調整回路を含む記憶デバイスを提供する。記憶媒体は、それぞれがサーボアドレスマークを含む複数のサーボデータ領域を含む。ＳＡＭベースのフライングハイト調整回路は複数のサーボデータ領域から読取り／書込みヘッドアセンブリを介してサーボアドレスマークを受信し、受信データに基づいて第１の高調波比を計算する。第１の高調波比は第２の高調波比と比較されて読取り／書込みヘッドアセンブリと記憶媒体の間の距離の誤差を決定する。

前述の実施例の幾つかの側面では、複数のサーボデータ領域は第１のサーボデータ領域及び第２のサーボデータ領域を含む。第１のサーボデータ領域からのサーボアドレスマークは少なくとも第１のサンプル、第２のサンプル、第３のサンプル及び第４のサンプルを含み、第２のサーボデータ領域からのサーボアドレスマークは少なくとも第５のサンプル、第６のサンプル、第７のサンプル及び第８のサンプルを含む。この場合において、第１の高調波比を計算することは、平均サンプルセットを形成すること、平均サンプルセットに基づいて少なくとも２つの高調波を計算すること、及び２つの高調波の比を計算することを含む。平均サンプルセットは少なくとも第１の平均値、第２の平均値、第３の平均値及び第４の平均値を含む。第１の平均値は第１のサンプル及び第５のサンプルを取り込んだものであり、第２の平均値は第２のサンプル及び第６のサンプルを取り込んだものであり、第３の平均値は第３のサンプル及び第７のサンプルを取り込んだものであり、第４の平均値は第４のサンプル及び第８のサンプルを取り込んだものである。このような例示において、平均サンプルセットに基づいて少なくとも２つの高調波を計算することは、離散フーリエ変換を実行することを含む。ある場合では、第１のサーボデータ領域からのサーボアドレスマークは第２のサーボアドレスマークからのサーボアドレスマークと同一である。特定の場合において、第１のサーボデータ領域からのサーボアドレスマークは短縮され、第２のサーボデータ領域からのサーボアドレスマークも短縮されている。１以上の場合において、上記短縮はサーボアドレスマークに近接するデータとのシンボル間干渉を低減するように動作できるものである。上記短縮は、サーボデータ領域における先行するパターンに最も近いサーボアドレスマークの１以上のサンプル、及び／又はサーボデータ領域における後続のパターンに最も近いサーボアドレスマークの１以上のサンプルを除去することを含む。先行するパターンはプリアンブルパターンであり、後続のパターンはグレーコードパターンである。

本発明の他の実施例はサーボアドレスマークデータに基づいて距離誤差を特定するための方法を提供する。その方法は、既知の位置に対する第１の高調波比を提供するステップ及び第１のサーボデータ領域及び第２のサーボデータ領域を含む記憶媒体を提供するステップを含む。第１のサーボデータ領域及び第２のサーボデータ領域双方はサーボアドレスマークを含む。その方法はさらに、第１のサーボデータ領域からのサーボアドレスマーク及び第２のサーボデータ領域からのサーボアドレスマークにアクセスするステップ、及び第１のサーボデータ領域からのサーボアドレスマークと第２のサーボデータ領域からのサーボアドレスマークの組合せに基づいて第２の高調波比を計算するステップを含む。第１の高調波比は第２の高調波比と比較されて距離誤差を決定する。前述の実施例の幾つかの例示では、第１の高調波比は初期化段階中に計算される。

前述の実施例の種々の例示において、第１のサーボデータ領域からのサーボアドレスマークは少なくとも第１のサンプル、第２のサンプル、第３のサンプル及び第４のサンプルを含み、第２のサーボデータ領域からのサーボアドレスマークは少なくとも第５のサンプル、第６のサンプル、第７のサンプル及び第８のサンプルを含む。このような例示では、第２の高調波比を計算することは、平均サンプルセットを形成するステップ、平均サンプルセットに基づいて少なくとも２つの高調波を計算するステップ、及び２つの高調波の比を計算するステップを含む。平均サンプルセットは少なくとも第１の平均値、第２の平均値、第３の平均値及び第４の平均値を含む。第１の平均値は第１のサンプル及び第５のサンプルを取り込んだものであり、第２の平均値は第２のサンプル及び第６のサンプルを取り込んだものであり、第３の平均値は第３のサンプル及び第７のサンプルを取り込んだものであり、第４の平均値は第４のサンプル及び第８のサンプルを取り込んだものである。ある場合では、平均サンプルセットに基づいて少なくとも２つの高調波を計算するステップは離散フーリエ変換を実行するステップを含む。１以上の場合では、第１のサーボデータ領域からのサーボアドレスマークは短縮され、第２のサーボデータ領域からのサーボアドレスマークも短縮される。ある場合では、上記短縮は、サーボデータ領域における先行するパターンに最も近いサーボアドレスマークの１以上のサンプル及びサーボデータ領域における後続のパターンに最も近いサーボアドレスマークの１以上のサンプルからなるグループから選択されたサーボアドレスマークの１以上のサンプルを除去するものである。

本発明の更に他の実施例は、ＳＡＭベースのフライングハイト調整回路を提供する。その回路はサンプル平均回路、離散フーリエ変換回路、及び高調波比計算回路を含む。サンプル平均回路は、少なくとも第１のサーボデータ領域からのサーボアドレスマークに対応する第１のサンプルセット及び第２のサーボデータ領域からのサーボアドレスマークに対応する第２のサンプルセットを受信し、少なくとも第１のサンプルセット及び第２のサンプルセットを含む平均計算を実行し、平均サンプルセットを提供する。離散フーリエ変換回路は平均サンプルセットを受信して少なくとも２つの高調波を計算し、高調波比計算回路は２つの高調波の比を計算する。上述の実施例のある例示では、上記回路はさらに、他の高調波比を記憶するメモリ及び比較器を含む。比較器は、以前に計算された高調波比と他の高調波比の比較に少なくともある程度基づいて距離誤差信号を提供するように動作する。

この概要は発明の幾つかの実施例の一般的な概観を提供するものである。発明の他の多くの課題、特徴、有利な効果及び他の実施例は、以降の詳細な説明、添付の特許請求の範囲及び図面からより完全に明らかとなる。

本発明の種々の実施例の更なる理解が、明細書の残りの部分に記載される図面を参照して実現される。図面において、幾つかの図面を通じて同様の参照符号が類似の構成部材を指すのに用いられる。幾つかの例示では、小文字を構成する下付き文字は参照符号に対応付けられて複数の類似の構成部材の１つを示す。存在する下付き文字の特定なしに参照符号への参照がなされるときは、そのような複数の類似の構成部材全てを指すことが意図される。

図１はサーボデータを含む既存の記憶媒体を示す。図２Ａは本発明の１以上の実施例によるサーボ系フライングハイト制御回路を有する読取りチャネルを含む記憶デバイスである。図２Ｂは図２Ａのディスクプラッタに相対して配置された図２Ａの読取り／書込みヘッドアセンブリを示す。図３は本発明の１以上の実施例によるＳＡＭベースのフライングハイト制御回路を含むデータ処理システムの一部を示す。図４はサーボデータを用いるフライングハイト制御を提供するための本発明の種々の実施例による方法を示すフローチャートである。

本発明は記憶媒体にアクセスするためのシステム及び方法に関し、より具体的には、記憶媒体に対して読取り／書込みヘッドアセンブリの位置を決定するためのシステム及び方法に関する。

本発明の種々の実施例は、記憶媒体に分散されたサーボデータの一部として受信されたサーボアドレスマークデータを用いてフライングハイトを監視及び／又は調整する能力を提供する。ある場合では、サーボアドレスマークが一方又は両方の端で切り詰められてサーボアドレスマークの周辺のデータに起因する干渉を最小化する。ある場合では、２以上のセクタから引き出されたサーボアドレスマークから対応のサンプルがフライングハイト調整を実行するために使用され得る。本発明の実施例の有利な効果の一部として、フライングハイト制御を実行するために設計された特別なパターンは不要である。これによって、記憶媒体で必要な制御情報が減り、それに伴い記憶媒体上の使用可能な記憶領域が増加することになる。さらに、このようなアプローチを用いると、フライングハイトの監視及び制御は記憶媒体への通常の読取り及び書込みアクセスと並列に行われ、その一方でフライングハイト制御を実行するのに使用される情報もそのような読取り及び書込み中にアクセスされることができる。ここに与えられる開示に基づいて、当業者であれば、本発明の異なる実施例の実現を通じて達成される種々の他の有利な効果を認識するはずである。

図１は破線で示した２つの例示トラック１５０、１５５を有する記憶媒体１００を示す。トラックは書き込まれたサーボデータをウェッジ１６０、１６５内（ここで、これらのウェッジはサーボセクタ又はセクタという）に埋め込む。これらのウェッジは、記憶媒体１００上の所望の位置にわたって読取り／書込みヘッドアセンブリの制御及び同期のために使用されるサーボデータパターン１１０を含む。特に、これらのウェッジは一般に、サーボアドレスマーク１５４（ＳＡＭ）が続くプリアンブルパターン１５２を含む。サーボアドレスマーク１５４にグレーコード１５６が続き、グレーコード１５６にバースト情報１５８が続く。なお、２つのトラック及び２つのウェッジを図示するが、通常は多数のそれぞれが所与の記憶媒体に含まれる。またさらに、サーボデータセットは２以上のフィールドのバースト情報を含んでいてもよい。ある場合では、プリアンブルパターン１５２、サーボアドレスマーク１５４、グレーコード１５６及び／又はバースト情報１５８の１以上の間にスペーサが配置されてもよい。サーボアドレスマークは規定の長さの既知のビットパターンである。さらに、サーボアドレスマークは１つのウェッジにおけるものは他のウェッジにおけるものも同じである。従って、例えば、ウェッジ１６０におけるサーボアドレスマークはウェッジ１６５におけるサーボアドレスマークと同じとなる。

動作において、記憶媒体１００からのデータは読取りチャネル回路（不図示）に直列ストリームとして提供される。読取りチャネル回路はプリアンブルパターン１５２を検出するように動作する。プリアンブルパターン１５２は特定の位相及び周波数を呈する。この位相及び周波数情報はサーボデータパターン１１０の残りの部分をサンプリングするのに使用されるサンプリングクロックを回復するのに使用される。特に、サーボアドレスマーク１５４が識別され、その位置がグレーコード１５６及びバースト情報１５８の後続のサンプリング及び処理を時間調整するのに使用される。

図２を参照すると、ＳＡＭベースのフライハイト制御回路２１４を含む記憶システム２００が本発明の種々の実施例に従って図示される。記憶システム２００は、例えば、ハードディスクドライブであればよい。さらに、記憶システム２００はインターフェイスコントローラ２２０、前段増幅器２１２、ハードディスクコントローラ２６６、モータコントローラ２６８、スピンドルモータ２７２、ディスクプラッタ２７８、及び読取り／書込みヘッドアセンブリ２７６を含む。インターフェイスコントローラ２２０はディスクプラッタ２７８へ／そこからデータのアドレッシング及びタイミングを制御する。アセンブリはディスクプラッタ２７８上に適切に位置決めされると、読取り／書込みヘッドアセンブリ２７６によって検出され得る磁気信号のグループからなる。通常の読取り／書込み動作において、読取り／書込みヘッドアセンブリ２７６はディスクプラッタ２７８の所望のデータトラック上にモータコントローラ２６８によって正確に位置決めされる。モータコントローラ２６８は読取り／書込みヘッドアセンブリ２７６をディスクプラッタ２７８に対して位置決めするとともに、ハードディスクコントローラ２６６の誘導の下で読取り／書込みヘッドアセンブリ２７６をディスクプラッタ２７８の適切なデータトラックまで移動することによってスピンドルモータ２７２を駆動する。スピンドルモータ２７２はディスクプラッタ２７８を所定の回転速度（ＲＰＭ）で回転させる。読取りチャネル回路２１０は前段増幅器２１２から情報を受信し、ディスクプラッタ２７８に元々書き込まれたデータを読取りデータ２０３として回復するようにデータ復号／検出処理を当技術で周知のように実行する。さらに、読取りチャネル回路２１０は書込みデータ２０１を受信し、それを当技術で周知のようにディスクプラッタ２７８に書込み可能な形式で前段増幅器２１２に提供する。

ＳＡＭベースのフライングハイト補償回路２１４は前段増幅器２１２からのデータのアナログ−デジタル変換を受信する。この情報から、ＳＡＭベースのフライングハイト補償回路２１４は、少なくとも２つの高調波を呈する２つ以上のサーボアドレスマークのサンプルを利用してフライングハイト調整値を導出する。図２Ｂは例示のフライングハイト２９５を示し、これは読取り／書込みヘッドアセンブリ２７６とディスクプラッタ２７８の間の距離となる。本発明の幾つかの実施例では、ＳＡＭベースのフライングハイト補償回路２１４は図３に関して以下に説明する回路と同じように実装される。

動作において、読取り／書込みヘッドアセンブリ２７８は適切なデータトラックに隣接して位置され、ディスクプラッタ２７８上のデータを表す磁気信号は、ディスクプラッタ２７８がスピンドルモータ２７２によって回転されるのにつれて読取り／書込みヘッドアセンブリ２７６によって検知される。検知された磁気信号は、ディスクプラッタ２７８上の磁気データを表す連続的な瞬時アナログ信号として提供される。この瞬時アナログ信号は読取り／書込みヘッドアセンブリ２７６から読取りチャネル回路２１０に前段増幅器２１２を介して転送される。前段増幅器２１２はディスクプラッタ２７８からアクセスされる瞬時アナログ信号を調節するよう動作することができる。さらに、前段増幅器２１２は、ディスクプラッタ２７８に書き込まれることが定められた読取りチャネル回路２１０からのデータを調節するように動作することができる。今度は、読取りチャネル回路２１０は受信アナログ信号を復号及びデジタル化して、ディスクプラッタ２７８に元々書き込まれている情報を再生成する。このデータは読取りデータ２０３として受信回路に供給される。書込み動作は実質的に先の読取り動作の逆であり、書込みデータ２０１が読取りチャネルモジュール２１０に供給される。読取り及び書込み処理中（又はオフライン期間中）、ＳＡＭベースのフライングハイト補償回路２１４は所与のセクタにおいてサーボアドレスマークを受信する。サーボアドレスマークのサンプルは、離散フーリエ変換を用いて少なくとも２つの非ゼロの高調波を導出するために解析される。２つの高調波の間の比が計算され、計算された比は何らかの変化を検出するように以前に特定された比と比較される。以前に特定された比は既知のフライングハイトに関連付けられ、このように、検出された変化はフライングハイトの変化に対応する。検出された変化に基づいて、対応するフライングハイト調整値が計算され、適用される。動作において、前述のフライングハイト調整は検出される変化を減少させるよう動作する。関心事として、ＳＡＭベースのフライングハイト補償回路２１４は標準読取り処理及び標準書込み処理のいずれか又は両方の間に閉ループフライングハイト制御に備える。

図３を参照すると、本発明の１以上の実施例によるＳＡＭベースのフライングハイト制御回路を含むデータ処理システム３００の一部が図示される。ＳＡＭベースのフライングハイト制御回路に加えて、データ処理システム３００はアナログ−デジタル変換器３１０並びにプリアンブル検出及びデジタル位相ロックループ回路３４０を含む。ＳＡＭベースのフライングハイト制御回路はサーボアドレスマーク検出回路３７０、サンプル平均回路３２５、離散フーリエ変換回路３３０、高調波比計算回路３３５、比較回路３５５、及び当初高調波比メモリ３５０を含む。

アナログ−デジタル変換器３１０は入力３０５を受信する。アナログ−デジタル変換器３１０はアナログ入力を受信してサンプリングクロック３４２に基づいてアナログ入力をサンプリングすることができる任意のアナログ−デジタル変換器であればよい。ここに与えられた開示に基づいて、当業者であれば、本発明の異なる実施例に従って使用される種々のアナログ−デジタル変換器を認識するはずである。サンプリング処理によって入力３０５に対応する一連のデジタルサンプル３１２が生成される。場合によっては、入力３０５は読取りチャネル２１０において磁気記憶媒体（不図示）からの情報を検知する読取り／書込みヘッドアセンブリ（不図示）から導出される。検知された情報はアナログフロントエンド回路（不図示）によって入力３０５に変換される。ここに与えられる開示に基づいて、当業者であれば入力３０５の可能性ある種々のソースを認識するはずである。

デジタルサンプル３１２はプリアンブル検出及びデジタル位相ロックループ回路３４０に提供される。プリアンブル検出及びデジタル位相ロックループ回路３４０は、既知のプリアンブルパターンを検出し、デジタルサンプル３１２に基づいてサンプリングクロック３４２の位相及び／又は周波数を調整するよう動作することができる。プリアンブル検出及びサンプリングクロック同期は受信データストリームからクロックを回復するための周知の任意の処理を用いてなされる。例えば、デジタル位相ロックループ回路３４０は既存のハードディスクドライブシステムで使用されるプリアンブル検出器及びロック回復回路と調和して実装される。

プリアンブルが検出されると、プリアンブル検出済信号３４３がアサートされる。この時点で、ＳＡＭ検出回路３７０は既知のサーボアドレスマークパターンについてデジタルサンプル３１２の照会を開始する。ＳＡＭ検出回路３７０はサーボアドレスマークを検出し、サーボアドレスマークの識別に応じてＳＡＭ発見信号３８０をアサートするよう動作することができる。このＳＡＭ発見信号は既存技術で使用されてきたＳＡＭ発見信号と比較されて、後続のグレーコードデータ及びバースト情報の処理を同期することができる。ＳＡＭ発見信号３８０に加えて、ＳＡＭ検出回路３７０は短縮ＳＡＭ受信信号３６０を発行する。短縮ＳＡＭ受信信号３６０は、デジタルサンプル３１２におけるサーボアドレスマーク情報が開始するのと同時に又は幾らか後の時点でアサートされ、デジタルサンプル３１２におけるサーボアドレスマーク情報の終りと同時に又は幾らか前にディアサート（解除）される。本発明のある特定の実施例では、短縮ＳＡＭ受信信号３６０は、デジタルサンプル３１２におけるサーボアドレスマーク情報が開始した後のサンプリングクロック３４２の１ビット期間にアサートされ、デジタルサンプル３１２におけるサーボアドレスマーク情報が終了する前のサンプリングクロック３４２の１ビット期間でディアサートされる。ある場合では、短縮ＳＡＭ受信信号３６０の実際の位置が確立できるまでの期間にわたってデジタルサンプル３１２を記憶するためにＦＩＦＯメモリ（不図示）が使用され得る。そのようなＦＩＦＯが使用される場合、短縮ＳＡＭ受信信号３６０のアサートに対応するサンプルがサンプル平均回路３２５に処理のために提供できる。

タイミング図３０１はデジタルサンプル３１２に含まれるＳＡＭ情報に対する短縮ＳＡＭ受信信号３６０の関係を示す。特に、ＳＡＭ情報は期間３９１（例えば、サンプリングクロック３４２の規定のサイクル数）にわたって拡張するが、短縮ＳＡＭ受信信号３６０は期間３９１と同じ長さ又はそれよりも短い長さにわたってアサートされてもよい。特に、短縮ＳＡＭ受信信号３６０は期間３９３中又は期間３９５中にはアサートされない。期間３９３の継続時間は期間３９５のものと同じでもよいし異なっていてもよく、期間３９３、３９５の各々はゼロ以上であればよい。前述したように、本発明のある実施例では、期間３９３及び期間３９５はサンプリングクロック３４２の約１ビット期間である。

短縮ＳＡＭ受信信号３６０がアサートされたときに受信されたデジタルサンプル３１２はサンプル平均回路３２５によってともに平均される。サンプル平均回路３２５を用いて平均されたサンプルは２以上のセクタにわたってサーボアドレスマーク情報から取得される。そのようなセクタにわたる平均化によって任意の所与のセクタのサンプリング中の明白なノイズが低減する。一例として、サーボアドレスマークの平均領域（即ち、短縮ＳＡＭ受信信号３６０のアサートに対応する領域）が４個のサンプルを含む場合、２個のセクタにわたる平均化は以下のサンプル平均セットをもたらす。
平均セット[３：０]＝（セクタＡ[３：０]＋セクタＢ[３：０]）／２
なお、上述の平均は単なる例示であり、具体的な設計によって修正され得るものである。例えば、平均化は３以上のセクタからのサンプルを含むように拡張され、サーボアドレスマークの利用可能な任意数のサンプルが含まれ得る。特に、より多数のサンプルが使用される場合、期間３９３及び／又は期間３９５の継続時間は減少する。減少したサンプルが使用される場合、期間３９３及び／又は期間３９５の継続時間は増加する。以下に述べるように、より多数のサンプルの使用によって対応の多数の高調波の中からの選択が可能となる。ここに与えられる開示に基づいて、当業者であれば、本発明の異なる実施例との関連で使用され得る種々の平均を認識するはずである。

サンプル平均回路３２５を用いて平均されたサンプルは２以上のセクタにわたって引き出されたサーボアドレスマーク情報から取得されるので、セクタ間で変化するサーボアドレスマークパターン周辺のデータに基づく影響を最小限にすることが望ましい。期間３９３に対する非ゼロの継続時間は、平均化処理で使用されるサンプル上のサーボアドレスマークに先行するプリアンブルパターンからの干渉を制限するように設計される。同様に、期間３９５に対する非ゼロの持続期間は、平均化処理で使用されるサンプル上の後続のグレーコードからの干渉を制限するように設計される。先行するプリアンブル及び後続のグレーコードパターンに最も近いサーボアドレスマークサンプルを捨てることによって、最終的に平均に取り込まれたサーボアドレスマークサンプルは、先行及び後続パターンからの（あるとしても）最小の影響（例えば、シンボル間干渉）しか呈しない。ある場合では、期間３９３はゼロであり、期間３９５は非ゼロであってもよく、ここでプリアンブルはセクタ（複数）にわたって同じであるが、グレーコートパターンはセクタ（複数）にわたって異なる。ここに与えられた開示に基づいて、当業者であれば、セクタ（複数）にわたるサーボアドレスマークサンプルでの不均一な干渉を緩和するのに有用な期間３９３及び期間３９５のための適当な継続期間を認識する。

充分な数のサンプルがサンプル平均回路３２５によって平均化されると、サンプル平均セット３２６が離散フーリエ変換回路３３０に供給される。離散フーリエ変換回路３３０は受信サンプルに対応付けられる２以上の高調波を計算する。計算された高調波は、以下の式に従って規定の高調波比を計算する高調波比計算回路３３５に供給される。
計算された高調波比＝ｌｏｇ（高調波Ａ／高調波Ｂ）
ある場合では、離散フーリエ変換回路３３０は、多数の可能な高調波から２つの選択された高調波（即ち、高調波Ａ及び高調波Ｂ）だけ計算すればよい。高調波は所与の高調波によって提供されたスペクトル信号対ノイズ比、フライングハイトの変化に対する上述の比の感度、及び／又は選択された比によって達成可能な解像度に基づいて選択することができる。

ある場合では、高調波比で使用される特定の高調波（例えば、第１高調波及び第５高調波）はシステムの動作に先立って選択される。対応の当初高調波比は起動時に計算されてメモリ３５０に記憶されている。当初高調波比は同様の態様で計算されるが、読取り／書込みヘッドアセンブリが記憶媒体から既知の距離にあるときに行われる（即ち、当初高調波比は既知のフライングハイト値に対応する）。新たに計算された高調波比は以前に記憶された高調波比と比較回路３５５を用いて比較される。比較回路３５５の出力は、以下の式によって規定される値を呈するフライングハイト調整信号３６５である。
フライングハイト調整信号＝当初高調波比−計算された高調波比
当初高調波が決定された時からフライングハイトが変化していないときは、フライングハイト調整信号３６５は約ゼロになる。従って、フライングハイト調整はフライングハイト調整信号３６５の値をゼロに向けて駆動することによって行われる。

図４を参照すると、フロー図４００は、２以上のセクタからのサーボアドレスマークを用いるフライングハイト制御を提供するための本発明の種々の実施例による方法を図示する。フロー図４００を辿ると、一連のデジタルサンプルが受信される（ブロック４０５）。一連のデジタルサンプルは記憶媒体から引き出されたアナログデータストリームに対応していてもよい。一連のデジタルサンプルはプリアンブルパターンの存在について照会される（ブロック４１０）。ある場合では、プリアンブルパターンは２つの正のサンプルに２つの負のサンプルが続くインスタンス（例えば、＋＋−−＋＋−−＋＋−−・・・）を多数含む２Ｔプリアンブルパターンである。しかし、本発明の異なる実施例によると他のプリアンブルパターン（例えば、４Ｔプリアンブルパターン）も可能であることを注記しておく。識別されたプリアンブルパターンを用いて標準同期が実行される。そのような同期はサンプリングクロックの位相及び／又は周波数を調整すること及び周知の何らかのゲインファクタを調整することを含む。

プリアンブル検出及び同期の処理はそれが完了するまで継続する（ブロック４１０）。プリアンブルパターンが識別されて同期処理が完了すると（ブロック４１０）、後続のサーボアドレスマーク領域が開始したかが判断される（ブロック４１５）。サーボアドレスマーク領域が始まっている場合（ブロック４１５）、初期短縮期間が待機される（ブロック４２０）。なお、サーボアドレスマークは初期短縮期間が終了する前には識別されない。このような場合では、サーボアドレスマークが識別されるまでサーボアドレスマークに対応するサンプルを記憶する処理にＦＩＦＯメモリが採用されてもよい。その時点で、識別されたサーボアドレスマークに対応するサンプルはＦＩＦＯから取得されて以降の処理ブロックに従って処理されることができる。初期短縮期間は先に記載された期間３９３に対応する。

初期短縮期間が経過すると（ブロック４２０）、サーボアドレスマークに対応するサンプルがサンプルの移動平均に取り込まれる（ブロック４２５）。この平均化の処理は初期短縮期間の後に発生する全てのサンプルについて実行され（ブロック４２０）、終了短縮期間の開始まで続く（ブロック４３０）。一例として、サーボアドレスマークの平均領域（即ち、期間３９１に対応するサーボアドレスマークの領域）が４個のサンプルを含む場合、２つのセクタにわたる平均化によって以下のサンプル平均セットが得られる。
平均セット[３：０]＝（セクタＡ[３：０]＋セクタＢ[３：０]）／２
なお、上述の平均は単なる例示であり、具体的な設計によって修正されてもよい。例えば、平均は３以上のセクタからのサンプルを含むように拡張されてもよいし、サーボアドレスマークの期間３９１に対応する任意数の利用可能サンプルが取り込まれてもよい。本発明の具体的一実施例では、平均は２００個のセクタからのサンプルを含み、各サンプルセットが１０個のサンプルを含む。ここに与えられた開示に基づいて、当業者であれば、本発明の異なる実施例によって他のサンプル数が取り込まれてもよいことを認識するはずである。

終了短縮期間が開始すると（ブロック４３０）、充分な数のサンプルが移動平均に取り込まれたかが判断される（ブロック４３５）。例えば、本発明の一実施例ではサンプルは２００個のセクタにわたって収集される。サンプル数がまだ充分でない場合（ブロック４３５）、ブロック４０５−４３０の処理が反復されて追加のサンプルを収集する。一方、充分な数のサンプルが収集されると（ブロック４３５）、少なくとも２つの高調波が平均サンプルに基づいて計算される（ブロック４４０）。高調波は周知のように離散フーリエ変換を用いて計算される。なお、より長いサーボアドレスマークパターン（即ち、より長い継続期間３９１）によって、より多い数の選択すべき高調波の可能性がもたらされる。

そして、非ゼロの高調波のうちの２つが高調波比を計算するのに使用される（ブロック４４５）。例えば、選択された高調波が第３高調波及び第７高調波に対応する場合、高調波比は以下の２式のいずれかに従って計算される。
計算された高調波比＝ｌｏｇ（第７高調波／第３高調波）、又は
計算された高調波比＝ｌｏｇ（第３高調波／第７高調波）
なお、他の高調波が比計算のために選択されてもよい。平均サンプルセットから利用できる任意の２つの高調波が選択され得る。高調波は所与の高調波によって与えられるスペクトル信号対ノイズ比、フライングハイトの変化に対する上述の比の感度、及び／又は選択された比によって達成可能な解像度に基づいて選択される。記憶デバイスのセットアップ又は初期化中のある時点で、比に関連付けられる理想のフライングハイトとともに対応する比が特定された（例えば、当初高調波比）。例えば、記憶デバイスが電源投入されると、フライングハイトが当技術で周知の任意のアプローチを用いて調整される。この理想のフライングハイトが確立されると、プリアンブル同期、ＳＡＭ検出及び高調波比計算の処理がこの初期状態で実行される（ブロック４０５−ブロック４４５）。

新たに計算された高調波比（ブロック４５０）は当初計算された高調波比から引かれて以降の式に従って誤差を導出する。
誤差＝当初高調波比−計算された高調波比
この誤差はフライングハイト調整信号としてフライングハイトコントローラに提供される（ブロック４６０）。フライングハイトコントローラは閉ループ調整として動作し、誤差がゼロに向かうようにフライングハイトを修正する。

結論として、本発明は、サーボアドレスマークデータに基づいてフライングハイト制御を実行するための新規なシステム、デバイス、方法及び構成を提供する。発明の１以上の実施例の詳細な説明が上記に与えられたが、発明の種々の変形例、修正例及び均等物が発明の精神から変化することなく当業者に明らかとなる。従って、上記説明は発明の範囲を限定するものとして捉えられてはならず、それは添付の特許請求の範囲によって規定される。

Claims

記憶デバイスであって、
各々がサーボアドレスマークを含む複数のサーボデータ領域を含む記憶媒体、
該記憶媒体に相対して配置される読取り／書込みヘッドアセンブリ、及び
計算回路を備え、該計算回路は該サーボデータ領域からのサーボアドレスマーク読取り／書込みヘッドアセンブリを介して該複数のサーボデータ領域から該サーボアドレスマークを受信するように動作可能であり、また該計算回路は前記複数のサーボデータ領域からの前記サーボアドレスマークに基づいて第１の高調波比を計算するように動作可能であり、該第１の高調波比を第２の高調波比と比較して該読取り／書込みヘッドアセンブリと該記憶媒体の間の距離の誤差を決定する、
記憶デバイス。
請求項１の記憶デバイスにおいて、前記複数のサーボデータ領域が第１のサーボデータ領域及び第２のサーボデータ領域を含み、該第１のサーボデータ領域からのサーボアドレスマークが少なくとも第１のサンプル、第２のサンプル、第３のサンプル及び第４のサンプルを含み、該第２のサーボデータ領域からのサーボアドレスマークが少なくとも第５のサンプル、第６のサンプル、第７のサンプル及び第８のサンプルを含み、前記第１の高調波比を計算することが、
平均サンプルセットを形成することを含み、該平均サンプルセットが少なくとも第１の平均値、第２の平均値、第３の平均値及び第４の平均値を含み、該第１の平均値が該第１のサンプル及び該第５のサンプルを取り込んだものであり、該第２の平均値が該第２のサンプル及び該第６のサンプルを取り込んだものであり、該第３の平均値が該第３のサンプル及び該第７のサンプルを取り込んだものであり、該第４の平均値が該第４のサンプル及び該第８のサンプルを取り込んだものであり、
さらに、
該平均サンプルセットに基づいて少なくとも２つの高調波を計算すること、及び
該２つの高調波の比を計算すること
を含む、
記憶デバイス。
請求項２の記憶デバイスにおいて、前記平均サンプルセットに基づいて前記少なくとも２つの高調波を計算することが、離散フーリエ変換を実行することを含む、記憶デバイス。
請求項２の記憶デバイスにおいて、前記第１のサーボデータ領域からのサーボアドレスマークが前記第２のサーボアドレスマークからのサーボアドレスマークと同一である、記憶デバイス。
請求項２の記憶デバイスにおいて、前記第１のサーボデータ領域からのサーボアドレスマークが短縮され、前記第２のサーボデータ領域からのサーボアドレスマークが短縮されている、記憶デバイス。
請求項５の記憶デバイスにおいて、前記短縮が、前記サーボデータ領域における先行するパターンに最も近いサーボアドレスマークの１以上のサンプルを除去するものである、記憶デバイス。
請求項６の記憶デバイスにおいて、前記先行するパターンがプリアンブルパターンである、記憶デバイス。
請求項５の記憶デバイスにおいて、前記短縮が、前記サーボデータ領域における後続のパターンに最も近いサーボアドレスマークの１以上のサンプルを除去するものである、記憶デバイス。
請求項８の記憶デバイスにおいて、前記後続のパターンがグレーコードパターンである、記憶デバイス。
請求項５の記憶デバイスにおいて、前記短縮は前記サーボアドレスマークに近接するデータとのシンボル間干渉を低減するように動作できるものである、記憶デバイス。
サーボアドレスマークデータに基づいて距離誤差を特定するための方法であって、
既知の位置に対する第１の高調波比を提供するステップ、
記憶媒体を提供するステップであって、該記憶媒体が第１のサーボデータ領域及び第２のサーボデータ領域を含み、該第１のサーボデータ領域及び該第２のサーボデータ領域双方がサーボアドレスマークを含むものである、ステップ、
該第１のサーボデータ領域からのサーボアドレスマーク及び該第２のサーボデータ領域からのサーボアドレスマークにアクセスするステップ、
該第１のサーボデータ領域からのサーボアドレスマークと該第２のサーボデータ領域からのサーボアドレスマークの組合せに基づいて第２の高調波比を計算するステップ、及び
距離誤差を決定するために該第１の高調波比を該第２の高調波比に比較するステップ
を備える方法。
請求項１１の方法において、前記第１の高調波比が初期化段階中に計算される、方法。
請求項１１の方法において、前記第１のサーボデータ領域からのサーボアドレスマークが少なくとも第１のサンプル、第２のサンプル、第３のサンプル及び第４のサンプルを含み、前記第２のサーボデータ領域からのサーボアドレスマークが少なくとも第５のサンプル、第６のサンプル、第７のサンプル及び第８のサンプルを含み、前記第２の高調波比を計算するステップが、
平均サンプルセットを形成するステップであって、該平均サンプルセットが少なくとも第１の平均値、第２の平均値、第３の平均値及び第４の平均値を含み、該第１の平均値が該第１のサンプル及び該第５のサンプルを取り込んだものであり、該第２の平均値が該第２のサンプル及び該第６のサンプルを取り込んだものであり、該第３の平均値が該第３のサンプル及び該第７のサンプルを取り込んだものであり、該第４の平均値が該第４のサンプル及び該第８のサンプルを取り込んだものである、ステップ、
該平均サンプルセットに基づいて少なくとも２つの高調波を計算するステップ、及び
該２つの高調波の比を計算するステップ
を含む、方法。
請求項１３の方法において、前記平均サンプルセットに基づいて前記少なくとも２つの高調波を計算するステップが、離散フーリエ変換を実行することを含む、方法。
請求項１３の方法において、前記第１のサーボデータ領域からのサーボアドレスマークが短縮され、前記第２のサーボデータ領域からのサーボアドレスマークが短縮される、方法。
請求項１５の方法において、前記短縮が、前記サーボデータ領域における先行するパターンに最も近いサーボアドレスマークの１以上のサンプル及び前記サーボデータ領域における後続のパターンに最も近いサーボアドレスマークの１以上のサンプルからなるグループから選択されたサーボアドレスマークの１以上のサンプルを除去するものである、方法。
請求項１６の方法において、前記先行するパターンがプリアンブルパターンであり、前記後続のパターンがグレーコードパターンである、方法。
請求項１５の方法において、前記短縮は前記サーボアドレスマークに近接するデータとのシンボル間干渉を低減するように動作できるものである、方法。
計算回路であって、
サンプル平均回路であって、少なくとも第１のサーボデータ領域からのサーボアドレスマークに対応する第１のサンプルセット及び第２のサーボデータ領域からのサーボアドレスマークに対応する第２のサンプルセットを受信するように動作可能であり、少なくとも該第１のサンプルセット及び該第２のサンプルセットを含む平均計算を実行し、平均サンプルセットを提供するサンプル平均回路、
該平均サンプルセットを受信して少なくとも２つの高調波を計算するように動作可能である離散フーリエ変換回路、及び
該２つの高調波の比を計算するように動作可能である高調波比計算回路
を備えた回路。
請求項１９の回路において、前記高調波比は第１の高調波比であり、
第２の高調波比を記憶するメモリ、及び
該第１の高調波比と該第２の高調波比の比較に少なくともある程度基づいて距離誤差信号を提供するように動作する比較器
をさらに含む回路。