CN101232477A - 补偿基线游离的装置及方法及其以太网路装置 - Google Patents
补偿基线游离的装置及方法及其以太网路装置 Download PDFInfo
- Publication number
- CN101232477A CN101232477A CNA200710151371XA CN200710151371A CN101232477A CN 101232477 A CN101232477 A CN 101232477A CN A200710151371X A CNA200710151371X A CN A200710151371XA CN 200710151371 A CN200710151371 A CN 200710151371A CN 101232477 A CN101232477 A CN 101232477A
- Authority
- CN
- China
- Prior art keywords
- signal
- baseline free
- coupled
- produces
- baseline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明是一种补偿基线游离的装置及方法，其运用于发送器具有汤林森－何洛绪玛预编码器的通讯系统，且更适用于10G以太网路传输应用。本发明包括有一外加判断装置与一外加运算单元，外加判断装置用于产生直流偏移资讯(误差讯号)，而外加运算单元设于基线游离补偿电路之后，以回复经补偿后的符号为16位准脉波振幅调变讯号。此外，本发明是依据基线游离补偿电路的输入与判断装置的输出间的差异产生多个误差讯号。该些误差讯号可更进一步经过加权处理，如此即可取得一个适当且精确的直流偏移资讯，以可改善现今估计不正确基线游离的情形。
Description
技术领域：
本发明是有关于一种资料传输系统，其尤指补偿基频收发系统的基线游离的装置及方法及其以太网路装置。
背景技术：
由于在近二十年来，电脑运算能力增加与网际网路广泛的普及化，而导致对于大量且快速资料的处理、储存以及传输的需求不断的提高。为了满足使用者间资料传输速度提高的需求，从公元1990年至今，以太网路的传输速度已从10Mbps(megabits persecond)发展至10Gbps(gigabits per second)。IEEE 802.3特别小组基于不同应用环境与目标而建立，以订定各种以太网路规范，用于促进多数区域发展以太网路。
区域网路(LANs)的100Mbps快速以太网路传输技术为现今最为广泛的应用技术，让电脑之间和电子装置之间可达到高速度资料交换的目的。在下一代电脑系统，1000Mbps以太网路传输装置将取代100Mbps以太网路传输装置，而成为标准设备，然而在建构未来资讯高速传输网路，现今中枢网路的总频宽将遭遇到瓶颈。基于上述，为了在资料传输上支援更高频宽的需求，IEEE802.3an工作小组制定一种新式的10Gbps收发系统，其运用类型6或7铜传输线使得传输连结可支援至100公尺，详细规格介绍请参阅IEEE初定规格P802.3an/D3.0。10Gbps以太网路传输装置已在2006年中经过检验，且将被实现在资料中心，以在初始阶段提供中枢网路充足的频宽。
请参阅图1，其为10G以太网路收发系统的简要方块图。10G系统支援4个以上的连接器结构、4对以上的铜绞线传输，其每对传输线的传输率在每秒800M符号(mega symbols/second)，每一符号表示3.125位元。此外，10G系统的每一对传送线皆支援全双工运作。因此，如图所示，一混合器(Hybrid)10耦接于收发系统以及每一对铜传输线11。10G收发系统包含有两部分，第一部分为发送器，其用于编码与调变来自主机的资料，且发送经调变后的讯号至一远端；另一部分为接收器，其用于解调变与解码所接收的讯号，且发送经回复后的资料至主机。
承接上述，发送路径中更包含一媒体存取控制(MediaAccess Control，MAC)单元12，用于管理来自主机的处理需求以及管理连结，且经由一媒体独立介面(Medium IndependentInterface，XGMII)13传送资料区块至收发系统的实体层。然后，实体层的一实体编码次层(Physical Coding Sublayer，PCS)14搅乱媒体存取控制单元12所传送的资料位元，并且利用低密度奇偶检测(low-density parity-check，LDPC)编码器编码经搅乱后的资料位元。最后，映射经编码后资料流中的每7位元资料为16位准脉波振幅调变(16-level pulse amplitudemodulation，16-PAM)符号，此16位准脉波振幅调变技术用于转换资料位元至预定振幅，以提高有频宽限制通道的传输效率。
如图所示，此16位准脉波振幅调变符号进一步受一汤林森-何洛绪玛预编码器(Tomlinson-Harashima Precoder，THP)16处理，其在传送讯号前预先等化讯号，以补偿讯号在频率选择通道中的讯号衰减与失真。此外，预先等化后的数位符号经由一数位类比转换器(digital-to-analog converter，DAC)18转换，而转换为一连续时序类比波形，并且经由一类比滤波器20收敛高频，以因应限制高频散发。最后，一线驱动器22驱动类比波形经混合器10与铜传输线11传送至对应的接收器。
接着对接收路径进行说明，于接受路径上混合器10接收铜传输线11传送至10G接收器的讯号，然后一前端类比滤波器24移除讯号位于所注重频带外的高频讯号成分，以防止后续的一类比数位转换器(analog-to-digital converter，ADC)28所取样的取样资料发生失真情形。在类比数位转换器28取样讯号之前，一可程式化增益放大器(Programmable Gain Amplitude，PGA)26，用以调整讯号输入振福至类比数位转换器28可接受的范围，如此类比数位转换器28即可取样与量化所接收的类比波形，并且输出取样后的数位取样资料至一前馈(feed forward)等化器29，类比数位转换器28于传输过程中并不会加入杂讯。
接续，前馈等化器29处理数位取样资料以消除先前传输讯号的过程中加入于讯号的杂讯，并且消除剩余的符号干扰(intersymbol interference，ISI)，以增加在等化器29输出端的讯号杂讯比(signal-to-noise ratio，SNR)。于等化后，经等化的符号进一步以资料位元序列方式传送至实体编码次层14的接收单元(图未示)，进而运用低密度奇偶检测解码器解码并且进行解扰乱，以回复资料至原本资料区块。最后，媒体存取控制单元12确认过实体编码次层14所传送的资料区块后，将会传送至主机。
如图1所示，铜传输线11以及以太网路接收器会藉由混合器10耦接在一起，以支援全双工运作。所以，当发送器传送讯号至对应的接收器时，在接收器侦测讯号前，讯号将会经过铜传输线11与两个混合器10。运用在10G以太网路的混合器10，一般大都为变压器，其频率响应为高频通过，所以传输能量低于变压器的滤除频率时将会发生损失的情形。基于上述变压器高频通过的特性，此种不希望于通道传输波形而发生的效应，一般称为基线游离(Baseline Wander，BLW)，其会造成用于基频传输系统的直流码产生不平衡的情形。当基线游离现象发生时，传输信号的基线将基于先前与当前传输符号的极性而被向上偏移或者向下偏移。若具有连续正极性或者负极性的符号于超过一短时间间隔被传送，变压器将会阻隔传送讯号中所携带的低频能量，如此经过阻隔后的讯号波形将会在接收器受到修剪，并且会导致位元错误，甚至会缩短长度。基于上述因素，接收器必须补偿基线游离现象。
基于上述因素，现今已提出多种消除基频通讯系统的基线游离现象的技术，如以下所列出的技术：
[1]Mel Buzes于1999年3月29日申请且已核准的美国专利第6140857号的“Method an apparatus for reducing baselinewander”。
[2]Leon Chia-Liang Lin and Gerchih Chou于2002年1月25日申请且已公开的美国申请专利公开第2003/0142659 A1号的“Automatic gain control for communication receivers”。
[3]I.Greiss and E.Lida于2001年6月7日申请且已核准的美国专利第6618436号的“Digital base-band Receiver”。
[4]Sren A.Raghavan于1998年9月11日申请且已核准的美国专利第6415003号的“Digital baseline wander correctioncircuit”。
[5]Jyh-Ting Lai于2002年7月12日申请且已公开的美国申请专利公开第2003/0206604号的“Receiver for baselinewandering compensation”。
[6]J.H.Baek，J.H.Hong，M.H.Sunwoo and K.Y.Kim于2004年在IEEE Signal Processing Systems所发表的“EFFICIENT DIGITAL BASELINE WANDER ALGORITHM AND ITSARCHITECTRE FOR FAST ETHERNET”。
[7]美国专利公开/公告号6433608、6140857、6415003、6618436、20030142659、20030206604。
上述技术可分类为三个群组，第一个群组为上述[1]，如图2所示，其是在类比域估计与补偿基线游离，其包含有一基线游离补偿电路30、一类比数位转换器32、一前馈滤波器(feedforwardfilter，FFF)34、一加法器35、一切划器(slicer)36以及一回授滤波器(feedback filter，FBF)38。此种在类比域消除基线游离的方式，虽然可放宽类比数位转换器32的设计需求，但是此种方式与上述在数位域补偿的方式[3]-[6]相较之下，其功率相耗高，且电路占用晶片面积大。为了增进第一种方式，C.L.Ling以及G.C.Chou于上述[2]提出另一种补偿方式，其是在数位域估计基线游离并在类比域消除基线游离，其如图3所示，包含一基线游离补偿电路30、一类比数位转换器32、一前馈滤波器34、加法器35与37、一切划器36以及一回授滤波器38。此种方式也许可提供减少基线游离的一个较佳方案，然而其在估计与消除基线游离之间的封闭回路延迟太久，以至于无法轻易保持回路的稳定性。此外，此种方式会增加硬体，例如必须一数位类比转换器与一低通滤波器，以在类比域消除基线游离。
第三个群组方式是在数位域估计与消除基线游离，例如上述[3]，其基线游离补偿电路如图4所示，包含有一基线游离补偿电路30、一类比数位转换器32、一前馈滤波器34、一加法器35、一切划器36以及一回授滤波器38。基线游离比较器30包括有一延迟单元301与一加法器303。如图4所示，基线游离补偿电路30包括有一简易预先判断电路，其将所接收的取样与前一次的取样相减，而产生修正资料。此预先判断电路补偿基线游离的方式，其硬体电路简单且减少前馈滤波器34与基线游离补偿电路30的相互间影响。然而，因为只有使用当前的符号与前一个符号而估计基线游离，如此当传输进来的符号具有微小的直流成分时，即可能会在消除直流偏移时发生错误。所以，运用此种方式会发生使用错误估计对讯号进行修正，如此将会发生不佳的影响。
承接上述，其他现今在数位域估计与消除基线游离的方法，即为上述[4]-[6]。其简易方块图如图5所示，包含有一基线游离补偿电路30、一类比数位转换器32、一前馈滤波器34、加法器35与37、一切划器36、一回授滤波器38以及一基线游离估测电路39。此种补偿方式是以误差讯号作为估计直流的偏移值，误差讯号为判断装置(切划器36)与前馈滤波器34的输入(虚线)或输出(实线)之间的差异，并且在前馈滤波器34的输入端前(虚线)或输出端后补偿基线游离。上述提及的数位补偿电路可有效实施于现今的数位电路技术中。
发明内容：
本发明的目的，在于提供一种基线游离的补偿装置及方法及其以太网路装置，以提升网路传输系统的效能。
本发明的目的及解决其技术问题是通过以下技术方案来实现的。依据本发明提出的一种基线游离的补偿装置，包含：一基线游离补偿器，接收一输入讯号并依据一补偿讯号产生一输出讯号；一切划器，耦接于该基线游离补偿器，并依据该输出讯号产生一切划讯号；一加法器，耦接于该基线游离补偿器与该切划器之间，并接收该输入讯号与该切划讯号，而产生一误差讯号；以及一基线游离估测电路，耦接于该加法器与该基线游离补偿器之间，并依据该误差讯号产生该补偿讯号。
本发明的技术问题还通过以下技术方案来实现。
前述的基线游离的补偿装置，其中该基线游离估测电路包含：一加权单元，耦接于该基线游离补偿器与该加法器，并依据该输入讯号与该误差讯号产生一加权讯号；以及一过滤电路，耦接于该加权单元，并依据产生于不同时间的该加权讯号产生该补偿讯号。
前述的基线游离的补偿装置，其中该过滤电路更包含：一过滤器，耦接于该加权单元，并累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及一除法电路，耦接于该过滤器，并依据该过滤讯号产生该补偿讯号。
前述的基线游离的补偿装置，其中该过滤器更包含：多个延迟单元，串联耦接一起，输出产生于不同时间的该加权讯号；以及多个加法单元，串联耦接一起，加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
前述的基线游离的补偿装置，其中其更包含：一第一运算单元，耦接于该基线游离补偿器的一输入端，并依据一数位讯号产生该输入讯号；以及一第二运算单元，耦接于该基线游离补偿器的一输出端，并依据该输出讯号产生一调整讯号。
本发明的目的及解决其技术问题还通过以下技术方案来实现。依据本发明提出的一种具基线游离的补偿装置的以太网路接收器，其中包含：一类比数位转换器，依据一类比讯号产生一数位讯号；一等化器，耦接于该类比数位转换器，并依据该数位讯号产生一等化讯号；一第一运算单元，耦接于该等化器，并依据该数位讯号产生一输入讯号；以及一基线游离补偿电路，耦接于该第一运算单元。该基线游离补偿电路包含有：一基线游离补偿器，接收该输入讯号并依据一补偿讯号产生一输出讯号；一第一切划器，耦接于该基线游离补偿器，并依据该输出讯号产生一第一切划讯号；一加法器，耦接于该基线游离补偿器与该第一切划器之间，并接收该输入讯号与该第一切划讯号，而产生一误差讯号；一基线游离估测电路，耦接于该加法器与该基线游离补偿器之间，并依据该误差讯号产生该补偿讯号；以及一第二运算单元，耦接于该基线游离补偿器，并依据该输出讯号产生一调整讯号。
前述的基线游离的的以太网路接收器，其中其更包含：一类比滤波器，过滤一接收讯号而产生经过滤的该类比讯号；以及一放大器，耦接该类比滤波器，并依据经过滤的该类比讯号输出该类比讯号至该类比数位转换器。
前述的基线游离的的以太网路接收器，其中该基线游离估测电路包含：一加权单元，耦接于该基线游离补偿器与该加法器，并依据该输入讯号与该误差讯号产生一加权讯号；以及一过滤电路，耦接于该加权单元，并依据产生于不同时间的该加权讯号产生该补偿讯号。
前述的基线游离的的以太网路接收器，其中该过滤电路更包含：一过滤器，耦接于该加权单元，并累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及一除法电路，耦接于该过滤器，并依据该过滤讯号产生该补偿讯号。前述的基线游离的补偿装置，其中
前述的基线游离的的以太网路接收器，其中该过滤器更包含：多个延迟单元，串联耦接一起，输出产生于不同时间的该加权讯号；以及至少一加法单元，加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
本发明的目的及解决其技术问题还通过以下技术方案来实现。依据本发明提出的一种基线游离的补偿方法，其中包含：接收一输入讯号并依据一补偿讯号产生一输出讯号；依据该输出讯号产生一切划讯号；接收该输入讯号与该切划讯号，而产生一误差讯号；及依据该误差讯号产生该补偿讯号。
前述的基线游离的补偿方法，其中于产生该补偿讯号的步骤包含：依据该输入讯号与该误差讯号产生一加权讯号；以及依据产生于不同时间的该加权讯号产生该补偿讯号。
前述的基线游离的补偿方法，其中依据产生于不同时间的该加权讯号产生该补偿讯号的步骤包含：累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及依据该过滤讯号产生该补偿讯号。
前述的基线游离的补偿方法，其中输出一过滤讯号的步骤包含：利用串联耦接一起的多个延迟单元，输出产生于不同时间的该加权讯号；以及加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
前述的基线游离的补偿方法，其中产生一加权讯号的步骤包含：获得该输入讯号与一门槛值之间的一比较关系；该比较关表示一第一情形时，依据一加权因子与该误差讯号产生该加权讯号；以及该比较关表示一第二情形时，输出该误差讯号为该加权讯号。
前述的基线游离的补偿方法，其中该第一情形表示该输入讯号的值大于该门槛值，该第二情形表示该值等于或小于该门槛值。
本发明的一实施例揭露一种基线游离补偿装置与方法及其以太网路装置，其运用于发送器具有汤林森-何洛绪玛预编码器THP的通讯系统。本发明更适用于10G以太网路传输应用。本发明包括有一外加判断装置(切划器)与一外加运算单元，外加判断装置用于产生直流偏移资讯(误差讯号)，而外加运算单元设于基线游离补偿电路的后，以回复经补偿后的符号为16位准脉波振幅调变讯号。此外，本发明是依据基线游离补偿电路的输入与判断装置的输出间的差异产生多个误差讯号，而不同于习用技术[4]-[6]。该些误差讯号可更进一步经过加权处理，以降低经基线游离补偿电路处理后所产生的不正确直流资讯的影响。如此，即可取得一个适当且精确的直流偏移资讯，以可改善现今估计不正确基线游离的情形。
附图说明：
图1为习知技术的10G以太网路收发系统的方块图；
图2为习知技术的方块图；
图3为习知技术的方块图；
图4为习知技术的方块图；
图5为习知技术的方块图；
图6为本发明的基线游离补偿的一较佳实施例的方块图；
图7为本发明的基线游离估计电路的方块图；
图8为模拟未经基线游离补偿的基线游离现象的模拟结果图；以及
图9为模拟经本发明的基线游离补偿的基线游离现象的模拟结果图。
图号说明：
10 混合器 11 铜传输线
12 媒体存取控制单元 13 媒体独立介面
14 实体编码次层 16 汤林森-何洛绪玛预编码器
18 数位类比转换器 20 类比滤波器
22 线驱动器 24 类比滤波器
26 可程式化增益放大器 28 类比数位转换器
29 等化器基线游离补偿电路 301 延迟单元
303 加法器 32 类比数位转换器
34 前馈滤波器 35 加法器
36 切划器 37 加法器
38 授滤波器 39 基线游离估测电路
40 类比滤波器 42 可程式化增益放大器
44 类比数位转换器 46 等化器
48 第一运算单元 50 基线游离补偿电路
52 第一切划器 53 加法器
54 基线游离估测电路 56 基线游离补偿器
57 加权单元 58 过滤电路
582 过滤器 5822延迟单元
5824加法单元 584 除法电路
59 延迟单元 60 第二切划器
具体实施方式：
为使审查委员对本发明的结构特征及所达成的功效有更进一步的了解与认识，谨佐以较佳的实施例及配合详细的说明，说明如后：
前述的习用技术皆无法适用于发送器具有一汤林森-何洛绪玛预编码器(Tomlinson-Harashima Precoder，THP)的通讯系统。汤林森-何洛绪玛预编码器THP包含有一加法器、一回授滤波器与一运算单元，以用于预先等化发送端的滤波器至位于相对应接收器的等化器的所有通道响应。为了保持汤林森-何洛绪玛预编码器THP输出的取样值，以避免取样值大于后续数位类比转换器(参阅图1)可接受的输入范围，运算单元用于折迭运算汤林森-何洛绪玛预编码器THP输出的取样值，使得输出取样值位于-16与16之间。就因发送器增设有运算单元，所以必须设置相对的运算单元于接收器的等化器(参阅图1)之后，以回复接收器所接收的符号至原先的16位准脉波振幅调变符号。就因如此，若运用先前述及的数位基线游离补偿方法于具有汤林森-何洛绪玛预编码器THP的通讯系统时，则会发生补偿错误。
以下是针对上述问题举例说明，以下假定没有任何其他杂讯输入于接收器。若接收器所接收的符号没有基线游离现象，接收器的运算单元则可以正确无误的回复所接收的符号至初始预先定义值。然而，若等化后的符号具有基线游离，且其原先的值约为15或-15时，该具有基线游离的等化后的符号被运算单元转换后的值，将大约为-15或15而相反于初始值。此错误的值将被后续的切划器处理，而得到最后的判断值，且回授一误差讯号至前述的数位基线游离估测电路，所以此误差讯号将提供完全相反的直流偏差资讯，因此将使得习用的基线游离补偿更为恶化，其包括位元错误。为了解决此问题，本发明提出一种新颖的基线游离补偿电路，用于消除基线游离现象，特别适用于具有汤林森-何洛绪玛预编码器THP的基频收发系统。
请参阅图6，其为本发明基线游离补偿的一较佳实施例的方块图，此实施例是运用于10G以太网路接收系统。如图所示，其包含有串联耦接的一防止失真类比滤波器40、一可程式化增益放大器(PGA)42、一类比数位转换器44(ADC)、一等化器46、一第一运算单元48、一基线游离补偿电路50与一判断单元60，判断单元60的一实施例为切划器。本发明的基线游离补偿电路50包含有一第一切划器52、一加法器53、一基线游离估测电路54、一基线游离补偿器56与一第二运算单元59，以用于补偿基线游离。为了清楚说明本发明的基线游离补偿，图6并未绘示其他习用必要功能方块，例如回应消除器(echo canceller)、串音消除器(cross-talk canceller)、增益控制单元、时序还原单元以及适配单元(adaptation unit)等。
首先，类比滤波器40抑制所接收的一接收讯号的高频讯号成分，以防止后续类比数位转换器44所取样的取样资料发生失真情形。另外，可程式化增益放大器42调整经过滤的类比讯号的输入振幅，以产生具有适当电压振幅的类比讯号，像是符合后续类比数位转换器44可接受的动态范围。类比数位转换器44依据可程式化增益放大器42所输出的类比讯号产生数位讯号，在类比数位转换器42取样与量化类比讯号的符号后，该些取样后产生的数位讯号将传送至等化器46，以补偿经过不完美通道而衰减的讯号。
由于传输系统的发送端具有运算单元，所以接收端亦必须相对设有运算单元48，其耦接于等化器46后，以折迭运算等化讯号中展开的等化取样符号，而位于16与-16之间，驱使位于16与-16之间是起因于运用在10G以太网路系统的16位准脉波振幅调变。最后，如一般接收端般，藉由切划器60回复该些符号至原先的16位准脉波振幅调变符号，其为16个不连接的值且皆位于15与-15之间的范围。然而，若基线游离现象影响等化后的符号，该些偏移的符号将导致后续运算单元48运算后产生不正确的结果。
以下是针对上述情形举例说明，假设发送端原本传送的符号值为15且由于受基线游离影响而具有一直流偏移，设基线游离为1.2，所以此符号值为16.2。之后，经过运算单元运算后，此受影响的符号值将被转换为-15.8，此错误结果将导致后续切划器60于判断符号时产生错误判断，且判断直流偏移为-0.8，而相反于正确的直流偏移1.2，此错误的直流偏移将接着回授至基线游离补偿电路而进行补偿，如此将使得系统效能更差。
本发明为了提高现有基线游离补偿电路运用于10G以太网路应用的效能，而提出一种新架构的基线游离补偿电路，以补偿发送端具有汤林森-何洛绪玛预编码器THP的基频通讯系统的基线游离现象。本发明的基线游离补偿电路50包含有基线游离器56、基线游离估测电路54、外加之第一切划器52、加法器53以及外加之第二运算单元59，本发明的基线游离补偿电路50经由下述的处理即可确实消除基线游离。第一运算单元48处理后而输出的输入讯号中的符号具有基线游离现象，本发明首先藉由基线游离补偿器56补偿输入讯号中具有基线游离现象的符号，基线游离补偿器56接收输入讯号，并依据基线游离估测电路54所产生的一补偿讯号产生输出讯号。基线游离补偿器56的一实施例为一加法器，其依据补偿讯号而将具有基线游离的符号减去估测的基线游离。之后，另外增加的第一切划器52依据基线游离补偿器56产生的输出讯号产生第一切划讯号，第一切划器56藉由映射输出讯号中经补偿的符号为16位准脉波振幅调变预先定义之值，而预先决定经补偿的符号可能的脉波振幅调变值。
加法器53耦接于基线游离补偿器56与第一切划器52之间，而用于产生一误差讯号err，以估测基线游离，加法器53将基线游离补偿器56的输入讯号的输入符号减去第一切划讯号的符号的预先决定16位准脉波振幅调变值，而产生误差讯号err。基线游离估测电路54耦接于加法器53与基线游离补偿器56之间，而利用误差讯号err估测基线的偏移位准，并且产生补偿讯号以提供基线游离补偿器56估测值，进而用于消除下一个符号的基线游离。最后，若基线游离补偿器56确实消除所接收的符号中的基线游离，第二运算单元59耦接于基线游离补偿器56的一输出端并依据输讯号产生调整讯号，第二运算单元59转换输出讯号中经补偿的符号为适当讯号位准，例如补偿后的符号位于16与-16间的范围外时，则必须进行折迭运算而让符号位于范围内，以避免后续的第二切划器60发生错误判断的情形。第二切划器60依据调整讯号产生第二切划讯号。
请参阅图7，其为本发明的基线游离估测电路54的一较佳实施例的方块图。如图所示，基线游离估测电路54包括一加权单元57、具有一过滤器582与一除法电路584的一过滤电路58以及一延迟单元59。过滤器582包括有多个延迟单元5822与多个加法单元5824。加权单元57耦接于基线游离补偿器56与加法器53(参阅图6)，以依据输入讯号与误差讯号err产生一加权讯号。过滤电路58利用过滤器582累积产生于不同时间的该些加权讯号并且输出一过滤讯号，以产生该补偿讯号。上述的该些误差讯号err传送至加权单元57，加权单元57依据以下规则而产生一加权结果：
若输入讯号中的未补偿符号的绝对值大于一门槛值，则将误差讯号err与一加权因子c相乘而为输出，加权因子c的值介于0-1之间；
若输入讯号中的未补偿符号的绝对值等于或小于该门槛值，则直接输出误差讯号err为输出；
其中，上述的输出为加权讯号，且门槛值的一较佳实施为15。
上述规则，主要是获得输入讯号与门槛值之间的一比较关系，若该比较关表示一第一情形时，即输入讯号的值大于门槛值，则依据加权因子c与误差讯号err产生加权讯号；若该比较关表示一第二情形时，即输入讯号的值等或小于门槛值，则输出误差讯号err为加权讯号。上述加权因子c用于缓和可能为不正确的误差讯号err对于补偿讯号的影响，此不正确的误差讯号err源自于第一运算单元48运算受到基线游离影响而其振幅大约在16或-16左右的过度偏移符号。若未使用加权因子c，此不正确的误差讯号err通常所提供的直流偏移植是会相反于正确的直流偏移值，如此将导致符号产生更严重的基线游离现象，故会严重降低系统的效能。
加权单元57的输出接续会传输至移位式平均过滤器582，其包含有N-1个延迟单元5822与N个加法单元5824，以用于估测偏移的基线。该些延迟单元5822相串接一起，以用于在不同时间输出加权讯号；该些加法单元5824亦相串接一起，以用于相加产生于不同时间的该加权讯号而运算总和，并输出为一过滤讯号。该些错误讯号err经过低通过滤的移位式平均过滤器582处理后，将仅有低频讯号成分所包含的显著直流被保留。上述该过滤讯号将传输至除法电路584，除法电路584将过滤讯号除以N，以产生补偿讯号并经由延迟单元59传输至基线游离估测电路54，延续单元59将延迟一个时脉周期，如此基线游离补偿器56即会将输入讯号中的符号减去经过延迟单元59延迟一个时脉周期的基线游离估测值，以消除基线游离而重建不具基线游离的符号。
为确认本发明的基线游离补偿方式确实可有效消除基线游离，本发明以运用于10G以太网路应用为例进行模拟(请参阅IEEE P802.3an Draft 3.0)，以下将以模拟结果进行说明。上述模拟是以保护类型6的传输线，其传输长度约为100公尺，上述模拟的传输功率为5dBm且加入的杂讯为加法性白色高斯杂讯(additive white Gaussian noise，AWGN)并超出频宽800MHz，此外等化器的数目为128，而汤林森-何洛绪玛预编码器THP的数目亦为128。
请参阅图8，其显示模拟第一运算单元48(参阅图7)的输出的模拟结果，由图示可得知，没有经过基线游离补偿的讯号，其经过等化器46等化后的符号随着时间而向上或向下偏移，且在切划器输出所得到的讯号杂讯比(signal-to-noise ratio，SNR)仅为23.6dB。接续，请参阅图9，其显示模拟经过本发明的补偿方式补偿的输出的模拟结果，由图示可明显看出基线游离现象已消除，且计算所得到的讯号杂讯比SNR可达到33.8dB，所以有效大幅减少位元错误率。从以上模拟结果可知，本发明的补偿方式可增加讯号杂讯比SNR超过10dB，且可减少不正确补偿结果的影响，此不正确补偿结果所提供的直流偏移资讯相反于正确的直流偏移。此外，由于本发明的补偿方式是在数位域进行补偿，所以可节省功率消耗并可减少占用晶片的面积，而有效运用晶片面积，且回授回路延迟小，因此可轻易系统的稳定性。
以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (17)
1.一种基线游离的补偿装置，其特征在于，包含：
一基线游离补偿器，接收一输入讯号并依据一补偿讯号产生一输出讯号；
一切划器，耦接于该基线游离补偿器，并依据该输出讯号产生一切划讯号；
一加法器，耦接于该基线游离补偿器与该切划器之间，并接收该输入讯号与该切划讯号，而产生一误差讯号；以及
一基线游离估测电路，耦接于该加法器与该基线游离补偿器之间，并依据该误差讯号产生该补偿讯号。
2.如权利要求1所述的基线游离的补偿装置，其特征在于，该基线游离估测电路包含：
一加权单元，耦接于该基线游离补偿器与该加法器，并依据该输入讯号与该误差讯号产生一加权讯号；以及
一过滤电路，耦接于该加权单元，并依据产生于不同时间的该加权讯号产生该补偿讯号。
3.如权利要求2所述的基线游离的补偿装置，其特征在于，该过滤电路更包含：
一过滤器，耦接于该加权单元，并累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及
一除法电路，耦接于该过滤器，并依据该过滤讯号产生该补偿讯号。
4.如权利要求3所述的基线游离的补偿装置，其特征在于，该过滤器更包含：
多个延迟单元，串联耦接一起，输出产生于不同时间的该加权讯号；以及
多个加法单元，串联耦接一起，加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
5.如权利要求1所述的基线游离的补偿装置，其特征在于，其更包含：
一第一运算单元，耦接于该基线游离补偿器的一输入端，并依据一数位讯号产生该输入讯号；以及
一第二运算单元，耦接于该基线游离补偿器的一输出端，并依据该输出讯号产生一调整讯号。
6.一种具基线游离的补偿装置的以太网路接收器，其特征在于，包含：
一类比数位转换器，依据一类比讯号产生一数位讯号；
一等化器，耦接于该类比数位转换器，并依据该数位讯号产生一等化讯号；
一第一运算单元，耦接于该等化器，并依据该数位讯号产生一输入讯号；以及
一基线游离补偿电路，耦接于该第一运算单元，该基线游离补偿电路包含有：
一基线游离补偿器，接收该输入讯号并依据一补偿讯号产生一输出讯号；
一第一切划器，耦接于该基线游离补偿器，并依据该输出讯号产生一第一切划讯号；
一加法器，耦接于该基线游离补偿器与该第一切划器之间，并接收该输入讯号与该第一切划讯号，而产生一误差讯号；
一基线游离估测电路，耦接于该加法器与该基线游离补偿器之间，并依据该误差讯号产生该补偿讯号；以及
一第二运算单元，耦接于该基线游离补偿器，并依据该输出讯号产生一调整讯号。
7.如权利要求6所述的基线游离的以太网路接收器，其特征在于，其更包含：
一第二切划器，耦接于该第二运算单元，并依据该调整讯号产生一第二切划讯号。
8.如权利要求6所述的基线游离的以太网路接收器，其特征在于，其更包含：
一类比滤波器，过滤一接收讯号而产生经过滤的该类比讯号；以及
一放大器，耦接该类比滤波器，并依据经过滤的该类比讯号输出该类比讯号至该类比数位转换器。
9.如权利要求6所述的基线游离的以太网路接收器，其特征在于，该基线游离估测电路包含：
一加权单元，耦接于该基线游离补偿器与该加法器，并依据该输入讯号与该误差讯号产生一加权讯号；以及
一过滤电路，耦接于该加权单元，并依据产生于不同时间的该加权讯号产生该补偿讯号。
10.如权利要求9所述的基线游离的以太网路接收器，其特征在于，该过滤电路更包含：
一过滤器，耦接于该加权单元，并累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及
一除法电路，耦接于该过滤器，并依据该过滤讯号产生该补偿讯号。
11.如权利要求10所述的基线游离的以太网路接收器，其特征在于，该过滤器更包含：
多个延迟单元，串联耦接一起，输出产生于不同时间的该加权讯号；以及
至少一加法单元，加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
12.一种基线游离的补偿方法，其特征在于，包含：
接收一输入讯号并依据一补偿讯号产生一输出讯号；
依据该输出讯号产生一切划讯号；
接收该输入讯号与该切划讯号，而产生一误差讯号；及
依据该误差讯号产生该补偿讯号。
13.如权利要求12所述的基线游离的补偿方法，其特征在于，于产生该补偿讯号的步骤包含：
依据该输入讯号与该误差讯号产生一加权讯号；以及
依据产生于不同时间的该加权讯号产生该补偿讯号。
14.如权利要求13所述的基线游离的补偿方法，其特征在于，依据产生于不同时间的该加权讯号产生该补偿讯号的步骤包含：
累积产生于不同时间的该加权讯号，而输出一过滤讯号；以及
依据该过滤讯号产生该补偿讯号。
15.如权利要求14所述的基线游离的补偿方法，其特征在于，输出一过滤讯号的步骤包含：
利用串联耦接一起的多个延迟单元，输出产生于不同时间的该加权讯号；以及
加总该些延迟单元输出产生于不同时间的该加权讯号而输出该过滤讯号。
16.如权利要求13所述的基线游离的补偿方法，其特征在于，产生一加权讯号的步骤包含：
获得该输入讯号与一门槛值之间的一比较关系；
该比较关表示一第一情形时，依据一加权因子与该误差讯号产生该加权讯号；以及
该比较关表示一第二情形时，输出该误差讯号为该加权讯号。
17.如权利要求16所述的基线游离的补偿方法，其特征在于，该第一情形表示该输入讯号的值大于该门槛值，该第二情形表示该值等于或小于该门槛值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84979106P | 2006-10-06 | 2006-10-06 | |
| US60/849,791 | 2006-10-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101232477A true CN101232477A (zh) | 2008-07-30 |
| CN101232477B CN101232477B (zh) | 2013-03-27 |
Family
ID=39733056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710151371XA Active CN101232477B (zh) | 2006-10-06 | 2007-10-08 | 补偿基线游离的装置及方法及其以太网路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8107573B2 (zh) |
| CN (1) | CN101232477B (zh) |
| TW (1) | TWI392297B (zh) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8279783B1 (en) * | 2005-08-12 | 2012-10-02 | Aquantia Corporation | Linear-equivalent echo and next cancellers for Tomlinson-Harashima Precoding (THP) systems |
| US8254049B2 (en) | 2007-08-20 | 2012-08-28 | Agere Systems Inc. | Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation |
| US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
| US8238500B2 (en) | 2007-10-02 | 2012-08-07 | Seagate Technology Llc | Channel architecture with multiple signal processing branches for a given physical channel |
| CN101647062B (zh) * | 2007-10-30 | 2012-07-18 | 艾格瑞系统有限公司 | 用于存储器访问的位置间控制的系统和方法 |
| WO2009079094A1 (en) * | 2007-12-14 | 2009-06-25 | Lsi Corporation | Systems and methods for fly-height control using servo address mark data |
| JP5255068B2 (ja) * | 2007-12-14 | 2013-08-07 | エルエスアイ コーポレーション | 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法 |
| US8929496B2 (en) * | 2008-02-01 | 2015-01-06 | Rambus Inc. | Receiver with enhanced clock and data recovery |
| US7929237B2 (en) * | 2008-06-27 | 2011-04-19 | Agere Systems Inc. | Modulated disk lock clock and methods for using such |
| JP5623399B2 (ja) * | 2008-07-28 | 2014-11-12 | アギア システムズ エルエルシーＡｇｅｒｅ Ｓｙｓｔｅｍｓ ＬＬＣ | 変量補償浮上量測定システムおよび方法 |
| US8705673B2 (en) | 2008-09-05 | 2014-04-22 | Lsi Corporation | Timing phase detection using a matched filter set |
| US8976913B2 (en) * | 2008-09-17 | 2015-03-10 | Lsi Corporation | Adaptive pattern dependent noise prediction on a feed forward noise estimate |
| US7821730B2 (en) * | 2008-09-19 | 2010-10-26 | Agere Systems Inc. | Systems and methods for compensating baseline wandering in perpendicular magnetic recording |
| US8949701B2 (en) | 2008-09-23 | 2015-02-03 | Agere Systems Inc. | Systems and methods for low latency media defect detection |
| US8243381B2 (en) | 2008-11-13 | 2012-08-14 | Agere Systems Inc. | Systems and methods for sector address mark detection |
| US9305581B2 (en) * | 2008-12-04 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient repeatable run out processing |
| US8154972B2 (en) * | 2009-06-24 | 2012-04-10 | Lsi Corporation | Systems and methods for hard disk drive data storage including reduced latency loop recovery |
| US8174949B2 (en) | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| CN101964654A (zh) | 2009-07-22 | 2011-02-02 | Lsi公司 | 用于高阶非对称性校正的系统和方法 |
| US8456775B2 (en) | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
| US8281208B2 (en) * | 2010-06-01 | 2012-10-02 | Himax Media Solutions, Inc. | Receiver with capability of correcting error |
| TWI411260B (zh) * | 2010-07-01 | 2013-10-01 | Himax Media Solutions Inc | 具錯誤更正能力之接收器 |
| US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
| US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
| US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
| US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
| US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
| US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
| US8594172B2 (en) * | 2010-12-21 | 2013-11-26 | Lsi Corporation | Adaptation of baseline wander correction loop gain settings |
| US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
| US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
| TW201238303A (en) * | 2011-03-08 | 2012-09-16 | Realtek Semiconductor Corp | DC offset estimation device and DC offset estimation method |
| US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
| US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
| US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
| US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
| US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
| US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
| US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
| US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
| US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
| US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
| US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
| US9184957B2 (en) * | 2012-12-27 | 2015-11-10 | Intel Corporation | High speed receivers circuits and methods |
| US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
| US9424876B2 (en) | 2013-03-14 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for sync mark mis-detection protection |
| US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
| US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
| US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
| US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
| US8976475B1 (en) | 2013-11-12 | 2015-03-10 | Lsi Corporation | Systems and methods for large sector dynamic format insertion |
| US10153910B2 (en) * | 2014-01-22 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Low power twisted pair coding scheme |
| CN103888221B (zh) * | 2014-03-20 | 2017-08-04 | 扬智科技股份有限公司 | 基线飘移补偿方法、基线纠正模块及其以太网收发器 |
| US9491008B2 (en) | 2014-07-11 | 2016-11-08 | Rambus Inc. | On-chip AC coupled receiver with real-time linear baseline-wander compensation |
| US9319249B2 (en) | 2014-08-27 | 2016-04-19 | eTopus Technology Inc. | Receiver for high speed communication channel |
| US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
| KR101727228B1 (ko) * | 2015-06-11 | 2017-04-17 | (주)알윈 | 직접 변환 방식을 이용한 아날로그-디지털 변환 장치 및 방법 |
| TWI670944B (zh) * | 2017-08-28 | 2019-09-01 | 瑞昱半導體股份有限公司 | 通訊裝置及通訊方法 |
| CN111938627B (zh) * | 2020-08-10 | 2022-04-19 | 浙江工业大学 | 一种滤除心磁信号基线漂移的方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169764B1 (en) * | 1998-03-19 | 2001-01-02 | Plato Labs, Inc. | Analog adaptive line equalizer |
| US6266366B1 (en) | 1998-04-30 | 2001-07-24 | Mysticom Ltd. | Digital base-band receiver with pipeline processor |
| US6415003B1 (en) * | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6140857A (en) | 1999-03-29 | 2000-10-31 | Intel Corporation | Method and apparatus for reducing baseline wander |
| US6614842B1 (en) * | 2000-07-13 | 2003-09-02 | Infineon Technologies North America | FIR filter architecture for 100Base-TX receiver |
| US6433608B1 (en) | 2001-01-02 | 2002-08-13 | Realtek Semi-Conductor Co., Ltd. | Device and method for correcting the baseline wandering of transmitting signals |
| TW516277B (en) * | 2001-08-01 | 2003-01-01 | Via Tech Inc | Receiver and compensation method of the same |
| US7391919B2 (en) * | 2002-01-23 | 2008-06-24 | Canon Kabushiki Kaisha | Edge correction apparatus, edge correction method, program, and storage medium |
| US7254194B2 (en) * | 2002-01-25 | 2007-08-07 | Infineon Technologies North America Corp. | Automatic gain control for communication receivers |
| CN1157856C (zh) * | 2002-02-05 | 2004-07-14 | 威盛电子股份有限公司 | 具有适应性均衡器与基线飘移补偿器的接收器 |
| TWI234955B (en) | 2002-05-03 | 2005-06-21 | Faraday Tech Corp | Receiver having baseline offset compensation function |
| KR20060031077A (ko) * | 2004-10-07 | 2006-04-12 | 삼성전자주식회사 | 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치 |
| TWI254516B (en) * | 2004-12-02 | 2006-05-01 | Rdc Semiconductor Co Ltd | Receiver with baseline wander compensation |
| JP4916692B2 (ja) * | 2005-09-22 | 2012-04-18 | ローム株式会社 | 信号処理装置、信号処理方法、および記憶システム |
| US7706297B1 (en) * | 2006-05-19 | 2010-04-27 | National Semiconductor Corporation | System and method for providing real time signal to noise computation for a 100Mb Ethernet physical layer device |
| US7756220B2 (en) * | 2007-06-04 | 2010-07-13 | Faraday Technology Corp. | Circuit and method for baseline wandering compensation |
-
2007
- 2007-10-05 US US11/905,882 patent/US8107573B2/en active Active
- 2007-10-05 TW TW096137468A patent/TWI392297B/zh active
- 2007-10-08 CN CN200710151371XA patent/CN101232477B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200917746A (en) | 2009-04-16 |
| US20080212715A1 (en) | 2008-09-04 |
| CN101232477B (zh) | 2013-03-27 |
| US8107573B2 (en) | 2012-01-31 |
| TWI392297B (zh) | 2013-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101232477B (zh) | 补偿基线游离的装置及方法及其以太网路装置 | |
| KR102517583B1 (ko) | 고속 통신 시스템 | |
| US9515843B2 (en) | Method and system for link adaptive Ethernet communications | |
| US8442099B1 (en) | Crosstalk cancellation for a common-mode channel | |
| US9912375B1 (en) | Cancellation of alien interference in communication systems | |
| US7823041B2 (en) | Techniques for decoding information from signals received over multiple channels | |
| EP3340552B1 (en) | Phy transceiver with adaptive tx driver and method of operating thereof | |
| US7747292B2 (en) | Techniques for adaptive interference cancellation | |
| US7760830B2 (en) | Techniques to reduce the impact of jitter on communications system performance | |
| US8659986B1 (en) | Crosstalk cancellation for a multiport ethernet system | |
| US8644371B2 (en) | Transmitter control in communication systems | |
| EP2634985A2 (en) | Extension of ethernet PHY to channels with bridged tap wires | |
| CN109039964B (zh) | 用于校正易受基线漂移影响的信号的电路 | |
| US9917663B2 (en) | Apparatus, system, and method for configuring a serializer/deserializer based on evaluation of a probe signal | |
| US8130939B2 (en) | Maintaining convergence of a receiver during changing conditions | |
| EP1177618A1 (en) | Means and method for increasing performance of interference-suppression based receivers | |
| CN101567710B (zh) | 可消除回音及串音的接收装置及其相关接收方法 | |
| US20080056408A1 (en) | A receiver architecture | |
| CN102480339A (zh) | 抵消信号的时间关联性的通信系统与方法 | |
| WO2023220077A1 (en) | High-capacity channel for higher speed passive optical networks | |
| Abrate et al. | Gigabit home networking with 1 mm PMMA fibers | |
| Huang et al. | A 4-PAM adaptive analog equalizer for backplane interconnections | |
| de Aranda et al. | A standard for gigabit ethernet over POF. Product implementation | |
| Wu et al. | Receiver sensitivity for PRS schemes in optical fiber communications | |
| JP2005168047A (ja) | ギガビット・イーサネット送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |