JP4916692B2 - 信号処理装置、信号処理方法、および記憶システム - Google Patents
信号処理装置、信号処理方法、および記憶システム Download PDFInfo
- Publication number
- JP4916692B2 JP4916692B2 JP2005276950A JP2005276950A JP4916692B2 JP 4916692 B2 JP4916692 B2 JP 4916692B2 JP 2005276950 A JP2005276950 A JP 2005276950A JP 2005276950 A JP2005276950 A JP 2005276950A JP 4916692 B2 JP4916692 B2 JP 4916692B2
- Authority
- JP
- Japan
- Prior art keywords
- baseline
- unit
- correction
- fluctuation
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
- H03K5/007—Base line stabilisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明の第1の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶装置について簡単に述べる。本実施形態にかかる記憶装置は、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。リードチャネルにおいては、磁気ディスク装置から読み出したデータに対し、フィードフォワード制御をもって、前述したベースライン変動を補正する。このような構成をとることにより、ベースラインが瞬時に大きく変動した場合であっても、補正の際に要する遅延の影響を受けないで、ベースライン変動を効率良く補正することができる。詳細は後述する。
本発明の第2の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶装置について簡単に述べる。本実施形態にかかる記憶装置は、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。リードチャネルにおいては、磁気ディスク装置から読み出したデータに対し、フィードフォワード制御をもって、前述したベースライン変動を補正するとともに、AD変換器の後段において、フィードバック制御によるベースライン変動補正も行う。このような構成をとることにより、ベースラインが瞬時に大きく変動した場合だけでなく、長期間に徐々に変動していく場合にも、補正の際に要する遅延の影響を受けないで、ベースライン変動を効率良くかつ正確に補正することができる。詳細は後述する。
本発明の第3の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶装置について簡単に述べる。本実施形態にかかる記憶装置は、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。リードチャネルにおいては、磁気ディスク装置から読み出したデータに対し、フィードフォワード制御をもって、前述したベースライン変動を補正する。さらに、AD変換器の前段、および後段の2段階においてベースライン変動を補正する。このような構成をとることにより、補正の際に要する遅延の影響を受けないで、ベースラインが瞬時に大きく変動した場合だけでなく、長期間に徐々に変動していく場合にも、ベースライン変動を効率良く、かつ正確に補正することができる。さらに、長期的な変動に対して、AD変換器の前後の2段階において補正を行うため、よりきめ細かな補正を行うことができる。詳細は後述する。
Claims (14)
- 入力信号に所定の処理が施される処理経路中に設けられ、フィードフォワード制御によって、ベースラインの変動を補正する第1のベースライン変動補正部と、
前記第1のベースライン変動補正部の前段に設けられ、フィードバック制御によって補正する第2のベースライン変動補正部と、
を備え、
前記第1のベースライン変動補正部は、
ベースラインの変動量を導出するベースライン変動量導出部と、
前記ベースライン変動量導出部によって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を微調整する補正量微調整部と、
前記微調整されたベースラインの補正量を用いて、ベースライン変動を補正する変動微補正部と、
を有し、
前記第2のベースライン変動補正部は、
前記ベースライン変動量導出部によって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を粗調整する補正量粗調整部と、
前記補正量粗調整部によって粗調整されたベースラインの補正量を用いて、ベースライン変動を補正する粗補正部と、
を有し、
本信号処理装置は、
前記第2のベースライン変動補正部の前段に設けられたA/D変換器と、
前記A/D変換器の前段に設けられ、前記補正量粗調整部で計算された平均値を用いて、アナログ信号のベースライン変動の補正を行う第3のベースライン変動補正部と、
をさらに備えることを特徴とする信号処理装置。 - 請求項1記載の信号処理装置であって、
前記第1のベースライン変動補正部は、フィードフォワード制御によって、ベースラインの変動を補正し、
前記第2のベースライン変動補正部は、フィードバック制御によって、ベースラインの変動を補正することを特徴とする信号処理装置。 - 請求項1または2記載の信号処理装置であって、
前記第1のベースライン変動補正部は、補正の許否を制御する補正許可制御部をさらに有し、
前記変動微補正部は、前記補正許可制御部の制御に基づいて、前記信号のベースライン変動の補正をすることを特徴とする信号処理装置。 - 請求項3に記載の信号処理装置において、前記補正許可制御部は、ベースライン変動の補正を不要と判定した場合、前記変動微補正部によるベースラインの補正を禁止することを特徴とする信号処理装置。
- 請求項4に記載の信号処理装置において、前記補正許可制御部は、
ベースライン変動量が所定のしきい値より小さい場合は、ベースライン変動の補正を不要と判定することを特徴とする信号処理装置。 - 請求項1または2に記載の信号処理装置において、
前記補正量微調整部は、第1の区間の信号の平均値を算出する第1の平均部をさらに有し、
前記補正量粗調整部は、第2の区間の信号の平均値を算出する第2の平均部をさらに有し、
前記第2の区間は、前記第1の区間よりも長いことを特徴とする信号処理装置。 - 請求項1または2に記載の信号処理装置において、
前記補正量微調整部は、前記平均値に第1の重み係数を乗じて前記平均値に応じた値を生成する第1の重み付け部をさらに有し、
前記補正量粗調整部は、前記平均値に第2の重み係数を乗じて前記平均値に応じた値を生成する第2の重み付け部をさらに有し、
前記第2の重み係数は、前記第1の重み係数よりも大きいことを特徴とした信号処理装置。 - 請求項1に記載の信号処理装置において、
前記補正量微調整部は、前記平均値に第1の重み係数を乗じて前記平均値に応じた値を生成する第1の重み付け部をさらに有し、
前記補正量粗調整部は、前記平均値に第2の重み係数を乗じて前記平均値に応じた値を生成する第2の重み付け部をさらに有し、
前記第3のベースライン変動補正部は、
前記平均値に第3の重み係数を乗ずる第3の重み付け部を有し、
前記第3の重み係数は、前記第1の重み係数と前記第2の重み係数の双方よりも小さいことを特徴とした信号処理装置。 - 請求項1または2に記載の信号処理装置において、
前記ベースライン変動量導出部は、
前記所定の処理が施された信号の硬判定処理を行うスライサと、
前記所定の処理が施された信号から前記スライサによって硬判定処理された信号を減じる減算器とを有することを特徴とする信号処理装置。 - 請求項9に記載の信号処理装置において、
前記変動量導出部は、
前記所定の処理が施された信号と前記ベースラインの変動量の平均値を入力とし、所定の選択信号に従って、前記所定の処理が施された信号と前記ベースラインの変動量の平均値のいずれかの信号を前記スライサに出力するセレクタをさらに有することを特徴とする信号処理装置。 - ベースラインの変動を補正する第1のベースライン変動の補正ステップと、
前記第1のベースライン変動の補正ステップの前に実施されるベースラインの変動を補正する第2のベースライン変動の補正ステップと、
を備え、
前記第1のベースライン変動の補正ステップは、
ベースラインの変動量を導出するベースライン変動量導出ステップと、
前記ベースライン変動量導出ステップによって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を微調整する微調整ステップと、
前記微調整されたベースラインの補正量を用いて、ベースライン変動を補正する微補正ステップと、
を含み、
前記第2のベースライン変動の補正ステップは、
前記ベースライン変動量導出ステップによって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を粗調整する粗調整ステップと、
前記粗調整されたベースラインの補正量を用いて、ベースライン変動を補正する粗補正ステップと、
を含み、
本信号処理方法は、
前記粗調整ステップにおいて計算された平均値を用いて、アナログ信号のベースライン変動の補正を行う第3のベースライン変動の補正ステップと、
前記第3のベースライン変動の補正ステップを経た信号をアナログ/デジタル変換し、前記第2のベースライン変動の補正ステップへ供するステップと、
をさらに備えることを特徴とする信号処理方法。 - ライトチャネルと、リードチャネルを有する信号記憶システムであって、
前記ライトチャネルは、
データをランレングス符号化する第1の符号化部と、
前記第1の符号化部で符号化されたデータを低密度パリティ検査符号を用いてさらに符号化する第2の符号化部と、
前記第2の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、
を有し、
前記リードチャネルは、
前記記憶装置から読み出したデータのベースライン変動を補正する複数のベースライン変動補正部と、
前記ベースライン変動補正部でベースラインが補正されたデータの尤度を計算して軟判定値を出力するソフト出力検出部と、
前記ソフト出力検出部から出力されたデータを復号する、前記第2の符号化部に対応する、第2の復号部と、
前記第2の復号部で復号されたデータを復号する、前記第1の符号化部に対応する、第1の復号部と、
を有し、
前記複数のベースライン変動補正部は、
入力信号に所定の処理が施される処理経路中に設けられ、フィードフォワード制御によって、ベースラインの変動を補正する第1のベースライン変動補正部と、
前記第1のベースライン変動補正部の前段に設けられ、フィードバック制御によって補正する第2のベースライン変動補正部と、
を備え、
前記第1のベースライン変動補正部は、
ベースラインの変動量を導出するベースライン変動量導出部と、
前記ベースライン変動量導出部によって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を微調整する補正量微調整部と、
前記微調整されたベースラインの補正量を用いて、ベースライン変動を補正する微補正部と、
を有し、
前記第2のベースライン変動補正部は、
前記ベースライン変動量導出部によって導出されたベースラインの変動量の平均値に応じた値を算出して、ベースラインの補正量を粗調整する補正量粗調整部と、
前記粗調整されたベースラインの補正量を用いて、ベースライン変動を補正する粗補正部と、
を有し、
前記複数のベースライン変動補正部は、
前記第2のベースライン変動補正部の前段に設けられたA/D変換器と、
前記A/D変換器の前段に設けられ、前記補正量粗調整部で計算された平均値を用いて、アナログ信号のベースライン変動の補正を行う第3のベースライン変動補正部と、
をさらに備えることを特徴とする記憶システム。 - 請求項12に記載の記憶システムにおいて、当該記憶システムは、さらに、
データを記憶する記憶装置と、
記憶装置へのデータの書き込みと、記憶装置からのデータの読み出しとを制御する制御部と、
を有し、
前記リードチャネルは、前記制御部の指示に従って、前記記憶装置に記憶されているデータを読み出し、
前記ライトチャネルは、前記制御部の指示に従って、前記所定のデータを前記記憶装置に書き込むことを特徴とする記憶システム。 - 請求項1に記載の信号処理装置おいて、当該装置は、1つの半導体基板上に一体集積化されたことを特徴とする信号処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276950A JP4916692B2 (ja) | 2005-09-22 | 2005-09-22 | 信号処理装置、信号処理方法、および記憶システム |
CN2006101543138A CN1941136B (zh) | 2005-09-22 | 2006-09-20 | 信号处理装置、信号处理方法及存储系统 |
US11/524,566 US8472563B2 (en) | 2005-09-22 | 2006-09-21 | Signal processing apparatus, signal processing method and storage system |
TW095135152A TW200741666A (en) | 2005-09-22 | 2006-09-22 | Signal processing apparatus, signal processing method and storage system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005276950A JP4916692B2 (ja) | 2005-09-22 | 2005-09-22 | 信号処理装置、信号処理方法、および記憶システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007087538A JP2007087538A (ja) | 2007-04-05 |
JP4916692B2 true JP4916692B2 (ja) | 2012-04-18 |
Family
ID=37959214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276950A Expired - Fee Related JP4916692B2 (ja) | 2005-09-22 | 2005-09-22 | 信号処理装置、信号処理方法、および記憶システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8472563B2 (ja) |
JP (1) | JP4916692B2 (ja) |
CN (1) | CN1941136B (ja) |
TW (1) | TW200741666A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7330320B1 (en) * | 2003-06-16 | 2008-02-12 | Marvell International Ltd. | Method and apparatus to limit DC-level in coded data |
JP4500307B2 (ja) * | 2004-03-03 | 2010-07-14 | 独立行政法人科学技術振興機構 | 信号処理方法及び装置 |
JP4916691B2 (ja) * | 2005-09-22 | 2012-04-18 | ローム株式会社 | 信号処理装置および記憶システム |
US8107573B2 (en) * | 2006-10-06 | 2012-01-31 | Realtek Semiconductor Corp. | Method and apparatus for baseline wander compensation in Ethernet application |
US7904793B2 (en) * | 2007-03-29 | 2011-03-08 | Sandisk Corporation | Method for decoding data in non-volatile storage using reliability metrics based on multiple reads |
US7966546B2 (en) * | 2007-03-31 | 2011-06-21 | Sandisk Technologies Inc. | Non-volatile memory with soft bit data transmission for error correction control |
US7975209B2 (en) * | 2007-03-31 | 2011-07-05 | Sandisk Technologies Inc. | Non-volatile memory with guided simulated annealing error correction control |
US7966550B2 (en) * | 2007-03-31 | 2011-06-21 | Sandisk Technologies Inc. | Soft bit data transmission for error correction control in non-volatile memory |
US7971127B2 (en) * | 2007-03-31 | 2011-06-28 | Sandisk Technologies Inc. | Guided simulated annealing in non-volatile memory error correction control |
CN101344475B (zh) | 2007-07-13 | 2011-09-07 | 深圳迈瑞生物医疗电子股份有限公司 | 信号基线处理装置及处理方法 |
JP5894868B2 (ja) * | 2012-06-18 | 2016-03-30 | 株式会社日立製作所 | マイクロ波アシスト磁気記録方式及び磁気記憶装置 |
US10304550B1 (en) | 2017-11-29 | 2019-05-28 | Sandisk Technologies Llc | Sense amplifier with negative threshold sensing for non-volatile memory |
US10643695B1 (en) | 2019-01-10 | 2020-05-05 | Sandisk Technologies Llc | Concurrent multi-state program verify for non-volatile memory |
US10554449B1 (en) * | 2019-02-07 | 2020-02-04 | Esilicon Corporation | Baseline wander compensation in SerDes transceivers |
US11024392B1 (en) | 2019-12-23 | 2021-06-01 | Sandisk Technologies Llc | Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3501898B2 (ja) * | 1996-04-04 | 2004-03-02 | 株式会社日立製作所 | 磁気記録情報再生装置および信号処理回路 |
JP3553292B2 (ja) * | 1996-09-30 | 2004-08-11 | 富士通株式会社 | サーマルアスペリティ除去方法及び磁気ディスク装置 |
US6385238B1 (en) | 1997-12-03 | 2002-05-07 | Kabushiki Kaisha Toshiba | Adaptive equalization and baseline wander correction circuit |
JPH11185209A (ja) | 1997-12-25 | 1999-07-09 | Nec Ibaraki Ltd | 磁気ディスク装置 |
JP4576008B2 (ja) * | 1998-05-22 | 2010-11-04 | 株式会社日立グローバルストレージテクノロジーズ | 信号処理装置及び該信号処理装置を搭載したデータ記録再生装置 |
US6215433B1 (en) * | 1999-06-29 | 2001-04-10 | Oak Technology, Inc. | DC insensitive clock generator for optical PRML read channel |
GB2356324B (en) * | 1999-11-10 | 2001-10-17 | 3Com Corp | Signal receiver including band-pass filtering and compensation for baseline wander |
JP2004127409A (ja) * | 2002-10-01 | 2004-04-22 | Toshiba Corp | ディスク記憶装置及びデータ再生方法 |
JP4118127B2 (ja) * | 2002-11-14 | 2008-07-16 | システムエルエスアイ株式会社 | データの復号方法およびそれを用いたディスク装置 |
JP2007087537A (ja) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | 信号処理装置、信号処理方法、および記憶システム |
JP4916691B2 (ja) * | 2005-09-22 | 2012-04-18 | ローム株式会社 | 信号処理装置および記憶システム |
-
2005
- 2005-09-22 JP JP2005276950A patent/JP4916692B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-20 CN CN2006101543138A patent/CN1941136B/zh not_active Expired - Fee Related
- 2006-09-21 US US11/524,566 patent/US8472563B2/en active Active
- 2006-09-22 TW TW095135152A patent/TW200741666A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW200741666A (en) | 2007-11-01 |
CN1941136A (zh) | 2007-04-04 |
US8472563B2 (en) | 2013-06-25 |
CN1941136B (zh) | 2011-11-09 |
JP2007087538A (ja) | 2007-04-05 |
US20070104301A1 (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4916692B2 (ja) | 信号処理装置、信号処理方法、および記憶システム | |
JP4652939B2 (ja) | 信号処理装置および記憶システム | |
JP4916691B2 (ja) | 信号処理装置および記憶システム | |
JP2007087537A (ja) | 信号処理装置、信号処理方法、および記憶システム | |
US6216249B1 (en) | Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel | |
US7257172B2 (en) | Signal processing device utilizing partial response maximum likelihood detection | |
US7936655B2 (en) | Read circuit of a disk drive system and method of signal processing thereof | |
US8295001B2 (en) | Systems and methods for low latency noise cancellation | |
JP4846626B2 (ja) | 信号処理装置 | |
JP4118127B2 (ja) | データの復号方法およびそれを用いたディスク装置 | |
JP2008159184A (ja) | 再生装置及び再生方法 | |
JP4290688B2 (ja) | データ書込装置および記憶システム | |
JP4008677B2 (ja) | 情報記録再生装置、信号復号回路、情報記録媒体の記録構造及び方法 | |
JP4603490B2 (ja) | 振幅調整装置、振幅調整方法、および記憶システム | |
US6842303B2 (en) | Magnetic recording and/ or reproducing apparatus | |
US7924522B2 (en) | Apparatus and method of detecting error symbol, and disk drive apparatus using the same | |
JP4244351B2 (ja) | 信号処理装置および信号記憶システム | |
US7388523B2 (en) | MTR encoding method, MTR decoding method, MTR encoder, MTR decoder, and magnetic recording device | |
JP4916728B2 (ja) | 符号化装置、信号処理装置、および記憶システム | |
JP4443518B2 (ja) | 復号装置および復号方法 | |
JP2007200412A (ja) | 符号化装置、復号装置、信号処理装置、および記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4916692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |