JP4916728B2

JP4916728B2 - 符号化装置、信号処理装置、および記憶システム

Info

Publication number: JP4916728B2
Application number: JP2006016789A
Authority: JP
Inventors: 淳江角
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-01-25
Filing date: 2006-01-25
Publication date: 2012-04-18
Anticipated expiration: 2026-01-25
Also published as: JP2007200441A

Description

本発明は、誤り訂正符号化／復号技術に関し、特に、記憶媒体に記憶されるデータに対して誤り訂正符号化／復号する符号化装置、復号装置、信号処理装置、および記憶システムに関する。

近年、ハードディスクを用いた記憶装置は、パーソナルコンピュータ、ハードディスクレコーダー、ビデオカメラ、携帯電話など、さまざまな分野において必須の装置となりつつある。ハードディスクを用いた記憶装置は、適用される分野によって求められる仕様もさまざまである。たとえば、パーソナルコンピュータに搭載するハードディスクには、高速性、大容量性が求められる。高速性、大容量性を向上するためには、訂正能力の高い誤り訂正符号化をする必要がある。しかしながら、高速化が進むほど単位時間あたりに扱うデータの量が増えるため、単位時間あたりの誤りも比例して増大する。そうすると、誤り訂正能力が低い誤り訂正方式を用いる場合、ハードディスクに対する再読込みが発生するため、ハードディスクへのアクセスに要する時間が増大し、高速化のボトルネックとなる。

一般的に、誤り訂正符号化の対象となる信号系列として、直流成分が低減もしくは除去された（以下、「ＤＣフリー」、もしくは、「ＤＣフリー性」と表記する）信号系列が望まれている。ＤＣフリーとは、周波数が０、すなわち直流成分におけるスペクトルが０であることを意味する。いいかえると、変調前の信号系列に含まれる複数のビットにおいて、０と１の比率が等しいことなどを意味する。ＤＣフリー性を信号系列に備えるさせることによって、記憶媒体に記憶された変調データの記録パターンから得られる再生信号の平均レベルが、変調前の信号系列のパターンによらずに、所定の信号系列長の範囲内で常に一定となる性質をもち、ノイズ耐性が向上する。すなわち、ＤＣフリー性の低い信号系列においては、ビタビアルゴリズムを用いたデータ検出において、検出確率が低下することとなる。これにより、低密度パリティチェック復号やリードソロモン復号における訂正能力も低減されることとなる。また、一般的に、サンプリングタイミングとデータとの同期を確保するために、ランレングス制限符号が用いられている。ランレングス制限符号とは、０の最大連続長や１の最大連続長を制限する符号化である。

従来、信号系列のＤＣフリー性を満たしつつ、ランレングス制限符号化する方法として、それぞれ異なる冗長ビットが付加された信号系列に対し、ランレングス制限符号化を実行し、符号化された複数の系列のうち、ＤＣフリーに近い特性を有する系列を選択する方法が提案されていた（たとえば、特許文献１参照。）。また、複数の異なる性質を有するランレングス制限符号化を実行し、符号化された複数の系列のうち、ＤＣフリーに近い特性を有する系列を選択する方法が提案されていた（たとえば、特許文献２参照。）。
特開２００２−１００１２５号公報特開２００４−２１３８６３号公報

本発明者はこうした状況下、以下の課題を認識するに至った。複数の符号化系列の中からＤＣフリー特性の良い系列を選択することによってＤＣフリー符号化を実現する場合、選択の対象となる複数の符号化系列においてＤＣフリー特性の良い符号化系列が存在しない場合がある。すなわち、選択の対象となる符号化系列のうち、少なくとも１つ以上のＤＣフリー特性の良い系列を生成できる構成が必要となり、回路規模、記憶容量に影響を及ぼすといった課題である。

本発明はこうした状況に鑑みてなされたものであり、その目的は、より少ない回路規模で、ランレングス制限を満たしつつ、ＤＣフリー特性を向上できる符号化装置、復号装置、信号処理装置、および記憶システムを提供することにある。

上記課題を解決するために、本発明のある態様の符号化装置は、デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、第１符号化系列に含まれる複数のビットの個数を変えずに、第１符号化系列に対し、所定の信号処理を実行して第２符号化系列を生成する信号処理部と、ランレングス制限符号化部によって生成された第１符号化系列と、信号処理部によって生成された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、を備える。ここで、「直流成分除去符号化部」とは、入力された系列の直流成分を除去するもしくは低減する回路などを含み、また、ＤＣフリー性の高い系列を出力する回路などを含む。

この態様によると、ランレングス制限符号化によって生成された系列と、その系列を信号処理した系列とを生成することによって、全く異なる２つの系列を生成することができる。また、系列に含まれるビットの個数を増加しないように所定の信号処理を実行することによって、全体の符号化率を低下させずに符号化系列が得られる。２つの符号化系列は相反転しているため、ＤＣフリー性の高い符号化系列を選択するにあたり、より好ましい選択肢となる。より好ましい選択肢の中からＤＣフリー性の高い符号化系列を選択することによって、よりＤＣフリー性の高い符号化系列を選択できる可能性が向上できる。また、単一のランレングス制限符号化回路を用いることによって、回路構成を単純化でき、また、低規模にできる。

ランレングス制限符号化部は、第１符号化系列に含まれる複数のビットのうちの０を示すビットが連続して存在する少なくとも１つ以上の０連続区間であって、最大の長さを有する０連続区間の長さが０以上第１許容連続長以下になるように、かつ、第１符号化系列に含まれる複数のビットのうちの１を示すビットが連続して存在する少なくとも１つ以上の１連続区間であって、最大の長さを有する１連続区間の長さが０以上第２許容連続長以下になるように、第１符号化系列を生成してもよい。この態様によると、第１符号化系列に含まれる０の連続長と１の連続長の双方をランレングス制限符号化部によって制限することによって、第２符号化系列においてもその制限が維持される。

ランレングス制限符号化部は、第１許容連続長と第２許容連続長を同一の長さとして、第１符号化系列を生成してもよい。この態様によると、ランレングス制限符号化部の後段において、１の連続長と０の連続長とが制限された符号化系列に対してビット反転処理を実行したとしても、連続長に関する制限を維持できる。信号処理部は、デジタル信号系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行してもよい。この態様によると、ビット反転処理することによって、系列に含まれるビットの個数を増加せずに、異なる系列を生成できる。また、系列に含まれるビットの個数が増加しないため、全体の符号化率を低下させずに符号化系列が得られる。また、異なる系列を生成するために実行する所定の処理をビット反転処理とすることによって、単純な回路構成で所定の処理を実現できる。

直流成分除去符号化部は、第１符号化系列と第２符号化系列のうち、いずれか一方の符号化系列を選択する符号化系列選択部と、符号化系列選択部によって選択された符号化系列を示す選択識別情報を生成する選択識別情報生成部と、符号化系列選択部によって選択された符号化系列のいずれかの個所に、選択識別情報生成部によって生成された選択識別情報を付加する識別情報付加部と、を有してもよい。符号化系列選択部は、当該符号化系列選択部によってすでに選択された符号化系列と第１符号化系列とを連結させる第１連結部と、当該符号化系列選択部によってすでに選択された符号化系列と第２符号化系列とを連結させる第２連結部と、を有してもよい。符号化系列選択部は、第１連結部によって連結された系列を新たな第１符号化系列とし、第２連結部によって連結された系列を新たな第２符号化系列とし、いずれか一方の新たな符号化系列を選択してもよい。ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、信号処理部から出力された第２符号化系列のいずれかの個所に第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、をさらに備えてもよい。

ここで、「付加」とは、加算、乗算、挿入などを含む。また、「すでに選択された符号化系列と前記第１符号化系列とを連結させる」とは、過去において選択された符号化系列と、現在選択の候補となっている系列とを連結させることなどを含む。この態様によると、いずれの符号化系列が選択されたことを示す情報を符号化系列に付加することによって、復号側にて、容易に選択された符号化系列を判別できる。

符号化系列選択部は、第１符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する第１比率計算部と、第２符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する第２比率計算部と、第１比率計算部で計算された比率と、第２比率計算部で計算された比率とのうち、５０％に近いほうの比率に対応する符号化系列を選択して出力する選択出力部と、を有してもよい。この態様によると、０を示すビットと１を示すビットとの比率が５０％に近いほうを選択することによって、ＤＣフリー性の高い符号化系列が選択できる。

符号化系列選択部は、第１符号化系列に含まれる複数のビットを合算して第１合算値を生成する第１合算部と、第２符号化系列に含まれる複数のビットを合算して第２合算値を生成する第２合算部と、第１合算部によって生成された第１合算値の絶対値と、第２合算部によって生成された第２合算値の絶対値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの合算値対応する符号化系列を検出する符号化系列検出部と、第１符号化系列と、第２符号化系列とのうち、系列検出部によって検出された符号化系列を選択して出力する選択出力部と、を有してもよい。ここで、「合算値」とは、系列に含まれるビットを加算することなどを含む。また、「系列に含まれる複数のビット」とは、０もしくは１を示すビットなどを含み、また、０を示すビットを＋１と置換え、１を示すビットを−１と置換えた場合におけるビットなども含む。この態様によると、符号化系列に含まれる複数のビットを合算し、より小さい合算値に対応する系列を選択することによって、ＤＣフリー性の高い符号化系列が選択できる。

符号化系列選択部は、第１符号化系列に含まれる複数のビットを移動加算することによって、複数のビットと同数の第１移動加算値を生成する第１移動加算部と、第１移動加算部によって生成された複数の第１移動加算値のうち、最大値を検出する第１最大値検出部と、第２符号化系列に含まれる複数のビットを移動加算することによって、複数のビットと同数の第２移動加算値を生成する第２移動加算部と、第２移動加算部によって生成された複数の第２移動加算値のうち、最大値を検出する第２最大値検出部と、第１最大値検出部によって検出された最大値と、第２最大値検出部によって検出された最大値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの最大値に対応する符号化系列を検出する符号化系列検出部と、第１符号化系列と、第２符号化系列とのうち、系列検出部によって検出された符号化系列を選択して出力する選択出力部と、を有してもよい。ここで、「移動加算する」とは、移動加算し、さらに、絶対値を計算することなどを含む。この態様によると、符号化系列に含まれる複数のビットを移動加算した結果のうちの最大値を用いて系列を選択することによって、ＤＣフリー性の高い符号化系列が選択できる。

本発明の別の態様は、復号装置である。この装置は、所定の判定ビットが付加された符号化系列を入力する入力部と、入力部によって入力された符号化系列に付加されている所定の判定ビットを取得する判定ビット取得部と、入力部によって入力された符号化系列に対し、判定ビット取得部によって取得された判定ビットに応じて、符号化系列に含まれる複数のビットのそれぞれをビット反転して、復号対象となる信号系列を出力する処理、もしくは、符号化系列を復号対象となる信号系列として、そのまま出力する処理のいずれかの処理を実行する信号処理部と、信号処理部によって出力された復号対象となる信号系列をランレングス制限復号することによってデジタル信号系列を生成するランレングス制限復号部と、を備える。この態様によると、符号化側において実行されたＤＣフリー符号化に対応する処理を実行することによって、元のデジタル信号系列を復号できる。

本発明のさらに別の態様は、信号処理装置である。この装置は、符号化部と復号部とを備える信号処理装置であって、符号化部は、デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、第１符号化系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行して第２符号化系列を生成する信号処理部と、ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、信号処理部から出力された第２符号化系列のいずれかの個所に第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、第１付加部によって第１判定ビットが付加された第１符号化系列と、第２付加部によって第２判定ビットが付加された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、を有し、復号部は、第１判定ビットもしくは第２判定ビットのいずれかが付加された符号化系列を入力する入力部と、入力部によって入力された符号化系列に付加されている判定ビットを取得する判定ビット取得部と、入力部によって入力された符号化系列に対し、判定ビット取得部によって取得された判定ビットに応じて、デジタル信号系列に含まれる複数のビットのそれぞれをビット反転して、復号対象となる信号系列を出力する処理、もしくは、符号化系列を復号対象となる信号系列として、そのまま出力する処理のいずれかの処理を実行する信号処理部と、信号処理部によって出力された復号対象となる信号系列をランレングス制限復号することによってデジタル信号系列を生成するランレングス制限復号部と、を有してもよい。

この態様によると、系列に含まれるビットの個数を増加しないように反転処理を実行することによって、全体の符号化率を低下させずに符号化系列が得られる。２つの符号化系列は論理反転された関係にあるため、ＤＣフリー性の高い符号化系列を選択するにあたり、より好ましい選択肢となる。より好ましい選択肢の中からＤＣフリー性の高い符号化系列を選択することによって、よりＤＣフリー性の高い符号化系列を選択できる可能性が向上できる。また、復号側において、符号化側で実行されたＤＣフリー符号化に対応する処理を実行することによって、元のデジタル信号系列を復号できる。

本発明のさらに別の態様は、記憶システムである。この記憶システムは、データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムであって、ライトチャネルは、データをランレングス符号化する第１の符号化部と、第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、を備え、リードチャネルは、記憶装置から出力されたアナログ信号を入力する入力部と、入力部から入力されたアナログ信号をデジタル信号に変換して出力するアナログデジタル変換部と、アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力するソフト出力検出部と、ソフト出力検出部から出力されたデータを復号する、第２の符号化部に対応した、第１の復号部と、第１の復号部で復号されたデータを復号する、第１の符号化部に対応した、第２の復号部と、を備える。第１の符号化部は、デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、第１符号化系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行して第２符号化系列を生成する信号処理部と、ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、信号処理部から出力された第２符号化系列のいずれかの個所に第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、第１付加部によって第１判定ビットが付加された第１符号化系列と、第２付加部によって第２判定ビットが付加された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、を有する。第２の復号部は、第１判定ビットもしくは第２判定ビットのいずれかが付加された符号化系列を入力する入力部と、入力部によって入力された符号化系列に付加されている判定ビットを取得する判定ビット取得部と、入力部によって入力された符号化系列に対し、判定ビット取得部によって取得された判定ビットに応じて、デジタル信号系列に含まれる複数のビットのそれぞれをビット反転して、復号対象となる信号系列を出力する処理、もしくは、符号化系列を復号対象となる信号系列として、そのまま出力する処理のいずれかの処理を実行する信号処理部と、信号処理部によって出力された復号対象となる信号系列をランレングス制限復号することによってデジタル信号系列を生成するランレングス制限復号部と、を有する。この態様によると、ＤＣフリー性の高い符号化処理を実行することによって、より高速に記憶システムにアクセスすることができる。

本発明のさらに別の態様もまた、記憶システムである。この記憶システムは、さらに、データを記憶する記憶装置と、記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、を有する。リードチャネルは、制御部の指示に従って、記憶装置に記憶されているデータを読み出し、ライトチャネルは、制御部の指示に従って、符号化されたデータを記憶装置に書き込む。この態様によると、ＤＣフリー性の高い符号化処理を実行することによって、より高速に記憶システムにアクセスすることができる。

本発明のさらに別の態様は、符号化装置である。この装置は、符号化装置おいて、当該装置は、１つの半導体基板上に一体集積化されてもよい。この態様によると、ＤＣフリー性の高い符号化処理が効率良く実行でき、余分なハードウェアを搭載する必要がなくなるので、低規模な半導体集積回路を実現できる。

本発明のさらに別の態様は、ランレングス制限符号化方法である。この方法は、デジタル信号系列をランレングス制限符号化することによって、符号化系列を生成するランレングス制限符号化方法であって、符号化系列に含まれる複数のビットのうちの０を示すビットが連続して存在する少なくとも１つ以上の０連続区間であって、最大の長さを有する０連続区間の長さが０以上第１許容連続長以下となるように、かつ、符号化系列に含まれる複数のビットのうちの１を示すビットが連続して存在する少なくとも１つ以上の１連続区間であって、最大の長さを有する１連続区間の長さが第２許容連続長より短くなるように、第１符号化系列を生成する。また、ランレングス制限符号化方法は、第１許容連続長と第２許容連続長を同一の長さとして、符号化系列を生成してもよい。この態様によると、符号化系列に含まれる０の連続長と１の連続長の双方をランレングス制限符号化部によって制限することによって、連続長に関し、より良好な制限を有する符号化系列が生成できる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、より少ない回路規模で、ランレングス制限を満たしつつ、ＤＣフリー特性を向上できる。

本発明の実施形態を具体的に説明する前に、まず本実施形態にかかる記憶システムについて概要を述べる。本実施形態にかかる記憶システムは、ハードディスクコントローラと、磁気ディスク装置と、リードチャネルとライトチャネルを含むリードライトチャネルと、を有する。ライトチャネルにおいては、符号化として、ランレングス制限符号化と、ＤＣフリー符号化と、ＬＤＰＣ符号化とを行う。また、リードチャネルにおいては、ビタビアルゴリズムなどを用いたデータ検出と、ＬＤＰＣ復号を行なう。このデータ検出は、ＤＣ成分が存在することによって検出精度が劣化することが知られている。さらに、検出精度が劣化することによりＬＤＰＣ復号の訂正能力が低減する。したがって、本発明の実施形態においては、ＬＤＰＣ符号化を行なう前の段階において、ＤＣ成分を低減させるＤＣフリー符号化を行なう構成とした。なお、本実施形態にかかる記憶システムは、ＬＤＰＣ符号化に限定されず、他の誤り訂正符号化方式、たとえば、ターボ符号化や畳込み符号化が実行される構成であってもよい。

ＤＣフリー符号化は、異なる２つの系列のうち、よりＤＣフリー性の高い系列を選択することによって実現される。異なる２つの系列を生成するために、異なる２つの性質を有するＲＬＬ符号化を実行すると、２つ目のＲＬＬ符号化の回路が必要となる分、回路規模が増大する。また、回路規模の問題としないアプリケーションの場合であっても、異なる２つの性質を有するＲＬＬ符号化を実行した結果、双方の系列ともにＤＣフリー性が良いとは限らない。したがって、本実施形態においては、同一のＲＬＬ符号化を実行することとした。

ここで、同一のＲＬＬ符号化を実行する場合、選択の対象となる系列が同一になるのを回避する必要がある。また、ＤＣフリー特性の良い制限符号化系列が存在しない場合を避ける必要もある。そこで、本実施形態においては、ＲＬＬ符号化によって得た系列と、その系列を反転した２つの系列とを選択の対象とすることとした。また、ＲＬＬ符号化においては、０だけでなく、１の連続長も制限することとした。これにより、ＲＬＬ符号化によって得た系列だけでなく、反転された系列においても、そのＲＬＬ特性を保証できる。また、生成される２つの系列は実質的に同一のＤＣフリー性を有することとなるが、数区間にわたり平均化することによって、統計的にＤＣフリー性の良い系列が生成できる。したがって、本実施形態における符号化装置は、ＲＬＬ特性とＤＣフリー性の双方を向上できる。また、本実施形態における符号化装置は、単一のＲＬＬ符号化部と、反転部などの簡易な構成で実現されるため、回路規模を低減できる。さらに、本実施形態における符号化装置は、符号化率を低く設定することなしに高いＤＣフリー性を有する符号化系列が生成できるため、ハードディスクのような符号化率を低く設定できないようなアプリケーションにおいて好適となる。詳細は後述する。

以下、図面を用いて、本発明の実施形態について詳細に説明する。

図１は、本発明の実施形態に係る記憶システム１００の構成を示す図である。図１の記憶システム１００は、大きく分けて、ハードディスクコントローラ１（以下、「ＨＤＣ１」と略記する。）、中央処理演算装置２（以下、「ＣＰＵ２」と略記する。）、リードライトチャネル３（以下、「Ｒ／Ｗチャネル３」と略記する。）、ボイスコイルモータ／スピンドルモータ制御部４（以下、「ＶＣＭ／ＳＰＭ制御部４」と略記する。）、及びディスクエンクロージャ５（以下、「ＤＥ５」と略記する。）とから構成される。一般に、ＨＤＣ１、ＣＰＵ２、Ｒ／Ｗチャネル３、及びＶＣＭ／ＳＰＭ制御部４は同一の基板上に構成される。

ＨＤＣ１は、ＨＤＣ１全体を制御する主制御部１１、データフォーマット制御部１２、誤り訂正符号化制御部１３（以下、「ＥＣＣ制御部１３」と略記する。）、及びバッファＲＡＭ１４を含む。ＨＤＣ１は、図示しないインタフェース部を介してホストシステムと接続される。また、Ｒ／Ｗチャネル３を介して、ＤＥ５と接続されており、主制御部１１の制御により、ホストとＤＥ５の間のデータ転送を行う。このＨＤＣ１には、Ｒ／Ｗチャネル３で生成されるリードリファレンスクロック（ＲＲＣＫ）が入力される。データフォーマット制御部１２は、ホストから転送されたデータをディスク媒体５０上に記録するのに適したフォーマットに変換し、逆に、ディスク媒体５０から再生されたデータをホストに転送するのに適したフォーマットに変換する。ディスク媒体５０は、たとえば、磁気ディスクを含む。ＥＣＣ制御部１３は、ディスク媒体５０から再生されたデータに含まれる誤りの訂正及び検出を可能にするために、記録するデータを情報シンボルとして、冗長シンボルを付加する。またＥＣＣ制御部１３は、再生されたデータに誤りが生じているかを判断し、誤りがある場合には訂正或いは検出を行う。但し、誤りが訂正できるシンボル数は有限であり、冗長データの長さに関係する。即ち、多くの冗長データを付加するとフォーマット効率が悪化するため、誤り訂正可能シンボル数とはトレードオフとなる。ＥＣＣとしてリードソロモン（ＲＳ）符号を利用して誤り訂正を行う場合、（冗長シンボル数／２）個までの誤りを訂正できる。バッファＲＡＭ１４は、ホストから転送されたデータを一時的に保存し、適切なタイミングでＲ／Ｗチャネル３に転送する。逆に、Ｒ／Ｗチャネル３から転送されたリードデータを一時的に保存し、ＥＣＣ復号処理などの終了後、適切なタイミングでホストに転送する。

ＣＰＵ２は、フラッシュＲＯＭ２１（以下、「ＦＲＯＭ２１」と略記する。）、及びＲＡＭ２２を含み、ＨＤＣ１、Ｒ／Ｗチャネル３、ＶＣＭ／ＳＰＭ制御部４、及びＤＥ５と接続される。ＦＲＯＭ２１には、ＣＰＵ２の動作プログラムが保存されている。

Ｒ／Ｗチャネル３は、ライトチャネル３１とリードチャネル３２とに大別され、ＨＤＣ１との間で記録するデータ及び再生されたデータの転送を行う。また、Ｒ／Ｗチャネル３は、ＤＥ５と接続され、記録信号の送信、再生信号の受信を行う。詳細は後述する。

ＶＣＭ／ＳＰＭ制御部４は、ＤＥ５中のボイスコイルモータ５２（以下、「ＶＣＭ５２」と略記する。）とスピンドルモータ５３（以下、「ＳＰＭ５３」と略記する。）を制御する。

ＤＥ５は、Ｒ／Ｗチャネル３と接続され、記録信号の受信、再生信号の送信を行う。またＤＥ５は、ＶＣＭ／ＳＰＭ制御部４と接続されている。ＤＥ５は、ディスク媒体５０、ヘッド５１、ＶＣＭ５２、ＳＰＭ５３、及びプリアンプ５４等を有している。図１の記憶システム１００においては、ディスク媒体５０が１枚であり、且つヘッド５１がディスク媒体５０の一方の面側のみに配置されている場合を想定しているが、複数のディスク媒体５０が積層配置された構成であってもよい。また、ヘッド５１は、ディスク媒体５０の各面に対応して設けられるのが一般的である。Ｒ／Ｗチャネル３により送信された記録信号は、ＤＥ５内のプリアンプ５４を経由してヘッド５１に供給され、ヘッド５１によりディスク媒体５０に記録される。逆に、ヘッド５１によりディスク媒体５０から再生された信号は、プリアンプ５４を経由してＲ／Ｗチャネル３に送信される。ＤＥ５内のＶＣＭ５２は、ヘッド５１をディスク媒体５０上の目標位置に位置決めするために、ヘッド５１をディスク媒体５０の半径方向に移動させる。また、ＳＰＭ５３は、ディスク媒体５０を回転させる。

ここで、図２を用いて、Ｒ／Ｗチャネル３について説明する。図２は、図１のＲ／Ｗチャネル３の構成を示す図である。Ｒ／Ｗチャネル３は、大きく分けて、ライトチャネル３１とリードチャネル３２から構成される。

ライトチャネル３１は、バイトインターフェース部３０１、スクランブラ３０２、ランレングス制限およびＤＣフリー符号化部３０３（以下、「ＲＬＬ／ＤＣフリー符号化部３０３」と略記する。）、低密度パリティチェック符号化部３０４（以下、「ＬＤＰＣ符号化部３０４」と略記する。）、書き込み補償部３０５（以下、「ライトプリコン部３０５」と略記する。）、ドライバ３０６を含む。

バイトインターフェース部３０１では、ＨＤＣ１から転送されたデータが入力データとして処理される。メディア上に書き込むデータは１セクタ単位でＨＤＣ１から入力される。このとき１セクタ分のユーザデータ（５１２バイト）だけでなく、ＨＤＣ１によって付加されたＥＣＣバイトも同時に入力される。データバスは通常１バイト（８ビット）であり、バイトインターフェース部３０１により入力データとして処理される。スクランブラ３０２はライトデータをランダムな系列に変換する。同じ規則のデータの繰り返しは、リード時における検出性能に悪影響を与え、エラーレートを悪化させるのを防ぐためである。

ＲＬＬ／ＤＣフリー符号化部３０３は０および１の最大連続長を制限するためのものである。０の最大連続長と、１の最大連続長とを制限することにより、自動利得制御部３１７（以下、「ＡＧＣ３１７」と略記する。）などに適したデータ系列にする。さらに、直流成分を低減し、データ検出能力の向上を図り、もって誤り訂正能力の向上を図る。詳細は後述する。

ＬＤＰＣ符号化部３０４は、データ系列をＬＤＰＣ符号化して冗長ビットであるパリティビットを含む系列を生成する役割を有する。ＬＤＰＣ符号化は、生成行列と呼ばれるｋ×ｎの行列に、長さｋのデータ系列を左から掛け合わせることで行う。この生成行列に対応する検査行列Ｈに含まれる各要素は、０もしくは１であり、１の数が０の数に比べて少ないことから、低密度パリティ検査符号（ＬｏｗＤｅｎｓｉｔｙＰａｒｉｔｙＣｈｅｃｋＣｏｄｅｓ）と呼ばれている。この１と０の配置を利用することによって、ＬＤＰＣ繰返復号部にて、効率的にエラーの訂正を行うことができる。

ライトプリコン部３０５は、メディア上の磁化遷移の連続による非線形歪を補償する回路である。ライトデータから補償に必要な規則を検出し、正しい位置で磁化遷移が生ずるようにライト電流波形を予め調整をする。ドライバ３０６は擬似ＥＣＬレベルに対応した信号を出力するドライバである。ドライバ３０６からの出力は図示しないＤＥ５に送られ、プリアンプ５４を通してヘッド５１に送られ、ライトデータがディスク媒体５０上に記録される。

リードチャネル３２は、可変利得増幅器３１１（以下、「ＶＧＡ３１１」と略記する。）、ローパスフィルタ３１２（以下、「ＬＰＦ３１２」と略記する。）、ＡＧＣ３１７、デジタル／アナログ変換器３１３（以下、「ＡＤＣ３１３」と略記する。）、周波数シンセサイザ３１４、フィルタ３１５、ソフト出力検出部３２０、ＬＤＰＣ繰返復号部３２２、同期信号検出部３２１、ランレングス制限／ＤＣフリー復号部３２３（以下、「ＲＬＬ／ＤＣフリー復号部３２３」と略記する。）、デスクランブラ３２４とから構成されている。

ＶＧＡ３１１及びＡＧＣ３１７は、図示しないプリアンプ５４から送られたデータのリード波形の振幅の調整を行う。ＡＧＣ３１７は理想的な振幅と実際の振幅を比較し、ＶＧＡ３１１に設定すべきゲインを決定する。ＬＰＦ３１２は、カットオフ周波数とブースト量を調整することができ、高周波ノイズの低減と部分応答（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ。以下、「ＰＲ」と略記する。）波形への等化の一部を担う。ＬＰＦ３１２でＰＲ波形への等化を行うが、ヘッドの浮上量変動、媒体の不均一性、モータの回転変動などの多くの要因により、アナログのＬＰＦによる完全な等化は難しいので、後段に配置され、よりフレキシビリティに富んだフィルタ３１５を用いて、再度ＰＲ波形への等化を行う。フィルタ３１５は、そのタップ係数を適応的に調整する機能を有していてもよい。周波数シンセサイザ３１４は、ＡＤＣ３１３のサンプリング用クロックを生成する。

ＡＤＣ３１３は、ＡＤ変換により直接同期サンプルを得る構成とした。なお、この構成の他に、ＡＤ変換により非同期サンプルを得る構成であってもよい。この場合は、ゼロ相リスタート部、タイミング制御部、及び補間フィルタをさらにＡＤＣ３１３の後段に設ければよい。非同期サンプルから同期サンプルを得る必要があり、これらのブロックがその役割を担う。ゼロ相リスタート部は初期位相を決定するためのブロックで、できるだけ早く同期サンプルを得るために用いられる。初期位相を決定した後は、タイミング制御部で理想的なサンプル値と実際のサンプル値を比較し、位相のずれを検出する。これを用いて補間フィルタのパラメータを決定することにより、同期サンプルを得ることができる。

ソフト出力検出部３２０は、符号間干渉に伴う復号特性の劣化を回避するために、ビタビアルゴリズムの一種であるソフト出力ビタビアルゴリズム（Ｓｏｆｔ−ＯｕｔｐｕｔＶｉｔｅｒｂｉＡｌｇｏｒｉｔｈｍ。以下、「ＳＯＶＡ」と略記する。）が用いられる。すなわち、近年の磁気ディスク装置の記録密度の上昇に伴い、記録された符号間の干渉が大きくなり、復号特性が劣化するといった課題を解決するため、これを克服する方式として符号間干渉による部分応答を利用した最ゆう復号（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅＭａｘｉｍｕｍＬｉｋｅｉｈｏｏｄ。以下、「ＰＲＭＬ」と略記する。）方式を用いる。ＰＲＭＬは、再生信号の部分応答のゆう度を最大にする信号系列を求める方式である。

ソフト出力検出部３２０としてＳＯＶＡ方式が用いられている場合、軟判定値を出力する。例えば、ＳＯＶＡの出力として、（−０．７１、＋０．１８、＋０．４５、−０．４５、−０．９）という軟判定値が出力されたとする。これらの値は、０である可能性が大きいか、１である可能性が大きいかを数値で表している。例えば、１番目の「−０．７１」は１である可能性が大きいことを示しており、２番目の「＋０．１８」は０である可能性が大きいが１である可能性も小さくはないことを意味する。従来のビタビディテクタの出力はハード値であり、ＳＯＶＡの出力を硬判定したものである。上記の例の場合、（１、０、０、１、１）である。ハード値は、０であるか、１であるかのみを表しており、どちらの可能性が高いかという情報が失われている。このためＬＤＰＣ繰返復号部３２２に軟判定値を入力する方が復号性能が向上する。

ＬＤＰＣ繰返復号部３２２は、ＬＤＰＣ符号化されているデータ系列から、ＬＤＰＣ符号化前の系列に復元する役割を有する。復号化の方法としては、主に、ｓｕｍ−ｐｒｏｄｕｃｔ復号法とｍｉｎ−ｓｕｍ復号法があり、復号性能の面ではｓｕｍ−ｐｒｏｄｕｃｔ復号法が有利であるが、ｍｉｎ−ｓｕｍ復号法はハードウェアによる実現が容易である特徴を持つ。ＬＤＰＣ符号を用いる実際の復号操作では、ソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２の間で繰り返し復号を行うことにより、非常に良好な復号性能を得ることができる。このために実際はソフト出力検出部３２０とＬＤＰＣ繰返復号部３２２を複数段配列した構成が必要になる。同期信号検出部３２１は、データの先頭に付加された同期信号（ＳｙｎｃＭａｒｋ）を検出し、データの先頭位置を認識する役割を有する。

ＲＬＬ／ＤＣフリー復号部３２３は、ＬＤＰＣ繰返復号部３２２から出力されたデータに対して、ライトチャネル３１のＲＬＬ／ＤＣフリー符号化部３０３の逆操作を行い、元のデータ系列に戻す。詳細は後述する。

デスクランブラ３２４は、ライトチャネル３１のスクランブラ３０２の逆操作を行い、元のデータ系列に戻す。ここで生成されたデータはＨＤＣ１に転送される。

ここで、「ＤＣフリー」について説明する。図３（ａ）〜（ｂ）は、本発明の実施形態にかかるＤＣフリー特性の例を示す図である。図３（ａ）は、ＤＣフリーである場合とそうでない場合における軟判定値の分布例を示す図である。横軸は個数、縦軸は軟判定値を示す。また、縦軸は、中心を±０として、プラス側、マイナス側の双方の軟判定値を含む軸である。実線で示す第１特性２００は、ＤＣフリーの場合の分布を示す。また、破線で示す第２特性３００は、ＤＣフリーでない場合の分布例を示す。ＤＣフリーとは、前述したように、系列に含まれる０と１のビットの個数の比率が５０％であることを示す。いいかえると、図３（ａ）の第１特性２００に図示するように、図２のＬＤＰＣ繰返復号部３２２における軟判定値の分布において、±１／２が中心値となり、±０付近の分布量が少ないことなどをいう。一方、ＤＣフリーでない場合、たとえば、図３（ａ）の第２特性３００に図示するように、軟判定値の分布において、±０付近の分布量が増加したものとなる。

図３（ｂ）は、ＤＣフリーである場合とそうでない場合におけるビット誤り率特性の例を示す図である。横軸は信号対雑音比（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ）、縦軸はビット誤り率（ＢｉｔＥｒｒｏｒＲａｔｅ）を示す。実線で示す第３特性２１０は、ＤＣフリーの場合のビット誤り率特性を示す。また、破線で示す第４特性３１０は、ＤＣフリーでない場合のビット誤り率特性を示す。図示するように、ＤＣフリーでない場合は、ＤＣフリーである場合と比べて、ビット誤り率が悪化することとなる。

図４は、図２のＲＬＬ／ＤＣフリー符号化部３０３の構成例を示す図である。ＲＬＬ／ＤＣフリー符号化部３０３は、ＲＬＬ符号化部６０と、第１信号処理部６２と、直流成分除去符号化部６６とを含む。

ＲＬＬ符号化部６０は、スクランブラ３０２から出力されたデジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成する。第１信号処理部６２は、ＲＬＬ符号化部６０から出力された第１符号化系列に含まれる複数のビットの個数を変えずに、第１符号化系列に対し、所定の信号処理を実行して、第２符号化系列を生成する。所定の信号処理は、デジタル信号系列に含まれる複数のビットの個数を変えなければ、任意の処理でよい。たとえば、デジタル信号系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行する処理であってもよい。直流成分除去符号化部６６は、ＲＬＬ符号化部６０によって生成された第１符号化系列と、第１信号処理部６２によって生成された第２符号化系列とのうち、ＤＣフリー性の高い、いずれか一方の符号化系列を選択して出力する。ここで、処理すべきデジタル信号系列が３００ビットから構成されている場合、ＲＬＬ／ＤＣフリー符号化部３０３は、３０ビットを１組として、１０回に分けて処理する。ここで、ＲＬＬ符号化部６０の符号化率が３０／３１である場合、ＲＬＬ符号化部６０、第１信号処理部６２からそれぞれ出力される１回あたりの系列のビット数は、３１ビットとなる。

一般的に、ＲＬＬ符号化は、規則（ｄ、ｋ）にしたがって、信号系列中に存在する「０」の連続長が制限されるように実行される。規則（ｄ、ｋ）とは、ＲＬＬ符号化の結果として生成される信号系列に対し、その信号系列中の２つの「１」の間に存在する「０」の個数は、ｄ以上ｋ以下であることを要求する規則である。ここで、「信号系列中の２つの「１」」とは、信号系列から全ての「０」を取り除いた場合において、隣接する２つの「１」をいう。たとえば、規則（ｄ、ｋ）が（０、３）である場合、信号系列「０１１０１０００１０」は、規則を満たしているといえる。一方、規則（ｄ、ｋ）が（１、３）である場合、信号系列「０１１０１０００１０」は、規則を満たしているとはいえない。なぜなら、信号系列中の２ビット目の「１」とそれに隣接する３ビット目の「１」の間における「０」の個数は０個であり、１以上３以下の条件を満たさないからである。いいかえると、規則（ｄ、ｋ）において、ｄが０でない場合、その条件は厳しい条件であるといえる。なお、規則（ｄ、ｋ）におけるｄとｋは、双方とも０以上の整数である。

本実施形態のＲＬＬ符号化部６０においては、上述した規則（ｄ、ｋ）を「０」についてだけでなく、「１」についても規則（ｄ、ｋ）を適用する。「「１」について規則（ｄ、ｋ）を適用する」とは、信号系列中の２つの「０」の間に存在する「１」の個数は、ｄ以上ｋ以下であることを示す。すなわち、ＲＬＬ符号化部６０は、「０」の連続長については規則（ｄ０、ｋ０）を適用し、「１」の連続長については規則（ｄ１、ｋ１）を適用することによって、「０」と「１」の双方の連続長を同時に制限する。さらに、ＲＬＬ符号化部６０は、「０」と「１」の双方の連続長を同時に制限した第１符号化系列を直流成分除去符号化部６６に出力するとともに、第１信号処理部６２を介して、その符号化系列が反転された第２符号化系列とを直流成分除去符号化部６６に出力する。このような態様をとることによって、直流成分除去符号化部６６に入力される２つの符号化系列は、双方ともＲＬＬ特性を満足できる。いいかえると、第１符号化系列は、「０」について規則（ｄ０、ｋ０）、１について規則（ｄ１、ｋ１）を満足しており、また、第２符号化系列は、「０」について規則（ｄ１、ｋ１）、１について規則（ｄ０、ｋ０）を満足することとなる。

本実施形態における２つの規則（ｄ０、ｋ０）、（ｄ１、ｋ１）において、ｄ０とｄ１は、好ましくは、双方とも０の値が設定される。前述したように、規則（ｄ、ｋ）において、ｄが０でない場合、その条件は厳しい条件となり、符号化率の低下が著しいためである。また、ｋ０とｋ１は、好ましくは、ｋ０はｋ１以上の値として設定される。本実施形態における記憶システム１０においては、「０」の連続長を制限することがより優先されるためである。また、より好ましくは、ｋ０＝ｋ１として設定されてもよい。なぜなら、信号系列中にしめる「１」の個数があまりにも少ない場合、図２におけるＡＧＣ３１７や図示しないタイミング制御部の性能が劣化する、もしくは、正常に動作しない場合があるからである。なお、ｋ０とｋ１は、０でない整数であって、それぞれ、ｄ０、ｄ１より大きな値が設定されなければならないことは言うまでもない。以上をまとめると、２つの規則（ｄ０、ｋ０）、（ｄ１、ｋ１）における、ｄ０、ｋ０、ｄ１、ｋ１は、以下の式（１）、式（２）で示す関係を有するように設定されることが好ましい。以下のように設定された場合、ＲＬＬ符号化部６０と第１信号処理部６２とによって生成される第１符号化系列と、第１符号化系列を反転した第２符号化系列とは、同一のＲＬＬ特性を有することとなる。
ｄ０＝ｄ１＝０・・・式（１）
ｋ０＝ｋ１＞０・・・式（２）

図５は、図４の直流成分除去符号化部６６の構成例を示す図である。直流成分除去符号化部６６は、符号化系列選択部７４と、選択識別情報生成部７６と、識別情報付加部７８とを含む。符号化系列選択部７４は、ＲＬＬ符号化部６０によって生成された第１符号化系列と、第１信号処理部６２によって生成された第２符号化系列のうち、いずれか一方の符号化系列を選択する。選択識別情報生成部７６は、符号化系列選択部７４によって選択された符号化系列を示す選択識別情報を生成する。識別情報付加部７８は、符号化系列選択部７４によって選択された符号化系列のいずれかの個所に、選択識別情報生成部７６によって生成された選択識別情報を付加する。

具体的に説明する。符号化系列選択部７４によって第１符号化系列が選択された場合、識別情報付加部７８において第１符号化系列に付加される選択識別情報は「０」となる。一方、符号化系列選択部７４によって第２符号化系列が選択された場合、識別情報付加部７８において第１符号化系列に付加される選択識別情報は「１」となる。いいかえると、選択識別情報「０」が付加された第１符号化系列、もしくは、選択識別情報「１」が付加された第２符号化系列がＬＤＰＣ符号化部３０４に出力される。なお、識別情報付加部７８によって選択識別情報が付加される個所は、符号化系列中の任意の一定の個所でよく、たとえば、符号化系列の最後尾に付加してもよい。詳細は後述するが、ここで付加される選択識別情報は判定ビットであり、復号側において判定ビットが付加された位置、および、判定ビットの内容を解析することにより、適切な復号処理が実現されることとなる。前述の具体例においては、１回あたり３１ビットの符号化系列に１ビットの選択識別情報が付加され合計３２ビットの系列が出力されることとなる。すなわち、ＲＬＬ／ＤＣフリー符号化部３０３全体における符号化率は、３０／３２となる。

また、符号化系列選択部７４は、図示しない第１連結部と第２連結部とを含んでも良い。第１連結部は、当該符号化系列選択部７４によってすでに選択された符号化系列と前記第１符号化系列とを連結させる。また、第２連結部は、当該符号化系列選択部７４によってすでに選択された符号化系列と前記第２符号化系列とを連結させる。この場合、符号化系列選択部７４は、第１連結部によって連結された系列を新たな第１符号化系列とし、第２連結部によって連結された系列を新たな第２符号化系列とし、いずれか一方の符号化系列を選択してもよい。すなわち、過去において選択された符号化系列と、現在選択の候補となっている符号化系列とを連結させたものを対象として、符号化系列選択部７４が選択判定を行なうことによって、長区間におけるＤＣフリー特性を向上できる。

図６（ａ）〜（ｃ）は、図５の符号化系列選択部７４の第１〜第３の構成例を示す図である。図６（ａ）は、図５の符号化系列選択部７４の第１の構成例を示す図である。第１の構成における符号化系列選択部７４は、第１比率計算部８０と、第２比率計算部８２と、選択出力部８４とを含む。

第１比率計算部８０は、第１符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する。第２比率計算部８２は、第２符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する。選択出力部８４は、第１比率計算部８０で計算された比率と、第２比率計算部８２で計算された比率とのうち、５０％に近いほうの比率に対応する符号化系列を選択して出力する。

具体例を用いて説明する。まず、時刻ｔ＝１において、ＲＬＬ符号化部６０、第１信号処理部６２から、それぞれ３１ビットの符号化系列が出力されたと仮定する。この場合、第１比率計算部８０、第２比率計算部８２は、それぞれの符号化系列に含まれるビットを解析して、比率を計算する。ここで、第１比率計算部８０に入力される符号化系列に含まれるビットのうち、０を示すビットが１４ビット、１を示すビットが１７ビットである場合、比率は、第１比率計算部８０によって以下のように計算される。
比率_ｔ＝１＝（０を示すビット数＋１）／（符号化系列のビット数＋１）
＝（１４＋１）／（３１＋１）
≒ ４６．９％・・・式（３）

また、第２比率計算部８２に入力される符号化系列に含まれるビットのうち、０を示すビットは１７ビット、１を示すビットは１４ビットとなる。なぜなら、第２比率計算部８２に入力される符号化系列は、第１比率計算部８０に入力される符号化系列を論理反転したものだからである。したがって、比率_ｔ＝１は、第２比率計算部８２によって、以下のように計算される。なお、式（３）、式（４）の右辺の分子において、それぞれ「１」、「０」を加算しているのは、それぞれの選択識別情報を「０」、「１」と仮定しているためである。また、式（３）、式（４）の右辺の分母において、「１」を加算しているのは、選択識別情報を含めた系列の０の個数の割合を計算するためである。
比率_ｔ＝１＝（０を示すビット数＋０）／（符号化系列のビット数＋１）
＝（１７＋０）／（３１＋１）
≒ ５３．１％・・・式（４）

ここで、第１符号化系列と第２符号化系列の比率を「（５０±α）％」と表現すると、どちらもα＝３．１となる。したがって、いずれの比率も、同程度に、５０％に近いといえるため、いずれの符号化系列を選択してもよいこととなる。このような場合、好ましくは、第１符号化系列が選択される。第１符号化系列は、第１信号処理部６２を経由しておらず、後述するＲＬＬ／ＤＣフリー復号部３２３において、第１信号処理部６２に対応する処理を実行する必要がない。したがって、第１符号化系列を選択した場合、記憶システム１０における処理電力を低減できることとなる。以下においては、ｔ＝０において、αが同一の場合、第１符号化系列が選択されるものとして説明する。

上述のように、ｔ＝１においては、選択出力部８４によって第１符号化系列が選択される。また、選択された第１符号化系列にかかる０を示すビット数「１４」が記憶される。つぎに、ｔ＝２においてもｔ＝１の場合と同様に、ＲＬＬ符号化部６０、第１信号処理部６２から、それぞれ３１ビットの符号化系列が出力されたとする。ここで、第１比率計算部８０に入力される符号化系列に含まれるビットのうち、０を示すビットが１１ビット、１を示すビットが２０ビットである場合、比率は、以下のように計算される。
比率_ｔ＝２＝（０を示すビット数＋１）／（（符号化系列のビット数＋１）×ｔ）
＝（１４＋１＋１１＋１）／（（３１＋１）×２）
≒ ４２．２％・・・式（５）

上記は、ｔ＝１の場合と異なり、第１比率計算部８０は、ｔ＝１において選択された符号化系列とｔ＝２における第１符号化系列とが第１連結部によって連結された系列について、比率を計算する。すなわち、ｔ＝１で選択された第１符号化系列のうち０を示すビットの個数「１４＋１」と、ｔ＝２における第１符号化系列のうちの０を示すビットの個数「１１＋１」とが式（５）の分子において加算されることとなる。また、式（５）における分母は、２組の符号化系列にかかるビット数となる。

また、第２比率計算部８２に入力される符号化系列に含まれるビットのうち、０を示すビットは２０ビット、１を示すビットが１１ビットとなる。そうすると、第２比率計算部８２によって、以下のように比率が計算される。この場合、第２符号化系列のほうが比率が５０％に近いため、ｔ＝２においては、選択出力部８４によって第２符号化系列が選択される。
比率_ｔ＝２＝（０を示すビット数＋０）／（（符号化系列のビット数＋１）×ｔ）
＝（１４＋１＋２０＋０）／（（３１＋１）×２）
＝５４．７％・・・式（６）

以下、同様にｔ＝３以降においても比率が計算される。ここで、ｔ＝ｎにおける比率は、以下のように表される。ただし、ｎは１以上の整数とする。また、Ｎｂｉｔ（ｍ）とは、ｔ＝ｍにおいて選択された符号化系列に含まれるビットのうち、０を示すビットの個数を示す。また、Ｎｂｉｔ（ｎ）は、比率を計算する対象となる符号化系列に含まれるビットのうち、０を示すビットの個数を示す。なお、比率を計算する対象となる符号化系列には、選択識別情報も含まれるものとする。

図６（ｂ）は、図５の符号化系列選択部７４の第２の構成例を示す図である。第２の構成における符号化系列選択部７４は、第１合算部８６と、第２合算部８８と、選択出力部８４とを含む。第１合算部８６は、第１符号化系列に含まれる複数のビットを合算して第１合算値を生成する。第２合算部８８は、第２符号化系列に含まれる複数のビットを合算して第２合算値を生成する。符号化系列検出部は、第１合算部８６によって生成された第１合算値と、第２合算部８８によって生成された第２合算値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの合算値に対応する符号化系列を検出する。選択出力部８４は、第１符号化系列と、第２符号化系列とのうち、系列検出部によって検出された符号化系列を選択して出力する。

具体例を用いて説明する。まず、ｔ＝１において、ＲＬＬ符号化部６０、第１信号処理部６２から、それぞれ３１ビットの符号化系列が出力されたと仮定する。この場合、第１合算部８６、第２合算部８８は、それぞれの符号化系列に含まれるビットを合算する。合算においては、０を「＋１」に置換えると共に、１を「−１」に置換えて合計してもよい。このように合算することによって、０と１を示すビットの個数が等しい場合、合算値は０となる。したがって、選択出力部８４においては、合算値が０に近い符号化系列を選べばよく、たとえば、合算値の絶対値が小さい符号化系列を選べばよい。なお、この手法は、連続デジタル加算（ＲｕｎｎｉｎｇＤｉｇｉｔａｌＳｕｍｍａｔｉｏｎ。以下、「ＲＤＳ」と略称する。）とも呼ばれる。

ここで、ｔ＝１において、第１合算部８６に入力される符号化系列に含まれる３１個のビットのうち、０を示すビットが１４ビット、１を示すビットが１７ビットである場合、比率は、以下のように計算される。なお、右辺の第１項の被乗数において「１」を加算しているのは、選択識別情報を０と仮定しているためである。
ＲＤＳ_abs ＝｜（１４＋１）×（＋１）＋１７×（−１）｜
＝２・・・式（８）

また、第２合算部８８に入力される符号化系列に含まれるビットのうち、０を示すビットは１７ビット、１を示すビットが１４となる。したがって、比率は、以下のように計算される。なお、右辺の第２項において「１」を加算しているのは、選択識別情報を１と仮定しているためである。
ＲＤＳ_abs ＝｜１７×（＋１）＋（１４＋１）×（−１）｜
＝２・・・式（９）

ここで、ｔ＝１においては、第１符号化系列と第２符号化系列に関し、いずれのＲＤＳ_absも同一の値となるため、いずれの符号化系列を選択してもよいこととなる。いいかえると、第１符号化系列と第２符号化系列とは、互いに論理反転した関係にあるため、それぞれＲＤＳ_absは、常に同一となる。ここで、「常に同一」とは、その時点におけるＲＤＳが同一であることを含む。すなわち、ｔ＝１におけるＲＤＳ_absが互いに同一であっても、後述するｔ＝２におけるＲＤＳ_absは、ｔ＝１において選択されたＲＤＳ_absが反映された上で計算されるため、常に同一になるわけではない。なお、２つのＲＤＳ_absが同一になった場合、好ましくは、第１符号化系列が選択される。第１符号化系列は、第１信号処理部６２を経由しておらず、後述するＲＬＬ／ＤＣフリー復号部３２３において、第１信号処理部６２に対応する処理を実行する必要がない。したがって、第１符号化系列を選択した場合、記憶システム１０における処理電力を低減できることとなる。以下においては、ｔ＝１において、第１符号化系列が選択されるものとして説明する。また、絶対値を計算する前の第１符号化系列についてのＲＤＳが「ＲＤＳ_１＝−２」として記憶されたものとする。

つぎに、ｔ＝２において、ｔ＝１の場合と同様に、ＲＬＬ符号化部６０、第１信号処理部６２から、それぞれ３１ビットの符号化系列が出力されたとする。ここで、第１合算部８６に入力される符号化系列に含まれるビットのうち、０を示すビットが１１ビット、１を示すビットが２０ビットである場合、ＲＤＳは、以下のように計算される。ｔ＝１の場合と異なり、ｔ＝２においては、ｔ＝１において選択された符号化系列にかかるＲＤＳも考慮にいれて計算されることとなる。
ＲＤＳ_abs ＝｜ＲＤＳ_１＋（１１＋１）×（＋１）＋２０×（−１）｜
＝｜−２＋（−８）｜
＝１０・・・式（１０）

また、第２合算部８８に入力される符号化系列に含まれるビットのうち、０を示すビットは２０ビット、１を示すビットは１１ビットとなる。したがって、比率は、以下のように計算される。この場合、第２符号化系列のＲＤＳのほうが小さいため、ｔ＝２においては、選択出力部８４によって第２符号化系列が選択される。また、ＲＤＳ₂＝６が記憶される。
ＲＤＳ_abs ＝｜ＲＤＳ_１＋２０×（＋１）＋（１１＋１）×（−１）｜
＝｜−２＋（＋８）｜
＝６・・・式（１１）

以下、同様にｔ＝３以降においてもＲＤＳ_absが計算される。ここで、ｔ＝ｎにおけるＲＤＳ_abs（ｎ）は、以下のように表される。ただし、ｔは１以上の整数とする。また、Ｎｂｉｔ０（ｍ）とは、ｔ＝ｍにおいて選択された符号化系列および選択識別情報に含まれるビットのうち、０を示すビットの個数を示す。また、Ｎｂｉｔ１（ｍ）とは、ｔ＝ｍにおいて選択された符号化系列および選択識別情報に含まれるビットのうち、１を示すビットの個数を示す。ただし、Ｎｂｉｔ０（ｎ）、Ｎｂｉｔ１（ｎ）は、合算値を計算する対象となる符号化系列に含まれるビットのうち、それぞれ、０を示すビットの個数、１を示すビットの個数を示す。

ここで、本実施形態におけるＲＤＳ（ｎ）の収束性について説明する。ここで、ＲＤＳ（ｎ）とは、ＲＤＳ_abs（ｎ）において絶対値を計算する前の値を示す。また、「ＲＤＳ（ｎ）の収束性」とは、ｎが無限大でＲＤＳ（ｎ）が０となることなどを含み、また、ＲＤＳ（ｎ）は少なくとも発散せず、また、任意の時刻ｔにおいて、±０を中心として振動することなどを含む。このような性質を有するＲＤＳ（ｎ）を生成することによって、常に良好なＤＣフリー特性を維持できることとなる。

具体例を用いて説明する。ここで、時刻ｎ＝１〜５における各符号化系列におけるＲＤＳが、以下のように計算されたと仮定する。なお、ＲＤＳ１（ｎ）とは、第１符号化系列におけるＲＤＳを示し、また、ＲＤＳ２（ｎ）とは、第２符号化系列におけるＲＤＳを示す。
ＲＤＳ１（ｎ）＝｛＋５、＋７、−１、−６、−４｝・・・式（１３−１）
ＲＤＳ２（ｎ）＝｛−５、−７、＋１、＋６、＋４｝・・・式（１３−２）

ここで、ｎ＝１については、前述したようにＲＤＳ_absは同一となり、ＲＤＳ１（１）が選択されたと仮定する。そうすると、ｎ＝１〜５において計算されるＲＤＳ（ｎ）は、以下のように示される。
ＲＤＳ（ｎ）＝｛５、−２、−１、５、１｝・・・式（１４）

式（１４）は、任意の時刻ｎにおけるＲＤＳ（ｎ）が０以上である場合、次の時刻（ｎ＋１）においては、負のＲＤＳを有する符号化系列が選択され、０に近づけていることを示す。また、式（１４）は、任意の時刻ｎにおけるＲＤＳ（ｎ）が０以下である場合、次の時刻（ｎ＋１）においては、正のＲＤＳを有する符号化系列が選択され、０に近づけることを示す。ここで、本実施形態においては、前述したように、第１符号化系列と第２符号化系列とは、互いに論理反転された系列であるため、ＲＤＳ１（ｎ）とＲＤＳ２（ｎ）とは、正負が反転された値となる。そうすると、任意のｎにおいて、一方のＲＤＳは、必ず他方のＲＤＳの符号が反転されていることとなる。したがって、ＲＤＳ（ｎ）は、式（１４）に示すように、任意のｎにおいて、発散せず、また、±０を中心として振動する性質を備えることとなる。いいかえると、第１符号化系列と第２符号化系列とを互いに反転する関係とすることによって、ＲＤＳ（ｎ）は良好な収束性を備えることができるため、高いＤＣフリー特性が保証され、また、維持できることとなる。さらに、前述したように、第１符号化系列と第２符号化系列とは、同一のＲＬＬ特性を有する。したがって、本実施形態に示す態様をとることによって、記憶システム１０は、ＲＬＬ特性とＤＣフリー特性とを同時に向上できる。なお、後述する図６（ｃ）に示す態様においても、同様の効果が得られることは言うまでもない。

上記における符号化系列選択部７４の動作は、ある時刻においては区間演算処理を行ないつつ、過去の連続する時刻間において移動演算処理を行なっている点が特徴となる。このように、区間処理と移動処理を組み合わせることによって、長区間、たとえば、３００ビットの系列全体において、ＤＣフリー性が向上されることとなる。

なお、第１合算部８６、第２合算部８８における合算処理は、符号化系列に含まれる０もしくは１を示すビットをそのまま合計してもよい。この場合、選択出力部８４においては、合算値が符号化系列の個数の半分の値に近いほうに対応する符号化系列が選択されることとなる。

図６（ｃ）は、図５の符号化系列選択部７４の第３の構成例を示す図である。第３の構成における符号化系列選択部７４は、第１移動加算部９０と、第１最大値検出部９２と、第２移動加算部９４と、第２最大値検出部９６と、選択出力部８４とを含む。第１移動加算部９０は、第１符号化系列に含まれる複数のビットを移動加算を計算することによって、複数のビットと同数の第１移動加算値を生成する。第１最大値検出部９２は、第１移動加算部９０によって生成された複数の第１移動加算値のうち、最大値を検出する。第２移動加算部９４は、第２符号化系列に含まれる複数のビットを移動加算することによって、複数のビットと同数の第２移動加算値を生成する。第２最大値検出部９６は、第２移動加算部９４によって生成された複数の第２移動加算値のうち、最大値を検出する。符号化系列検出部は、第１最大値検出部９２によって検出された最大値と、第２最大値検出部９６によって検出された最大値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの最大値に対応する符号化系列を検出する。選択出力部８４は、第１符号化系列と、第２符号化系列とのうち、系列検出部によって検出された符号化系列を選択して出力する。

符号化系列選択部７４の第３の構成例は、第２の構成例と同様に、第１移動加算部９０、第２移動加算部９４において、それぞれの符号化系列のＲＤＳを計算することによって、選択出力部８４が符号化系列を選択する。第３の構成例においては、３２ビットのＲＤＳの計算途中における最大値が小さいほうの符号化系列を選択する点で、３２ビットのＲＤＳ計算の最終計算値のみ考慮して０に近い符号化系列を選択する第２の構成例と異なる。言い換えると、第３の構成例は、所定の区間においても、複数の区間においても、移動演算によって選択処理を行なっている。このような態様をとることによって、区間途中においてもＤＣフリー性の良い系列を選択できる。

ここで、「ＲＤＳの計算途中における最大値」は、時刻ｔごとに、以下で導出される。ただし、Ｍｉｎ｛ｙ（０）、ｙ（１）｝とは、小さいほうの値を選択し、選択したほうの系列の番号を出力する関数を示す。たとえば、ｙ（０）＞ｙ（１）の場合、Ｓ（ｔ）は、１となる。また、ｍａｘ｛ｘ｝とは、ｘのうち、最大値を検出する関数を示す。また、ｎは、（ｔ−１）×３２＋１〜３２×ｔの範囲の値を示す。また、Ｂｉｔ（ｍ、ｊ）は、第ｊ符号化系列のうち、ｍ番目のビットが０である場合は＋１を示し、また、１である場合は−１を示す。
Ｓ（ｔ）＝Ｍｉｎ｛ＭａｘＲＤＳ（１）、ＭａｘＲＤＳ（２）｝・・・式（１５）
ＭａｘＲＤＳ（１）＝ｍａｘ｛ＲＤＳ（ｎ、１）｝・・・式（１６−１）
ＭａｘＲＤＳ（２）＝ｍａｘ｛ＲＤＳ（ｎ、２）｝・・・式（１６−２）

また、Ｂｉｔ（ｍ、１）、Ｂｉｔ（ｍ、２）は、ｔが増加するごとに、式（１５）で選択された系列に係るビットを下記のように書き換えた後に、上述の式（１７−１）、式（１７−２）等が計算されることとなる。
Ｂｉｔ（ｍ、１）＝Ｂｉｔ（ｍ、２）＝Ｂｉｔ（ｍ、Ｓ（ｔ−１））
：ｍ＝（ｔ−１）×３２＋１〜ｔ×３２、ｔ≠１・・・式（１８）

ここで、図６（ｃ）に示す符号化系列選択部７４の第３の構成例の動作について、図６（ｂ）に示す符号化系列選択部７４の第２の構成例の動作と比較する。図７は、図６（ｂ）と図６（ｃ）にそれぞれ示す符号化系列選択部７４の動作の相違を示す図である。横軸は時間、縦軸はＲＤＳを示す。ここで、４００Ａは、第１符号化系列におけるＲＤＳの推移を示す。また、４００Ｂは、第２符号化系列におけるＲＤＳの推移を示す。図６（ｂ）に示す符号化系列選択部７４の第２の構成例においては、ＲＤＳの区間演算の最終値であるＲＤＳ_ＡとＲＤＳ_Ｂとを比較して小さいほうの符号化系列を選択する。図７においては、ＲＤＳ_Ａ＜ＲＤＳ_Ｂであるので、選択出力部８４は、第１符号化系列を選択することとなる。一方、図６（ｃ）に示す符号化系列選択部７４の第３の構成例においては、それぞれのビットにおけるＲＤＳ、すなわち、３２個のビットを順次移動演算処理した後の絶対値のうち、最大値を比較して、小さいほうの符号化系列を選択する。図７においては、第１符号化系列については、ＭａｘＡが最大値であり、また、第２符号化系列については、ＭａｘＢが最大値となる。ここでは、ＭａｘＡ＞ＭａｘＢであるので、選択出力部８４は、第２符号化系列を選択することとなる。いずれの構成例を符号化系列選択部７４に適用した場合においても、ＤＣフリー性の高い符号化系列を選択することができる。

図８は、図２のＲＬＬ／ＤＣフリー復号部３２３の構成例を示す図である。ＲＬＬ／ＤＣフリー復号部３２３は、判定ビット取得部６８と、ＲＬＬ復号部７０と、第２信号処理部７２とを含む。判定ビット取得部６８は、ＬＤＰＣ繰返復号部３２２によって入力された符号化系列に付加されている所定の判定ビットを取得する。第２信号処理部７２は、判定ビット取得部６８によって取得された判定ビットに応じて、符号化系列に対し、第１信号処理部６２で実行された所定の信号処理と逆の信号処理を実行して出力する処理を実行する。たとえば、図４の第１信号処理部６２において、ビット反転処理を行なっていた場合、ビットの反転処理を元に戻す再反転処理とを実行する。もしくは、判定ビット取得部６８によって取得された判定ビットに応じて、第２信号処理部７２は、符号化系列に含まれる複数のビットをそのまま出力する処理を実行する。ＲＬＬ復号部７０は、第２信号処理部７２によって出力された符号化系列をランレングス制限復号することによってデジタル信号系列を生成する。

上述したこれらの構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされた通信機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。

本実施形態によれば、ＲＬＬ符号化された信号系列と、その信号系列に対しビット反転処理がほどこされた信号系列とを対象とすることによって、生成される系列は論理反転された関係となるため、第１符号化系列と第２符号化系列とを互いに反転する関係とすることによって、計算されるＲＤＳ（ｎ）は良好な収束性を備えることができるため、高いＤＣフリー特性が保証され、また、維持できることとなる。さらに、前述したように、第１符号化系列と第２符号化系列とは、同一のＲＬＬ特性を有する。したがって、本実施形態に示す態様をとることによって、記憶システム１０は、ＲＬＬ特性とＤＣフリー特性とを同時に向上できる。また、ビット反転処理することによって、系列に含まれるビットの個数を増加せずに、異なる系列を生成できる。

また、系列に含まれるビットの個数が増加しないため、全体の符号化率を低下させずに符号化系列が得られる。また、いずれの符号化系列が選択されたことを示す情報を符号化系列に付加することによって、復号側にて、容易に選択された符号化系列を判別できる。また、過去において選択された符号化系列と、現在選択の候補となっている符号化系列とを連結させたものを対象として、符号化系列選択部７４が選択判定を行なうことによって、長区間におけるＤＣフリー特性を向上できる。符号化系列選択部７４において、区間処理と移動処理を組み合わせてＲＤＳを計算することによって、長区間、たとえば、３００ビットの系列全体において、ＤＣフリー性が向上できる。また、０を示すビットと１を示すビットとの比率が５０％に近いほうを選択することによって、ＤＣフリー性の高い符号化系列が選択できる。また、符号化系列に含まれる複数のビットを合算し、より小さい合算値に対応する系列を選択することによって、ＤＣフリー性の高い符号化系列が選択できる。また、符号化系列に含まれる複数のビットを移動加算した結果のうちの最大値を用いて系列を選択することによって、ＤＣフリー性の高い符号化系列が選択できる。符号化側において実行されたＤＣフリー符号化に対応する処理を実行することによって、元のデジタル信号系列を復号できる。ＤＣフリー性の高い符号化処理を実行することによって、より高速に記憶システムにアクセスすることができる。また、余分なハードウェアを搭載する必要がなくなるので、低規模な半導体集積回路を実現できる。

本実施形態において、Ｒ／Ｗチャネル３は、１つの半導体基板上に一体集積化されてもよい。また、本実施形態の符号化系列選択部７４において、区間演算処理、もしくは、移動演算処理として説明した。しかしながらこれにかぎらず、区間平均処理、もしくは、移動平均処理を行なうことによって、ＤＣフリー性の高い符号化系列の選別を行なってもよい。この場合であっても、同様の効果を得ることができる。

以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、実施形態相互の組み合わせ、または、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施形態に係る記憶システムの構成を示す図である。図１のＲ／Ｗチャネルの構成を示す図である。図３（ａ）〜（ｂ）は、本発明の実施形態にかかるＤＣフリー特性の例を示す図である。図２のＲＬＬ／ＤＣフリー符号化部の構成例を示す図である。図４の直流成分除去符号化部の構成例を示す図である。図６（ａ）〜（ｃ）は、図５の符号化系列選択部の第１〜第３の構成例を示す図である。図６（ｂ）と図６（ｃ）にそれぞれ示す符号化系列選択部の動作の相違を示す図である。図２のＲＬＬ／ＤＣフリー復号部の構成例を示す図である。

符号の説明

１ＨＤＣ、２ＣＰＵ、３Ｒ／Ｗチャネル、４ＶＣＭ／ＳＰＭ制御部、５ＤＥ、１１主制御部、１２データフォーマット制御部、１３ＥＣＣ制御部、１４バッファＲＡＭ、２１ＦＲＯＭ、２２ＲＡＭ、３１ライトチャネル、３２リードチャネル、５０ディスク媒体、５１ヘッド、５２ＶＣＭ、５３ＳＰＭ、５４プリアンプ、６０ＲＬＬ符号化部、６２第１信号処理部、６６直流成分除去符号化部、６８判定ビット取得部、７０ＲＬＬ復号部、７２第２信号処理部、７４符号化系列選択部、７６選択識別情報生成部、７８識別情報付加部、８０第１比率計算部、８２第２比率計算部、８４選択出力部、８６第１合算部、８８第２合算部、９０第１移動加算部、９２第１最大値検出部、９４第２移動加算部、９６第２最大値検出部、１００記憶システム、２００第１特性、２１０第３特性、３００第２特性、３０１バイトインターフェース部、３０２スクランブラ、３０３ＲＬＬ／ＤＣフリー符号化部、３０４ＬＤＰＣ符号化部、３０５ライトプリコン部、３０６ドライバ、３１０第４特性、３１１ＶＧＡ、３１２ＬＰＦ、３１３ＡＤＣ、３１４周波数シンセサイザ、３１５フィルタ、３１６補間フィルタ、３１７ＡＧＣ、３１８ゼロ相リスタート部、３１９タイミング制御部、３２０ソフト出力検出部、３２１同期信号検出部、３２２ＬＤＰＣ繰返復号部、３２３ＲＬＬ／ＤＣフリー復号部、３２４デスクランブラ。

Claims

デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、
前記第１符号化系列に含まれる複数のビットの個数を変えずに、前記第１符号化系列に対し、所定の信号処理を実行して第２符号化系列を生成する信号処理部と、
前記ランレングス制限符号化部によって生成された第１符号化系列と、前記信号処理部によって生成された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、
を備え、
前記直流成分除去符号化部は、
前記第１符号化系列と前記第２符号化系列のうち、いずれか一方の符号化系列を選択する符号化系列選択部と、
前記符号化系列選択部によって選択された符号化系列を示す選択識別情報を生成する選択識別情報生成部と、
前記符号化系列選択部によって選択された符号化系列のいずれかの個所に、前記選択識別情報生成部によって生成された選択識別情報を付加する識別情報付加部と、
を有することを特徴とする符号化装置。
前記ランレングス制限符号化部は、前記第１符号化系列に含まれる複数のビットのうちの０を示すビットが連続して存在する少なくとも１つ以上の０連続区間であって、最大の長さを有する０連続区間の長さが０以上であって第１許容連続長以下になるように、かつ、前記第１符号化系列に含まれる複数のビットのうちの１を示すビットが連続して存在する少なくとも１つ以上の１連続区間であって、最大の長さを有する１連続区間の長さが０以上であって第２許容連続長以下になるように、前記第１符号化系列を生成することを特徴とする請求項１に記載の符号化装置。
前記ランレングス制限符号化部は、前記第１許容連続長と前記第２許容連続長を同一の長さとして、前記第１符号化系列を生成することを特徴とする請求項２に記載の符号化装置。
前記信号処理部は、前記デジタル信号系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行することを特徴とする請求項１に記載の符号化装置。
前記符号化系列選択部は、
当該符号化系列選択部によってすでに選択された符号化系列と前記第１符号化系列とを連結させる第１連結部と、
当該符号化系列選択部によってすでに選択された符号化系列と前記第２符号化系列とを連結させる第２連結部と、
を有し、
前記符号化系列選択部は、前記第１連結部によって連結された系列を新たな第１符号化系列とし、前記第２連結部によって連結された系列を新たな第２符号化系列とし、いずれか一方の新たな符号化系列を選択することを特徴とする請求項１から４のいずれかに記載の符号化装置。
前記ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、
前記信号処理部から出力された第２符号化系列のいずれかの個所に前記第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、
をさらに備えることを特徴とする請求項１から５のいずれかに記載の符号化装置。
前記符号化系列選択部は、
前記第１符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する第１比率計算部と、
前記第２符号化系列に含まれる複数のビットのうち、０を示すビットと１を示すビットとの比率を計算する第２比率計算部と、前記第１比率計算部で計算された比率と、前記第２比率計算部で計算された比率とのうち、５０％に近いほうの比率に対応する符号化系列を選択して出力する選択出力部と、
を有することを特徴とする請求項１から５のいずれかに記載の符号化装置。
前記符号化系列選択部は、
前記第１符号化系列に含まれる複数のビットを合算して第１合算値を生成する第１合算部と、
前記第２符号化系列に含まれる複数のビットを合算して第２合算値を生成する第２合算部と、
前記第１合算部によって生成された第１合算値の絶対値と、前記第２合算部によって生成された第２合算値の絶対値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの合算値対応する符号化系列を検出する符号化系列検出部と、
前記第１符号化系列と、前記第２符号化系列とのうち、前記系列検出部によって検出された符号化系列を選択して出力する選択出力部と、
を有することを特徴とする請求項１から５のいずれかに記載の符号化装置。
前記符号化系列選択部は、
前記第１符号化系列に含まれる複数のビットを移動加算することによって、前記複数のビットと同数の第１移動加算値を生成する第１移動加算部と、
前記第１移動加算部によって生成された複数の第１移動加算値のうち、最大値を検出する第１最大値検出部と、
前記第２符号化系列に含まれる複数のビットを移動加算することによって、前記複数のビットと同数の第２移動加算値を生成する第２移動加算部と、
前記第２移動加算部によって生成された複数の第２移動加算値のうち、最大値を検出する第２最大値検出部と、
前記第１最大値検出部によって検出された最大値と、前記第２最大値検出部によって検出された最大値とを比較して、第１符号化系列と第２符号化系列のうち、小さいほうの最大値に対応する符号化系列を検出する符号化系列検出部と、
前記第１符号化系列と、前記第２符号化系列とのうち、前記系列検出部によって検出された符号化系列を選択して出力する選択出力部と、
を有することを特徴とする請求項１から５のいずれかに記載の符号化装置。
符号化部と復号部とを備える信号処理装置であって、
前記符号化部は、
デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、
前記第１符号化系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行して第２符号化系列を生成する信号処理部と、
前記ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、
前記信号処理部から出力された第２符号化系列のいずれかの個所に前記第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、
前記第１付加部によって第１判定ビットが付加された第１符号化系列と、前記第２付加部によって第２判定ビットが付加された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、
を有し、前記復号部は、
前記第１判定ビットもしくは前記第２判定ビットのいずれかが付加された符号化系列を入力する入力部と、
前記入力部によって入力された符号化系列に付加されている判定ビットを取得する判定ビット取得部と、
前記入力部によって入力された符号化系列に対し、前記判定ビット取得部によって取得された判定ビットに応じて、前記デジタル信号系列に含まれる複数のビットのそれぞれをビット反転して、復号対象となる信号系列を出力する処理、もしくは、前記符号化系列を復号対象となる信号系列として、そのまま出力する処理のいずれかの処理を実行する信号処理部と、
前記信号処理部によって出力された復号対象となる信号系列をランレングス制限復号することによってデジタル信号系列を生成するランレングス制限復号部と、
を有し、
前記直流成分除去符号化部は、
前記第１符号化系列と前記第２符号化系列のうち、いずれか一方の符号化系列を選択する符号化系列選択部と、
前記符号化系列選択部によって選択された符号化系列を示す選択識別情報を生成する選択識別情報生成部と、
前記符号化系列選択部によって選択された符号化系列のいずれかの個所に、前記選択識別情報生成部によって生成された選択識別情報を付加する識別情報付加部と、
を有することを特徴とする信号処理装置。
データを記憶装置に書き込むライトチャネルと、記憶装置に記憶されているデータを読み出すリードチャネルとを備える信号記憶システムであって、
前記ライトチャネルは、
データをランレングス符号化する第１の符号化部と、
前記第１の符号化部で符号化されたデータに対し、低密度パリティ検査符号を用いて符号化する第２の符号化部と、
前記第２の符号化部で符号化されたデータを記憶装置に書き込む書き込み部と、
を備え、
前記リードチャネルは、
前記記憶装置から出力されたアナログ信号を入力する入力部と、
前記入力部から入力されたアナログ信号をデジタル信号に変換して出力するアナログデジタル変換部と、
前記アナログデジタル変換部から出力されたデジタル信号の尤度を計算して軟判定値を出力するソフト出力検出部と、
前記ソフト出力検出部から出力されたデータを復号する、第２の符号化部に対応した、第１の復号部と、
前記第１の復号部で復号されたデータを復号する、前記第１の符号化部に対応した、第２の復号部と、
を備え、
前記第１の符号化部は、
デジタル信号系列をランレングス制限符号化することによって、第１符号化系列を生成するランレングス制限符号化部と、
前記第１符号化系列に含まれる複数のビットのそれぞれに対し、ビット反転処理を実行して第２符号化系列を生成する信号処理部と、
前記ランレングス制限符号化部から出力された第１符号化系列のいずれかの個所に第１判定ビットを付加する第１付加部と、
前記信号処理部から出力された第２符号化系列のいずれかの個所に前記第１判定ビットがビット反転された第２判定ビットを付加する第２付加部と、
前記第１付加部によって第１判定ビットが付加された第１符号化系列と、前記第２付加部によって第２判定ビットが付加された第２符号化系列とのうち、いずれか一方を選択して出力する直流成分除去符号化部と、
を有し、
前記第２の復号部は、
前記第１判定ビットもしくは前記第２判定ビットのいずれかが付加された符号化系列を入力する入力部と、
前記入力部によって入力された符号化系列に付加されている判定ビットを取得する判定ビット取得部と、
前記入力部によって入力された符号化系列に対し、前記判定ビット取得部によって取得された判定ビットに応じて、前記デジタル信号系列に含まれる複数のビットのそれぞれをビット反転して、復号対象となる信号系列を出力する処理、もしくは、前記符号化系列を復号対象となる信号系列として、そのまま出力する処理のいずれかの処理を実行する信号処理部と、
前記信号処理部によって出力された復号対象となる信号系列をランレングス制限復号することによってデジタル信号系列を生成するランレングス制限復号部と、
を有し、
前記直流成分除去符号化部は、
前記第１符号化系列と前記第２符号化系列のうち、いずれか一方の符号化系列を選択する符号化系列選択部と、
前記符号化系列選択部によって選択された符号化系列を示す選択識別情報を生成する選択識別情報生成部と、
前記符号化系列選択部によって選択された符号化系列のいずれかの個所に、前記選択識別情報生成部によって生成された選択識別情報を付加する識別情報付加部と、
を有することを特徴とする記憶システム。
請求項１１に記載の記憶システムにおいて、当該記憶システムは、さらに、
データを記憶する記憶装置と、
記憶装置への書き込みと、記憶装置からの読み出しとを制御する制御部と、
を有し、
前記リードチャネルは、前記制御部の指示に従って、前記記憶装置に記憶されているデータを読み出し、
前記ライトチャネルは、前記制御部の指示に従って、符号化されたデータを前記記憶装置に書き込むことを特徴とする記憶システム。
請求項１から５のいずれかに記載の符号化装置おいて、当該装置は、１つの半導体基板上に一体集積化されたことを特徴とする符号化装置。