CN107210982B - 具有减少的决策反馈均衡器采样器的低功率高速接收器 - Google Patents

具有减少的决策反馈均衡器采样器的低功率高速接收器 Download PDF

Info

Publication number
CN107210982B
CN107210982B CN201680008660.1A CN201680008660A CN107210982B CN 107210982 B CN107210982 B CN 107210982B CN 201680008660 A CN201680008660 A CN 201680008660A CN 107210982 B CN107210982 B CN 107210982B
Authority
CN
China
Prior art keywords
output
data
cdr
receiving
samplers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680008660.1A
Other languages
English (en)
Other versions
CN107210982A (zh
Inventor
T·穆萨
H·文卡特拉姆
B·K·卡斯帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107210982A publication Critical patent/CN107210982A/zh
Application granted granted Critical
Publication of CN107210982B publication Critical patent/CN107210982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Abstract

描述了一种设备，所述设备包括：可变增益放大器(VGA)；采样器组，所述采样器组用于根据时钟信号对从所述VGA输出的数据进行采样；以及时钟数据恢复(CDR)电路，所述时钟数据恢复电路用于调整所述时钟信号的相位，从而使得与所述采样数据相关联的第一后体信号的量级基本上是与所述采样数据相关联的初始体抽头的量级的一半。

Description

具有减少的决策反馈均衡器采样器的低功率高速接收器
优先权声明
本申请要求于2015年3月3日提交的题为“LOW POWER HIGH SPEED RECEIVER WITHREDUCED DECISION FEEDBACK EQUALIZER SAMPLERS(具有减少的决策反馈均衡器采样器的低功率高速接收器)”的美国专利申请序列号14/637,291的优先权，并且所述申请通过引用以其全文结合在此。
背景技术
接收器复杂性以及由此产生的其电路带宽限制是实现具有功率效率和面积效率的高数据速率输入输出(IO)链路的主要障碍之一。因为传统的决策反馈均衡器(DFE)受限于至少具有求和器(或加法器)、(多个)采样器、(多个)延迟单元和(多个)权重乘法器的闭合环路的传播延迟，所以传统DFE对于在I/O链路的接收器中以高数据速率来去除符号间干扰(ISI)而言是不可行的。对于60千兆比特每秒(Gb/s)以及更大的超高数据速率，一项用于提高IO收发器的数据速率和信道容失性的技术是具有抽头推测(或预测)的DFE。然而，DFE抽头推测的指数型功率和面积成本使得其对于以功率和面积效率为目标的链路而言不具吸引力。
附图说明
通过以下给出的具体实施方式以及通过本公开的各实施例的附图将更加全面地理解本公开的实施例，然而，本公开的实施例不应被视为将本公开限制于特定实施例，而是仅用于解释和理解。
图1展示了根据本公开的一些实施例的具有某设备的系统，所述设备具有带有减少的决策反馈均衡器(DFE)采样器的低功率高速接收器。
图2A展示了由用于对在不存在符号间干扰(ISI)时的4电平脉冲量级调制(PAM)数据进行解析三个采样器进行采样的三只眼睛。
图2B展示了根据本公开的一些实施例的表，所述表指示当时钟数据恢复(CDR)定时函数将PAM信号的第一后体约束为光标量级的一半时，数据阈值的数量从三个增大到十二个并且减小回到八个。
图2C展示了根据本公开的一些实施例的表，所述表指示当CDR定时函数将PAM信号的第一后体约束为光标量级的一半时，误差阈值的数量从四个增大到十六个并且减小回到八个。
图3展示了根据本公开的一些实施例的用于生成用于时钟恢复的误差信号以及数据的重叠眼睛。
图4展示了根据本公开的一些实施例的交错接收器分片，示出了当CDR定时函数将PAM信号的第一后体约束为光标量级的一半时的减小的复杂性。
图5展示了根据本公开的一些实施例的具有一个推测抽头并且具有CDR定时函数的交错接收器分片，所述CDR定时函数将PAM信号的第一后体约束为光标量级的一半。
图6展示了根据本公开的一些实施例的具有‘n’个抽头(仅第一抽头是推测的)并且具有CDR定时函数的交错接收器分片，所述CDR定时函数将PAM信号的第一后体约束为光标量级的一半。
图7展示了根据本公开的一些实施例的具有多个具有反馈的多路复用器的电路。
图8展示了根据一些实施例的具有某设备的智能装置或计算机系统或SoC(片上系统)，所述设备具有带有减少的DFE采样器的低功率高速接收器。
具体实施方式
增加决策反馈均衡器(DFE)的速度的一种方式是使用推测式DFE。在推测式DFE中，DFE准备好在不先验地知道是否需要通过DFE的权重乘法器来添加正或负权重的情况下从输入数据中去除符号间干扰(ISI)。如此，为了从输入数据中去除第一光标ISI，使用了至少两个求和器、两个采样器、一个乘法器和一个延迟单元。
在此示例中，一个求和器将正加权因子添加到输入数据中并且另一个求和器将负加权因子添加到输入数据中。然后，通过采样器对求和器的输出进行采样(或通过比较器对其进行比较)。继续推测式DFE的示例，采样器的输出由多路复用器接收。控制信号选择要选择多路复用器的哪条路径(即，具有从正权重中生成的采样输出的路径或具有从乘以负权重中生成的采样输出的路径)。多路复用器的输出通过延迟单元进行延迟并且然后反馈到多路复用器。
使用相似架构来生成用于时钟数据恢复(CDR)的误差项。然而，传统推测式DFE使用另一组采样器、求和器以及逻辑来生成用于CDR的误差项。例如，对于2脉冲量级调制(PAM)电平方案(也称为2-PAM)，推测式DFE使用六个采样器(两个用于数据并且四个用于误差)；对于4-PAM电平方案，推测式DFE使用28个采样器；对于8-PAM电平方案，推测式DFE使用120个采样器；等等。将4-PAM电平方案用作参考示例，针对一个I/O(输入-输出)接收器链路的28个采样器和相关联逻辑导致大面积和大功率，尤其是当考虑每个处理器数百个链路时。
此处所描述的各个实施例使用N-PAM信令(其中，‘N’为整数)，所述信令具有使用1抽头DFE接收器架构的修正的Mueller-Muller(MMM)时钟和数据恢复。在一些实施例中，通过使用CDR定时函数来将任何电平的PAM信号的第一后体ISI约束为光标量级的一半，推测式DFE的采样器阈值重叠。根据一些实施例，此重叠导致DFE中需要的采样器的总数量显著地减少。在一些实施例中，DFE采样器重复用于信道输出量化，以实现多比特适配和定时恢复。
各个实施例存在许多技术效果。例如，具有实施例的4-PAM推测式DFE的接收器使用DFE中的采样器的常规数量的28％并且在44GHz下实现88Gb/s的数据速率，损耗为50dB。在此示例中，通过消除4-PAM方案中71％的DFE比较器，相比传统DFE，实现了功率和面积减小。此处，因为垂直路由距离削减了71％，所以也改善了最大可实现的数据速率。
在一些实施例中，使用相同的比较器来解析所传输的数据并生成误差信号以便进行CDR和自动增益控制(AGC)。在一些实施例中，使用多比特最小均方(LMS)相位检测来改善CDR环路增益/带宽，其超出了对波特率设计来说较为典型的CDR环路增益/带宽。在一些实施例中，因为CDR对光标和后体抽头两者进行跟踪，所以可能不需要DFE抽头适配。
表1以下概述了用于传统推测式DFE方案(即，无约束的DFE)与各个实施例(即，受约束的DFE)之间的各个PAM电平的采样器的数量的节省。
表1：受约束的DFE相对于无约束的DFE的节省
PAM电平 2 4 8 16 32 64
无约束的DFE 6 28 120 496 2016 8128
受约束的DFE 2 8 20 44 92 188
节省[％] 67 71 83 91 95 98
虽然描述了用于使接收器能够以高数据速率(例如，60Gb/s或更大的速率)运行的各个实施例，但实施例不仅限于高速接收器。在一些实施例中，所讨论的各种机构和实施方式适用于更低速率接收器(例如，可操作用于处理60Gb/s和更小的数据速率的接收器)。
在以下描述中，讨论了大量细节以便提供对本公开的实施例更透彻的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可在没有这些特定细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和装置以避免模糊本公开的实施例。
注意，在实施例的对应附图中，使用线条表示信号。某些线条可能更厚以便指示更多的组成信号路径，和/或在一端或多端具有箭头以便指示主信息流动方向。这种指示不旨在是限制性的。相反，线条与一个或多个示例性实施例结合使用以促进更容易地理解电路或逻辑单元。如设计需要或偏好所指示的，任何表示的信号实际上可以包括可以在任一方向上传播的一个或多个信号，并且可以使用任何合适类型的信号方案来实施。
贯穿本说明书并且在权利要求书中，术语“连接”意指连接的事物之间的直接电连接或无线连接，无需任何中间装置。术语“耦合(coupled)”意指连接的事物之间的直接电连接或者无线连接，或者通过一个或多个无源或有源中间装置进行的间接电连接或无线连接。术语“电路”意指被安排为彼此协作以提供期望功能的一个或多个无源和/或有源部件。术语“信号”意指至少一个电流信号、电压信号、磁信号、电磁信号或数据/时钟信号。“一(a)”、“一个(an)”和“所述(the)”的含义包括复数引用。“在…中(in)”的含义包括“在…中(in)”和在…上(on)。
术语“基本上(substantially)”、“接近(close)”、“大致上(approximately)”、“近似(near)”和“约(about)”通常指在目标值的+/-20％内。除非另有说明，使用序数形容词“第一”、“第二”、“第三”等来描述共同对象，仅仅指示类似对象的不同实例被提及，并且不意在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。
为了实施例的目的，此处描述的各个电路和逻辑块中的晶体管是金属氧化物半导体(MOS)晶体管，所述MOS晶体管包括漏极、源极、栅极和升压端子。所述晶体管还包括三栅极和鳍式FET晶体管、环栅圆柱形晶体管、隧道FET(TFET)、方线、或矩形带状晶体管或实施与碳纳米管或自旋电子装置类似的晶体管功能的其他装置。MOSFET对称的源极和漏极端子即为完全相同的端子并且在此可互换地使用。另一方面，TFET装置具有非对称的源极和漏极端子。本领域的技术人员将理解的是，在不背离本公开的范围的情况下，可以使用其他晶体管(例如，双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等)。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNP BJT等)。
图1展示了根据本公开的一些实施例的具有某设备的系统100，所述设备具有带有减少的DFE采样器的低功率高速接收器。在一些实施例中，系统100包括处理器101、处理器102和信道103。在一些实施例中，处理器102中的接收器包括修正的Mueller-Mueller(MMM)定时函数h1＝0.5*h0，其中，“h1”为第一后体(post-cursor)抽头，并且其中，“h0”为初始体(primary cursor)抽头。虽然使用MMM定时函数h1＝0.5*h0来描述了实施例，但是在一些实施例中，此定时函数的轻微变化仍然可以实现期望的结果。例如，在一些实施例中，MMM定时函数h1＝0.55*h0可以实现消除ISI和减少比较器数量的相同结果。在一些实施例中，处理器101包括发射线性均衡器(TXLE)104，所述TXLE接收发射(TX)数据作为输入并且生成数据以便通过信道103进行传输。在一些实施例中，TXLE 104用于使所发射的信号预失真，其方式为更容易发现h1＝0.5*h0的采样点。
在一些实施例中，处理器102包括MMM 102a和连续时间线性均衡器(CTLE)105。在一些实施例中，CTLE 105包括高频均衡器和低频均衡器。在一些实施例中，高频均衡器使用源极退化的电流型逻辑(CML)级。在一些实施例中，低频均衡器包括实施低频极点和零点的反馈环路。在其他实施例中，可以使用其他类型的CTLE来实施CTLE 105。例如，在一些实施例中，CTLE为使用无源装置来实施的无源CTLE。在一些实施例中，CTLE 105提供辅助DFE的更多均衡和增益。例如，当使用很少的DFE抽头时，CTLE 105对消除长尾ISI是有用的。在一些实施例中，CTLE 105耦合至可变增益放大器(VGA)。
在一些实施例中，MMM 102a包括模数(ADC)转换器(例如，比较器/采样器)106，所述ADC用于根据阈值电压将输入数据量化成各种电平。在一些实施例中，阈值电压是可编程的(即，可以通过软件或硬件对阈值电平进行调整)。在一些实施例中，ADC 106具有多种用途。例如，ADC 106被实施为DFE采样器，以便进行数据检测(使用如参照图2和图3所讨论的各种阈值电平)和信道输出量化两者，从而实现多比特适配和定时恢复。在一些实施例中，VGA的功能是通过调整ADC 106的参考电平来实施的。通过相对于输入信号来放大/缩小ADC106的参考电平，ADC 106的输出将似乎表示其输入的更低/更高增益版本。在一些实施例中，DFE采样器为钟控比较器。在其他实施例中，其他已知的采样器可以用作DFE采样器。
在一些实施例中，MMM 102a包括如所示出的耦合在一起的DFE逻辑107(例如，多路复用器和延迟单元)、CDR 108和振荡器109。在一些实施例中，DFE逻辑107的输出接收器(RX)数据然后由下游逻辑(未示出)进行处理。在一些实施例中，振荡器109为数控振荡器(DCO)。在其他实施例中，其他类型的振荡器可以用于振荡器109。例如，电感器-电容器(LC)振荡器、电压控制振荡器(VCO)等可以用于实施振荡器109。在一些实施例中，振荡器109生成针对各组ADC 106的多个相位(例如，正交相位0°、90°、180°和270°)。在一些实施例中，使用振荡器109来替代CDR环路滤波器(此处未示出)中的累加器。
在一些实施例中，CDR 108具有CDR定时函数(即，MMM定时函数)，所述定时函数将PAM信号的第一后体约束为初始体量级的一半(或基本上一半)(即，h1＝0.5*h0)。在一些实施例中，CDR 108通过使用修正的多比特相位检测器(PD)来实施以上定时函数，所述修正的多比特PD指示振荡器109改变其针对ADC 106的时钟信号的输出相位，直到PAM信号的第一后体为初始体量级的基本上一半(或恰好一半)。此处，在一些示例中，术语“一半(half)”可以指恰好0.50或基本上一半(或接近一半)，从而使得当PAM信号的第一后体为初始体量级的一半时实现ISI消除的期望效果。
在一些实施例中，当满足以上条件时，输入数据中的大部分ISI被消除，同时显著减少数据采样和定时恢复所需的采样器的数量(从而减少面积和功率)。在一些实施例中，可以通过在接收器端处(例如，在处理器102中)使用均衡器CTLE 105和/或在发射器端处(例如，在处理器101中)使用TXLE 104来减少或消除剩下的ISI。
图2A展示了眼图200，示出了没有ISI的4电平PAM(4-PAM)数据的三只眼睛。要指出的是，图2A的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以采用与所描述的方式类似的任何方式来操作或运行，但不限于此。
此处，眼图200具有表示没有ISI的4-PAM的三只眼睛201、202和203并且将需要七个采样器来解析数据和误差两者以便进行适配和时钟恢复。为了从这三只眼睛中确定数据，使用了三个中心阈值(即，VC+1/-1＝0；VC+1/-3＝-h0/3；以及VC+3/+2＝+h0/3，其中“VC”是中心阈值，“h0”是初始体)。使用其他四个电平阈值(VL+3＝+h0/2用于眼睛201，VL+1＝+h0/6用于眼睛201/202，VL-1＝+h0/6用于眼睛201/203，并且VL-3＝+h0/2用于眼睛203)来提取误差。在存在第一后体ISI的情况下，所需要的数据采样器的数量从三个增加为十二个，而误差提取所需的数据采样器从四个增加为十六个，从而使得以推测方式消除ISI并且恢复时钟所需的总采样器达到二十八个。
在一些实施例中，当对来自振荡器109的时钟相位进行校准从而使得PAM信号的第一后体h1被约束为初始体量级的一半(即，h1＝0.5*h0)时，使用八个而不是二十八个采样器来推测性地消除来自输入数据的第一后体ISI。
图2B展示了根据本公开的一些实施例的表220，所述表指示当CDR定时函数将PAM信号的第一后体约束为光标量级的一半时，数据阈值的数量(NLUR Vths)从三个增加到十二个并且减小回到八个(1+D/2 Vths)。要指出的是，图2B的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。
表220的从左边起的第一列(标记为“NLUR Vths”)示出了在不存在ISI时的PAM眼睛的原始数据阈值。在从左边起的第二列(标记为“LUR tap loci”)中示出了在存在量级为H1(与h1相同)的第一后体ISI的情况下添加到每个数据阈值的ISI分量。在从左边起的第三列(标记为“1+D/2tap loci”)中示出了当第一后体约束为初始体量级的一半时的ISI量级的结果。指示新推测式DFE采样器阈值的第一和第三列的内容之和被包括在第四列(标记为“1+D/2 Vths”)中。从左边起的第五列列出了第四列的相应唯一元素。
图2C展示了根据本公开的一些实施例的表230，所述表示出了提取时钟和数据恢复所需的定时误差所需的阈值的减少。要指出的是，图2C的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以采用与所描述的方式类似的任何方式来操作或运行，但不限于此。
没有ISI的原始阈值包括在第一列中。这四个阈值在存在第一后体ISI(H1)的情况下增长到十六个，ISI分量列在第二列中。根据一些实施例，一旦CDR 108用于将H1约束为0.5*H0，ISI分量就减小到第三列中所列的值。此处，“H0”与“h0”相同。用于提取定时的阈值是第一和第三列中的内容之和并且包括在第四列中。
与图2B相比，图2C具有10个唯一阈值。最高和最低阈值是数据在两次连续采样之间未变化的结果，并且因此本质上不携带相位信息。如此，根据一些实施例，使用中间的八个阈值。明显的是，表220中用于数据的阈值与表240中用于定时误差提取的阈值相同。因此，在一些实施例中，所需要的比较器的总数从二十八个减少到仅八个。
图3展示了根据本公开的一些实施例的具有用于生成用于时钟恢复的误差信号以及数据的重叠眼睛的眼图300。要指出的是，图3的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。
此处，眼图300具有被ADC 106量化以便进行相位误差确定(即，以便进行定时恢复)和1-抽头推测式DFE实现的重叠眼睛301a至301d、302a至302d以及303a至303d。眼图300是对从表220和表240中推导出的数据和误差阈值的图形表示。视觉上，根据一些实施例，可以观察到通过使用CDR 108来设置h1＝0.5*h0所引起的眼睛中心与其他眼睛的水平的收敛。
图4展示了根据本公开的一些实施例的四路交错接收器400(例如，102a的一部分)，示出了当CDR定时函数将PAM信号的第一后体约束为光标量级的一半时的减小的复杂性。要指出的是，图4的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。
在一些实施例中，接收器400包括VGA 401、4-PAM DFE 402(例如，ADC 106的一部分)、CDR 403(例如，108)和DCO 404(例如，振荡器109)。在一些实施例中，信道103的输出由放大输入信号并生成输入数据Vin的VGA 401接收。输入数据Vin具有ISI。在一些实施例中，DFE 402包括采样器或钟控比较器421a和421b。此处，灰色和黑色阴影部件(例如，数据采样器422和具有四组采样器的相位误差逻辑424，其中，每一组具有耦合至具有其相关联逻辑的多路复用器的四个采样器)是传统的无约束DFE的一部分，而仅黑色阴影部件(例如，采样器421a和421b，以及多路复用器和相关联逻辑423)是各实施例的受约束DFE的一部分。
在一些实施例中，约束DFE的ISI导致多个数据级彼此合并，由此使用更少数量的采样器来解析输入数据Vin。在一些实施例中，迫使第一后体为初始体的一半的ISI约束导致采样器数量的显著减小，而不论PAM电平如何。例如，通过根据各个实施例实施的ISI约束(h1＝0.5*h0)移除采样器422和传统推测式或预测式DFE的逻辑424中的采样器。
在一些实施例中，输入数据Vin(即，VGA 401的输出)由推测式DFE的四个分片425接收，其中，每个分片具有8个采样器(即，421a[3：0]和421b[3：0])。这四个分片425被标记为[3：0]。在一些实施例中，每个分片425从DCO 404接收正交时钟。例如，分片425[0]接收0°相位的正交时钟相位、分片425[1]接收90°相位的正交时钟相位、分片425[2]接收180°相位的正交时钟相位、并且分片425[3]接收270°相位的正交时钟相位。
在一些实施例中，组421a的每个采样器接收上阈值电压V+2[3：0]。例如，采样器421a[0]接收上阈值V+2[0]、采样器421a[1]接收上阈值V+2[1]、采样器421a[2]接收上阈值V+2[2]、并且采样器421a[3]接收上阈值V+2[3]。在一些实施例中，采样器组421a的输出由多路复用器和相关联的逻辑(MUX&LOGIC)423接收，以便对各只眼睛的输入数据Vin进行解析。
在一些实施例中，组421b的每个采样器接收下阈值电压V-2[3：0]。例如，采样器421b[0]接收下阈值V-2[0]、采样器421b[1]接收下阈值V-2[1]、采样器421b[2]接收下阈值V-2[2]、并且采样器421b[3]接收下阈值V-2[3]。
在一些实施例中，采样器组421b的输出由MUX&LOGIC 423接收，所述输出与采样器421a的输出一起提供输出作为闪速ADC。此处，因为采样器421a和421b的阈值涵盖了用于检测各只眼睛的Vin数据的所有组合，所以移除了采样器422。移除采样器422节省了功率和面积。在这种实施例中，不需要中心阈值V0[3：0]。
在一些实施例中，MUX&LOGIC 423的输出“out”包括两比特的数据[1：0]和四个二进制比特ADC[3：0]，其中，ADC[3：0]比特用于确定相位误差。在一些实施例中，从八比特温度计代码中生成ADC[3：0]比特。此处，当与来自采样器组421b的四比特输出相结合时，温度计代码是来自采样器组421a的四比特输出。在一些实施例中，采样器组421a和421b一起接收有效实现闪速ADC的均匀分布阈值V+2[3：0]和V-2[3：0]。如此，因为采样器421a和421b的输出可以用于误差计算，所以不需要逻辑424的采样器。移除424的采样器和逻辑节省了接收器的功率和面积。
图5展示了根据本公开的一些实施例的具有一个推测抽头并且具有CDR定时函数的交错接收器分片500(例如，102a)，所述CDR定时函数将PAM信号的第一后体约束为光标量级的一半。要指出的是，图5的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。为了不模糊各个实施例，不再详细讨论之前描述的部件。
在一些实施例中，采样器组421a和421b的输出被合并以形成由MUX&LOGIC 423接收的8比特总线。在一些实施例中，MUX&LOGIC 423包括温度计-数字转换器423a，所述温度计-数字转换器用于将8比特温度计代码(即，由采样器组421a和421b的组合形成的闪速ADC的输出)转换成4比特二进制输出ADC。在一些实施例中，4比特输出ADC由多比特PD 501接收。
在一些实施例中，MUX&LOGIC 423包括逻辑423b，所述逻辑包括一个或多个多路复用器，其中，延迟单元以反馈配置耦合至所述一个或多个多路复用器。例如，来自采样器421a和421b的八比特由423b的所述一个或多个多路复用器接收。在一些实施例中，423b的所述一个或多个多路复用器的输出由生成2比特输出DFE的一个或多个延迟单元(Z-1)接收。在一些实施例中，所述一个或多个延迟单元的输出被反馈到所述一个或多个多路复用器以便为多路复用器选择合适的输入。参照图7示出了所述一个或多个多路复用器423b的一个示例。
返回参照图5，在一些实施例中，CDR 403包括多比特PD 501和CDR环路滤波器502。在一些实施例中，PD 501包括相关或期望单元501a和501c、延迟单元(Z-1)501b、乘法缓冲器501d以及求和器501e。在一些实施例中，由相关或期望单元501a和501c接收ADC输出。可以使用任何合适的相关或期望单元来实施相关或期望单元501a和501c。
在一些实施例中，由相关或期望单元501a和延迟单元(Z-1)501b接收DFE输出。在一些实施例中，相关或期望单元501a的输出是由求和器501e接收的h0。在一些实施例中，相关或期望单元501c的输出由数字乘法器501d接收(所述数字乘法器将输入乘以二)。在一些实施例中，501e信号PD的输出指示DCO 404是否应将时钟的相位从其先前位置向前或向后移动。
在一些实施例中，多比特PD信号还指示时钟相位应从其先前位置向前或向后移动的量。在一些实施例中，信号PD(此处示出为6比特信号)的输出通过CDR环路滤波器502进行滤波。可以使用任何合适的环路滤波器设计来实施CDR环路滤波器502。然后，CDR环路滤波器502的输出由DCO404接收，所述DCO生成采样器组421a和421b的正交时钟。在一些实施例中，PD 501继续使DCO 404调整其输出时钟相位，直到满足CDR定时条件h1＝0.5*h0。在一些实施例中，当满足此条件时，DCO 404停止对时钟相位进行调整。当满足CDR定时条件h1＝0.5*h0时，从信号DFE(423b的输出)中消除大部分ISI。
图6展示了根据本公开的一些实施例的具有‘n’个抽头(第一抽头是推测的)并且具有CDR定时函数的交错接收器分片600，所述CDR定时函数将PAM信号的第一后体约束为光标量级的一半。要指出的是，图6的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。为了不模糊各个实施例，不再详细讨论之前描述的部件。
除了实施了‘n’(其中，‘n’是大于1的整数)个抽头之外，图6基本上类似于图5。在一些实施例中，来自四个分片(对于4PAM架构)中的每个分片的MUX&LOGIC 423的DFE信号(即，每个分片两个比特导致总共八个比特)被延迟单元602延迟并且然后在求和器601处求和。在一些实施例中，每个接收器分片具有接收延迟602的输出(即，ntaps-1)的求和器601。在一些实施例中，每个接收器分片求和器接收来自延迟602的输出的ntap-1信号，其中，反馈信号被每个接收器分片偏移一个样本。例如，分片[0]接收反馈信号2：ntap，分片[1]接收3：ntap+1，分片[2]接收4：ntap+2，并且分片[3]接收5：ntap+3。在一些实施例中，VGA 401的输出驱动每个接收器分片中的求和器601的输入。
图7展示了根据本公开的一些实施例的具有多个具有反馈的多路复用器的电路700(例如，423b)。要指出的是，图7的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。
在此示例中，三个多路复用器701、702和703接收来自采样器421a和421b的八比特。在一些实施例中，多路复用器701、702和703的输出级联以形成3比特总线。在一些实施例中，3比特总线形成温度计代码，所述温度计代码被温度计-二进制转换器704转换成二进制代码。在一些实施例中，转换器704的2比特输出由生成2比特输出DFE的延迟单元705(Z-1)接收。在一些实施例中，延迟单元705的输出被反馈到所述一个或多个多路复用器以为多路复用器选择适当的输入。
图8展示了根据一些实施例的具有某设备的智能装置或计算机系统或SoC(片上系统)，所述设备具有带有减少的DFE采样器的的低功率高速接收器。要指出的是，图8的与任何其他附图的元件具有相同参考号(或名称)的那些元件可以通过与所描述的方式类似的任何方式来操作或运行，但不限于此。
图8展示了移动装置的实施例的框图，在所述移动装置中可以使用平坦表面接口连接器。在一些实施例中，计算装置1600表示移动计算装置，诸如计算平板、移动电话或智能电话、支持无线的电子阅读器或其他无线移动装置。应理解的是，总体上示出了某些部件，在计算装置1600中没有示出这种装置的全部部件。
在一些实施例中，计算装置1600包括具有某设备的第一处理器1610，所述设备具有带有根据所讨论的一些实施例的减少的DFE采样器的低功率高速接收器。计算装置1600的其他块还可以包括具有低功率高速接收器的设备，所述低功率高速接收器具有根据一些实施例的减少的DFE采样器。本公开的各个实施例还可以在内部包括1670内的网络接口(诸如无线接口)，从而使得系统实施例可以并入无线装置(例如，蜂窝电话或个人数字助理)中。
在一些实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理装置(诸如微处理器、应用处理器、微控制器、可编程逻辑装置)、或其他处理装置。由处理器1610执行的处理操作包括于其上执行应用和/或装置功能的操作平台或操作系统的执行。处理操作包括与人类用户的或与其他装置的与I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算装置1600连接至另一装置有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算装置1600可以包括音频子系统1620，其表示与向计算装置提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的装置可集成到计算装置1600中、或连接至计算装置1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算装置1600进行交互。
在一些实施例中，计算装置1600包括显示子系统1630。显示子系统1630表示为用户提供视觉和/或触感显示以便与计算装置1600进行交互的硬件(例如，显示装置)和软件(例如，驱动器)部件。显示子系统1630包括显示界面1632，所述显示界面包括用于提供为用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑以便执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)装置。
在一些实施例中，计算装置1600包括I/O控制器1640。I/O控制器1640表示与用户的交互相关的硬件装置和软件部件。I/O控制器1640可操作用于管理作为音频子系统1620和/或显示子系统1630一部分的硬件。此外，I/O控制器1640展示了连接至计算装置1600的附加装置的连接点，通过所述连接点用户可以与系统进行交互。例如，可以附接到计算装置1600的装置可以包括麦克风装置、扬声器或立体声系统、视频系统或其他显示装置、键盘或键板装置、或者诸如读卡器或其他装置的用于特定应用的其他I/O装置。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其他音频装置的输入可为计算装置1600的一个或多个应用或功能提供输入或命令。此外，替代或除了显示输出之外，还可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，则显示装置还充当输入装置，其可以通过I/O控制器1640至少部分地进行管理。在计算装置1600上还可以有额外的按钮或开关用于提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理，诸如加速度计、相机、光传感器或其他环境传感器、或可以被包括在计算装置1600中的其他硬件。输入可为直接用户交互的一部分，以及向系统提供环境输入以影响其操作(诸如过滤噪声、调整用于亮度检测的显示、将闪存应用于相机或者其他特征)。
在一些实施例中，计算装置1600包括电源管理1650，所述电源管理对电池电量使用、电池充电以及与节电操作有关的特征进行管理。存储器子系统1660包括用于将信息存储在计算装置1600中的存储器装置。存储器可以包括非易失性(即使存储器装置断电也不改变状态)和/或易失性(如果存储器装置断电则状态不确定)存储器装置。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与计算装置1600的应用和功能的执行有关的系统数据(长期的或者临时的)。
实施例的元素还被提供为用于存储计算机可执行指令(例如，实现本文讨论的任何其他过程的指令)的机器可读介质(例如，存储器1660)。所述机器可读介质(例如，存储器1660)可以包括但不限于闪存存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光学卡、相变存储器(PCM)、或适用于存储电子或计算机可执行指令的其他类型机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)被下载，所述程序可以通过通信链路(例如，调制解调器或网络连接)以数据信号的方式被从远程计算机(例如，服务器)传送至进行请求的计算机(例如，客户端)。
在一些实施例中，计算装置1600包括连接1670。连接1670包括硬件装置(例如，无线和/或有线连接器以及通信硬件)和软件部件(例如，驱动器、协议栈)，以使计算装置1600能够与外部装置进行通信。计算装置1600可以是单独的装置(诸如，其他计算装置、无线接入点或基站)以及外围装置(诸如耳机、打印机或其他装置)。
连接1670可以包括多种不同类型的连接。出于概括，展示了具有蜂窝连接1672和无线连接1674的计算装置1600。蜂窝连接1672总体上指的是由无线载波提供的蜂窝网络连接，诸如经由GSM(全球移动通信系统)或其变体或衍生体、CDMA(码分多址)或其变体或衍生体、TDM(时分复用)或其变体或衍生体、或其他蜂窝服务标准提供的。无线连接(或无线接口)1674指非蜂窝的无线连接，并且可以包括个域网(诸如蓝牙、近场等)、局域网(诸如Wi-Fi)、和/或广域网(诸如WiMax)、或其他无线通信。
在一些实施例中，计算装置1600包括外围连接1680。外围连接1680包括硬件接口和连接器以及软件部件(例如，驱动器、协议堆栈)以产生外围连接。应理解的是，计算装置1600可以是到其他计算装置的外围装置(“到”1682)、也可以具有连接到其的外围装置(“来自”1684)。计算装置1600通常具有用于连接到其他计算装置的“对接”连接器，以用于诸如管理(例如，下载和/或上载、更改、同步)计算装置1600上的内容。此外，对接连接器可以允许计算装置1600连接到特定外围装置，所述特定外围装置允许计算装置1600控制例如到视听或其他系统的内容输出。
除了专用的对接连接器或其他专用连接硬件以外，计算装置1600可以经由基于公共或基于标准的连接器进行外围连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括小型显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的引用意指结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”或“一些实施例”的多处出现不必全部指代相同的实施例。如果说明书陈述部件、特征、结构或特性“可以(may)”、“可能(might)”、或“可(could)”被包括，则那个特定部件、特征、结构或特性不要求被包括。如果说明书或权利要求书提及“一个(a)”或“一个(an)”要素，则那并非意味着仅存在一个要素。如果说明书或权利要求书提及“附加的”要素，则那并不排除存在多于一个的附加要素。
此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构、功能、或特性。例如，第一实施例可以与第二实施例在任何地方进行组合，其中，与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
虽然已经结合其特定实施例描述了本公开，但是鉴于前述描述，此类实施例的许多替代方案、修改和改变对于本领域技术人员将是明显的。例如，其他存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本公开的实施例意在涵盖落入所附权利要求书广阔范围内的全部此类替代方案、修改和改变。
另外，为了简化图示和讨论以及为了不使本公开模糊，在所呈现的图内可以或可以不示出与集成电路(IC)芯片和其他部件的公知的电力/接地连接。此外，安排可以以框图的形式示出，以避免模糊本公开，并且还鉴于以下事实：关于完成这样的框图安排的实现方式的细节高度依赖于在其中实现本公开的平台(即，这样的细节应当完全在本领域技术人员的视界内)。特定细节(例如，电路)被阐述以便描述本公开的示例性实施例，对本领域技术人员来说应当显而易见的是：本公开可以在无需这些具体细节或者采用这些具体细节的变化的情况下被实践。描述因此被视为是说明性的而非限制性的。
下面的示例涉及进一步实施例。可在一个或多个实施例中的任何地方使用示例中的细节。还可以关于方法或过程实现本文描述的所述设备的所有可选特征。
例如，提供了一种设备，所述设备包括：可变增益放大器(VGA)；采样器组，所述采样器组用于根据时钟信号对从所述VGA输出的数据进行采样；以及时钟数据恢复(CDR)电路，所述CDR电路用于调整所述时钟信号的相位，从而使得与所述采样数据相关联的第一后体信号的量级基本上是与所述采样数据相关联的初始体抽头的量级的一半。在一些实施例中，所述采样器组执行对所输出的所述数据进行采样以及生成用于所述CDR的误差信号的双重操作。
在一些实施例中，所述设备包括连续时间线性均衡器(CTLE)，所述CTLE耦合至所述VGA的输入端。在一些实施例中，所述采样器组用于为所述CDR的相位检测器提供量化数据。在一些实施例中，温度计-二进制转换器用于将所述量化数据从温度计代码转换成二进制代码。在一些实施例中，所述设备包括：多路复用器，所述多路复用器用于接收通过第一权重调整的所述采样数据并且用于接收通过第二权重调整的所述采样数据；以及延迟单元，所述延迟单元用于接收多路复用器的输出并且生成用于所述CDR的延迟输出。
在一些实施例中，所述第一和第二权重具有基本上相等的量级，但具有不同的符号。在一些实施例中，所述CDR包括相位检测器，所述相位检测器用于接收所述二进制代码和来自所述延迟单元的所述延迟输出，并且用于生成指示对所述时钟信号的所述相位的调整的输出。在一些实施例中，所述相位检测器为多比特相位检测器，并且其中，所述相位检测器的所述输出指示所述时钟信号的相位调整的方向和量。
在一些实施例中，所述CDR包括环路滤波器，所述环路滤波器耦合至所述相位检测器的所述输出。在一些实施例中，所述CDR包括数控振荡器(DCO)，所述DCO用于接收所述环路滤波器的输出并且用于向所述采样器组提供所述时钟信号。在一些实施例中，所述采样器组具有可编程阈值。在一些实施例中，所述设备包括发射线性均衡器(TXLE)，所述TXLE为所述VGA提供数据。
在另一个示例中，提供了一种系统，所述系统包括：存储器；耦合至所述存储器的处理器，所述处理器具有接收器，所述接收器包括根据上述设备所述的设备；以及无线接口，所述无线接口用于允许所述处理器与另一个装置通信。
在另一个示例中，提供了一种方法，所述方法包括：由采样器组根据时钟信号对从VGA输出的数据进行采样；以及由时钟数据恢复(CDR)电路调整所述时钟信号的相位，从而使得与所述采样数据相关联的第一后体信号的量级基本上是与所述采样数据相关联的初始体抽头的量级的一半。在一些实施例中，所述方法包括：由所述采样器组执行对所输出的所述数据进行采样以及生成用于所述CDR的误差信号的双重操作。
在一些实施例中，所述方法包括：为所述CDR的相位检测器提供量化数据。在一些实施例中，所述方法包括：将所述量化数据从温度计代码转换成二进制代码。在一些实施例中，所述方法包括：由多路复用器接收通过第一权重调整的所述采样数据；由所述多路复用器接收通过第二权重调整的所述采样数据；由延迟单元接收所述多路复用器的输出；以及生成用于所述CDR的延迟输出。在一些实施例中，所述第一和第二权重具有基本上相等的量级，但具有不同的符号。在一些实施例中，所述方法包括：接收所述二进制代码和来自所述延迟单元的所述延迟输出；以及生成指示对所述时钟信号的所述相位的调整的输出。在一些实施例中，所述方法包括：接收环路滤波器的输出；以及使用所述环路滤波器的所述输出来生成所述时钟信号。
在另一个示例中，提供了一种设备，所述设备包括：用于根据时钟信号对从VGA输出的数据进行采样的装置；以及用于调整所述时钟信号的相位从而使得与所述采样数据相关联的第一后体信号的量级基本上是与所述采样数据相关联的初始体抽头的量级的一半的装置。在一些实施例中，用于对数据进行采样的所述装置包括用于执行对所输出的所述数据进行采样以及生成误差信号的双重操作的装置。在一些实施例中，所述设备包括用于为相位检测器提供量化数据的装置。在一些实施例中，所述设备包括用于将所述量化数据从温度计代码转换成二进制代码的装置。在一些实施例中，所述设备包括：用于接收通过第一权重调整的所述采样数据的装置；以及用于接收通过第二权重调整的所述采样数据的装置。在一些实施例中，所述第一和第二权重具有基本上相等的量级，但具有不同的符号。在一些实施例中，所述设备包括：用于接收环路滤波器的输出的装置；以及用于使用所述环路滤波器的所述输出来生成所述时钟信号的装置。
在另一个示例中，提供了一种系统，所述系统包括：存储器；耦合至所述存储器的处理器，所述处理器具有接收，所述接收包括根据上述设备所述的设备；以及无线接口，所述无线接口用于允许所述处理器与另一个装置通信。
提供了将允许读者确定本技术性公开的本质和主旨的摘要。基于其将不被用于限制权利要求书的范围或者含义的理解提交所述摘要。据此将以下权利要求结合到具体实施方式中，其中每一项权利要求独立地代表单独的实施例。

Claims (20)

1.一种用于采样数据的设备，所述设备包括：
连续时间线性均衡器CTLE；
基于4脉冲量级调制4-PAM的决策反馈均衡器DFE，所述基于4-PAM的DFE间接耦合至所述CTLE，其中经修正的Mueller-MuellerMMM提供经修正的Mueller-Mueller MMM定时函数h1＝0.5*h0，其中h0是初始体抽头，而0.5*h0是第一后体抽头，并且其中0.5*h0能具有轻微变化。
2.如权利要求1所述的设备，其中，所述基于4-PAM的DFE包括采样器组，所述采样器组执行对所述数据输出进行采样以及生成用于时钟数据恢复CDR的误差信号的双重操作。
3.如权利要求1所述的设备，其中，所述连续时间线性均衡器CTLE耦合至可变增益放大器VGA的输入。
4.如权利要求1所述的设备，其中，所述采样器组用于为所述CDR的相位检测器提供量化数据。
5.如权利要求4所述的设备，包括温度计至二进制转换器，所述温度计至二进制转换器用于将所述量化数据从温度计代码转换成二进制代码。
6.如权利要求5所述的设备，包括：
多路复用器，所述多路复用器用于接收按第一权重调整的所采样数据并且用于接收按第二权重调整的所采样数据；以及
延迟单元，所述延迟单元用于接收多路复用器的输出并且生成用于所述CDR的延迟输出。
7.如权利要求6所述的设备，其中，所述第一和第二权重具有基本上相等的量级，但具有不同的符号。
8.如权利要求6所述的设备，其中，所述CDR包括相位检测器，所述相位检测器用于接收所述二进制代码和来自所述延迟单元的所述延迟输出，并且用于生成指示对所述时钟信号的所述相位的调整的输出。
9.如权利要求8所述的设备，其中，所述相位检测器为多比特相位检测器，并且其中，所述相位检测器的所述输出指示所述时钟信号的相位调整的方向和量。
10.如权利要求8所述的设备，其中，所述CDR包括环路滤波器，所述环路滤波器耦合至所述相位检测器的所述输出。
11.如权利要求10所述的设备，其中，所述CDR包括数控振荡器DCO，所述数控振荡器DCO用于接收所述环路滤波器的输出并且用于向所述采样器组提供所述时钟信号。
12.如权利要求1所述的设备，其中，所述采样器组具有可编程阈值。
13.如权利要求1所述的设备，其中，发射线性均衡器TXLE为所述VGA提供数据。
14.一种用于采样数据的系统，包括:
存储器；
耦合至所述存储器的处理器，所述处理器具有接收器，所述接收器包括根据权利要求1至13中任一项所述的设备；以及
无线接口，所述无线接口用于允许所述处理器与另一个装置通信。
15.一种用于采样数据的方法，所述方法包括：
由连续时间线性均衡器CTLE接收来自信道的输入；以及
由经修正的Mueller-Mueller MMM提供经修正的Mueller-Mueller MMM定时函数h1＝0.5*h0，其中基于4脉冲脉冲量级调制4-PAM的决策反馈均衡器DFE间接耦合至CTLE，其中h0是初始体抽头，而0.5*h0是第一后体抽头，并且其中0.5*h0能具有轻微变化。
16.如权利要求15所述的方法，包括：由采样器组执行对所述数据输出进行采样以及生成用于时钟数据恢复CDR的误差信号的双重操作。
17.如权利要求15所述的方法，包括：
为所述CDR的相位检测器提供量化数据；以及
将所述量化数据从温度计代码转换成二进制代码。
18.如权利要求17所述的方法，包括：
由多路复用器接收按第一权重调整的所采样数据；
由所述多路复用器接收按第二权重调整的所采样数据；
由延迟单元接收所述多路复用器的输出；以及
生成用于所述CDR的延迟输出，其中，所述第一和第二权重具有基本上相等的量级，但具有不同的符号。
19.如权利要求18所述的方法，包括：
接收所述二进制代码和来自所述延迟单元的所述延迟输出；以及
生成指示对所述时钟信号的所述相位的调整的输出。
20.如权利要求19所述的方法，包括：
接收环路滤波器的输出；以及
使用所述环路滤波器的所述输出来生成所述时钟信号。
CN201680008660.1A 2015-03-03 2016-01-26 具有减少的决策反馈均衡器采样器的低功率高速接收器 Active CN107210982B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/637,291 2015-03-03
US14/637,291 US10341145B2 (en) 2015-03-03 2015-03-03 Low power high speed receiver with reduced decision feedback equalizer samplers
PCT/US2016/014827 WO2016140743A1 (en) 2015-03-03 2016-01-26 Low power high speed receiver with reduced decision feedback equalizer samplers

Publications (2)

Publication Number Publication Date
CN107210982A CN107210982A (zh) 2017-09-26
CN107210982B true CN107210982B (zh) 2023-09-05

Family

ID=56848461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008660.1A Active CN107210982B (zh) 2015-03-03 2016-01-26 具有减少的决策反馈均衡器采样器的低功率高速接收器

Country Status (6)

Country Link
US (2) US10341145B2 (zh)
EP (1) EP3281371A4 (zh)
CN (1) CN107210982B (zh)
DE (1) DE202016008882U1 (zh)
TW (2) TWI751625B (zh)
WO (1) WO2016140743A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
EP2979388B1 (en) 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
WO2015131203A1 (en) 2014-02-28 2015-09-03 Kandou Lab, S.A. Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101943048B1 (ko) 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
CN106576087B (zh) 2014-08-01 2019-04-12 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
KR101671018B1 (ko) * 2015-04-22 2016-10-31 (주)이즈미디어 스큐 자동 보정 방법 및 장치
US9832046B2 (en) 2015-06-26 2017-11-28 Kandou Labs, S.A. High speed communications system
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
WO2017132292A1 (en) 2016-01-25 2017-08-03 Kandou Labs, S.A. Voltage sampler driver with enhanced high-frequency gain
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
CN109314518B (zh) 2016-04-22 2022-07-29 康杜实验室公司 高性能锁相环
EP3449379B1 (en) 2016-04-28 2021-10-06 Kandou Labs S.A. Vector signaling codes for densely-routed wire groups
CN109417521B (zh) 2016-04-28 2022-03-18 康杜实验室公司 低功率多电平驱动器
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
JP6697990B2 (ja) * 2016-09-16 2020-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme
US10367666B2 (en) * 2017-03-28 2019-07-30 Xilinx, Inc. ADC based receiver
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
KR102349415B1 (ko) 2017-08-07 2022-01-11 삼성전자주식회사 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
CN109450471A (zh) * 2018-10-15 2019-03-08 上海兆芯集成电路有限公司 接收器电路和增大带宽的方法
US10498523B1 (en) * 2018-10-25 2019-12-03 Diodes Incorporated Multipath clock and data recovery
US10680856B1 (en) * 2018-12-06 2020-06-09 Credo Technology Group Limited Thermometer-encoded unrolled DFE selection element
US10749714B2 (en) * 2018-12-28 2020-08-18 Avago Technologies International Sales Pte. Limited High speed receiver
US11231740B2 (en) * 2019-02-06 2022-01-25 Credo Technology Group Limited Clock recovery using between-interval timing error estimation
US11204888B2 (en) 2020-02-12 2021-12-21 Samsung Display Co., Ltd. System and method for controlling CDR and CTLE parameters
US11206160B2 (en) * 2020-05-18 2021-12-21 Nxp B.V. High bandwidth continuous time linear equalization circuit
US11228470B2 (en) 2020-05-18 2022-01-18 Nxp B.V. Continuous time linear equalization circuit
KR20220023911A (ko) 2020-08-21 2022-03-03 삼성전자주식회사 반도체 장치 및 메모리 시스템
US11271782B1 (en) * 2020-09-04 2022-03-08 Cadence Design Systems, Inc. Capacitive coupling based feedback for decision feedback equalization
US11533204B2 (en) * 2020-12-14 2022-12-20 Ati Technologies Ulc High speed digital data transmission
US11044124B1 (en) * 2020-12-21 2021-06-22 Faraday Technology Corporation Dynamic module and decision feedback equalizer
KR20220099251A (ko) 2021-01-06 2022-07-13 삼성전자주식회사 멀티 레벨 신호 수신을 위한 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법
TWI779503B (zh) * 2021-02-25 2022-10-01 瑞昱半導體股份有限公司 影像訊號傳送裝置及其具有頻寬提升機制的訊號輸出電路
US11201767B1 (en) 2021-05-26 2021-12-14 International Business Machines Corporation Continuous time linear equalization including a low frequency equalization circuit which maintains DC gain
US11477057B1 (en) 2021-06-22 2022-10-18 Samsung Electronics Co., Ltd. Quarter rate speculative decision feedback equalizer (DFE) and method for operating thereof
US11695397B2 (en) * 2021-08-10 2023-07-04 Xilinx, Inc. Offset circuitry and threshold reference circuitry for a capture flip-flop
CN115102553B (zh) * 2022-08-26 2022-12-23 深圳市汇顶科技股份有限公司 二进制码转温度计码的装置和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195440A (zh) * 1995-07-13 1998-10-07 艾利森电话股份有限公司 定时恢复的方法和设备
CN1659840A (zh) * 2002-06-04 2005-08-24 高通股份有限公司 具有判决反馈均衡器和线性均衡器之间的选择的接收器
CN1691655A (zh) * 2003-12-19 2005-11-02 美国博通公司 高速应用的决策反馈均衡器和时钟数据恢复电路
CN101414880A (zh) * 2007-10-17 2009-04-22 安华高科技光纤Ip（新加坡）私人有限公司 光纤链路、用于链路中的收发器及它们的设计和构造方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
US8837571B1 (en) * 2013-08-02 2014-09-16 Altera Corporation Apparatus and methods for on-die instrumentation

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
US6922407B2 (en) * 2000-02-14 2005-07-26 Texas Instruments Incorporated HomePNA 10M8 compliant transceiver
US7386083B2 (en) * 2002-05-23 2008-06-10 Nec Corporation Phase comparator having a flip-flop circuit and a logic circuit
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
US7440497B2 (en) * 2004-11-01 2008-10-21 Lsi Corporation Serial data link using decision feedback equalization
US9137063B2 (en) * 2005-01-20 2015-09-15 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US7769110B2 (en) * 2005-05-13 2010-08-03 Broadcom Corporation Threshold adjust system and method
US7616686B2 (en) * 2006-02-17 2009-11-10 Agere Systems Inc. Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
CN101395840B (zh) * 2006-03-01 2011-09-28 松下电器产业株式会社 发送装置和收发装置
US7830987B2 (en) * 2006-08-25 2010-11-09 Broadcom Corporation Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery
US8300685B2 (en) * 2006-08-25 2012-10-30 Broadcom Corporation Non-linear decision feedback equalizer
US7525470B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Phase control for interleaved analog-to-digital conversion for electronic dispersion compensation
US20080069198A1 (en) * 2006-08-25 2008-03-20 Broadcom Corporation Sequence decision feedback equalizer
US7525462B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Gain control for interleaved analog-to-digital conversion for electronic dispersion compensation
US20080049825A1 (en) * 2006-08-25 2008-02-28 Broadcom Corporation Equalizer with reorder
US7961781B2 (en) * 2006-08-25 2011-06-14 Broadcom Corporation Electronic dispersion compensation utilizing interleaved architecture and channel identification for assisting timing recovery
US7782935B1 (en) * 2006-08-31 2010-08-24 Altera Corporation Half-rate DFE with duplicate path for high data-rate operation
US7715474B2 (en) * 2007-02-07 2010-05-11 International Business Machines Corporation Decision feedback equalizer (DFE) architecture
GB0702629D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Clock generator
GB0702573D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Data transfer circuit
GB0702628D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Clock correction circuit
GB0702626D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Cross-Over Compensation By Selective Inversion
GB0702576D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd An analogue signal modelling routine for a hardware description language
GB0702593D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd A Multi-rate tracking circuit
EP2119007A1 (en) * 2007-02-09 2009-11-18 Texas Instruments Limited Digital filter
GB0702590D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd A clock circuit
GB2446513B (en) * 2007-02-09 2011-09-28 Texas Instruments Ltd Clock and data recovery which selects between over-sampling and baud-rate recovery
GB0702627D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Transmitter including pre-distortion
GB0702571D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Data transfer circuit
GB0702575D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Grey code to sign and magnitude converter
GB0702574D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd Loopback circuit
GB0702597D0 (en) * 2007-02-09 2007-03-21 Texas Instruments Ltd A debug circuit and a method of debugging
US8406356B2 (en) * 2007-06-06 2013-03-26 Micron Technology, Inc. Self-calibrating continuous-time equalization
US7792187B2 (en) * 2007-08-31 2010-09-07 International Business Machines Corporation Multi-tap decision feedback equalizer (DFE) architecture eliminating critical timing path for higher-speed operation
JP4956840B2 (ja) * 2008-03-14 2012-06-20 日本電気株式会社 判定帰還等化装置及び方法
US7539243B1 (en) * 2008-03-31 2009-05-26 International Business Machines Corporation Method and system for low-power integrating decision feedback equalizer with fast switched-capacitor feed forward path
US8135100B2 (en) * 2008-08-20 2012-03-13 International Business Machines Corporation Adaptive clock and equalization control systems and methods for data receivers in communications systems
US8401063B2 (en) * 2008-10-24 2013-03-19 Stmicroelectronics S.R.L. Decision feedback equalization scheme with minimum correction delay
US8837626B2 (en) * 2011-12-09 2014-09-16 Lsi Corporation Conditional adaptation of linear filters in a system having nonlinearity
US8477833B2 (en) * 2009-02-06 2013-07-02 International Business Machines Corporation Circuits and methods for DFE with reduced area and power consumption
US9160405B1 (en) * 2009-04-16 2015-10-13 Altera Corporation Self-tuning high speed transceiver for IC wireline channel
US8325793B2 (en) * 2009-05-05 2012-12-04 Lsi Corporation Precursor ISI cancellation using adaptation of negative gain linear equalizer
EP2252003A1 (en) * 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector
JP4887403B2 (ja) * 2009-06-02 2012-02-29 シャープ株式会社 樹脂層被覆キャリアの製造方法
EP2378727A1 (en) * 2010-04-14 2011-10-19 Texas Instruments Limited Channel equalization using application specific digital signal processing in high-speed digital transmission systems
US9596109B2 (en) * 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US8594262B2 (en) * 2010-06-17 2013-11-26 Transwitch Corporation Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit
CA2880722C (en) * 2010-09-13 2017-08-08 Semtech Canada Corporation Decision feedback equalizer and transceiver
WO2013081572A2 (en) * 2010-10-11 2013-06-06 Rambus Inc. Methods and circuits for reducing clock jitter
US8886694B2 (en) * 2010-12-28 2014-11-11 Stmicroelectronics (Canada) Inc. S12 TX FIR architecture
US8428110B2 (en) * 2011-03-25 2013-04-23 International Business Machines Corporation Pipelining and sub-rate operation for memory links
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8693596B1 (en) * 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
US8537885B2 (en) * 2011-08-12 2013-09-17 Lsi Corporation Low-power down-sampled floating tap decision feedback equalization
US8705672B2 (en) * 2011-09-26 2014-04-22 Lsi Corporation Method of compensating for nonlinearity in a DFE-based receiver
US20150049798A1 (en) * 2011-12-06 2015-02-19 Rambus Inc. Receiver with enhanced isi mitigation
JP5937229B2 (ja) * 2011-12-21 2016-06-22 インテル コーポレイション 低電力高速デジタル受信器
US10320370B2 (en) * 2011-12-30 2019-06-11 Mosys, Inc. Methods and circuits for adjusting parameters of a transceiver
US8724688B1 (en) * 2012-01-10 2014-05-13 Pmc-Sierra Us, Inc. Compensation factor reduction in an unrolled decision feedback equalizer
US9001941B2 (en) * 2012-01-31 2015-04-07 Analog Devices, Inc. Method and apparatus to independently control front end gain and baseband gain
US8615062B2 (en) * 2012-02-07 2013-12-24 Lsi Corporation Adaptation using error signature analysis in a communication system
US9014313B2 (en) * 2012-02-07 2015-04-21 Lsi Corporation Error signature analysis for data and clock recovery in a communication system
US8564352B2 (en) * 2012-02-10 2013-10-22 International Business Machines Corporation High-resolution phase interpolators
US8890592B2 (en) * 2012-10-13 2014-11-18 Infineon Technologies Ag Multi-output phase detector
US8929428B2 (en) * 2012-10-30 2015-01-06 International Business Machines Corporation Feed-forward equalization in a receiver
US9166844B2 (en) * 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation
US8831142B2 (en) * 2012-12-18 2014-09-09 Lsi Corporation Adaptive cancellation of voltage offset in a communication system
US9319248B2 (en) * 2012-12-21 2016-04-19 Nvidia Corporation Decision feedback equalizer using current mode processing with CMOS compatible output level
US8952839B2 (en) * 2012-12-31 2015-02-10 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method
US8964925B1 (en) * 2013-03-14 2015-02-24 Pmc-Sierra Us, Inc. Multi-rate control loop for a digital phase locked loop
US8976855B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Power and area efficient receiver equalization architecture with relaxed DFE timing constraint
US9143369B2 (en) * 2013-03-15 2015-09-22 Intel Corporation Adaptive backchannel equalization
JP6079388B2 (ja) * 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法
EP2979388B1 (en) * 2013-04-16 2020-02-12 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9214187B2 (en) * 2013-05-31 2015-12-15 International Business Machines Corporation Cycle-slip resilient iterative data storage read channel architecture
WO2014209326A1 (en) * 2013-06-27 2014-12-31 Intel Corporation Low power equalizer and its training
US9148316B2 (en) * 2013-07-09 2015-09-29 Texas Instruments Incorporated Decision feedback equalizer
US9049075B2 (en) * 2013-08-21 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptive modal PAM2/PAM4 in-phase (I) quadrature (Q) phase detector for a receiver
US8958512B1 (en) * 2013-10-18 2015-02-17 Altera Corporation System and method for receiver equalization adaptation
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
GB201322649D0 (en) * 2013-12-20 2014-02-05 Ibm Clock recovery method and apparatus
US9294260B2 (en) * 2013-12-27 2016-03-22 Intel Corporation Phase adjustment circuit for clock and data recovery circuit
CN103970699A (zh) 2014-05-23 2014-08-06 浪潮电子信息产业股份有限公司 一种调试fpga预加重均衡的方法
US9596108B2 (en) * 2014-05-30 2017-03-14 Intel Corporation Method and apparatus for baud-rate timing recovery
US9385695B2 (en) * 2014-06-06 2016-07-05 Qualcomm Incorporated Offset calibration for low power and high performance receiver
US9674025B2 (en) * 2014-07-01 2017-06-06 International Business Machines Corporation 4-level pulse amplitude modulation transmitter architectures utilizing quadrature clock phases
TWI532327B (zh) * 2014-09-17 2016-05-01 國立交通大學 嵌入決策回授等化器之相位偵測裝置與時脈資料回復電路
JP6361433B2 (ja) * 2014-10-02 2018-07-25 富士通株式会社 周波数検出回路及び受信回路
JP6497069B2 (ja) * 2014-12-25 2019-04-10 富士通株式会社 判定帰還型等化回路
KR102275636B1 (ko) * 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US9537682B2 (en) * 2015-03-17 2017-01-03 Intel Corporation High speed receiver with one-hot decision feedback equalizer
US9225560B1 (en) * 2015-04-08 2015-12-29 Inphi Corporation Data rate programming using source degenerated CTLE
US9882795B1 (en) * 2015-04-17 2018-01-30 Xilinx, Inc. Signal loss detector
US9654327B2 (en) * 2015-05-27 2017-05-16 Xilinx, Inc. Channel adaptive ADC-based receiver
US9832046B2 (en) * 2015-06-26 2017-11-28 Kandou Labs, S.A. High speed communications system
JP6532777B2 (ja) * 2015-07-02 2019-06-19 株式会社日立製作所 等化器
US9374217B1 (en) * 2015-09-14 2016-06-21 Inphi Corporation SerDes with high-bandwith low-latency clock and data recovery
US9559877B1 (en) * 2015-10-23 2017-01-31 Inphi Corporation System and method for adjusting clock phases in a time-interleaved receiver
JP6597295B2 (ja) * 2015-12-25 2019-10-30 富士通株式会社 受信器及びその制御方法
US9847839B2 (en) * 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US20170295039A1 (en) * 2016-04-11 2017-10-12 Fujitsu Limited Decision feedback equalizer
US9900121B1 (en) * 2016-09-08 2018-02-20 Futurewei Technologies, Inc. Apparatus, system, and method for reducing a number of intersymbol interference components to be suppressed
US9923738B1 (en) * 2016-09-22 2018-03-20 Altera Corporation Backchannel transmission adaptation
US10200218B2 (en) * 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10454723B1 (en) * 2018-07-12 2019-10-22 International Business Machines Corporation Decision feedback equalizer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195440A (zh) * 1995-07-13 1998-10-07 艾利森电话股份有限公司 定时恢复的方法和设备
CN1659840A (zh) * 2002-06-04 2005-08-24 高通股份有限公司 具有判决反馈均衡器和线性均衡器之间的选择的接收器
CN1691655A (zh) * 2003-12-19 2005-11-02 美国博通公司 高速应用的决策反馈均衡器和时钟数据恢复电路
CN101414880A (zh) * 2007-10-17 2009-04-22 安华高科技光纤Ip（新加坡）私人有限公司 光纤链路、用于链路中的收发器及它们的设计和构造方法
CN101926121A (zh) * 2008-02-01 2010-12-22 拉姆伯斯公司 具有增强的时钟和数据恢复的接收器
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
US8837571B1 (en) * 2013-08-02 2014-09-16 Altera Corporation Apparatus and methods for on-die instrumentation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Musah Tawfiq等."A 4–32 Gb/s Bidirectional Link With 3-Tap FFE/6-Tap DFE and Collaborative CDR in 22 nm CMOS".《IEEE Journal of solid-state circuits》.2014,第49卷(第12期),第3079-3090页. *

Also Published As

Publication number Publication date
EP3281371A4 (en) 2019-01-23
TWI751625B (zh) 2022-01-01
US10341145B2 (en) 2019-07-02
TW201644241A (zh) 2016-12-16
EP3281371A1 (en) 2018-02-14
DE202016008882U1 (de) 2020-04-30
US20160261435A1 (en) 2016-09-08
TWI698105B (zh) 2020-07-01
WO2016140743A1 (en) 2016-09-09
TW202042533A (zh) 2020-11-16
CN107210982A (zh) 2017-09-26
US10756931B2 (en) 2020-08-25
US20190312756A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN107210982B (zh) 具有减少的决策反馈均衡器采样器的低功率高速接收器
US9537682B2 (en) High speed receiver with one-hot decision feedback equalizer
US9596108B2 (en) Method and apparatus for baud-rate timing recovery
US10069657B2 (en) Low power equalizer and its training
CN108259156B (zh) 用于时钟与数据恢复电路的相位调整电路
US9787505B2 (en) Tap embedded data receiver and data transmission system having the same
CN107005506B (zh) 延迟弹性决策反馈均衡器
US9438450B1 (en) Receiver and associated control method
US9319061B1 (en) Apparatus and methods for active termination of digital-to-analog converters
US9401800B1 (en) Clock data recovery system for Serdes
WO2018204010A1 (en) Apparatus and method for cancelling pre-cursor inter-symbol-interference
CN111345000B (zh) 一种判决反馈均衡器及判决反馈均衡方法
US9455846B2 (en) Decision feedback equalization
US20210160043A1 (en) Quarter-rate serial-link receiver with low-aperture-delay samplers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant