CN1534600A - 再现信号波形处理装置 - Google Patents

Abstract

提供一种再现信号波形处理装置，该装置包括A/D转换器、第一均衡器、第二均衡器、相位频率控制部件及可变频率振荡部件，其中，由A/D转换器、第一均衡器、相位频率控制部件及可变频率振荡部件构成的反馈环作为PLL来工作。通过在由A/D转换器、第一均衡器、相位频率控制器及压控振荡器构成的PLL上，设置与第一均衡器串联的第二均衡器，用第二均衡器严格进行均衡，从而能容易地实现PLL的均衡特性。

Description

再现信号波形处理装置

技术领域

本发明涉及再现信号波形处理装置，特别涉及对从磁介质等记录媒体再现出的信号进行波形均衡来提取再现数字数据的再现波形处理装置。

背景技术

现有技术的对数字数据进行记录再现的磁记录再现装置通过对再现出的信号进行均衡，然后用维特比(Viterbi)译码器等进行识别来提取数据。

在该方式中，需要与再现数据精确同步来对译码进行采样，以及进行波形均衡以便易于识别再现数据。

图7是磁记录再现装置中的现有再现波形处理装置的方框图，其结构大致由下述部分构成：再现放大器101，用于放大再现信号100；均衡器102，用于均衡再现放大器再现出的再现信号；A/D转换器(ADC)103，用于将均衡器102均衡过的信号变为数字信号的再现数据107；维特比译码器104，用于对A/D转换器(ADC)103转换出的再现数据107进行维特比译码；以及PLL(锁相环)电路105，用PLL对均衡器102均衡过的信号进行锁相。其中，均衡器102、A/D转换器(ADC)103及PLL105构成再现波形处理装置106。

在这种结构中，从磁头再现出的再现信号100由再现放大器101进行放大，由均衡器102进行波形均衡。再现数据107由维特比译码器104进行识别。PLL105根据均衡器102进行过波形均衡的再现信号来生成再现时钟信号108，供给到A/D转换器103及维特比译码器104。A/D转换器103根据再现时钟信号108对均衡后的再现信号进行采样，以此来提取离散化了的再现数据107。

此外，再现时钟信号108被用作维特比译码器104及系统后段的同步信号。维特比译码器104对再现数据107进行最大似然译码，识别磁记录的数字信息，作为数据109来输出。

这里，再现波形处理装置106是用于通过对再现信号100进行波形均衡、时钟提取及采样来得到均衡以及离散化了的再现数据107的装置。

然而，在图7的例子中，对再现信号进行均衡的均衡器102及再现时钟提取用的PLL105由模拟电路构成。但是，从均衡及时钟提取的高精度化、无调整化、LSI高集成化、与信号处理IC进行芯片统一带来的低功耗化、低成本化等观点来看，最好将均衡器及PLL数字化。

因此，图8所示的是将均衡器、等化器(equalizer)数字化了的情况下的磁记录再现装置中的再现波形处理装置的例子。

在图8中，对具有与图7同样功能的部分附以同一标号，只对与图7不同的地方进行描述。

A/D转换器(ADC)103根据压控振荡器(VCO)203生成的再现时钟信号108对再现放大器101放大过的再现信号100进行采样，以此来提取离散化了的再现数据107。

均衡器201对A/D转换器103数字化了的信号进行均衡来输出再现数据107。相位频率控制器202根据均衡后的再现数据107通过数字处理来检测相位及频率误差信息，根据它来控制压控振荡器(VCO)203的振荡周期。压控振荡器(VCO)203根据相位频率控制器202的输出来改变振荡周期，得到再现时钟信号108。再现时钟信号108除了被用于A/D转换器(ADC)103，还被用作均衡器201、维特比译码器104、相位频率控制器202及系统后段的同步信号。与图7的模拟PLL105相当的是由A/D转换器(ADC)103、均衡器201、相位频率控制器202、压控振荡器(VCO)203构成的反馈环，再现时钟信号108能够与再现信号100精确同步来进行振荡。

在图8的数字方式的再现波形处理装置106中，均衡器201的均衡特性对提取的数据的差错率产生很大影响。因此，数字方式的均衡器201需要对再现信号100中包含的均衡误差正确进行均衡。

另一方面，在图8的数字方式的波形处理装置中用数字方式来实现均衡器201的情况下，以时钟为单位产生延迟。该延迟对PLL来说是延时因素，因为其减少控制系统的相位余量，所以制约PLL的环路增益。即，有下述问题：如果想实现快速锁定(lock-in)而将增益设置得很高，则在PLL的控制反馈的延时因素大的系统中相位余量减少，系统不稳定。

这里，例如考虑在使用磁带通过螺旋扫描来进行记录再现的磁记录再现装置中应用再现波形处理装置。在图8中均衡器201应具备的均衡特性例如是用于隔直流(DC CUT)的LPF特性、电磁变换特性的逆特性以及奈奎斯特滤波器(Nyquist filter)特性。

实现该特性的滤波器可以由减少低通、积分均衡、增强高通及衰减奈奎斯特频率附近的IIR(无限冲激响应)滤波器构成。但是，为了使这些滤波器特性严格符合目标特性而使系统变得复杂，同时，数字处理量的增加使延时因素也增多。此外，螺旋扫描方式的磁记录再现装置需要对磁带、记录再现磁头及旋转变压器等构件的制造上不可避免的偏差也进行均衡。对于所述结构的均衡器来说，虽然因为均衡器中参数多而使系统的自由度很大，但是却很难对最佳均衡的参数进行设置。

此外，在图8中，考虑用横向滤波器来构成均衡器201的情况。在此情况下，能够通过用LMS(最小均方)算法等自动均衡方式对频率特性合适地进行均衡来应对构件的制造偏差。

【专利文献1】

(日本专利)特开平7-302467号公报(第3页～第4页图1)

然而，在现有技术中说明过的反馈环路中由于与PLL环路相互干扰，所以不能实现自适应相位均衡。此外，为了得到充分的波形均衡性能，需要增加横向滤波器的抽头数。

特别是在螺旋扫描方式的磁记录再现装置中，有从再现信号中提取低频跟踪伺服信号来进行跟踪伺服的情况。该跟踪伺服信号在民用DVC(Digital Video Camera，数字摄像机)的情况下是465kHz、697kHz，所以如果考虑将积分均衡的低频增强特性延伸到跟踪伺服信号附近，则需要相当多的抽头。因此，在用横向滤波器来构成均衡器的情况下，有下述问题：PLL的延时因素增大，所以不能提高环路增益，难以确保宽的频率锁定性能和高响应性。

因此，有下述必须解决的课题：用比较小的电路规模来实现频率锁定范围宽、包括能够快速锁定的数字方式的PLL及波形均衡特性优良的数字方式的再现波形均衡装置。

发明内容

为了完成上述课题，本发明的再现波形处理装置采用如下结构。

(1)再现信号波形处理装置是将反馈环作为使数字再现信号和再现时钟信号的频率相位同步的PLL来工作的同步电路，其中，所述反馈环由以下部分构成：A/D转换器，以所述再现时钟信号的间隔对所述再现信号进行采样来生成数字再现信号，其中，所述再现时钟信号是以规定的振荡频率生成的；第一均衡器，均衡在所述A/D转换器中生成的数字再现信号；相位频率控制部件，检测在所述第一均衡器中均衡过的数字再现信号和所述再现时钟信号之间的频率的相位误差，并输出基于所述再现时钟信号和所述数字再现信号之间的相位频率误差信息的控制信号；以及可变频率振荡部件，根据所述相位频率控制部件的指令来改变所述振荡频率，该再现信号波形处理装置的特征在于：在所述第一均衡器的基础上，还包括与该第一均衡器串联的第二均衡器。

(2)如(1)所述的再现信号波形处理装置，其特征在于，所述第二均衡器由具有LMS算法等的自动均衡功能的自适应均衡器构成。

(3)如(1)所述的再现信号波形处理装置，其特征在于，所述第一均衡器由用于减少锁相环内的延时因素的IIR滤波器构成。

(4)如(1)所述的再现信号波形处理装置，其特征在于，所述相位频率控制部件包括用于进行均衡以便容易检测所述第一均衡器的数字再现信号和所述再现时钟信号之间的频率的相位误差的FIR(有限冲激响应)滤波器。

(5)如(1)所述的再现信号波形处理装置，其特征在于，所述反馈环的工作时钟以所述第二均衡器的时钟的倍频来工作。

(6)如(1)所述的再现信号波形处理装置，其特征在于，在所述第一均衡器和第二均衡器之间，包括吸收第一及第二均衡器的工作时钟差异的抽取过滤器，并且包括对所述反馈环内的再现时钟信号进行分频、生成供给到所述第二均衡器的再现时钟信号的分频器。

(7)再现信号波形处理装置是将反馈环作为使数字再现信号和再现时钟信号的频率相位同步的PLL来工作的同步电路，其中，所述反馈环由以下部分构成：采样部件，以所述再现时钟信号的间隔对所述再现信号进行采样，所述再现时钟信号是以规定的振荡频率生成的；第一均衡部件，均衡通过所述采样部件得到的数字再现信号；相位频率控制部件，检测在所述第一均衡器中均衡过的数字再现信号和所述再现时钟信号之间的频率的相位误差，并输出基于所述再现时钟信号和所述数字再现信号之间的相位频率误差信息的控制信号；以及振荡部件，根据所述相位频率控制部件的指令来改变所述振荡频率，该再现信号波形处理装置的特征在于：在所述第一均衡部件的基础上，还包括与该第一均衡部件串联的第二均衡部件。

(8)如(7)所述的再现信号波形处理装置，其特征在于，所述第二均衡部件由具有LMS算法等的自动均衡功能的自适应均衡器构成。

(9)如(7)所述的再现信号波形处理装置，其特征在于，所述第一均衡部件由用于减少锁相环内的延时因素的IIR滤波器构成。

(10)如(7)所述的再现信号波形处理装置，其特征在于，所述相位频率控制部件包括用于进行均衡以便容易检测所述第一均衡部件的数字再现信号和所述再现时钟信号之间的频率的相位误差的FIR滤波器。

(11)如(7)所述的再现信号波形处理装置，其特征在于，所述反馈环的工作时钟以所述第二均衡部件的时钟的倍频来工作。

(12)如(7)所述的再现信号波形处理装置，其特征在于，在所述第一均衡部件和第二均衡部件之间，包括吸收第一及第二均衡部件的工作时钟差异的抽取过滤器，并且包括对所述反馈环内的再现时钟信号进行分频、生成供给到所述第二均衡部件的再现时钟信号的分频器。

这样，作为PLL来工作的反馈环由A/D转换器、第一均衡器、相位频率控制部件以及可变频率振荡部件构成，而且用串联的第二均衡器来吸收第一均衡器的残留均衡误差，从而第一均衡器无需进行严格的均衡，所以能够减少第一均衡器的延时因素，实现PLL的高响应性。另一方面，通过用第二均衡器对第一均衡器的均衡误差进行均衡，能够实现所需的波形均衡特性。

附图说明

图1是本发明第一实施方式的再现波形处理装置的方框图。

图2是本发明第二实施方式的再现波形处理装置的方框图。

图3是本发明第三实施方式的再现波形处理装置的方框图。

图4是本发明第四实施方式的再现波形处理装置的方框图。

图5是本发明第五实施方式的再现波形处理装置的方框图。

图6是本发明第六实施方式的再现波形处理装置的方框图。

图7是现有技术的模拟PLL电路的方框图。

图8是现有技术的数字PLL电路的方框图。

具体实施方式

以下，参照附图对本发明的再现信号波形处理装置的各种实施方式进行说明。

如图1所示，本发明的第一实施方式的再现信号波形处理装置由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；第一均衡器301，对A/D转换器(ADC)103得到的数字数据进行均衡；第二均衡器302，其与第一均衡器301串联连接，输入第一均衡器301生成的均衡数据303并进行均衡；维特比译码器104，对第二均衡器302生成的再现数据107进行维特比译码来输出数据109；相位频率控制器202，输入第一均衡器301生成的均衡数据303，同时输入再现时钟信号108来检测相位频率误差信息并输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108。然后，从压控振荡器203输出的再现时钟信号108被输入到A/D转换器103、第一均衡器301、第二均衡器302、维特比译码器104及相位频率控制器202，成为后级系统的同步时钟信号。

其中，A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203的反馈环构成PLL，该反馈环再加上与第一均衡器301串联的第二均衡器302构成再现波形处理装置106。

在这样构成的再现信号波形处理装置中，通过再现磁头从磁介质得到的再现信号100通过再现放大器101输入到A/D转换器103，该A/D转换器103的输出被输入到第一均衡器301。第一均衡器301输出的均衡数据303被输入到第二均衡器302和相位频率控制器202。相位频率控制器202的输出被输入到压控振荡器203。压控振荡器203输出再现时钟信号108。第二均衡器302输出的再现数据107由维特比译码器104进行识别，输出数据109。

这样，从磁介质通过再现磁头再现的再现信号100由再现放大器101进行放大，由作为离散化部件的A/D转换器103进行采样，得到再现数字数据。第一均衡器301对A/D转换器103得到的数字信号进行数字处理，输出均衡数据303，均衡数据303被供给到第二均衡器302和相位频率控制器202。相位频率控制器202检测均衡数据303和后述部件生成的再现时钟信号108之间的相位频率误差信息，输出基于它的控制信号。作为振荡部件的压控振荡器203根据从相位频率控制器202获取的控制信息来改变振荡周期，输出再现时钟信号108。

这里，由A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203构成的反馈环形成再现信号100和再现时钟108的锁相环(PLL)。

另一方面，第二均衡器302对均衡数据303中残留的均衡误差进行均衡并作为再现数据107输出。通过维特比译码器104对第二均衡器302均衡过的再现数据107进行维特比译码而得到数据109。

这样，通过分离作为PLL构件的第一均衡器301和第二均衡器302，可以期望第一均衡器301通过第二均衡器302进行严格的均衡，所以放宽了严格实现均衡特性的必要性。

此外，第一均衡器301应具备的特性只是实现用A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203构成锁相环(PLL)的充要的均衡特性，所以能够简单设计延时因素少的均衡器。

由此，锁相环的综合延时减少，能够将环路增益设置得很高，所以能够得到很大频率锁定范围和很高的频率跟踪性能。

再者，因为通过第二均衡器302能够消除第一均衡器301的残留均衡误差，所以能够降低差错率。

此外，对第二均衡器来说，因为只需对残留均衡误差部分进行均衡即可，所以能够减小电路规模。

下面，参照图2对本发明的第二实施方式的再现信号波形处理装置进行说明。

本发明的第二实施方式的再现信号波形处理装置用横向滤波器来构成所述说明过的第一实施方式的第二均衡器302，其结构如图2所示，由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；第一均衡器301，对A/D转换器(ADC)103得到的数字数据进行均衡；横向滤波器302A(相当于第二均衡器302)，其与第一均衡器301串联连接，输入第一均衡器301生成的均衡数据303并进行均衡；维特比译码器104，对横向滤波器302A生成的再现数据107进行维特比译码来输出数据109；相位频率控制器202，输入第一均衡器301生成的均衡数据303，同时输入再现时钟信号108来检测相位频率误差信息并输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108。然后，从压控振荡器203输出的再现时钟信号108被输入到A/D转换器103、第一均衡器301、横向滤波器302A、维特比译码器104及相位频率控制器202，成为后级系统的同步时钟信号。

其中，A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203的反馈环构成PLL，该反馈环再加上与第一均衡器301串联的横向滤波器302A构成再现波形处理装置106。

横向滤波器302A用于对第一均衡器301的残留均衡误差进行均衡，例如用LMS方式自动且自适应地进行均衡。

在这样构成的再现信号波形处理装置中，通过再现磁头从磁介质再现的再现信号100由再现放大器101进行放大，由作为离散化部件的A/D转换器103进行采样，得到再现数字数据。第一均衡器301对A/D转换器103得到的数字信号进行数字处理，输出均衡数据303，均衡数据303被供给到横向滤波器302A和相位频率控制器202。相位频率控制器202检测均衡数据303和后述部件生成的再现时钟信号108之间的相位频率误差信息，输出基于它的控制信号。作为振荡部件的压控振荡器203根据从相位频率控制器202获取的控制信息来改变振荡周期，输出再现时钟信号108。

这里，由A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203构成的反馈环形成再现信号100和再现时钟108的锁相环(PLL)。

另一方面，横向滤波器302A对均衡数据303中残留的均衡误差进行均衡并作为再现数据107来输出。维特比译码器104根据横向滤波器302A均衡过的再现数据107通过维特比译码来得到数据109。

这样，通过分离第一均衡器301和相当于第二均衡器的横向滤波器302A，例如用具有基于LMS理论的自动均衡功能的横向滤波器来构成该横向滤波器302A，从而，能够从锁相环中分离出横向滤波器302A，所以能够消除锁相环和相当于第二均衡器的横向滤波器302A的相位均衡特性的相互干扰。由此，能够使再现波形处理装置106的均衡特性最佳，能够降低差错率，进而能够实现无需调整部位来应对磁带、磁头等的制造上的偏差或老化的再现波形处理装置。

此外，对相当于第二均衡器的横向滤波器302A来说，只需对残留均衡误差部分进行均衡即可，所以无需对低频也进行均衡，能够减少抽头，从而能够减小电路规模。

接着，参照图3对本发明的第三实施方式的再现信号波形处理装置进行说明。

本发明的第三实施方式的再现信号波形处理装置用简便的IIR方式的数字滤波器来构成所述说明过的第二实施方式的第一均衡器301，其结构如图3所示，由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；数字滤波器(相当于第一均衡器)301A，用于对A/D转换器(ADC)103得到的数字数据进行均衡；横向滤波器302A(相当于第二均衡器302)，其与数字滤波器301A串联连接，输入数字滤波器301A生成的均衡数据303并进行均衡；维特比译码器104，对横向滤波器302A生成的再现数据107进行维特比译码来输出数据109；相位频率控制器202，输入数字滤波器301A生成的均衡数据303，同时输入再现时钟信号108来检测相位频率误差信息，输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108。然后，从压控振荡器203输出的再现时钟信号108被输入到A/D转换器103、数字滤波器301A、横向滤波器302A、维特比译码器104及相位频率控制器202，成为后级系统的同步时钟信号。

其中，A/D转换器103、数字滤波器301A、相位频率控制器202及压控振荡器203的反馈环构成PLL，该反馈环再加上与数字滤波器301A串联的横向滤波器302A构成再现波形处理装置106。

相当于第一均衡器的数字滤波器301A是所谓的IIR方式的滤波器，由IIR型构成的积分均衡器、增强高频的微分均衡器、对相位进行均衡的相位均衡器、衰减奈奎斯特频率附近的高截止滤波器、以除去直流分量为目的的低截止滤波器构成。

相当于第二均衡器的横向滤波器302A用于对数字滤波器301A的残留均衡误差进行均衡，例如用LMS方式自动且自适应地进行均衡。

这样，构成PLL的相当于第一均衡器的数字滤波器301A由用IIR型构成的积分均衡器、增强高频的微分均衡器、对相位进行均衡的相位均衡器、衰减奈奎斯特频率附近的高截止滤波器及以除去直流分量为目的的低截止滤波器构成，能够减少延时因素。由此，锁相环的综合延时减少，能够将环路增益设置得很高，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

接着，参照图4的同时对本发明的第四实施方式的再现信号波形处理装置进行说明。

本发明的第四实施方式的再现信号波形处理装置用第三均衡器401将所述说明过的第一实施方式的第一均衡器301的输出均衡为适合相位频率控制器202的波形特性，其结构如图4所示，由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；第一均衡器301，对A/D转换器(ADC)103得到的数字数据进行均衡；第二均衡器302，与第一均衡器301串联，输入第一均衡器301生成的均衡数据303并进行均衡；维特比译码器104，对第二均衡器302生成的再现数据107进行维特比译码来输出数据109；第三均衡器401，输入第一均衡器301生成的均衡数据303并进行均衡；相位频率控制器202，输入来自该第三均衡器401的均衡数据304，同时输入再现时钟信号108来检测相位频率误差信息，输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108。然后，从压控振荡器203输出的再现时钟信号108被输入到A/D转换器103、第一均衡器301、第二均衡器302、维特比译码器104及相位频率控制器202，成为后级系统的同步时钟信号。

其中，A/D转换器103、第一均衡器301、第三均衡器401、相位频率控制器202及压控振荡器203的反馈环构成PLL，该反馈环再加上与第一均衡器301串联的第二均衡器302构成再现波形处理装置106。

在这样构成的再现信号波形处理装置中，通过再现磁头从磁介质得到的再现信号100由再现放大器101输入到A/D转换器103，该A/D转换器103的输出被输入到第一均衡器301。第一均衡器301输出的均衡数据303被输入到第二均衡器302和第三均衡器401。来自第三均衡器401的均衡数据304被输入到相位频率控制器202，其输出被输入到压控振荡器203。压控振荡器203输出再现时钟信号108。第二均衡器302输出的再现数据107由维特比译码器104进行识别，输出数据109。

这样，通过再现磁头从磁介质再现的再现信号100由再现放大器101进行放大，由作为离散化部件的A/D转换器103进行采样，得到再现数字数据。第一均衡器301对A/D转换器103得到的数字信号进行数字处理，输出均衡数据303，均衡数据303被供给到第二均衡器302和第三均衡器401，来自第三均衡器401的均衡数据304被供给到相位频率控制器202。相位频率控制器202检测均衡数据304和后述部件生成的再现时钟108之间的相位频率误差信息，输出基于它的控制信号。作为振荡部件的压控振荡器203根据从相位频率控制器202获取的控制信息来改变振荡周期，输出再现时钟108。

这里，由A/D转换器103、第一均衡器301、第三均衡器401、相位频率控制器202及压控振荡器203构成的反馈环形成再现信号100和再现时钟108的锁相环(PLL)。

另一方面，第二均衡器302对均衡数据303中残留的均衡误差进行均衡并作为再现数据107来输出。维特比译码器104根据第二均衡器302均衡过的再现数据107通过维特比译码来得到数据109。

这样，能够用第三均衡器401来改变输入到相位频率控制器202的信号的频率及相位特性，从而能够积极地形成对相位频率控制器202来说容易检测误差的特性。由此，能够增大对磁带、磁头等的特性偏差的容许范围及由特性变化产生的偏差的容许范围。

接着，参照图5的同时对本发明的第五实施方式的再现信号波形处理装置进行说明。

本发明的第五实施方式的再现信号波形处理装置通过第一抽取过滤器501将所述说明过的第一实施方式的第一均衡器301输出的均衡数据303输入到第二均衡器302，通过第二抽取过滤器502将再现时钟信号108供给到第二均衡器302及维特比译码器104、后级系统，其结构如图5所示，由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；第一均衡器301，用于对A/D转换器(ADC)103得到的数字数据进行均衡；第一抽取过滤器501及第二均衡器302，与第一均衡器301串联连接，输入第一均衡器301生成的均衡数据303并进行均衡；维特比译码器104，对第二均衡器302生成的再现数据107进行维特比译码来输出数据109；相位频率控制器202，输入来自第一均衡器301的均衡数据303，同时输入再现时钟信号108A来检测相位频率误差信息，输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108A。然后，从压控振荡器203输出的再现时钟信号108A被供给到A/D转换器103、第一均衡器301及相位频率控制器202，经抽取过滤器502向第二均衡器302及维特比译码器104供给再现时钟信号108B，成为后级系统的同步时钟信号。

其中，A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203的反馈环构成PLL，该反馈环再加上与第一均衡器301经第一抽取过滤器501串联的第二均衡器302、及连接在再现时钟信号108A线路上的第二抽取过滤器502构成再现波形处理装置106。

第一抽取过滤器501用于吸收第一及第二均衡器301、302的工作时钟的差异，因此，即使加快构成PLL的第一均衡器301侧的时钟，也不会对第二均衡器302产生影响。

第二抽取过滤器502容许再现时钟信号108A和108B，即PLL侧和第二均衡器302侧的时钟有差异，具有分频器的功能：能够对PLL模块内的再现时钟信号108A进行分频，生成供给到第二均衡器302及维特比译码器的再现时钟信号108B。

在这样构成的再现信号波形处理装置中，通过再现磁头从磁介质得到的再现信号100通过再现放大器101输入到A/D转换器103，该A/D转换器103的输出被输入到第一均衡器301。第一均衡器301输出的均衡数据303被输入到第一抽取过滤器501和相位频率控制器202，其输出被输入到压控振荡器203。压控振荡器203输出再现时钟信号108A。该再现时钟信号108A由第二抽取过滤器502进行分频来生成再现时钟信号108B并输入到第二均衡器302及维特比译码器104，再现数据107由维特比译码器104进行识别，输出数据109。

这样，通过再现磁头从磁介质再现的再现信号100由再现放大器101进行放大，由作为离散化部件的A/D转换器103进行采样，得到再现数字数据。第一均衡器301对A/D转换器103得到的数字信号进行数字处理，输出均衡数据303，均衡数据303被供给到第一抽取过滤器501和相位频率控制器202。相位频率控制器202检测均衡数据303和后述部件生成的再现时钟信号108A之间的相位频率误差信息，输出基于它的控制信号。作为振荡部件的压控振荡器203根据从相位频率控制器202获取的控制信息来改变振荡周期，输出再现时钟信号108A。

该再现时钟信号108A由第二抽取过滤器502进行分频来形成再现时钟信号108B，将该再现时钟信号108B供给到第二均衡器302及维特比译码器104。

这里，由A/D转换器103、第一均衡器301、相位频率控制器202的压控振荡器203构成的反馈环形成再现信号100和再现时钟108A的锁相环(PLL)。

另一方面，第二均衡器302由第一抽取过滤器501吸收时钟，对均衡数据303中残留的均衡误差进行均衡并作为再现数据107来输出。维特比译码器104根据第二均衡器302均衡过的再现数据107通过维特比译码来得到数据109。

这样，通过采用包括第一及第二抽取过滤器501、502的结构，能够改变PLL侧的时钟速度和第二均衡器302侧的时钟速度，这能够加快锁相环(PLL)的工作时钟，即，使反馈环的工作时钟以第二均衡器302侧的工作时钟的倍频来工作。由此，能够提高环路增益，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

接着，参照图6对本发明的第六实施方式的再现信号波形处理装置进行说明。

本发明的第六实施方式的再现信号波形处理装置将上述说明过的第一实施方式的第一均衡器301输出的均衡数据303通过第一抽取过滤器501输入到第二均衡器302，将再现时钟信号108A通过第二抽取过滤器502变为再现时钟信号108B，供给到第二均衡器302及维特比译码器104、后级系统，在第一均衡器301和相位频率控制器202之间包括第三均衡器，其结构如图6所示，由下述部分构成：再现放大器101，用于放大通过再现磁头从磁介质得到的再现信号100；A/D转换器(ADC)103，用于对再现放大器101放大过的信号进行采样来生成再现数字数据；第一均衡器301，用于对A/D转换器(ADC)103得到的数字数据进行均衡；第一抽取过滤器501及第二均衡器302，与第一均衡器301串联，输入第一均衡器301生成的均衡数据303并进行均衡；维特比译码器104，对第二均衡器302生成的再现数据107进行维特比译码来输出数据109；第三均衡器401，输入来自第一均衡器301的均衡数据303；相位频率控制器202，输入来自第三均衡器401的均衡数据304，同时输入再现时钟信号108A来检测相位频率误差信息，输出基于它的控制信号；以及压控振荡器(VCO)203，根据相位频率控制器202生成的控制信号来改变振荡周期，而且输出再现时钟信号108A。然后，从压控振荡器203输出的再现时钟信号108A经A/D转换器103、第一均衡器301、相位频率控制器202及第二抽取过滤器502成为再现时钟信号108B，该再现时钟信号108B被输入到第二均衡器302及维特比译码器104，成为后级系统的同步时钟信号。

第一抽取过滤器501用于吸收第一及第二均衡器301、302的工作时钟的差异，由此，即使加快构成PLL的第一均衡器301侧的时钟，也不会对第二均衡器302产生影响。

第二抽取过滤器502用于容许再现时钟信号，即PLL侧和第二均衡器302侧的时钟有差异，具有分频器的功能：对PLL模块内的再现时钟信号108A进行分频，生成供给到第二均衡器302及维特比译码器的再现时钟信号108B。

第三均衡器401能够改变输入到相位频率控制器202的信号的频率、相位特性，从而能够积极地形成对相位频率控制器202来说容易检测误差的特性。由此，能够增大对磁带、磁头等的特性偏差及由特性变化产生的偏差的容许范围。

在这样构成的再现信号波形处理装置中，通过再现磁头从磁介质得到的再现信号100通过再现放大器101输入到A/D转换器103，该A/D转换器103的输出被输入到第一均衡器301。第一均衡器301输出的均衡数据303被输入到第一抽取过滤器501和相位频率控制器202，其输出被输入到压控振荡器203。压控振荡器203输出再现时钟信号108A。该再现时钟信号108A由第二抽取过滤器502进行分频来生成再现时钟信号108B并输入到第二均衡器302及维特比译码器104。然后，输出的再现数据107由维特比译码器104进行识别，输出数据109。

这样，通过再现磁头从磁介质再现的再现信号100由再现放大器101进行放大，由作为离散化部件的A/D转换器103进行采样，得到再现数字数据。第一均衡器301对A/D转换器103得到的数字信号进行数字处理，输出均衡数据303，均衡数据303被供给到第一抽取过滤器501和相位频率控制器202。相位频率控制器202检测均衡数据303和后述部件生成的再现时钟信号108A之间的相位频率误差信息，输出基于它的控制信号。作为振荡部件的压控振荡器203根据从相位频率控制器202获取的控制信息来改变振荡周期，输出再现时钟信号108A。

该再现时钟信号108A由第二抽取过滤器502进行分频来形成再现时钟信号108B，将该再现时钟信号108B供给到第二均衡器302及维特比译码器104。

这里，由A/D转换器103、第一均衡器301、相位频率控制器202及压控振荡器203构成的反馈环形成再现信号100和再现时钟108A的锁相环(PLL)。

另一方面，第二均衡器302由第一抽取过滤器501吸收时钟，对均衡数据303中残留的均衡误差进行均衡并作为再现数据107来输出。维特比译码器104根据第二均衡器302均衡过的再现数据107通过维特比译码来得到数据109。

这样，能够加快锁相环的工作时钟。由此，能够提高环路增益，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

发明效果

如上所述，本发明的再现波形处理装置通过分离作为PLL构件的第一均衡器和第二均衡器，使得第一均衡器301能够由第二均衡器进行严格的均衡，从而，从实现严格的均衡特性的必要性中解放出来。因此，第一均衡器应具备的特性只是实现用A/D转换器、第一均衡器、相位频率控制器及压控振荡器构成锁相环(PLL)的必要充分的均衡特性，所以能够设计简便、延时因素少的均衡器。

由此，锁相环的综合延时减少，能够将环路增益设置得很高，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

再者，因为第二均衡器能消除第一均衡器的残留均衡误差，所以能够降低差错率。

此外，对第二均衡器来说，因为只需对残留均衡误差部分进行均衡即可，所以能够减小电路规模。

通过分离第一均衡器和第二均衡器，例如，用具有基于LMS理论的自动均衡功能的横向滤波器来构成第二均衡器，可以从锁相环中分离出第二均衡器，所以能够消除锁相环和第二均衡器的相位均衡特性的相互干扰，由此，能够使再现波形处理装置106的均衡特性最佳，能够降低差错率，进而能够实现无需调整部位来应对磁带、磁头等的制造上的偏差或老化的再现波形处理装置。

此外，对第二均衡器来说，因为只需对残留均衡误差部分进行均衡即可，所以无需对低频也进行均衡，能够减少抽头，从而，能够减小电路规模。

通过用IIR型构成的积分均衡器、增强高频的微分均衡器、对相位进行均衡的相位均衡器、衰减奈奎斯特频率附近的高截止滤波器及以除去直流分量为目的的低截止滤波器来构成第一均衡器，能够减少延时因素。由此，锁相环的综合延时减少，能够将环路增益设置得很高，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

能够用第三均衡器来改变输入到相位频率控制器的信号的频率及相位特性。由此，能够积极地形成对相位频率控制器来说容易检测误差的特性。由此，能够增大对磁带、磁头等的特性偏差及由特性变化产生的偏差的容许范围。

通过在第一均衡器和第二均衡器之间插入抽取过滤器，而且在第一均衡器和第二均衡器的再现时钟线路上插入抽取过滤器，能够加快构成PLL的第一均衡器的锁相环(PLL)的工作时钟，由此，能够提高环路增益，所以能够得到很大的频率锁定范围和很高的频率跟踪性能。

Claims (12)

1.一种再现信号波形处理装置，所述装置是将反馈环作为使数字再现信号和再现时钟信号的频率相位同步的锁相环来工作的同步电路，其中，所述反馈环由以下部分构成：

A/D转换器，以所述再现时钟信号的间隔对所述再现信号进行采样来生成数字再现信号，其中，所述再现时钟信号是以规定的振荡频率生成的；

第一均衡器，均衡在所述A/D转换器中生成的数字再现信号；

相位频率控制部件，检测在所述第一均衡器中均衡过的数字再现信号和所述再现时钟信号之间的频率的相位误差，并输出基于所述再现时钟信号和所述数字再现信号之间的相位频率误差信息的控制信号；以及

可变频率振荡部件，根据所述相位频率控制部件的指令来改变所述振荡频率，

所述再现信号波形处理装置的特征在于：

在所述第一均衡器的基础上，还包括与所述第一均衡器串联的第二均衡器。

2.如权利要求1所述的再现信号波形处理装置，其特征在于：

所述第二均衡器由具有最小均方算法等自动均衡功能的自适应均衡器构成。

3.如权利要求1所述的再现信号波形处理装置，其特征在于：

所述第一均衡器由用于减少锁相环内的延时因素的无限冲激响应滤波器构成。

4.如权利要求1所述的再现信号波形处理装置，其特征在于：

所述相位频率控制部件包括用于进行均衡以便容易检测所述第一均衡器的数字再现信号和所述再现时钟信号之间的频率的相位误差的有限冲激响应滤波器。

5.如权利要求1所述的再现信号波形处理装置，其特征在于：

所述反馈环的工作时钟以所述第二均衡器的时钟的倍频来工作。

6.如权利要求1所述的再现信号波形处理装置，其特征在于：

在所述第一均衡器和第二均衡器之间，包括吸收第一及第二均衡器的工作时钟差异的抽取过滤器，并且包括对所述反馈环内的再现时钟信号进行分频、生成供给到所述第二均衡器的再现时钟信号的分频器。

7.一种再现信号波形处理装置，所述装置是将反馈环作为使数字再现信号和再现时钟信号的频率相位同步的锁相环来工作的同步电路，其中，所述反馈环由以下部分构成：

采样部件，以所述再现时钟信号的间隔对所述再现信号进行采样，所述再现时钟信号是以规定的振荡频率生成的；

第一均衡部件，均衡通过所述采样部件得到的数字再现信号；

相位频率控制部件，检测在所述第一均衡器中均衡过的数字再现信号和所述再现时钟信号之间的频率的相位误差，并输出基于所述再现时钟信号和所述数字再现信号之间的相位频率误差信息的控制信号；以及

振荡部件，根据所述相位频率控制部件的指令来改变所述振荡频率，

所述再现信号波形处理装置的特征在于：

在所述第一均衡部件的基础上，还包括与所述第一均衡部件串联的第二均衡部件。

8.如权利要求7所述的再现信号波形处理装置，其特征在于：

所述第二均衡部件由具有最小均方算法等的自动均衡功能的自适应均衡器构成。

9.如权利要求7所述的再现信号波形处理装置，其特征在于：

所述第一均衡部件由用于减少锁相环内的延时因素的无限冲激响应滤波器构成。

10.如权利要求7所述的再现信号波形处理装置，其特征在于：

所述相位频率控制部件包括用于进行均衡以便容易检测所述第一均衡部件的数字再现信号和所述再现时钟信号之间的频率的相位误差的有限冲激响应滤波器。

11.如权利要求7所述的再现信号波形处理装置，其特征在于：

所述反馈环的工作时钟以所述第二均衡部件的时钟的倍频来工作。

12.如权利要求7所述的再现信号波形处理装置，其特征在于：

在所述第一均衡部件和第二均衡部件之间，包括吸收第一及第二均衡部件的工作时钟差异的抽取过滤器，并且包括对所述反馈环内的再现时钟信号进行分频、生成供给到所述第二均衡部件的再现时钟信号的分频器。

Images