CN111159081A - 信号接收电路及使用其的半导体装置和半导体系统 - Google Patents

信号接收电路及使用其的半导体装置和半导体系统 Download PDF

Info

Publication number
CN111159081A
CN111159081A CN201910688323.7A CN201910688323A CN111159081A CN 111159081 A CN111159081 A CN 111159081A CN 201910688323 A CN201910688323 A CN 201910688323A CN 111159081 A CN111159081 A CN 111159081A
Authority
CN
China
Prior art keywords
signal
amplified
clock
synchronization
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910688323.7A
Other languages
English (en)
Other versions
CN111159081B (zh
Inventor
李贤培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111159081A publication Critical patent/CN111159081A/zh
Application granted granted Critical
Publication of CN111159081B publication Critical patent/CN111159081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种信号接收电路及使用其的半导体装置和半导体系统。信号接收电路包括缓冲器、采样电路和均衡器。缓冲器通过同步于放大时钟信号来将当前输入的接收信号放大而产生第一放大信号和第二放大信号。采样电路通过同步于采样时钟信号来对第一放大信号和第二放大信号采样而产生输出信号。均衡器同步于放大时钟信号而基于从先前输入的接收信号产生的第三放大信号和第四放大信号来改变第一放大信号的电压电平和第二放大信号的电压电平。

Description

信号接收电路及使用其的半导体装置和半导体系统
相关申请的交叉引用
本申请要求于2018年11月8日在韩国知识产权局提交的申请号为10-2018-0136565的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及集成电路技术，更具体地，涉及半导体装置和半导体系统。
背景技术
电子设备可以包括许多电子组件。在电子设备之中，计算机系统可以包括大量由半导体构成的半导体装置。这些半导体装置可以在发送和接收时钟和数据时彼此通信。随着计算机系统的操作速度的增加，半导体装置的操作速度也增加。例如，时钟信号的频率增加，以便高速执行半导体装置之间的数据通信。
半导体装置可以同步于时钟信号来向外部设备发送数据，或者可以同步于时钟信号来接收从外部设备发送的数据。随着时钟信号频率的增加，发送和接收数据所需的时间余量减小。此外，被发送或接收的数据的眼或有效窗口与减小的余量成比例地减小。半导体装置可以通过信号传输线耦接到外部设备。当通过信号传输线传输信号时，信号完整性可能通过在信号传输线中发生的反射而被降低。判决反馈均衡器通常可以用于通过补偿由反射引起的后光标分量(post-cursor component)来增大信号的眼或有效窗口。
发明内容
在一个实施例中，一种信号接收电路可以包括缓冲器、采样电路和均衡器。缓冲器可以被配置为通过同步于放大时钟信号来将当前输入的接收信号放大而产生第一放大信号和第二放大信号。采样电路可以被配置为通过同步于采样时钟信号来对第一放大信号和第二放大信号采样而产生输出信号。均衡器可以被配置为同步于放大时钟信号而基于从先前输入的接收信号产生的第三放大信号和第四放大信号来改变第一放大信号的电压电平和第二放大信号的电压电平。
在一个实施例中，一种信号接收电路可以包括第一缓冲器、第二缓冲器、第一均衡器和第一采样电路。第一缓冲器可以被配置为通过同步于第一放大时钟信号来将接收信号放大而产生第一放大信号和第二放大信号。第二缓冲器可以被配置为通过同步于第二放大时钟信号来将接收信号放大而产生第三放大信号和第四放大信号。第一均衡器可以被配置为同步于第一放大时钟信号而基于第三放大信号和第四放大信号来改变第一放大信号的电压电平和第二放大信号的电压电平。第一采样电路可以被配置为通过同步于第一采样时钟信号来对第一放大信号和第二放大信号进行采样而产生第一输出信号。
附图说明
图1是示出根据一个实施例的半导体系统的配置的框图。
图2是示出根据一个实施例的半导体装置的至少一部分的配置的框图。
图3A是示出图2中所示的内部时钟发生电路的配置的框图。
图3B是示出图3A中所示的时钟信号的相位的时序图。
图4是示出根据一个实施例的信号接收电路的配置的示意图。
图5是示出图4中所示的第一均衡器的配置的示意图。
图6A和图6B是示出根据信号传输线的信道特性、从输入信号产生的接收信号的波形的曲线图。
图7是示出根据一个实施例的信号接收电路的配置的示意图。
图8是示出根据一个实施例的信号接收电路的操作的时序图。
具体实施方式
图1示出了根据一个实施例的半导体系统1的配置。在图1中，半导体系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以提供用于操作第二半导体装置120的各种控制信号。第一半导体装置110可以包括各种类型的主机设备。例如，第一半导体装置110可以是这样的主机设备，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)或存储器控制器。第二半导体装置120可以例如是存储器件，并且存储器件可以包括易失性存储器和非易失性存储器。易失性存储器的示例可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)。非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等。
第二半导体装置120可以经由多个总线耦接到第一半导体装置110。多个总线可以是用于传输信号的信号传输路径、链路或信道。多个总线可以包括时钟总线、数据总线、命令地址总线等。时钟总线和命令地址总线可以是单向总线，并且数据总线可以是双向总线。在图1中，第二半导体装置120可以经由时钟总线101耦接到第一半导体装置110。第一半导体装置110可以经由时钟总线101将系统时钟信号CLK发送到第二半导体装置120，并且第二半导体装置120可以经由时钟总线101接收系统时钟信号CLK。系统时钟信号CLK可以与互补信号CLKB作为差分信号来传输。
第二半导体装置120可以经由一个或更多个信号总线102耦接到第一半导体装置110。第一半导体装置110可以经由信号总线102将同步信号SS发送到第二半导体装置120，或者接收从第二半导体装置120发送的同步信号SS。第二半导体装置120可以经由信号总线102接收从第一半导体装置110发送的同步信号SS，或者将同步信号SS发送到第一半导体装置110。第一半导体装置110和第二半导体装置120可以同步于系统时钟信号CLK来发送和接收同步信号SS。同步信号SS可以包括同步于系统时钟信号CLK而发送和接收的任何类型的信号。例如，同步信号SS可以是数据。
第一半导体装置110可以包括时钟发生电路111、时钟发送器112、信号发送电路113和信号接收电路114。时钟发生电路111可以产生系统时钟信号CLK。例如，时钟发生电路111可以包括时钟发生器，诸如锁相环电路。时钟发生电路111可以产生具有不同相位的多个时钟信号，并且输出所述多个时钟信号中的一些或全部，作为系统时钟信号CLK。时钟发送器112可以基于由时钟发生电路111产生的系统时钟信号CLK来驱动时钟总线101。时钟发送器112可以驱动时钟总线101以将系统时钟信号CLK发送到第二半导体装置120。
信号发送电路113可以耦接到信号总线102，并且可以基于第一半导体装置110的内部信号DI1来驱动信号总线102。信号发送电路113可以驱动信号总线102以将内部信号DI1作为同步信号SS发送到第二半导体装置120。信号接收电路114可以耦接到信号总线102、接收经由信号总线102传输的同步信号SS、以及产生内部信号DI1。
第二半导体装置120可以包括内部时钟发生电路122、信号发送电路123和信号接收电路124。内部时钟发生电路122可以耦接到时钟总线101，并且可以接收经由时钟总线101传输的系统时钟信号CLK。内部时钟发生电路122可以接收系统时钟信号CLK并且产生多个内部时钟信号INCLK。内部时钟发生电路122可以产生能够在第二半导体装置120中使用的各种内部时钟信号INCLK，并且多个内部时钟信号INCLK可以具有不同的脉冲宽度和不同的相位。
信号发送电路123可以耦接到信号总线102，并且可以基于第二半导体装置120的内部信号DI2来驱动信号总线102。信号发送电路123可以驱动信号总线102以将内部信号DI2作为同步信号SS发送到第一半导体装置110。信号发送电路123还可以接收多个内部时钟信号INCLK中的一个或更多个。信号发送电路123可以同步于内部时钟信号INCLK来将同步信号SS发送到第一半导体装置110。信号接收电路124可以耦接到信号总线102、接收经由信号总线102传输的同步信号SS、以及产生内部信号DI2。信号接收电路124还可以接收内部时钟信号INCLK。信号接收电路124可以基于内部时钟信号INCLK而从同步信号SS产生内部信号DI2。信号接收电路124可以基于具有不同脉冲宽度和不同相位的两个或更多个内部时钟信号INCLK而从同步信号SS产生内部信号DI2。
图2示出了根据一个实施例的半导体装置200的一些组件。在图2中，半导体装置200可以包括内部时钟发生电路210和信号接收电路220。内部时钟发生电路210可以被应用为图1所示的内部时钟发生电路122，并且信号接收电路220可以被应用为图1所示的信号接收电路114和124中的一个或更多个。内部时钟发生电路210可以接收系统时钟信号CLK，并且可以基于系统时钟信号CLK来产生多个放大时钟信号P1和多个采样时钟信号P2。多个放大时钟信号P1之间可以具有单位相位的相位差。该单位相位可以是指相邻的放大时钟信号之间的相位差。例如，单位相位可以对应于系统时钟信号CLK的180度的相位。然而，单位相位可以根据放大时钟信号的数量而改变。多个放大时钟信号P1可以被产生为具有这样的脉冲宽度，其等于或小于由信号接收电路220接收的输入信号IN的持续时间。多个采样时钟信号P2之间可以具有单位相位的相位差。该单位相位可以是指相邻的采样时钟信号之间的相位差。例如，单位相位可以对应于系统时钟信号CLK的180度的相位。然而，单位相位可以根据采样时钟信号的数量而改变。多个采样时钟信号P2可以具有分别落后于多个放大时钟信号P1的相位。内部时钟发生电路210可以通过将系统时钟信号CLK分频来产生多个放大时钟信号P1和多个采样时钟信号P2。放大时钟信号P1的数量和采样时钟信号P2的数量可以对应于在信号接收电路220中包括的信号接收路径的数量。
信号接收电路220可以接收输入信号IN，并且产生多个输出信号OUT。输入信号IN可以是与经由图1所示的信号总线102传输的同步信号SS相对应的信号。信号接收电路220可以接收输入信号IN，并且可以产生接收信号RIN。信号接收电路220可以通过将输入信号IN差分放大来产生接收信号RIN。信号接收电路220可以包括接收器，该接收器通过将输入信号IN差分放大来产生接收信号RIN。输入信号IN可以是差分信号或单端信号。当输入信号IN是差分信号时，信号接收电路220可以通过将作为差分信号输入的输入信号IN和互补信号INB差分放大来产生接收信号RIN。当输入信号IN是单端信号时，信号接收电路220可以通过将输入信号IN和参考电压VREF差分放大来产生接收信号RIN。参考电压VREF可以具有与输入信号IN的摆动范围的中间相对应的电压电平。输入信号IN可以是包括多个连续信号的信号流。
信号接收电路220可以同步于多个放大时钟信号P1和多个采样时钟信号P2来从接收信号RIN产生多个输出信号OUT。信号接收电路220可以包括多个信号接收路径。多个信号接收路径中的每个可以接收多个放大时钟信号P1中的一个和多个采样时钟信号P2中的一个。多个信号接收路径可以同步于所接收的放大时钟信号和所接收的采样时钟信号来从接收信号产生相应的输出信号OUT。多个信号接收路径可以同步于相应的放大时钟信号P1来将接收信号RIN放大，并且可以通过同步于相应的采样时钟信号P2来对放大的信号采样而产生多个输出信号OUT。当信号接收电路220包括四个信号接收路径时，内部时钟发生电路210可以产生四个放大时钟信号和四个采样时钟信号。
信号接收电路220可以执行均衡操作以将由反射导致的后光标消除和/或抵消，该反射可能发生在传输输入信号IN所经由的信号传输线中。信号接收路径中的每个可以包括均衡器以执行均衡操作。例如，均衡器可以是前馈均衡器。信号接收路径的均衡操作可以同步于相应的放大时钟信号P1来执行。
图3A示出了图2中所示的内部时钟发生电路210的配置。在图3A中，内部时钟发生电路210可以包括时钟接收器310、分频器320和接收时钟发生器330。时钟接收器310可以通过将系统时钟信号CLK和互补信号CLKB差分放大来产生参考时钟信号RCLK。分频器320可以通过将参考时钟信号RCLK的频率分频来产生多个分频时钟信号。例如，分频器320可以通过将参考时钟信号RCLK的频率二分频而产生四个分频时钟信号。分频器320可以产生第一分频时钟信号ICLK、第二分频时钟信号QCLK、第三分频时钟信号IBCLK和第四分频时钟信号QBCLK。第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK可以在信号之间具有90度的递增相位差。
接收时钟发生器330可以接收第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK，并且产生多个放大时钟信号和多个采样时钟信号。接收时钟发生器330可以基于第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK来产生第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB以及第一采样时钟信号至第四采样时钟信号P2_I、P2_Q、P2_IB和P2_QB。第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB可以在相邻的信号之间具有单位相位的相位差。该单位相位可以对应于第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK的90度的相位。第一采样时钟信号至第四采样时钟信号P2_I、P2_Q、P2_IB和P2_QB可以在相邻的信号之间具有单位相位的相位差。该单位相位可以对应于第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK的90度的相位。
图3B是示出图3A中所示出的时钟信号的相位的时序图。参考时钟信号RCLK可以与系统时钟信号CLK具有基本相同的频率和相位。第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK可以具有与参考时钟信号RCLK的频率的一半相对应的频率，以及与参考时钟信号RCLK的周期的两倍相对应的周期。第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK之间可以具有90度的相位差，并且该相位差可以对应于参考时钟信号RCLK的180度的相位。第一分频时钟信号ICLK可以具有与参考时钟信号RCLK的第一上升沿同步的相位。第二分频时钟信号QCLK可以具有与参考时钟信号RCLK的第一下降沿同步的相位，并且落后于第一分频时钟信号ICLK 90度。第三分频时钟信号IBCLK可以具有与参考时钟信号RCLK的第二上升沿同步的相位，并且落后于第二分频时钟信号QCLK 90度。第四分频时钟信号QBCLK可以具有与参考时钟信号RCLK的第二下降沿同步的相位，并且落后于第三分频时钟信号IBCLK 90度。
第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB之间可以具有单位相位的相位差，并且该单位相位可以是90度。参考图2，第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB可以被产生为以便分别与接收信号RIN的边沿对齐。系统时钟信号CLK可以与输入信号IN的边沿或输入信号IN的中心对齐。当系统时钟信号CLK与输入信号IN的边沿对齐时，内部时钟发生电路210可以在基本上不改变第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK的相位的情况下产生第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB。当系统时钟信号CLK与输入信号IN的中心对齐时，内部时钟发生电路210可以通过将第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK的相位延迟来产生第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB。第一放大时钟信号至第四放大时钟信号P1_I、P1_Q、P1_IB和P1_QB可以被产生为具有这样的脉冲宽度，其等于或小于系统时钟信号CLK和/或参考时钟信号RCLK的持续时间。
第一采样时钟信号至第四采样时钟信号P2_I、P2_Q、P2_IB和P2_QB之间可以具有单位相位的相位差，并且该单位相位可以是90度。第一采样时钟信号P2_I可以具有落后于第一放大时钟信号P1_I的相位，并且第二采样时钟信号P2_Q可以具有落后于第二放大时钟信号P1_Q的相位。第三采样时钟信号P2_IB可以具有落后于第三放大时钟信号P1_IB的相位，并且第四采样时钟信号P2_QB可以具有落后于第四放大时钟信号P1_QB的相位。第一采样时钟信号至第四采样时钟信号P2_I、P2_Q、P2_IB和P2_QB可以被产生为具有这样的脉冲宽度，其等于或小于第一分频时钟信号至第四分频时钟信号ICLK、QCLK、IBCLK和QBCLK的脉冲宽度。
图4示出了根据一个实施例的信号接收电路400的配置。信号接收电路400可以包括两个接收路径，并且可以被应用为图1和图2中所示的信号接收电路114、124和220。在图4中，信号接收电路400可以包括第一信号接收路径401和第二信号接收路径402。第一信号接收路径401可以对接收信号RIN进行接收并且输出第一输出信号OUT1，并且第二信号接收路径402可以对接收信号RIN进行接收并且产生第二输出信号OUT2。第一信号接收路径401可以基于第一放大时钟信号P1_I和第一采样时钟信号P2_I来从接收信号RIN产生第一输出信号OUT1。第一信号接收路径401可以同步于第一放大时钟信号P1_I来从接收信号RIN产生放大信号AO1和AO1B，并且同步于第一采样时钟信号P2_I来从放大信号AO1和AO1B产生第一输出信号OUT1。第二信号接收路径402可以基于第三放大时钟信号P1_IB和第三采样时钟信号P2_IB来从接收信号RIN产生第二输出信号OUT2。第二信号接收路径402可以同步于第三放大时钟信号P1_IB来从接收信号RIN产生放大信号AO2和AO2B，并且同步于第三采样时钟信号P2_IB来从放大信号AO2和AO2B产生第二输出信号OUT2。
第三放大时钟信号P1_IB可以与第一放大时钟信号P1_I具有180度的相位差。第三采样时钟信号P2_IB可以与第一采样时钟信号P2_I具有180度的相位差。第一信号接收路径401可以基于由第二信号接收路径402产生的放大信号AO2和AO2B来执行均衡操作。第二信号接收路径402可以基于由第一信号接收路径401产生的放大信号AO1和AO1B来执行均衡操作。
在图4中，信号接收电路400还可以包括接收器405。接收器405可以接收输入信号IN，并且产生接收信号RIN。输入信号IN可以与互补信号INB作为差分信号而被输入，或者作为单端信号而被输入。接收器405可以通过将输入信号对IN和INB差分放大、或将输入信号IN以及参考电压VREF差分放大，来产生接收信号RIN。接收信号RIN可以与互补信号RINB被产生为差分信号。
在图4中，第一信号接收路径401可以包括第一缓冲器411、第一采样电路412和第一均衡器413。第一缓冲器411可以对接收信号RIN和RINB以及第一放大时钟信号P1_I进行接收。第一缓冲器411可以同步于第一放大时钟信号P1_I来将接收信号RIN和RINB放大。第一缓冲器411可以通过将接收信号RIN和RINB放大来产生第一放大信号AO1和第二放大信号AO1B。第二放大信号AO1B可以是第一放大信号AO1的互补信号。第一采样电路412可以接收第一放大信号AO1、第二放大信号AO1B和第一采样时钟信号P2_I。第一采样电路412可以同步于第一采样时钟信号P2_I来对第一放大信号AO1和第二放大信号AO1B采样。第一采样电路412可以通过对第一放大信号AO1和第二放大信号AO1B采样来产生第一输出信号OUT1。第一均衡器413可以基于经由第二信号接收路径402产生的信号来执行第一信号接收路径401的均衡操作。第一均衡器413可以同步于第一放大时钟信号P1_I来执行均衡操作。
第二信号接收路径402可以包括第二缓冲器421、第二采样电路422和第二均衡器423。第二缓冲器421可以对接收信号RIN和RINB以及第三放大时钟信号P1_IB进行接收。第二缓冲器421可以同步于第三放大时钟信号P1_IB来将接收信号RIN和RINB放大。第二缓冲器421可以通过将接收信号RIN和RINB放大来产生第三放大信号AO2和第四放大信号AO2B。第四放大信号AO2B可以是第三放大信号AO2的互补信号。第二采样电路422可以接收第三放大信号AO2、第四放大信号AO2B和第三采样时钟信号P2_IB。第二采样电路422可以同步于第三采样时钟信号P2_IB来对第三放大信号AO2和第四放大信号AO2B采样。第二采样电路422可以通过对第三放大信号AO2和第四放大信号AO2B采样来产生第二输出信号OUT2。第二均衡器423可以基于经由第一信号接收路径401产生的信号来执行第二信号接收路径402的均衡操作。第二均衡器423可以同步于第三放大时钟信号P1_IB来执行均衡操作。
第一均衡器413可以基于从先前输入的接收信号产生的放大信号来改变从当前输入的接收信号产生的放大信号的电压电平。先前输入的接收信号可以是当第三放大时钟信号P1_IB被使能时由第二缓冲器421接收的接收信号RIN和RINB。从先前输入的接收信号产生的放大信号可以是第三放大信号AO2和第四放大信号AO2B，第二缓冲器421通过同步于第三放大时钟信号P1_IB来将接收信号RIN和RINB放大而产生所述第三放大信号AO2和所述第四放大信号AO2B。当前输入的接收信号可以是当第一放大时钟信号P1_I被使能时由第一缓冲器411接收的接收信号RIN和RINB。从当前输入的接收信号产生的放大信号可以是第一放大信号AO1和第二放大信号AO1B，第一缓冲器411通过同步于第一放大时钟信号P1_I来将接收信号RIN和RINB放大而产生所述第一放大信号AO1和所述第二放大信号AO1B。具体地，第一均衡器413可以基于经由第二信号接收路径402产生的第三放大信号AO2和第四放大信号AO2B来执行均衡操作。第一均衡器413可以同步于第一放大时钟信号P1_I而基于第三放大信号AO2和第四放大信号AO2B来改变第一放大信号AO1的电压电平和第二放大信号AO1B的电压电平。第一均衡器413可以耦接到信号线SL2和SL2B，并且经由信号线SL2和SL2B接收第三放大信号AO2和第四放大信号AO2B。
第二均衡器423可以基于从先前输入的接收信号产生的放大信号来改变从当前输入的接收信号产生的放大信号的电压电平。先前输入的接收信号可以是当第一放大时钟信号P1_I被使能时由第一缓冲器411接收的接收信号RIN和RINB。从先前输入的接收信号产生的放大信号可以是第一放大信号AO1和第二放大信号AO1B，第一缓冲器411通过同步于第一放大时钟信号P1_I来将接收信号RIN和RINB放大而产生所述第一放大信号AO1和所述第二放大信号AO1B。当前输入的接收信号可以是当第三放大时钟信号P1_IB被使能时由第二缓冲器421接收的接收信号RIN和RINB。从当前输入的接收信号产生的放大信号可以是第三放大信号AO2和第四放大信号AO2B，第二缓冲器421通过同步于第三放大时钟信号P1_IB来将接收信号RIN和RINB放大而产生所述第三放大信号AO2和所述第四放大信号AO2B。具体地，第二均衡器423可以基于第一放大信号AO1和第二放大信号AO1B来执行均衡操作。第二均衡器423可以同步于第三放大时钟信号P1_IB而基于第一放大信号AO1和第二放大信号AO1B来改变第三放大信号AO2的电压电平和第四放大信号AO2B的电压电平。第二均衡器423可以耦接到信号线SL1和SL1B，并且经由信号线SL1和SL1B接收第一放大信号AO1和第二放大信号AO1B。
传统的信号接收电路使用判决反馈均衡方法，并且通常使用采样电路的输出来执行均衡操作。然而，根据本教导的一个实施例的均衡器可以基于从先前输入的接收信号产生的放大信号来对从当前输入的接收信号产生的放大信号执行均衡操作。此外，均衡器可以在放大信号同步于放大时钟信号而被产生时，同步于所述放大时钟信号来执行均衡操作。根据一个实施例的信号接收电路400可以通过前馈均衡方法来高速执行均衡操作，而不使用采样电路的输出。因此，可以提供适合被用于以高速操作的半导体系统的信号接收电路。
在图4中，第一信号接收路径401还可以包括第一同步开关414、第一预充电单元415和第一稳定器416。第一同步开关414可以接收第一放大时钟信号P1_I。第一同步开关414可以同步于第一放大时钟信号P1_I来将第一放大信号AO1和第二放大信号AO1B输出到第一采样电路412。第一同步开关414可以在同步于第一放大时钟信号P1_I而被导通时分别将第一放大信号AO1和第二放大信号AO1B输出到信号线SL1和SL1B。信号线SL1和SL1B可以耦接到第一采样电路412。第一同步开关414可以基于第一放大时钟信号P1_I将第一放大信号AO1输出到信号线SL1，以及将第二放大信号AO1B输出到信号线SL1B。
第一预充电单元415可以接收第一预充电信号PCGI。第一预充电单元415可以基于第一预充电信号PCGI来对信号线SL1和SL1B的电压电平预充电。第一预充电单元415可以基于第一预充电信号PCGI来对信号线SL1和SL1B上的第一放大信号AO1和第二放大信号AO1B预充电。第一预充电单元415可以基于第一预充电信号PCGI来接收高电压VH，并且以高电压VH的电平对信号线SL1和SL1B预充电。在第一采样电路412通过对信号线SL1和SL1B上的第一放大信号AO1和第二放大信号AO1B采样来产生第一输出信号OUT1之后，第一预充电单元415可以对信号线SL1和SL1B预充电。第一预充电信号PCGI可以是在第一采样时钟信号P2_I被使能之后被使能的脉冲信号。第一稳定器416可以使信号线SL1和SL1B的电压电平稳定。第一稳定器416可以包括将信号线SL1和SL1B耦接到低电压VL端子的电容器。低电压VL可以具有比高电压VH低的电平。
在图4中，第二信号接收路径402还可以包括第二同步开关424、第二预充电单元425和第二稳定器426。第二同步开关424可以接收第三放大时钟信号P1_IB。第二同步开关424可以同步于第三放大时钟信号P1_IB来将第三放大信号AO2和第四放大信号AO2B输出到第二采样电路422。第二同步开关424可以在同步于第三放大时钟信号P1_IB而被导通时分别将第三放大信号AO2和第四放大信号AO2B输出到信号线SL2和SL2B。信号线SL2和SL2B可以耦接到第二采样电路422。第二同步开关424可以基于第三放大时钟信号P1_IB将第三放大信号AO2输出到信号线SL2，以及将第四放大信号AO2B输出到信号线SL2B。
第二预充电单元425可以接收第二预充电信号PCGIB。第二预充电单元425可以基于第二预充电信号PCGIB来对信号线SL2和SL2B的电压电平预充电。第二预充电单元425可以基于第二预充电信号PCGIB来对信号线SL2和SL2B上的第三放大信号AO2和第四放大信号AO2B预充电。第二预充电单元425可以基于第二预充电信号PCGIB接收高电压VH，并且以高电压VH的电平对信号线SL2和SL2B预充电。在第二采样电路422通过对信号线SL2和SL2B上的第三放大信号AO2和第四放大信号AO2B采样来产生第二输出信号OUT2之后，第二预充电单元425可以对信号线SL2和SL2B预充电。第二预充电信号PCGIB可以是在第三采样时钟信号P2_IB被使能之后被使能的脉冲信号。第二稳定器426可以使信号线SL2和SL2B的电压电平稳定。第二稳定器426可以包括将信号线SL2和SL2B耦接到低电压VL端子的电容器。
图5示出了图4中所示的第一均衡器413的配置。除了输入信号和输出信号之外，在图4中示出的第二均衡器423可以具有与第一均衡器413相同的结构。在图5中，第一均衡器413可以包括输入选择器511、第一晶体管521、第二晶体管522、第三晶体管523和电流源531。输入选择器511可以耦接到信号线SL2和信号线SL2B。输入选择器511可以接收控制信号Sign。输入选择器511可以基于控制信号Sign分别将信号线SL2和SL2B耦接到第一输入线IL1和第二输入线IL1B。例如，当控制信号Sign处于第一电平时，输入选择器511可以将信号线SL2耦接到第一输入线IL1，并且将信号线SL2B耦接到第二输入线IL1B。相反，当控制信号Sign处于第二电平时，输入选择器511可以将信号线SL2耦接到第二输入线IL1B，并且将信号线SL2B耦接到第一输入线IL1。
取决于在图4中传输输入信号IN所经由的信号传输线的信道特性，控制信号Sign可以具有第一电平或第二电平。信道特性可以包括第一特性和第二特性。图6A和图6B示出了根据信号传输线的信道特性、从输入信号产生的接收信号的波形。如图6A和6B所示，反射可以取决于信号传输线的信道特性而发生，并且后光标可能出现在从输入信号IN产生的接收信号RIN中。当接收信号RIN的主光标具有正值时，根据信道特性，第一后光标可以具有负值和正值中的一个。如图6A所示，第一特性可以指示从输入信号IN产生的接收信号RIN的第一后光标具有负值的情况。当信道特性是第一特性时，需要被消除和/或抵消的主反射分量可以是具有负值的第一后光标。如图6B所示，第二特性可以指示从输入信号IN产生的接收信号RIN的第一后光标具有正值的情况。当信道特性是第二特性时，需要被消除和/或抵消的主反射分量可以是具有正值的第一后光标。
第一均衡器413可以执行消除和/或抵消接收信号RIN的主反射分量的均衡操作。当信道特性是第一特性时，第一均衡器413可以执行均衡操作以消除和/或抵消具有负值的第一后光标。当信道特性是第二特性时，第一均衡器413可以执行均衡操作以消除和/或抵消具有正值的第一后光标。当信道特性是第一特性时，控制信号Sign可以具有第一电平。当信道特性是第二特性时，控制信号Sign可以具有第二电平。
第一晶体管521可以耦接到第一输入线IL1，并且基于经由第一输入线IL1传输的信号来改变第一放大信号AO1的电压电平。第一晶体管521可以是N沟道MOS晶体管。第一晶体管521可以具有耦接到第一输入线IL1的栅极、耦接到第一放大信号AO1的漏极、以及耦接到公共节点CN的源极。第二晶体管522可以耦接到第二输入线IL1B，并且基于经由第二输入线IL1B传输的信号来改变第二放大信号AO1B的电压电平。第二晶体管522可以是N沟道MOS晶体管。第二晶体管522可以具有耦接到第二输入线IL1B的栅极、耦接到第二放大信号AO1B的漏极、以及耦接到公共节点CN的源极。
第三晶体管523可以基于第一放大时钟信号P1_I来形成从公共节点CN到低电压VL端子的电流路径。第三晶体管523可以是N沟道MOS晶体管。第三晶体管523可以具有被配置为接收第一放大时钟信号P1_I的栅极、被耦接到公共节点CN的漏极、以及经由电流源531耦接到低电压VL端子的源极。电流源531可以控制恒定量的电流从公共节点CN流动到低电压VL端子。电流源531可以是可变电流源，并且可以改变流过电流源531的电流量。
当控制信号Sign处于第一电平时，输入选择器511可以将信号线SL2耦接到第一输入线IL1，并且将信号线SL2B耦接到第二输入线IL1B。因此，第一均衡器413可以基于信号线SL2上的第三放大信号AO2来改变第一放大信号AO1的电压电平，并且基于信号线SL2B上的第四放大信号AO2B来改变第二放大信号AO1B的电压电平。当控制信号Sign处于第二电平时，输入选择器511可以将信号线SL2B耦接到第一输入线IL1，并且将信号线SL2耦接到第二输入线IL1B。因此，第一均衡器413可以基于信号线SL2上的第三放大信号AO2来改变第二放大信号AO1B的电压电平，并且基于信号线SL2B上的第四放大信号AO2B来改变第一放大信号AO1的电压电平。
图7示出了根据一个实施例的信号接收电路700的配置。信号接收电路700可以被应用为在图1和图2中所示的信号接收电路114、124和220。在图7中，信号接收电路700可以包括接收器705、第一信号接收路径701、第二信号接收路径702、第三信号接收路径703和第四信号接收路径704。接收器705可以通过将输入信号对IN和INB差分放大、或将输入信号IN以及参考电压VREF差分放大，来产生接收信号RIN和RINB。第一信号接收路径701可以对接收信号RIN和RINB进行接收以及产生第一输出信号OUT1，并且第二信号接收路径702可以对接收信号RIN和RINB进行接收以及产生第二输出信号OUT2。第三信号接收路径703可以对接收信号RIN和RINB进行接收以及产生第三输出信号OUT3，并且第四信号接收路径704可以对接收信号RIN和RINB进行接收以及产生第四输出信号OUT4。
第一信号接收路径701可以基于第一放大时钟信号P1_I和第一采样时钟信号P2_I来从接收信号RIN和RINB产生第一输出信号OUT1。第一信号接收路径701可以同步于第一放大时钟信号P1_I来从接收信号RIN和RINB产生放大信号，并且同步于第一采样时钟信号P2_I来从放大信号产生第一输出信号OUT1。第二信号接收路径702可以基于第二放大时钟信号P1_Q和第二采样时钟信号P2_Q来从接收信号RIN和RINB产生第二输出信号OUT2。第二信号接收路径702可以同步于第二放大时钟信号P1_Q来从接收信号RIN和RINB产生放大信号，并且同步于第二采样时钟信号P2_Q来从放大信号产生第二输出信号OUT2。
第三信号接收路径703可以基于第三放大时钟信号P1_IB和第三采样时钟信号P2_IB来从接收信号RIN和RINB产生第三输出信号OUT3。第三信号接收路径703可以同步于第三放大时钟信号P1_IB来从接收信号RIN和RINB产生放大信号，并且同步于第三采样时钟信号P2_IB来从放大信号产生第三输出信号OUT3。第四信号接收路径704可以基于第四放大时钟信号P1_QB和第四采样时钟信号P2_QB来从接收信号RIN和RINB产生第四输出信号OUT4。第四信号接收路径704可以同步于第四放大时钟信号P1_QB来从接收信号RIN和RINB产生放大信号，并且同步于第四采样时钟信号P2_QB来从放大信号产生第四输出信号OUT4。
第一信号接收路径701可以包括第一缓冲器711、第一采样电路712和第一均衡器713。第一缓冲器711可以通过同步于第一放大时钟信号P1_I来将接收信号RIN和RINB放大而产生第一放大信号AO1和第二放大信号AO1B。第一采样电路712可以同步于第一采样时钟信号P2_I而基于第一放大信号AO1和第二放大信号AO1B来产生第一输出信号OUT1。第一采样电路712可以通过对第一放大信号AO1和第二放大信号AO1B采样来产生第一输出信号OUT1。第一均衡器713可以基于经由第四信号接收路径704产生的信号来对第一放大信号AO1和第二放大信号AO1B执行均衡操作。
第一信号接收路径701还可以包括第一同步开关714、第一预充电单元715和第一稳定器716。第一同步开关714可以同步于第一放大时钟信号P1_I来将第一放大信号AO1和第二放大信号AO1B输出到第一采样电路712。第一同步开关714可以同步于第一放大时钟信号P1_I来分别将第一放大信号AO1和第二放大信号AO1B输出到信号线SL1和SL1B，并且第一采样电路712可以经由信号线SL1和SL1B接收第一放大信号AO1和第二放大信号AO1B。第一预充电单元715可以基于第一预充电信号PCGI来对信号线SL1和SL1B预充电。第一预充电单元715可以在第一预充电信号PCGI被使能时将信号线SL1和SL1B驱动到高电压VH，并且对信号线SL1和SL1B上的第一放大信号AO1和第二放大信号AO1B预充电。在第一采样时钟信号P2_I被使能之后，第一预充电信号PCGI可以被使能。第一稳定器716可以包括耦接到低电压VL端子的电容器，并且使信号线SL1和SL1B的电压电平稳定。
第二信号接收路径702可以包括第二缓冲器721、第二采样电路722和第二均衡器723。第二缓冲器721可以通过同步于第二放大时钟信号P1_Q来将接收信号RIN和RINB放大而产生第三放大信号AO2和第四放大信号AO2B。第二采样电路722可以同步于第二采样时钟信号P2_Q而基于第三放大信号AO2和第四放大信号AO2B来产生第二输出信号OUT2。第二采样电路722可以通过对第三放大信号AO2和第四放大信号AO2B采样来产生第二输出信号OUT2。第二均衡器723可以基于经由第一信号接收路径701产生的信号来对第三放大信号AO2和第四放大信号AO2B执行均衡操作。第二均衡器723可以接收第二放大时钟信号P1_Q、第一放大信号AO1和第二放大信号AO1B。第二均衡器723可以同步于第二放大时钟信号P1_Q而基于第一放大信号AO1和第二放大信号AO1B来改变第三放大信号AO2的电压电平和第四放大信号AO2B的电压电平。第二均衡器723可以耦接到信号线SL1和SL1B，并且接收第一放大信号AO1和第二放大信号AO1B。
第二信号接收路径702还可以包括第二同步开关724、第二预充电单元725和第二稳定器726。第二同步开关724可以同步于第二放大时钟信号P1_Q来将第三放大信号AO2和第四放大信号AO2B输出到第二采样电路722。第二同步开关724可以同步于第二放大时钟信号P1_Q来将第三放大信号AO2和第四放大信号AO2B输出到信号线SL2和SL2B，并且第二采样电路722可以经由信号线SL2和SL2B来接收第三放大信号AO2和第四放大信号AO2B。第二预充电单元725可以基于第二预充电信号PCGQ来对信号线SL2和SL2B预充电。第二预充电单元725可以在第二预充电信号PCGQ被使能时将信号线SL2和SL2B驱动到高电压VH，并且对信号线SL2和SL2B上的第三放大信号AO2和第四放大信号AO2B预充电。在第二采样时钟信号P2_Q被使能之后，第二预充电信号PCGQ可以被使能。第二稳定器726可以包括耦接到低电压VL端子的电容器，并且使信号线SL2和SL2B的电压电平稳定。
第三信号接收路径703可以包括第三缓冲器731、第三采样电路732和第三均衡器733。第三缓冲器731可以通过同步于第三放大时钟信号P1_IB来将接收信号RIN和RINB放大而产生第五放大信号AO3和第六放大信号AO3B。第三采样电路732可以同步于第三采样时钟信号P2_IB而基于第五放大信号AO3和第六放大信号AO3B来产生第三输出信号OUT3。第三采样电路732可以通过对第五放大信号AO3和第六放大信号AO3B采样来产生第三输出信号OUT3。第三均衡器733可以基于经由第二信号接收路径702产生的信号来对第五放大信号AO3和第六放大信号AO3B执行均衡操作。第三均衡器733可以接收第三放大时钟信号P1_IB、第三放大信号AO2和第四放大信号AO2B。第三均衡器733可以同步于第三放大时钟信号P1_IB而基于第三放大信号AO2和第四放大信号AO2B来改变第五放大信号AO3的电压电平和第六放大信号AO3B的电压电平。第三均衡器733可以耦接到信号线SL2和SL2B，并且接收第三放大信号AO2和第四放大信号AO2B。
第三信号接收路径703还可以包括第三同步开关734、第三预充电单元735和第三稳定器736。第三同步开关734可以同步于第三放大时钟信号P1_IB来将第五放大信号AO3和第六放大信号AO3B输出到第三采样电路732。第三同步开关734可以同步于第三放大时钟信号P1_IB来将第五放大信号AO3和第六放大信号AO3B输出到信号线SL3和SL3B，并且第三采样电路732可以经由信号线SL3和SL3B来接收第五放大信号AO3和第六放大信号AO3B。第三预充电单元735可以基于第三预充电信号PCGIB来对信号线SL3和SL3B预充电。第三预充电单元735可以在第三预充电信号PCGIB被使能时将信号线SL3和SL3B驱动到高电压VH，并且对信号线SL3和SL3B上的第五放大信号AO3和第六放大信号AO3B预充电。在第三采样时钟信号P2_IB被使能之后，第三预充电信号PCGIB可以被使能。第三稳定器736可以包括耦接到低电压VL端子的电容器，并且使信号线SL3和SL3B的电压电平稳定。
第四信号接收路径704可以包括第四缓冲器741、第四采样电路742和第四均衡器743。第四缓冲器741可以通过同步于第四放大时钟信号P1_QB来将接收信号RIN和RINB放大来产生第七放大信号AO4和第八放大信号AO4B。第四采样电路742可以同步于第四采样时钟信号P2_QB而基于第七放大信号AO4和第八放大信号AO4B来产生第四输出信号OUT4。第四采样电路742可以通过对第七放大信号AO4和第八放大信号AO4B采样来产生第四输出信号OUT4。第四均衡器743可以基于经由第三信号接收路径703产生的信号来对第七放大信号AO4和第八放大信号AO4B执行均衡操作。第四均衡器743可以接收第四放大时钟信号P1_QB、第五放大信号AO3和第六放大信号AO3B。第四均衡器743可以同步于第四放大时钟信号P1_QB而基于第五放大信号AO3和第六放大信号AO3B来改变第七放大信号AO4的电压电平和第八放大信号AO4B的电压电平。第四均衡器743可以耦接到信号线SL3和SL3B，并且接收第五放大信号AO3和第六放大信号AO3B。第一均衡器713可以接收第一放大时钟信号P1_I、第七放大信号AO4和第八放大信号AO4B。第一均衡器713可以同步于第一放大时钟信号P1_I而基于第七放大信号AO4和第八放大信号AO4B来改变第一放大信号AO1的电压电平和第二放大信号AO1B的电压电平。
第四信号接收路径704还可以包括第四同步开关744、第四预充电单元745和第四稳定器746。第四同步开关744可以同步于第四放大时钟信号P1_QB来将第七放大信号AO4和第八放大信号AO4B输出到第四采样电路742。第四同步开关744可以同步于第四放大时钟信号P1_QB来将第七放大信号AO4和第八放大信号AO4B输出到信号线SL4和SL4B，并且第四采样电路742可以经由信号线SL4和SL4B接收第七放大信号AO4和第八放大信号AO4B。第四预充电单元745可以基于第四预充电信号PCGQB来对信号线SL4和SL4B预充电。第四预充电单元745可以在第四预充电信号PCGQB被使能时将信号线SL4和SL4B驱动到高电压VH，并且对信号线SL4和SL4B上的第七放大信号AO4和第八放大信号AO4B预充电。在第四采样时钟信号P2_QB被使能之后，第四预充电信号PCGQB可以被使能。第四稳定器746可以包括耦接到低电压VL端子的电容器，并且使信号线SL4和SL4B的电压电平稳定。
图8是示出根据一个实施例的信号接收电路的操作的至少一部分的时序图。参考图1、图7和图8，根据一个实施例的信号接收电路700的操作描述如下。举例说明输入信号IN包括两个连续信号、即处于低电平的第一输入信号IN和处于高电平的第二输入信号IN的情况。输入信号IN可以同步于系统时钟信号CLK而经由信号传输线(诸如信号总线102)输入到信号接收电路700。举例说明系统时钟信号CLK与输入信号IN的边沿对齐并且以双倍数据速率传输数据的情况。信号接收电路700可以通过将输入信号IN放大来产生接收信号RIN，并且接收信号RIN可以在系统时钟信号CLK的高电平时段中基于第一输入信号IN而具有低电平，并且在系统时钟信号CLK的低电平时段中基于第二输入信号IN而具有高电平。
第四缓冲器741可以通过同步于第四放大时钟信号P1_QB来将接收信号RIN放大而产生第七放大信号AO4和第八放大信号AO4B。第七放大信号AO4可以处于低电平，而第八放大信号AO4B可以处于高电平。第四同步开关744可以将第七放大信号AO4和第八放大信号AO4B输出到信号线SL4和SL4B，信号线SL4可以变为低电平，并且信号线SL4B可以保持高电平。当第四采样时钟信号P2_QB被使能时，第四采样电路742可以对信号线SL4和SL4B上的第七放大信号AO4和第八放大信号AO4B采样，并且产生具有低电平的第四输出信号OUT4。在第四采样时钟信号P2_QB被使能之后，第四预充电信号PCGQB可以被使能，并且第四预充电单元745可以对信号线SL4和SL4B的电压电平预充电。
在第四放大时钟信号P1_QB被禁止之后，第一放大时钟信号P1_I可以被使能。第一缓冲器711可以通过同步于第一放大时钟信号P1_I来将接收信号RIN放大而产生第一放大信号AO1和第二放大信号AO1B。因为接收信号RIN处于高电平，所以第一放大信号AO1可以具有高电平，而第二放大信号AO1B可以具有低电平。第一同步开关714可以同步于第一放大时钟信号P1_I来将第一放大信号AO1和第二放大信号AO1B输出到信号线SL1和SL1B，信号线SL1可以保持高电平，并且信号线SL1B可以改变到低电平。此时，第一均衡器713可以同步于第一放大时钟信号P1_I来经由信号线SL4和SL4B接收第七放大信号AO4和第八放大信号AO4B，并且基于第七放大信号AO4和第八放大信号AO4B来改变第一放大信号AO1的电压电平和第二放大信号AO1B的电压电平。因此，可以消除和/或抵消作为第七放大信号AO4和第八放大信号AO4B的基础的接收信号RIN的主反射分量，并且可以增大第一放大信号AO1和第二放大信号AO1B的信号完整性。
当第一采样时钟信号P2_I被使能时，第一采样电路712可以对信号线SL1和SL1B上的第一放大信号AO1和第二放大信号AO1B采样，并且产生具有高电平的第一输出信号OUT1。在第一采样时钟信号P2_I被使能之后，第一预充电信号PCGI可以被使能，并且第一预充电单元715可以对信号线SL1和SL1B的电压电平预充电。
虽然上面已经描述了有限数量的实施例，但是本领域技术人员将理解，另外的实施例是可能的。因此，不应基于所描述的实施例来限制本文中所描述的信号接收电路。

Claims (20)

1.一种信号接收电路，包括：
第一缓冲器，其被配置为通过同步于放大时钟信号来将当前输入的接收信号放大而产生第一放大信号和第二放大信号；
采样电路，其被配置为通过同步于采样时钟信号来对所述第一放大信号和所述第二放大信号采样而产生输出信号；以及
均衡器，其被配置为：同步于所述放大时钟信号，基于从先前输入的接收信号产生的第三放大信号和第四放大信号来改变所述第一放大信号的电压电平和所述第二放大信号的电压电平。
2.根据权利要求1所述的信号接收电路，其中，所述放大时钟信号与所述接收信号的边沿对齐，并且具有等于或小于所述接收信号的持续时间的脉冲宽度。
3.根据权利要求1所述的信号接收电路，其中，所述采样时钟信号具有落后于所述放大时钟信号的相位。
4.根据权利要求1所述的信号接收电路，还包括：同步开关，其被配置为同步于所述放大时钟信号来将所述第一放大信号和所述第二放大信号输出到所述采样电路。
5.根据权利要求4所述的信号接收电路，还包括：预充电单元，其被配置为基于预充电信号来对所述第一放大信号和所述第二放大信号预充电，
其中，在所述采样时钟信号被使能之后，所述预充电信号被使能。
6.根据权利要求1所述的信号接收电路，还包括：第二缓冲器，其被配置为通过将所述先前输入的接收信号放大来产生所述第三放大信号和所述第四放大信号。
7.根据权利要求6所述的信号接收电路，还包括：接收器，其被配置为接收经由信号传输线传输的输入信号，并且产生所述接收信号。
8.根据权利要求7所述的信号接收电路，其中，当所述信号传输线具有与第一特性相对应的信道特性时，所述信号接收电路基于所述第三放大信号来改变所述第一放大信号的电压电平，并且基于所述第四放大信号来改变所述第二放大信号的电压电平，以及
其中，当所述信号传输线具有与第二特性相对应的信道特性时，所述信号接收电路基于所述第四放大信号来改变所述第一放大信号的电压电平，并且基于所述第三放大信号来改变所述第二放大信号的电压电平。
9.一种信号接收电路，包括：
第一缓冲器，其被配置为通过同步于第一放大时钟信号来将接收信号放大而产生第一放大信号和第二放大信号；
第二缓冲器，其被配置为通过同步于第二放大时钟信号来将所述接收信号放大而产生第三放大信号和第四放大信号；
第一均衡器，其被配置为：同步于所述第一放大时钟信号，基于所述第三放大信号和所述第四放大信号来改变所述第一放大信号的电压电平和所述第二放大信号的电压电平；以及
第一采样电路，其被配置为通过同步于第一采样时钟信号来对所述第一放大信号和所述第二放大信号采样而产生第一输出信号。
10.根据权利要求9所述的信号接收电路，其中，所述第二放大时钟信号具有领先于所述第一放大时钟信号单位相位的相位。
11.根据权利要求9所述的信号接收电路，其中，所述第一放大时钟信号和所述第二放大时钟信号分别与所述接收信号的边沿对齐，并且具有等于或小于所述接收信号的持续时间的脉冲宽度。
12.根据权利要求9所述的信号接收电路，其中，所述第一采样时钟信号具有落后于所述第一放大时钟信号的相位。
13.根据权利要求9所述的信号接收电路，还包括：第一同步开关，其被配置为同步于所述第一放大时钟信号来将所述第一放大信号和所述第二放大信号输出到所述第一采样电路。
14.根据权利要求13所述的信号接收电路，还包括：第一预充电单元，其被配置为基于第一预充电信号来将所述第一放大信号和所述第二放大信号预充电，
其中，在所述第一采样时钟信号被使能之后，所述第一预充电信号被使能。
15.根据权利要求9所述的信号接收电路，还包括：接收器，其被配置为接收经由信号传输线传输的输入信号，并且产生所述接收信号。
16.根据权利要求15所述的信号接收电路，其中，当所述输入信号是差分信号时，所述接收器通过将所述差分信号差分放大来产生所述接收信号，以及
其中，当所述输入信号是单端信号时，所述接收器通过将所述单端信号和参考电压差分放大来产生所述接收信号。
17.根据权利要求9所述的信号接收电路，还包括：
第二均衡器，其被配置为：同步于所述第二放大时钟信号，基于所述第一放大信号和所述第二放大信号来改变所述第三放大信号的电压电平和所述第四放大信号的电压电平；以及
第二采样电路，其被配置为通过同步于所述第二采样时钟信号而对所述第三放大信号和所述第四放大信号采样来产生第二输出信号。
18.根据权利要求17所述的信号接收电路，其中，所述第二采样时钟信号具有落后于所述第二放大时钟信号的相位。
19.根据权利要求17所述的信号接收电路，还包括：第二同步开关，其被配置为同步于所述第二放大时钟信号来将所述第三放大信号和所述第四放大信号输出到所述第二采样电路。
20.根据权利要求19所述的信号接收电路，还包括：第二预充电单元，其被配置为基于第二预充电信号来将所述第三放大信号的电平和所述第四放大信号的电平预充电，
其中，在所述第二采样时钟信号被使能之后，所述第二预充电信号被使能。
CN201910688323.7A 2018-11-08 2019-07-29 信号接收电路及使用其的半导体装置和半导体系统 Active CN111159081B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180136565A KR102670943B1 (ko) 2018-11-08 2018-11-08 수신 회로, 상기 수신 회로를 이용하는 반도체 장치 및 반도체 시스템
KR10-2018-0136565 2018-11-08

Publications (2)

Publication Number Publication Date
CN111159081A true CN111159081A (zh) 2020-05-15
CN111159081B CN111159081B (zh) 2023-08-22

Family

ID=70461656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910688323.7A Active CN111159081B (zh) 2018-11-08 2019-07-29 信号接收电路及使用其的半导体装置和半导体系统

Country Status (4)

Country Link
US (1) US10644685B1 (zh)
JP (1) JP7514070B2 (zh)
KR (1) KR102670943B1 (zh)
CN (1) CN111159081B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415374A1 (en) * 2021-06-24 2022-12-29 SK Hynix Inc. Electronic device for performing data alignment operation

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221187A (zh) * 1997-12-25 1999-06-30 富士通株式会社 磁盘设备及其错误纠正方法
US6532122B1 (en) * 1999-07-23 2003-03-11 Fujitsu Limited Data storage apparatus and magnetic recording method
CN1534600A (zh) * 2003-01-29 2004-10-06 索尼株式会社 再现信号波形处理装置
US20040258183A1 (en) * 2003-06-19 2004-12-23 Petre Popescu High speed circuits for electronic dispersion compensation
US20080056344A1 (en) * 2006-05-30 2008-03-06 Fujitsu Limited System and Method for Independently Adjusting Multiple Compensations Applied to a Signal
CN101635576A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 用于判决反馈均衡器的加法器的输入控制电路
US20130107935A1 (en) * 2011-10-31 2013-05-02 Dacheng Zhou Receiver with decision feedback equalizer
US20130207707A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation High-resolution phase interpolators
CN103780265A (zh) * 2012-10-24 2014-05-07 爱思开海力士有限公司 解串器
US20180069690A1 (en) * 2016-09-04 2018-03-08 Silab Tech Pvt. Ltd. Multi-level clock and data recovery circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674953B1 (ko) * 2005-02-05 2007-01-26 학교법인 포항공과대학교 반도체 메모리의 등화 수신기
KR100754967B1 (ko) * 2006-01-23 2007-09-04 학교법인 포항공과대학교 신호간 간섭과 고주파 잡음 동시에 제거할 수 있는 적응형결정 궤환 등화기 기능을 갖는 적분 수신기와 이를구비하는 시스템
US7936812B2 (en) * 2007-07-02 2011-05-03 Micron Technology, Inc. Fractional-rate decision feedback equalization useful in a data transmission system
WO2011030701A1 (ja) * 2009-09-11 2011-03-17 日本電気株式会社 等化装置、等化方法及び記録媒体
KR101767448B1 (ko) * 2010-09-13 2017-08-14 삼성전자주식회사 데이터 수신 장치 및 이를 포함하는 반도체 메모리 장치
JP5659852B2 (ja) * 2011-02-23 2015-01-28 日本電気株式会社 等化装置、等化方法及びプログラム
US8937994B2 (en) * 2012-06-25 2015-01-20 Rambus Inc. Partial response decision feedback equalizer with selection circuitry having hold state
US8929428B2 (en) * 2012-10-30 2015-01-06 International Business Machines Corporation Feed-forward equalization in a receiver

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1221187A (zh) * 1997-12-25 1999-06-30 富士通株式会社 磁盘设备及其错误纠正方法
US6532122B1 (en) * 1999-07-23 2003-03-11 Fujitsu Limited Data storage apparatus and magnetic recording method
CN1534600A (zh) * 2003-01-29 2004-10-06 索尼株式会社 再现信号波形处理装置
US20040258183A1 (en) * 2003-06-19 2004-12-23 Petre Popescu High speed circuits for electronic dispersion compensation
US20080056344A1 (en) * 2006-05-30 2008-03-06 Fujitsu Limited System and Method for Independently Adjusting Multiple Compensations Applied to a Signal
CN101635576A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 用于判决反馈均衡器的加法器的输入控制电路
US20130107935A1 (en) * 2011-10-31 2013-05-02 Dacheng Zhou Receiver with decision feedback equalizer
US20130207707A1 (en) * 2012-02-10 2013-08-15 International Business Machines Corporation High-resolution phase interpolators
CN103780265A (zh) * 2012-10-24 2014-05-07 爱思开海力士有限公司 解串器
US20180069690A1 (en) * 2016-09-04 2018-03-08 Silab Tech Pvt. Ltd. Multi-level clock and data recovery circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415374A1 (en) * 2021-06-24 2022-12-29 SK Hynix Inc. Electronic device for performing data alignment operation
US11756598B2 (en) * 2021-06-24 2023-09-12 SK Hynix Inc. Electronic device for performing data alignment operation

Also Published As

Publication number Publication date
JP2020078072A (ja) 2020-05-21
CN111159081B (zh) 2023-08-22
US10644685B1 (en) 2020-05-05
US20200153422A1 (en) 2020-05-14
KR102670943B1 (ko) 2024-06-03
KR20200053713A (ko) 2020-05-19
JP7514070B2 (ja) 2024-07-10

Similar Documents

Publication Publication Date Title
US7701257B2 (en) Data receiver and semiconductor device including the data receiver
US6133773A (en) Variable delay element
US6650157B2 (en) Using a push/pull buffer to improve delay locked loop performance
US7323918B1 (en) Mutual-interpolating delay-locked loop for high-frequency multiphase clock generation
KR20070064930A (ko) 고속 인터페이스 방식의 반도체 장치 및 그 방법
US10608847B2 (en) Multi-stage sampler with increased gain
US12057847B2 (en) Clock generation circuit and semiconductor apparatus using the clock generation circuit
US11256285B2 (en) Clock generation circuit and semiconductor apparatus using the clock generation circuit
CN112397116A (zh) 与时钟信号同步的信号生成电路及使用其的半导体装置
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
KR20200129866A (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
CN111159081B (zh) 信号接收电路及使用其的半导体装置和半导体系统
JP4481326B2 (ja) 信号伝送システム
CN110391819B (zh) 接收电路、包括其的半导体装置和使用其的半导体系统
US7872515B1 (en) Phase interpolation device and slew rate control device thereof
CN111585524B (zh) 放大器和接收电路及包括其的半导体装置和半导体系统
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
CN111585528B (zh) 放大器和接收电路、半导体装置及使用其的半导体系统
TW202412465A (zh) 時脈產生電路及包括其的時脈分配網路和半導體裝置
KR100885486B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant