CN111585528B - 放大器和接收电路、半导体装置及使用其的半导体系统 - Google Patents

放大器和接收电路、半导体装置及使用其的半导体系统 Download PDF

Info

Publication number
CN111585528B
CN111585528B CN201910967598.4A CN201910967598A CN111585528B CN 111585528 B CN111585528 B CN 111585528B CN 201910967598 A CN201910967598 A CN 201910967598A CN 111585528 B CN111585528 B CN 111585528B
Authority
CN
China
Prior art keywords
node
transistor
coupled
voltage level
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910967598.4A
Other languages
English (en)
Other versions
CN111585528A (zh
Inventor
姜智孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111585528A publication Critical patent/CN111585528A/zh
Application granted granted Critical
Publication of CN111585528B publication Critical patent/CN111585528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供了一种放大器和接收电路、半导体装置及使用其的半导体系统。一种放大器可以包括放大电路、均衡电路、输出电路、第一增益调整电路和第二增益调整电路。放大电路基于第一输入信号和第二输入信号来改变第一放大节点的电压电平和第二放大节点的电压电平。均衡电路改变第一放大节点和第二放大节点的电压电平。输出电路基于第一放大节点的电压电平和第二放大节点的电压电平来产生输出信号。第一增益调整电路基于第一增益控制信号以及第一放大节点和第二放大节点的电压电平来改变施加到第一放大节点和第二放大节点的电压电平。第二增益调整电路基于第二增益控制信号来改变输出信号的电压电平。

Description

放大器和接收电路、半导体装置及使用其的半导体系统
相关申请的交叉引用
本申请要求于2019年2月18日向韩国知识产权局提交的申请号为10-2019-0018496的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及集成电路技术，并且更特别地，涉及半导体装置和半导体系统。
背景技术
电子设备可以包括许多电子组件。例如，计算机系统可以包括大量由半导体组成的半导体装置。构成计算机系统的半导体装置可以在发送和接收时钟和数据时彼此通信。每个半导体装置可以包括接收电路，以接收从外部设备发送的信号或接收在半导体装置中的内部电路之间发送的信号。接收电路可以包括放大电路以执行差分放大操作。放大电路可以接收差分信号或单端信号。放大电路使用参考电压来接收单端信号。当放大电路接收差分信号时，一个输入信号与另一个输入信号具有互补电平。因此，放大电路可以补偿由通道的高频损耗、反射和串扰引起的符号间干扰(ISI)并且增大AC增益，以便精确地放大信号。然而，当放大电路接收单端信号时，作为一个输入信号的单端信号的电压电平摆动，但作为另一输入信号的参考电压保持预定的电压电平。因此，放大电路的共模可能漂移，或者AC增益可能减小。
发明内容
在一个实施例中，一种放大器可以包括放大电路、第一增益调整电路、均衡电路、输出电路和第二增益调整电路。放大电路可以被配置为基于第一输入信号和第二输入信号来改变第一放大节点的电压电平和第二放大节点的电压电平。第一增益调整电路可以被配置为基于第一增益控制信号以及第一放大节点和第二放大节点的电压电平来改变施加到第一放大节点和第二放大节点的电压电平。均衡电路可以被配置为基于第一放大节点的电压电平来改变第二放大节点的电压电平，并且被配置为基于第二放大节点的电压电平来改变第一放大节点的电压电平。输出电路可以被配置为基于第一放大节点的电压电平和第二放大节点的电压电平来产生输出信号。第二增益调整电路可以被配置为基于第二增益控制信号来改变输出信号的电压电平。
在一个实施例中，一种放大器可以包括放大电路、第一增益调整电路、均衡电路、第二增益调整电路和第三增益调整电路。放大电路可以被配置为基于第一输入信号和第二输入信号来改变第一放大节点的电压电平和第二放大节点的电压电平。第一增益调整电路可以被配置为基于第一增益控制信号以及第一放大节点和第二放大节点的电压电平来改变施加到第一放大节点和第二放大节点的电压电平。均衡电路可以被配置为基于第一放大节点的电压电平来将第一均衡节点耦接至第二放大节点，并且被配置为基于第二放大节点的电压电平来将第二均衡节点耦接至第一放大节点。第二增益调整电路可以被配置为基于第二增益控制信号来耦接第一均衡节点和第二均衡节点。第三增益调整电路可以被配置为基于第三增益控制信号来改变流过第一均衡节点和第二均衡节点的电流量。
附图说明
图1是示出根据一个实施例的放大器的配置的示图。
图2A、图2B、图2C、图3A和图3B是示出根据本实施例的放大器的增益的曲线图。
图4是示出根据一个实施例的放大器的配置的示图。
图5是示出图4中所示的第一电阻电路的配置的示图。
图6是示出图4中所示的第二增益调整电路的配置的示图。
图7是示出图4中所示的第三增益调整电路的配置的示图。
图8是示出图4中所示的第四增益调整电路的配置的示图。
图9是示出根据一个实施例的半导体系统的配置的示图。
图10是示出根据一个实施例的接收电路的配置的示图。
具体实施方式
图1是示出根据一个实施例的放大器100的配置的示图。放大器100可以接收输入信号并且通过放大输入信号来产生输出信号。放大器100可以接收第一输入信号IN和第二输入信号INB。放大器100可以通过差分放大第一输入信号IN和第二输入信号INB来产生输出信号OUT。在一个实施例中，第一输入信号IN和第二输入信号INB可以是差分信号，并且第二输入信号INB可以与第一输入信号IN具有互补的电压电平。在一个实施例中，第一输入信号IN可以是单端信号。当第一输入信号IN是单端信号时，第二输入信号INB可以用作参考电压。参考电压可以具有与第一输入信号IN摆动的范围的中间电平相对应的电压电平。放大器100可以包括一个或更多个增益调整电路。一个或更多个增益调整电路可以调整放大器100的增益。放大器100的增益可以包括DC增益和/或AC增益。DC增益(其是当接收到具有相对低的频率的输入信号时放大器的增益)可以指示当第一输入信号IN保持稳态电压电平时放大器100的增益。AC增益(其是当接收到具有相对高的频率的输入信号时放大器的增益)可以指示当第一输入信号IN的电压电平转变时放大器100的增益。放大器100可以包括一个或更多个增益调整电路，以便以各种方式来调整DC增益和AC增益。
在图1中，放大器100可以包括放大级110、均衡级120和输出级130。放大级110可以接收第一输入信号IN和第二输入信号INB，并通过差分放大第一输入信号IN和第二输入信号INB来产生第一放大信号AOUT和第二放大信号AOUTB。放大级110可以通过基于第一输入信号IN和第二输入信号INB改变第一放大节点AN1的电压电平和第二放大节点AN2的电压电平来产生第一放大信号AOUT和第二放大信号AOUTB。均衡级120可以耦接至第一放大节点AN1和第二放大节点AN2，并且通过均衡第一放大节点AN1的电压电平和第二放大节点AN2的电压电平来改变第一放大信号AOUT的电压电平和第二放大信号AOUTB的电压电平。均衡级120可以基于第一放大节点AN1的电压电平来改变第二放大节点AN2的电压电平，并且基于第二放大节点AN2的电压电平来改变第一放大节点AN1的电压电平。输出级130可以耦接至第一放大节点AN1和第二放大节点AN2，并且接收第一放大信号AOUT和第二放大信号AOUTB。输出级130可以基于第一放大信号AOUT和第二放大信号AOUTB来产生输出信号OUT。放大级110、均衡级120和输出级130中的每个可以包括一个或更多个增益调整电路，以调整放大器的增益。
放大级110可以耦接在第一电源电压VH端子与第二电源电压VL端子之间，并且对第一输入信号IN和第二输入信号INB执行放大操作。放大级110可以包括放大电路111和第一增益调整电路112。放大电路111可以接收第一输入信号IN和第二输入信号INB，并且基于第一输入信号IN和第二输入信号INB来改变第一放大节点AN1的电压电平和第二放大节点AN2的电压电平。放大电路111可以通过差分放大第一输入信号IN和第二输入信号INB来改变第一放大节点AN1的电压电平和第二放大节点AN2的电压电平。放大电路111可以基于第一输入信号IN来改变第二放大节点AN2的电压电平，并且基于第二输入信号INB来改变第一放大节点AN1的电压电平。第一增益调整电路112可以耦接至第一放大节点AN1和第二放大节点AN2。第一增益调整电路112可以接收第一增益控制信号VC1。第一增益调整电路112可以基于第一增益控制信号VC1以及第一放大节点AN1和第二放大节点AN2的电压电平来改变施加到第一放大节点AN1和第二放大节点AN2的电压电平。第一增益调整电路112可以通过基于第一增益控制信号VC1形成第一放大信号AOUT的电感峰值和第二放大信号AOUTB的电感峰值来增大放大器100的AC增益。第一增益调整电路112可以具有有源电感(activeinductor)的结构以调整放大器100的AC增益。
放大电路111可以包括第一输入晶体管IT1和第二输入晶体管IT2。第一输入晶体管IT1和第二输入晶体管IT2可以是N沟道MOS晶体管。第一输入晶体管IT1可以具有被配置为接收第一输入信号IN的栅极、耦接至第二放大节点AN2的漏极以及被耦接至公共节点CN的源极。第二输入晶体管IT2可以具有被配置为接收第二输入信号INB的栅极、耦接至第一放大节点AN1的漏极以及耦接至公共节点CN的源极。公共节点CN可以耦接至第二电源电压VL端子。公共节点CN可以经由电流源耦接至第二电源电压VL端子。当第一输入信号IN处于逻辑高电平时，第一输入晶体管IT1可以将第二放大节点AN2的电压电平降低到比第一放大节点AN1的电压电平低的电平。因此，可以经由第二放大节点AN2输出具有逻辑低电平的第二放大信号AOUTB，并且可以经由第一放大节点AN1输出具有逻辑高电平的第一放大信号AOUT。另一方面，当第一输入信号IN处于逻辑低电平时，第一输入晶体管IT1可以将第二放大节点AN2的电压电平升高到比第一放大节点AN1的电压电平高的电平。因此，可以经由第二放大节点AN2输出具有逻辑高电平的第二放大信号AOUTB，并且可以经由第一放大节点AN1输出具有逻辑低电平的第一放大信号AOUT。
第一增益调整电路112可以包括第一有源电感112-1和第二有源电感112-2。第一有源电感112-1可以耦接在第一电源电压VH端子与第二放大节点AN2之间，并且基于第一增益控制信号VC1来将第一电源电压VH施加到第二放大节点AN2。第一有源电感112-1可以基于第一增益控制信号VC1来改变施加到第二放大节点AN2的电压电平。第二有源电感112-2可以耦接在第一电源电压VH端子与第一放大节点AN1之间，并且基于第一增益控制信号VC1来将第一电源电压VH施加到第一放大节点AN1。第二有源电感112-2可以基于第一增益控制信号VC1来改变施加到第一放大节点AN1的电压电平。
第一有源电感112-1可以包括第一晶体管T1和第一电阻电路RC1。第一晶体管T1可以是P沟道MOS晶体管。第一晶体管T1可以具有耦接至第一电源电压VH端子的源极和耦接至第二放大节点AN2的漏极。第一电阻电路RC1可以耦接在第一晶体管T1的栅极与第二放大节点AN2之间。第一电阻电路RC1可以具有基于第一增益控制信号VC1而变化的电阻值。第一电阻电路RC1可以包括第二晶体管T2。第二晶体管T2可以是N沟道MOS晶体管。第二晶体管T2可以具有被配置为接收第一增益控制信号VC1的栅极以及漏极和源极，所述漏极和源极中的一个耦接至第一晶体管T1的栅极而另一个耦接至第二放大节点AN2。第一晶体管T1可以基于第二放大节点AN2的电压电平来调整从第一电源电压VH端子施加到第二放大节点AN2的电压的电平。第二晶体管T2可以具有基于第一增益控制信号VC1而变化的电阻值。因此，第二晶体管T2可以根据第一增益控制信号VC1来调整第一晶体管T1施加到第二放大节点AN2的电压的电平。
第二有源电感112-2可以包括第三晶体管T3和第二电阻电路RC2。第三晶体管T3可以是P沟道MOS晶体管。第三晶体管T3可以具有耦接至第一电源电压VH端子的源极和耦接至第一放大节点AN1的漏极。第二电阻电路RC2可以耦接在第三晶体管T3的栅极与第一放大节点AN1之间。第二电阻电路RC2可以具有基于第一增益控制信号VC1而变化的电阻值。第二电阻电路RC2可以包括第四晶体管T4。第四晶体管T4可以是N沟道MOS晶体管。第四晶体管T4可以具有被配置为接收第一增益控制信号VC1的栅极以及漏极和源极，所述漏极和源极中的一个耦接至第三晶体管T3的栅极而另一个耦接至第一放大节点AN1。第三晶体管T3可以基于第一放大节点AN1的电压电平来调整从第一电源电压VH端子施加到第一放大节点AN1的电压的电平。第四晶体管T4可以具有基于第一增益控制信号VC1而变化的电阻值。因此，第四晶体管T4可以根据第一增益控制信号VC1来调整第三晶体管T3施加到第一放大节点AN1的电压的电平。
均衡级120可以包括均衡电路121、第二增益调整电路122和第三增益调整电路123。第二增益调整电路122和第三增益调整电路123可以被包括作为均衡电路121的组件。均衡电路121可以耦接在第一放大节点AN1和第二放大节点AN2与第二电源电压VL端子之间，并且对第一放大信号AOUT和第二放大信号AOUTB执行均衡操作。均衡电路121可以包括第一均衡晶体管QT1和第二均衡晶体管QT2。第一均衡晶体管QT1和第二均衡晶体管QT2可以是N沟道MOS晶体管。第一均衡晶体管QT1可以具有耦接至第一放大节点AN1的栅极、耦接至第二放大节点AN2的漏极以及耦接至第一均衡节点QN1的源极。第一均衡晶体管QT1可以基于第一放大节点AN1的电压电平来将第二放大节点AN2耦接至第一均衡节点QN1。第二均衡晶体管QT2可以具有耦接至第二放大节点AN2的栅极、耦接至第一放大节点AN1的漏极以及耦接至第二均衡节点QN2的源极。第二均衡晶体管QT2可以基于第二放大节点AN2的电压电平来将第一放大节点AN1耦接至第二均衡节点QN2。
第二增益调整电路122可以接收第二增益控制信号VC2，并基于第二增益控制信号VC2来调整放大器100的增益。第二增益调整电路122可以基于第二增益控制信号VC2来耦接第一均衡节点QN1和第二均衡节点QN2。第二增益调整电路122可以包括第一电阻器R1、第二电阻器R2和源晶体管ST。第一电阻器R1的一端可以耦接至第一均衡节点QN1。第二电阻器R2的一端可以耦接至第二均衡节点QN2。源晶体管ST可以耦接在第一电阻器R1的另一端与第二电阻器R2的另一端之间。源晶体管ST可以基于第二增益控制信号VC2来耦接第一电阻器R1的另一端和第二电阻器R2的另一端。源晶体管ST可以具有基于第二增益控制信号VC2而设置的电阻值。源晶体管ST可以是N沟道MOS晶体管。源晶体管ST可以具有被配置为接收第二增益控制信号VC2的栅极以及漏极和源极，所述漏极和源极中的一个耦接至第一电阻器R1的另一端并且另一个耦接至第二电阻器R2的另一端。第二增益调整电路122可以调整放大器100的DC增益和/或全部增益(entire gain)。
第三增益调整电路123可以基于第三增益控制信号VC3来调整流过第一均衡节点QN1和第二均衡节点QN2的电流量。第三增益调整电路123可以包括第一电流源CS1和第二电流源CS2。第一电流源CS1和第二电流源CS2可以是可变电流源，其电流量通过第三增益控制信号VC3来调整。第一电流源CS1可以耦接在第一均衡节点QN1与第二电源电压VL端子之间。第一电流源CS1可以基于第三增益控制信号VC3来调整从第一均衡节点QN1流到第二电源电压VL端子的电流量。第二电流源CS2可以耦接在第二均衡节点QN2与第二电源电压VL端子之间。第二电流源CS2可以基于第三增益控制信号VC3来调整从第二均衡节点QN2流到第二电源电压VL端子的电流量。
均衡级120还可以包括第一电容器C1和第二电容器C2。第一电容器C1可以具有耦接至第一均衡节点QN1的一端以及耦接至第二电源电压VL端子的另一端。第二电容器C2可以具有耦接至第二均衡节点QN2的一端以及耦接至第二电源电压VL端子的另一端。第一电容器C1和第二电容器C2可以改变放大器100的AC增益。第一电容器C1和第二电容器C2可以具有相同的电容或不同的电容。在一个实施例中，第一电容器C1和第二电容器C2可以具有可变的电容以调整放大器的AC增益。
输出级130可以包括输出电路131和第四增益调整电路132。输出电路131可以耦接至第一放大节点AN1和第二放大节点AN2，并且接收第一放大信号AOUT和第二放大信号AOUTB。输出电路131可以基于第一放大信号AOUT和第二放大信号AOUTB来产生输出信号OUT。第四增益调整电路132可以接收第四增益控制信号VC4，并基于第四增益控制信号VC4来调整放大器100的增益。第四增益调整电路132可以基于第四增益控制信号VC4来改变输出信号OUT的电压电平。第四增益调整电路132可以通过改变输出信号OUT的电压电平来改变放大器100的AC增益。
输出电路131可以包括电流供应电路131-1和电流放电电路131-2。电流供应电路131-1可以耦接在第一电源电压VH端子与第一输出节点ON1和第二输出节点ON2之间。电流供应电路131-1可以基于第一放大信号AOUT和第二放大信号AOUTB来向第一输出节点ON1和第二输出节点ON2供应电流。电流供应电路131-1可以基于第一放大信号AOUT来向第二输出节点ON2供应电流，并且基于第二放大信号AOUTB来向第一输出节点ON1供应电流。电流供应电路131-1可以基于第一放大节点AN1的电压电平来改变第二输出节点ON2的电压电平，并且基于第二放大节点AN2的电压电平来改变第一输出节点ON1的电压电平。
电流放电电路131-2可以耦接在第一输出节点ON1和第二输出节点ON2与第二电源电压VL端子之间。电流放电电路131-2可以基于第二输出节点ON2的电压电平来改变第一输出节点ON1的电压电平。电流放电电路131-2可以基于第二输出节点ON2的电压电平来调整从第一输出节点ON1和第二输出节点ON2流到第二电源电压VL端子的电流量。
电流供应电路131-1可以包括第一电流晶体管CT1和第二电流晶体管CT2。第一电流晶体管CT1和第二电流晶体管CT2可以是P沟道MOS晶体管。第一电流晶体管CT1可以具有耦接至第二放大节点AN2以接收第二放大信号AOUTB的栅极。第一电流晶体管CT1可以具有耦接至第一电源电压VH端子的源极和耦接至第一输出节点ON1的漏极。第二电流晶体管CT2可以具有耦接至第一放大节点AN1以接收第一放大信号AOUT的栅极。第二电流晶体管CT2可以具有耦接至第一电源电压VH端子的源极和耦接至第二输出节点ON2的漏极。
电流放电电路131-2可以包括第三电流晶体管CT3和第四电流晶体管CT4。第三电流晶体管CT3和第四电流晶体管CT4可以是N沟道MOS晶体管。第三电流晶体管CT3可以具有耦接至第二输出节点ON2的栅极、耦接至第一输出节点ON1的漏极以及耦接至第二电源电压VL端子的源极。第四电流晶体管CT4可以具有耦接至第二输出节点ON2的栅极、耦接至第二输出节点ON2的漏极以及耦接至第二电源电压VL端子的源极。
第四增益调整电路132可以包括增益晶体管GT。增益晶体管GT可以是P沟道MOS晶体管。增益晶体管GT可以具有被配置为接收第四增益控制信号VC4的栅极、被耦接至第二输出节点ON2的源极以及被耦接至第四电流晶体管CT4的栅极的漏极。增益晶体管GT可以基于第四增益控制信号VC4来改变从第二输出节点ON2供应给第四电流晶体管CT4的栅极的电流量。
输出级130还可以包括输出电容器133。输出电容器133可以具有耦接至第一输出节点ON1的一端以及耦接至第二电源电压VL端子的另一端。输出电容器133可以使第一输出节点ON1的电压电平稳定，从而稳定地保持输出信号OUT的电压电平。
放大器100还可以包括控制信号发生电路140。控制信号发生电路140可以产生第一增益控制信号VC1、第二增益控制信号VC2、第三增益控制信号VC3和第四增益控制信号VC4。控制信号发生电路140可以基于增益调整信息EQ来产生第一增益控制信号VC1至第四增益控制信号VC4。增益调整信息EQ可以指示根据包括放大器100的半导体装置的操作环境和特性而随机产生的信号。控制信号发生电路140可以产生具有多个比特位或电压电平的第一增益控制信号VC1至第四增益控制信号VC4，所述第一增益控制信号VC1至第四增益控制信号VC4适用于控制第一增益调整电路至第四增益调整电路112、122、123和132。控制信号发生电路140可以基于增益调整信息EQ来产生第一增益控制信号VC1至第四增益控制信号VC4，以作为具有不同电压电平的偏置电压。
图2A至图2C以及图3A至图3B是示出根据一些实施例的放大器100的增益的曲线图。图2A示出了根据第一增益调整电路112的操作的放大器100的增益变化，图2B示出了根据第四增益调整电路132的操作的放大器100的增益变化，以及图2C示出了根据第一增益调整电路112和第四增益调整电路132的操作的放大器100的增益变化。在图2A至图2C的曲线图中，x轴可以对应于输入信号IN/INB的频率，而y轴可以对应于放大器100的增益。输入信号IN/INB的频率可以以赫兹(Hz)为单位来表示，而放大器100的增益可以以分贝(dB)为单位来表示。参考图1以及图2A至图2C，当第一放大节点AN1的电压电平和第二放大节点AN2的电压电平改变时，从第一电源电压VH端子供应给第一放大节点AN1的电流量和第二放大节点AN2的电流量可以通过第一晶体管T1和第三晶体管T3来改变。当第一增益控制信号VC1的电压电平减小以增大第一电阻电路RC1和第二电阻电路RC2的电阻值时，在第一输入信号IN的电压电平转变的情况下，可能出现第一放大信号AOUT的峰值和输出信号OUT的峰值。第一增益调整电路112可以引起输出信号OUT的峰值，从而增大放大器100的AC增益，如图2A中所示。例如，随着第一电阻电路RC1的电阻值和第二电阻电路RC2的电阻值增大，放大器100的AC增益可以增大。另一方面，随着第一电阻电路RC1的电阻值和第二电阻电路RC2的电阻值减小，放大器100的AC增益可以减小。因此，当输入到第一电阻电路RC1和第二电阻电路RC2的第一增益控制信号VC1的电压电平减小时，第二晶体管T2的电阻值和第四晶体管T4的电阻值可以增大，并且放大器100的AC增益可以增大。另一方面，当输入到第一电阻电路RC1和第二电阻电路RC2的第一增益控制信号VC1的电压电平增大时，第二晶体管T2的电阻值和第四晶体管T4的电阻值可以增大，并且放大器100的AC增益可以减小。
参考图2B，第四增益调整电路132可以调整放大器100的AC增益。例如，随着第四增益调整电路132的电阻值增大，放大器100的AC增益可以增大。另一方面，随着第四增益调整电路132的电阻值减小，放大器100的AC增益可以减小。因此，当输入到第四增益调整电路132的第四增益控制信号VC4的电压电平增大时，增益晶体管GT的电阻值可以增大，并且放大器100的AC增益可以增大。另一方面，当输入到第四增益调整电路132的第四增益控制信号VC4的电压电平减小时，增益晶体管GT的电阻值可以减小，并且放大器100的AC增益可以减小。
参考图2C，在第一增益调整电路112的第一电阻电路RC1和第二电阻电路RC2的电阻值增大的情况下，当第四增益调整电路132的增益晶体管GT的电阻值增大时，放大器100的AC增益和带宽可以进一步增大。带宽可以指示能够获得预定增益水平的频率范围。当第一增益控制信号VC1的电压电平减小并且第四增益控制信号VC4的电压电平增大时，放大器100的AC增益可以在特定频率区域中增大，并且其中AC增益被增大的特定频率区域可以扩大。因此，通过根据传送输入信号IN的信号总线和/或通道的环境来调整第一增益控制信号VC1的电压电平和第四增益控制信号VC4的电压电平，可能控制放大器100的增益和带宽，使得放大器100可以具有最佳AC增益和带宽。因此，可能增大通过放大第一输入信号IN和第二输入信号INB而产生的输出信号OUT的幅值和有效持续时间。
图3A和图3B是示出根据第二增益调整电路122的操作和第三增益调整电路123的操作的放大器100的增益变化的曲线图。参考图3A，当第二增益调整电路122基于第二增益控制信号VC2而被接通且耦接第一均衡节点QN1和第二均衡节点QN2以及第三增益调整电路123基于第三增益控制信号VC3而被接通且使电流通过第一均衡节点QN1和第二均衡节点QN2时，放大器100的全部增益(即AC增益和DC增益)可以增大。例如，当通过第三增益调整电路123增大流过第一均衡节点QN1和第二均衡节点QN2的电流量时，放大器100的全部增益可以增大。
参考图3B，在第二增益调整电路122不耦接第一均衡节点QN1和第二均衡节点QN2的情况下，当第三增益调整电路123调整流过第一均衡节点QN1和第二均衡节点QN2的电流量时，放大器100的AC增益可以改变。例如，当通过第三增益调整电路123增大流过第一均衡节点QN1和第二均衡节点QN2的电流量时，放大器100的AC增益可以增大。此时，根据第二增益调整电路122的电阻值，可以改变放大器100的DC增益。随着第二增益调整电路122的电阻值增大，放大器100的DC增益可以减小。另一方面，随着第二增益调整电路122的电阻值减小，放大器100的DC增益可以增大。当第二增益调整电路122的电阻值增大并且流过第一均衡节点QN1和第二均衡节点QN2的电流量通过第三增益调整电路123而被增大时，放大器100的DC增益可以减小，而放大器100的AC增益可以增大。当放大器100的DC增益减小时，放大器100的AC增益可以进一步增大。
图4示出了根据一个实施例的放大器400的配置。在图4中，放大器400可以包括放大级410、均衡级420和输出级430。放大级410可以包括放大电路411和第一增益调整电路412。放大电路411可以基于输入信号IN和INB来产生经由第一放大节点AN1和第二放大节点AN2的第一放大信号AOUT和第二放大信号AOUTB。第一增益调整电路412可以包括第一有源电感412-1和第二有源电感412-2。第一有源电感412-1可以包括第一晶体管T1和第一电阻电路RC41。第二有源电感412-2可以包括第三晶体管T3和第二电阻电路RC42。均衡级420可以包括均衡电路421、第二增益调整电路422和第三增益调整电路423。均衡电路421可以耦接在第一放大节点AN1和第二放大节点AN2与第一均衡节点QN1和第二均衡节点QN2之间。输出级430可以包括输出电路431和第四增益调整电路432。输出电路431可以通过基于第一放大节点AN1的电压电平和第二放大节点AN2的电压电平来改变第一输出节点ON1的电压电平和第二输出节点ON2的电压电平而产生输出信号OUT。输出电路431可以包括第一电流晶体管CT1、第二电流晶体管CT2、第三电流晶体管CT3和第四电流晶体管CT4。放大器400还可以包括控制信号发生电路440。控制信号发生电路440可以基于增益调整信息EQ来产生第一增益控制信号C1<0:n>至第四增益控制信号C4<0:n>，以作为具有不同码值的数字码信号，其中n是等于或大于2的整数。放大器400可以具有与图1中所示的放大器100相同的配置，除了第一电阻电路RC41、第二电阻电路RC42、第二增益调整电路422、第三增益调整电路423和第四增益调整电路432之外。执行相同功能的组件可以由相同或相似附图标记来表示，并且本文中省略相同或相似组件的重复描述。第一电阻电路RC41和第二电阻电路RC42中的每个可以包括多个晶体管，并且具有基于具有多个比特位的第一增益控制信号C1<0:n>而调整的电阻值。第二增益调整电路422可以包括多个晶体管，并且具有基于具有多个比特位的第二增益控制信号C2<0:n>而调整的电阻值。第三增益调整电路423可以包括多个晶体管，并且基于具有多个比特位的第三增益控制信号C3<0:n>来改变流过第一均衡节点QN1和第二均衡节点QN2的电流量。第四增益调整电路432可以包括多个晶体管，并且具有基于具有多个比特位的第四增益控制信号C4<0:n>而调整的电阻值。
图5示出了图4中所示的第一电阻电路RC41的配置。在图5中，第一电阻电路RC41可以包括第一晶体管T51至第(n+1)晶体管T5n+1。第一晶体管T51至第(n+1)晶体管T5n+1可以是N沟道MOS晶体管。第一电阻电路RC41中所包括的晶体管的数量可以对应于第一增益控制信号C1<0:n>中所包括的比特位的数量。第一晶体管T51至第(n+1)晶体管T5n+1的漏极可以共同耦接至第一晶体管T1的栅极。第一晶体管T51至第(n+1)晶体管T5n+1的源极可以共同耦接至第二放大节点AN2。第一晶体管T51至第(n+1)晶体管T5n+1可以分别接收第一增益控制信号C1<0:n>的第一比特位至第n比特位。第一晶体管T51至第(n+1)晶体管T5n+1中的每个可以基于被分配的第一增益控制信号C1<0:n>的比特位而被导通。第一晶体管T51至第(n+1)晶体管T5n+1可以具有不同的尺寸。例如，该尺寸可以指示晶体管的栅极的宽度与长度的比率。例如，第一晶体管T51可以具有最小尺寸，而第(n+1)晶体管T5n+1可以具有最大尺寸。例如，第二晶体管T52的尺寸可以是第一晶体管T51的尺寸的两倍，并且第三晶体管T53的尺寸可以是第一晶体管T51的尺寸的四倍。第(n+1)晶体管T5n+1的尺寸可以是第一晶体管T51的尺寸的2n倍。当第一晶体管T51至第(n+1)晶体管T5n+1具有不同的尺寸时，第一晶体管T51至第(n+1)晶体管T5n+1可以具有不同的导通电阻值。当通过第一增益控制信号C1<0:1>而导通的晶体管的数量和类型被改变时，第一电阻电路RC41可以被设置为各种电阻值。第二电阻电路RC42可以具有与第一电阻电路RC41相同的配置，除了第一晶体管至第(n+1)晶体管的漏极共同耦接至第三晶体管T3的栅极并且第一晶体管至第(n+1)晶体管的源极共同耦接至第一放大节点AN1之外。
图6示出了图4中所示的第二增益调整电路422的配置。第二增益调整电路422可以包括第一左电阻器LR61至第(n+1)左电阻器LR6n+1、第一右电阻器RR61至第(n+1)右电阻器RR6n+1以及第一源晶体管ST61至第n+1源晶体管ST6n+1。第一左电阻器LR61至第(n+1)左电阻器LR6n+1可以各自具有共同耦接至第一均衡节点QN1的一端。第一右电阻器RR61至第(n+1)右电阻器RR6n+1可以各自具有共同耦接至第二均衡节点QN2的一端。第一源晶体管ST61可以耦接至第一左电阻器LR61的另一端和第一右电阻器RR61的另一端，并且基于第二增益控制信号的第一比特位C2<0>来耦接第一左电阻器LR61和第一右电阻器RR61。第二源晶体管ST62可以耦接至第二左电阻器LR62的另一端和第二右电阻器RR62的另一端，并且基于第二增益控制信号的第二比特位C2<1>来耦接第二左电阻器LR62和第二右电阻器RR62。第(n+1)源晶体管ST6n+1可以耦接至第(n+1)左电阻器LR6n+1的另一端和第(n+1)右电阻器RR6n+1的另一端，并且基于第二增益控制信号的第(n+1)比特位C2<n>来耦接第(n+1)左电阻器LR6n+1和第(n+1)右电阻器RR6n+1。第一左电阻器LR61和第一右电阻器RR61可以具有相同的电阻值，并且第一左电阻器LR61和第一右电阻器RR61可以具有最大的电阻值。第(n+1)左电阻器LR6n+1和第(n+1)右电阻器RR6n+1可以具有相同的电阻值，并且第(n+1)左电阻器LR6n+1和第(n+1)右电阻器RR6n+1可以具有最小的电阻值。例如，第二左电阻器LR62的电阻值和第二右电阻器RR62的电阻值可以是第(n+1)左电阻器LR6n+1的电阻值和第(n+1)右电阻器RR6n+1的电阻值的2n-1倍。第一左电阻器LR61的电阻值和第一右电阻器RR61的电阻值可以是第(n+1)左电阻器LR6n+1的电阻值和第(n+1)右电阻器RR6n+1的电阻值的2n倍。当通过第二增益控制信号C2<0:n>而导通的源晶体管的数量被改变时，第二增益调整电路可以被设置为具有各种电阻值。
图7是示出图4中所示的第三增益调整电路423的配置的示图。在图7中，第三增益调整电路423可以包括第一可变电流源710和第二可变电流源720。第一可变电流源710可以包括第一晶体管T711至第(n+1)晶体管T71n+1，并且第二可变电流源720可以包括第一晶体管T721至第(n+1)晶体管T72n+1。第一可变电流源710的第一晶体管T711至第(n+1)晶体管T71n+1以及第二可变电流源720的第一晶体管T721至第(n+1)晶体管T72n+1可以是N沟道MOS晶体管。第一晶体管T711至第(n+1)晶体管T71n+1的漏极可以共同耦接至第一均衡节点QN1，并且第一晶体管T711至第(n+1)晶体管T71n+1的源极可以共同耦接至第二电源电压VL端子。第一晶体管T721至第(n+1)晶体管T72n+1的漏极可以共同耦接至第二均衡节点QN2，并且第一晶体管T721至第(n+1)晶体管T72n+1的源极可以共同耦接至第二电源电压VL端子。第一晶体管T711和T721可以接收第三增益控制信号的第一比特位C3<0>，并且第二晶体管T712和T722可以接收第三增益控制信号的第二比特位C3<1>。第三晶体管T713和T723可以接收第三增益控制信号的第三比特位C3<2>。第(n+1)晶体管T71n+1和T72n+1可以接收第三增益控制信号的第(n+1)比特位C3<n>。第一晶体管T711和T721可以具有最小尺寸，并且第(n+1)晶体管T71n+1和T72n+1可以具有最大尺寸。第二晶体管T712和T722的尺寸可以是第一晶体管T711和T721的尺寸的两倍。第三晶体管T713和T723的尺寸可以是第一晶体管T711和T721的尺寸的四倍。第(n+1)晶体管T71n+1和T72n+1的尺寸可以是第一晶体管T711和T721的尺寸的2n倍。因为第一晶体管T711至第(n+1)晶体管T71n+1以及第一晶体管T721至第(n+1)晶体管T72n+1具有不同的尺寸，所以第一晶体管T711至第(n+1)晶体管T71n+1以及第一晶体管T721至第(n+1)晶体管T72n+1可以具有不同的电流驱动能力。第三增益控制信号C3<0:n>可以改变要被导通的晶体管的数量，从而由第一可变电流源710和第二可变电流源720以各种方式来改变从第一均衡节点QN1和第二均衡节点QN2施加到第二电源电压VL端子的电流量。
图8是示出图4中所示的第四增益调整电路432的配置的示图。在图8中，第四增益调整电路432可以包括第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1可以是P沟道MOS晶体管。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1的源极可以共同耦接至第二输出节点ON2。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1的漏极可以共同耦接至第四电流晶体管CT4的栅极。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1可以分别接收第四增益控制信号的第一比特位至第n比特位C4<0:n>。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1中的每个可以基于被分配的第四增益控制信号的比特位而被导通。第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1可以具有不同的尺寸。例如，第一增益晶体管GT81可以具有最小尺寸，并且第(n+1)增益晶体管GT8n+1可以具有最大尺寸。例如，第二增益晶体管GT82的尺寸可以是第一增益晶体管GT81的尺寸的两倍，并且第三增益晶体管GT83的尺寸可以是第一增益晶体管GT81的尺寸的四倍。第(n+1)增益晶体管GT8n+1的尺寸可以是第一增益晶体管GT81的尺寸的2n倍。当第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1具有不同的尺寸时，第一增益晶体管GT81至第(n+1)增益晶体管GT8n+1可以具有不同的导通电阻值。第四增益控制信号C4<0:n>可以改变要被导通的晶体管的数量和类型，并且因此控制第四增益调整电路432具有各种电阻值。
图9示出了根据一个实施例的半导体系统900的配置。在图9中，半导体系统900可以包括第一半导体装置910和第二半导体装置920。第一半导体装置910可以提供操作第二半导体装置920所需的各种控制信号。第一半导体装置910可以包括各种类型的主机设备。例如，第一半导体装置910可以是诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)或存储器控制器的主机设备。例如，第二半导体装置920可以是存储器件，并且该存储器件可以包括易失性存储器和非易失性存储器。易失性存储器可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)，并且非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等。
第二半导体装置920可以经由第一总线901和第二总线902耦接至第一半导体装置910。第一总线901和第二总线902可以是用于传送信号的信号传输路径、链路或通道。第一总线901可以是单向总线。第一半导体装置910可以经由第一总线901将第一信号TS1传送到第二半导体装置920，并且第二半导体装置920可以耦接至第一总线901以接收从第一半导体装置910传送来的第一信号TS1。例如，第一信号TS1可以包括控制信号，诸如命令信号、时钟信号和地址信号。第二总线902可以包括双向总线。第一半导体装置910可以经由第二总线902将第二信号TS2传送到第二半导体装置920，或者经由第二总线902接收从第二半导体装置920传送来的第二信号TS2。第二半导体装置920可以经由第二总线902将第二信号TS2传送到第一半导体装置910，或者经由第二总线902接收从第一半导体装置910传送的第二信号TS2。第二信号TS2可以包括例如数据。在一个实施例中，第一信号TS1和第二信号TS2可以与互补信号TS1B和TS2B作为差分信号对分别经由第一总线901和第二总线902传送。在一个实施例中，第一信号TS1和第二信号TS2可以作为单端信号分别经由第一总线901和第二总线902传送。
第一半导体装置910可以包括第一发送(TX)电路911、第二发送电路913和接收(RX)电路914。第一发送电路911可以耦接至第一总线901，并且基于第一半导体装置910的内部信号来驱动第一总线901以将第一信号TS1发送到第二半导体装置920。第二发送电路913可以耦接至第二总线902，并且基于第一半导体装置910的内部信号来驱动第二总线902以将第二信号TS2发送到第二半导体装置920。接收电路914可以耦接至第二总线902，并且经由第二总线902接收从第二半导体装置920传送来的第二信号TS2。接收电路914可以通过差分放大经由第二总线902传送的第二信号TS2来产生在第一半导体装置910中使用的内部信号。当经由第二总线902传送差分信号对时，接收电路914可以通过差分放大第二信号TS2和第二信号的互补信号TS2B来产生内部信号。当经由第二总线902传送单端信号时，接收电路914可以通过差分放大第二信号TS2和第一参考电压VREF1来产生内部信号。第一参考电压VREF1可以具有与第二信号TS2摆动的范围的中间值相对应的电压电平。接收电路914可以包括图1和图4中所示的放大器100和400中的任意一个。
第二半导体装置920可以包括第一接收(RX)电路922、发送(TX)电路923和第二接收电路924。第一接收电路922可以耦接至第一总线901，并且经由第一总线901接收从第一半导体装置910传送来的第一信号TS1。第一接收电路922可以通过差分放大经由第一总线901传送的第一信号TS1来产生在第二半导体装置920中使用的内部信号。当经由第一总线901传送差分信号对时，第一接收电路922可以通过差分放大第一信号TS1和第一信号的互补信号TS1B来产生内部信号。当经由第一总线901传送单端信号时，第一接收电路922可以通过差分放大第一信号TS1和第二参考电压VREF2来产生内部信号。第二参考电压VREF2可以具有与第一信号TS1摆动的范围的中间值相对应的电压电平。发送电路923可以耦接至第二总线902，并且基于第二半导体装置920的内部信号来驱动第二总线902以将第二信号TS2发送到第一半导体装置910。第二接收电路924可以耦接至第二总线902，并且经由第二总线902接收从第一半导体装置910传送来的第二信号TS2。第二接收电路924可以通过差分放大经由第二总线902传送的第二信号TS2来产生在第二半导体装置920中使用的内部信号。当经由第二总线902传送差分信号对时，第二接收电路924可以通过差分放大第二信号TS2和第二信号的互补信号TS2B来产生内部信号。当经由第二总线902传送单端信号时，第二接收电路924可以通过差分放大第二信号TS2和第一参考电压VREF1来产生内部信号。第一接收电路922和第二接收电路924可以包括图1和图4中所示的放大器100和400中的任意一个。
图10示出了根据一个实施例的接收电路1000的配置。接收电路1000可以耦接至外部总线1001或通道，并且接收经由外部总线1001传送的发送(Tx)信号TS。接收电路1000可以从Tx信号TS产生内部信号IS。由于外部总线1001或通道的高频损失、反射或串扰，在Tx信号TS中可能发生符号间干扰(ISI)。因此，先前传送的信号可能导致与随后要传送的信号的前兆干扰(precursor interference)。接收电路1000可以包括放大器1010和均衡电路1020，以便使前兆干扰减少或最小化。
放大器1010可以耦接至外部总线1001，并且接收经由外部总线1001传送的Tx信号TS。放大器1010可以通过差分放大Tx信号TS来产生一对接收(Rx)信号RS和RSB。Rx信号对可以包括Rx信号RS以及Rx信号的互补信号RSB。放大器1010可以通过增大AC增益而不是减小DC增益来精确地放大Tx信号TS的电平转变，以便产生Rx信号RS。Tx信号TS可以与互补信号TSB作为差分信号对而发送，并且作为单端信号而发送。放大器1010可以通过差分放大Tx信号TS和互补信号TSB来产生Rx信号RS，并且通过差分放大作为单端信号而发送的Tx信号TS以及参考电压VREF来产生Rx信号RS。放大器1010可以是CTLE(连续时间线性均衡器)，并且图1和图4中所示的放大器100和400可以应用为放大器1010。
均衡电路1020可以接收Rx信号对RS和RSB，并产生内部信号IS。均衡电路1020可以通过去除可能出现在Rx信号对RS和RSB中的前兆来产生内部信号IS。均衡电路1020可以根据应用了接收电路1000的半导体装置的特性而以各种方式来实现。均衡电路1020可以包括判决反馈均衡电路和前馈均衡电路中的一个或更多个。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅表示有限数量的可能实施例。因此，不应该基于所描述的实施例来限制本公开的放大器。

Claims (28)

1.一种放大器，包括：
放大电路，其被配置为基于第一输入信号和第二输入信号来改变第一放大节点的电压电平和第二放大节点的电压电平；
具有有源电感的第一增益调整电路，其被配置为基于第一增益控制信号以及所述第一放大节点和所述第二放大节点的电压电平来改变施加到所述第一放大节点和所述第二放大节点的电压电平，以调整放大器的AC增益；
均衡电路，其被配置为基于所述第一放大节点的电压电平来改变所述第二放大节点的电压电平，并且被配置为基于所述第二放大节点的电压电平来改变所述第一放大节点的电压电平；
输出电路，其被配置为基于所述第一放大节点的电压电平和所述第二放大节点的电压电平来产生输出信号；以及
第二增益调整电路，其被配置为基于第二增益控制信号来改变所述输出信号的电压电平。
2. 根据权利要求1所述的放大器，其中，所述第一增益调整电路包括：
第一有源电感，其被耦接在第一电源电压端子与所述第二放大节点之间，并且被配置为基于所述第一增益控制信号来调整施加到所述第二放大节点的电压电平；以及
第二有源电感，其被耦接在所述第一电源电压端子与所述第一放大节点之间，并且被配置为基于所述第一增益控制信号来调整施加到所述第一放大节点的电压电平。
3. 根据权利要求2所述的放大器，其中，所述第一有源电感包括：
第一晶体管，其具有耦接至所述第一电源电压端子的源极和耦接至所述第二放大节点的漏极；以及
第一电阻电路，其被耦接在所述第一晶体管的栅极与所述第二放大节点之间，并且具有基于所述第一增益控制信号而改变的电阻值。
4.根据权利要求3所述的放大器，其中，所述第一电阻电路包括第二晶体管，其中，所述第二晶体管具有被配置为接收所述第一增益控制信号的栅极以及漏极和源极，所述漏极和源极中的一个耦接至所述第一晶体管的所述栅极，而另一个耦接至所述第二放大节点。
5. 根据权利要求2所述的放大器，其中，所述第二有源电感包括：
第三晶体管，其具有耦接至所述第一电源电压端子的源极和耦接至所述第一放大节点的漏极；以及
第二电阻电路，其被耦接在所述第三晶体管的栅极与所述第一放大节点之间，并具有基于所述第一增益控制信号而改变的电阻值。
6.根据权利要求5所述的放大器，其中，所述第二电阻电路包括第四晶体管，其中，所述第四晶体管具有被配置为接收所述第一增益控制信号的栅极以及漏极和源极，所述漏极和源极中的一个耦接至所述第三晶体管的所述栅极，而另一个耦接至所述第一放大节点。
7. 根据权利要求1所述的放大器，其中，所述输出电路包括：
电流供应电路，其被配置为基于所述第二放大节点的电压电平来改变第一输出节点的电压电平，并且被配置为基于所述第一放大节点的电压电平来改变第二输出节点的电压电平；以及
电流放电电路，其被配置为基于所述第二输出节点的电压电平来改变所述第一输出节点的电压电平。
8.根据权利要求7所述的放大器，其中，所述第二增益调整电路基于所述第二增益控制信号来改变所述第二输出节点的电压电平。
9. 根据权利要求7所述的放大器，其中，所述电流供应电路包括：
第一电流晶体管，其具有耦接至所述第二放大节点的栅极、耦接至第一电源电压端子的源极以及耦接至所述第一输出节点的漏极；以及
第二电流晶体管，其具有耦接至所述第一放大节点的栅极、耦接至所述第一电源电压端子的源极以及耦接至所述第二输出节点的漏极。
10. 根据权利要求7所述的放大器，其中，所述电流放电电路包括：
第三电流晶体管，其具有耦接至所述第二输出节点的栅极、耦接至所述第一输出节点的漏极以及耦接至第二电源电压端子的源极；以及
第四电流晶体管，其具有耦接至所述第二输出节点的栅极和漏极以及耦接至所述第二电源电压端子的源极。
11.根据权利要求10所述的放大器，其中，所述第二增益调整电路包括增益晶体管，
其中，所述增益晶体管被耦接在所述第二输出节点与所述第四电流晶体管的所述栅极之间，并且经由所述增益晶体管的栅极来接收所述第二增益控制信号。
12.根据权利要求1所述的放大器，其中，所述均衡电路包括：
第一均衡晶体管，其被配置为基于所述第一放大节点的电压电平来将所述第二放大节点耦接至第一均衡节点；
第二均衡晶体管，其被配置为基于所述第二放大节点的电压电平来将所述第一放大节点耦接至第二均衡节点；
第三增益调整电路，其被配置为基于第三增益控制信号来耦接所述第一均衡节点和所述第二均衡节点；以及
第四增益调整电路，其被配置为基于第四增益控制信号来改变流过所述第一均衡节点和所述第二均衡节点的电流量。
13.根据权利要求12所述的放大器，其中，所述第三增益调整电路包括：
第一电阻器，其具有耦接至所述第一均衡节点的一端；
第二电阻器，其具有耦接至所述第二均衡节点的一端；以及
源晶体管，其被配置为接收所述第三增益控制信号以耦接所述第一电阻器的另一端和所述第二电阻器的另一端。
14. 根据权利要求12所述的放大器，其中，所述第四增益调整电路包括：
第一电流源，其被耦接在所述第一均衡节点与第二电源电压端子之间，并且具有通过所述第四增益控制信号而改变的电流量；以及
第二电流源，其被耦接在所述第二均衡节点与所述第二电源电压端子之间，并且具有通过所述第四增益控制信号而改变的电流量。
15.一种放大器，包括：
放大电路，其被配置为基于第一输入信号和第二输入信号来改变第一放大节点的电压电平和第二放大节点的电压电平；
第一增益调整电路，其被配置为基于第一增益控制信号以及所述第一放大节点和所述第二放大节点的电压电平来改变施加到所述第一放大节点和所述第二放大节点的电压电平；
均衡电路，其被配置为基于所述第一放大节点的电压电平来将第一均衡节点耦接至所述第二放大节点，并且被配置为基于所述第二放大节点的电压电平来将第二均衡节点耦接至所述第一放大节点；
第二增益调整电路，其被配置为基于第二增益控制信号来耦接所述第一均衡节点和所述第二均衡节点；以及
第三增益调整电路，其被配置为基于第三增益控制信号来改变流过所述第一均衡节点和所述第二均衡节点的电流量。
16. 根据权利要求15所述的放大器，其中，所述第一增益调整电路包括：
第一有源电感，其被耦接在第一电源电压端子与所述第二放大节点之间，并且被配置为基于所述第一增益控制信号来调整施加到所述第二放大节点的电压电平；以及
第二有源电感，其被耦接在所述第一电源电压端子与所述第一放大节点之间，并且被配置为基于所述第一增益控制信号来调整施加到所述第一放大节点的电压电平。
17. 根据权利要求16所述的放大器，其中，所述第一有源电感包括：
第一晶体管，其具有耦接至所述第一电源电压端子的源极和耦接至所述第二放大节点的漏极；以及
第一电阻电路，其被耦接在所述第一晶体管的栅极与所述第二放大节点之间，并且具有基于所述第一增益控制信号而改变的电阻值。
18.根据权利要求17所述的放大器，其中，所述第一电阻电路包括第二晶体管，其中，所述第二晶体管具有被配置为接收所述第一增益控制信号的栅极以及漏极和源极，所述漏极和源极中的一个耦接至所述第一晶体管的所述栅极，而另一个耦接至所述第二放大节点。
19. 根据权利要求16所述的放大器，其中，所述第二有源电感包括：
第三晶体管，其具有耦接至所述第一电源电压端子的源极和耦接至所述第一放大节点的漏极；以及
第二电阻电路，其被耦接在所述第三晶体管的栅极与所述第一放大节点之间，并且具有基于所述第一增益控制信号而改变的电阻值。
20.根据权利要求19所述的放大器，其中，所述第二电阻电路包括第四晶体管，其中，所述第四晶体管具有配置为接收所述第一增益控制信号的栅极以及漏极和源极，所述漏极和源极中的一个耦接至所述第三晶体管的所述栅极，而另一个耦接至所述第一放大节点。
21. 根据权利要求15所述的放大器，其中，所述均衡电路包括：
第一均衡晶体管，其被配置为基于所述第一放大节点的电压电平来将所述第二放大节点耦接至所述第一均衡节点；以及
第二均衡晶体管，其被配置为基于所述第二放大节点的电压电平来将所述第一放大节点耦接至所述第二均衡节点。
22.根据权利要求15所述的放大器，其中，所述第二增益调整电路包括：
第一电阻器，其具有耦接至所述第一均衡节点的一端；
第二电阻器，其具有耦接至所述第二均衡节点的一端；以及
源晶体管，其被配置为接收所述第二增益控制信号以耦接所述第一电阻器的另一端和所述第二电阻器的另一端。
23. 根据权利要求15所述的放大器，其中，所述第三增益调整电路包括：
第一电流源，其被耦接在所述第一均衡节点与第二电源电压端子之间，并且具有通过所述第三增益控制信号而改变的电流量；以及
第二电流源，其被耦接在所述第二均衡节点与所述第二电源电压端子之间，并且具有通过所述第三增益控制信号而改变的电流量。
24. 根据权利要求15所述的放大器，还包括：
输出电路，其被配置为基于所述第一放大节点的电压电平和所述第二放大节点的电压电平来产生输出信号；以及
第四增益调整电路，其被配置为基于第四增益控制信号来改变所述输出信号的电压电平。
25. 根据权利要求24所述的放大器，其中，所述输出电路包括：
电流供应电路，其被配置为基于所述第二放大节点的电压电平来改变第一输出节点的电压电平，并且被配置为基于所述第一放大节点的电压电平来改变第二输出节点的电压电平；以及
电流放电电路，其被配置为基于所述第二输出节点的电压电平来改变所述第一输出节点的电压电平。
26. 根据权利要求25所述的放大器，其中，所述电流供应电路包括：
第一电流晶体管，其具有耦接至所述第二放大节点的栅极、耦接至第一电源电压端子的源极以及耦接至所述第一输出节点的漏极；以及
第二电流晶体管，其具有耦接至所述第一放大节点的栅极、耦接至所述第一电源电压端子的源极以及耦接至所述第二输出节点的漏极。
27. 根据权利要求25所述的放大器，其中，所述电流放电电路包括：
第三电流晶体管，其具有耦接至所述第二输出节点的栅极、耦接至所述第一输出节点的漏极以及耦接至第二电源电压端子的源极；以及
第四电流晶体管，其具有耦接至所述第二输出节点的栅极和漏极以及耦接至所述第二电源电压端子的源极。
28.根据权利要求27所述的放大器，其中，所述第四增益调整电路包括增益晶体管，
其中，所述增益晶体管被耦接在所述第二输出节点与所述第四电流晶体管的所述栅极之间，并且经由所述增益晶体管的栅极来接收所述第二增益控制信号。
CN201910967598.4A 2019-02-18 2019-10-12 放大器和接收电路、半导体装置及使用其的半导体系统 Active CN111585528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190018496A KR20200100345A (ko) 2019-02-18 2019-02-18 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 반도체 시스템
KR10-2019-0018496 2019-02-18

Publications (2)

Publication Number Publication Date
CN111585528A CN111585528A (zh) 2020-08-25
CN111585528B true CN111585528B (zh) 2023-10-03

Family

ID=72040850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910967598.4A Active CN111585528B (zh) 2019-02-18 2019-10-12 放大器和接收电路、半导体装置及使用其的半导体系统

Country Status (3)

Country Link
US (2) US11233489B2 (zh)
KR (1) KR20200100345A (zh)
CN (1) CN111585528B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
CN106953609A (zh) * 2016-01-06 2017-07-14 亚德诺半导体集团 低电压低功率可变增益放大器
CN108023553A (zh) * 2016-10-31 2018-05-11 爱思开海力士有限公司 功率控制器件及包括其的半导体存储器件
CN108075739A (zh) * 2016-11-17 2018-05-25 联发科技股份有限公司 可变增益放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332760B (en) 2006-12-12 2010-11-01 Realtek Semiconductor Corp Latch
US8200179B1 (en) 2008-10-07 2012-06-12 Lattice Semiconductor Corporation Combined variable gain amplifier and analog equalizer circuit
US9755599B2 (en) * 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956599A (zh) * 2012-12-27 2015-09-30 英特尔公司 高速接收器电路和方法
CN106953609A (zh) * 2016-01-06 2017-07-14 亚德诺半导体集团 低电压低功率可变增益放大器
CN108023553A (zh) * 2016-10-31 2018-05-11 爱思开海力士有限公司 功率控制器件及包括其的半导体存储器件
CN108075739A (zh) * 2016-11-17 2018-05-25 联发科技股份有限公司 可变增益放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Umut Yilmazer等."Design and comparison of high bandwidth limiting amplifier topologies".《2015 9th International Conference on Electrical and Electronics Engineering (ELECO)》.2016,66-70. *
郝张伟."基于SiGe BiCMOS超宽带低噪声放大器和混频器的研究与设计".《中国优秀硕士学位论文全文数据库 信息科技辑》.2018,I135-406. *

Also Published As

Publication number Publication date
US20220094314A1 (en) 2022-03-24
KR20200100345A (ko) 2020-08-26
US11863139B2 (en) 2024-01-02
US11233489B2 (en) 2022-01-25
CN111585528A (zh) 2020-08-25
US20200266779A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
JP7074744B2 (ja) 電圧モードドライバのインピーダンスおよびスイング制御
TWI837193B (zh) 信號接收器電路以及包括其的半導體裝置和半導體系統
KR102661496B1 (ko) 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
CN110719080B (zh) 放大电路及使用其的接收电路、半导体装置和半导体系统
KR20170025883A (ko) 버퍼 회로, 이를 이용하는 리시버 및 시스템
CN111585528B (zh) 放大器和接收电路、半导体装置及使用其的半导体系统
CN113258919B (zh) 接收电路和使用其的半导体装置和半导体系统
CN111585524B (zh) 放大器和接收电路及包括其的半导体装置和半导体系统
CN111159081B (zh) 信号接收电路及使用其的半导体装置和半导体系统
KR20230032191A (ko) 이득을 조절할 수 있는 버퍼 회로, 이를 포함하는 수신 회로 및 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant