CN1182528C - 信号处理装置 - Google Patents
信号处理装置 Download PDFInfo
- Publication number
- CN1182528C CN1182528C CNB001047930A CN00104793A CN1182528C CN 1182528 C CN1182528 C CN 1182528C CN B001047930 A CNB001047930 A CN B001047930A CN 00104793 A CN00104793 A CN 00104793A CN 1182528 C CN1182528 C CN 1182528C
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- tap
- phase
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 238000012545 processing Methods 0.000 claims description 68
- 230000005484 gravity Effects 0.000 claims description 66
- 230000010363 phase shift Effects 0.000 claims description 42
- 230000006978 adaptation Effects 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 27
- 230000003534 oscillatory effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 11
- 239000000654 additive Substances 0.000 claims description 6
- 230000000996 additive effect Effects 0.000 claims description 6
- 230000003044 adaptive effect Effects 0.000 abstract description 73
- 230000008859 change Effects 0.000 abstract description 14
- 230000010355 oscillation Effects 0.000 abstract description 14
- 230000014509 gene expression Effects 0.000 description 24
- 230000009471 action Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000005291 magnetic effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000007476 Maximum Likelihood Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明揭示一种信号处理装置。所述信号处理装置经过AD变换器17将重放信号1用自适应均衡器16进行自适应均衡。AD变换器17、自适应均衡器16、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12和可变频率振荡电路14构成PLL电路，将与被重放的数据相位同步的时钟信号15反馈给AD变换器17。移相电路42对应于在抽头重心检测电路40中检测到的抽头系数的重心变化，使在相位误差检测电路9检测的相位误差，仅进行微量适当地移位。
Description
技术领域
本发明涉及信号处理装置。特别涉及对被接收到的信号和由记录媒体等重放的信号进行自适应均衡并进行采样的信号处理装置。
背景技术
近年来，在记录重放数字数据的硬盘装置和磁带装置等中，对被重放的信号进行部分响应均衡，然后利用维特比解码器等，进行最大似然解码，以检测数据，即用所谓的PRML(部分响应最大似然：Partial Response MaximunLikelihood)方式。为了用这种PRML方式检测数据，必须具备对被重放的数据正确地进行部分响应均衡的波形均衡功能，和用于与被重放的数据正确地进行同步、对信号进行采样的时钟信号产生功能。下面，对采用这种PRML方式的以往的硬盘装置的重放信号处理单元进行说明。
图8表示用作硬盘装置重放信号处理单元的以往的信号处理装置的结构方框图。在图8中，在模拟均衡器2中对从磁记录媒体重放的重放信号1进行部分响应均衡。在AD变换器(ADC)3中，对被均衡的信号用时钟信号15的同步时钟进行采样和数字化，并作为采样信号4输出。将采样信号4分别提供给自适应均衡器5和相位误差检测电路9。自适应均衡器5对应于信号的状态对采样信号4进行自适应校正并输出均衡信号6，使得记录媒体和重放磁头等随着时间变化等导致特性变化面伴随的均衡偏移成为最小。维特比解码器7利用维特比算法，根据基于部分响应的信号相关，对均衡信号6进行最大似然解码，检测记录在记录媒体中的数字信息，并作为重放数据8输出。
另一方面，相位误差检测电路9根据采样信号4，检测采样信号4在采样点的相位误差，并输出相位误差信号10。此外，在例如Roy.D.Cideciyan等著的“A PRML System for Digital Magnetic recording”，IEEE Journal onselected areas in communications，Vol.10，No.1，pp.38-pp.56(January，1992)中，记载了这种相位误差检测电路9的结构例。在DA变换器(DAC)11中将相位误差信号10变换成模拟信号，在环形滤波器12中进行滤波，成为振荡频率控制信号13。可变频率振荡电路14用振荡频率控制信号13的电压对应的频率，进行振荡，并输出时钟信号15。时钟信号15反馈回来，作为AD变换器3的采样用的时钟。这里，由AD变换器3、相位误差检测电路9、DA变换器11、环形滤波器12和可变频率振荡电路14组成的反馈电路，构成PLL(锁相环PhaseLocked Loop)电路，时钟信号15成为与被重放的数据相位同步的时钟。
图8所示的以往的信号处理装置利用前述的结构和动作，实现基于PRML方式的数据重放。
此外，在例如J.D.Coker等著的“Implementation of PRML in a rigiddisk drive”，IEEE Transactions on Magnetics，Vol.27，No.6(1991年11月)中，记载了基于这种PRML方式的重放信号的处理例。
但是，在图8所示的以往的信号处理装置中，如前所述产生时钟信号15，使得采样信号4的采样点的相位误差为最小。但是，如果从用更低的误码率实现基于PRML方式的数据重放这一点出发，则希望产生时钟信号15，使得对采样信号4进行均衡处理后的均衡信号6的采样点的位置误差为最小，因为能使时钟信号15更加正确地与被重放的数据同步。
此外，在图8所示的以往的信号处理装置中，是用模拟均衡器2进行部分响应均衡的主要部分处理。但是，如果从提高均衡的精度和容易LSI出发，则期望用数字处理进行均衡。
从这些观点出发，可以考虑图9所示构成的信号处理装置。
图9表示作为图8所示的以往的信号处理装置改良例而考虑的信号处理装置结构方框图。在图9中，与图8相同的结构附以相同的参照符号。图9所示的信号处理装置与图8所示的信号处理装置的不同点包括，不通过模拟均衡器2而将重放信号1输入给AD变换器17中；自适应均衡器80在对采样信号33进行部分响应均衡处理的同时，对采样信号33进行自适应均衡处理并生成均衡信号6，使得均衡的偏移最小，即仅用基于数字处理的自适应均衡器80进行均衡；以及将均衡信号6输入给相位误差检测电路9中。根据这种结构，能以更低的误码率实现前述基于PRML方式的数据重放，并提高均衡的精度，以及能容易构成LSI。
但是，在图9所示的信号处理装置中，会产生自适应均衡和PLL这二个反馈控制竞争的新问题。下面，再参照图10和图11对这种新的问题进行说明。
图10表示图9所示的信号处理装置的自适应均衡器80的结构方框图。如图10所示，用5抽头的横向型滤波器和自适应控制电路28，构成自适应均衡器80。分别利用仅延迟1数据期间的延迟电路18、19、20、21，依次延迟采样信号33。系数电路22、23、24、25、26分别对采样信号33和延迟电路18、19、20、21的输出乘以系数C(-2)、C(-1)、C(0)、C(1)、C(2)，并加以输出。加法电路27求得系数电路22～26输出的总和，并作为均衡信号6输出。自适应控制电路28基于均衡信号6利用抽头系数信号29a～29e对各自的系数进行自适应控制，以便使偏离均衡信号6本来应该有的信号振幅的均方误差为最小。这种自适应控制方法因已经作为LMS(最小均方：Least Mean Square)算法广为人知，所以省略详细的说明。
如前所述，将在自适应均衡器80中生成的均衡信号6提供给维特比解码器7和相位误差检测电路9。相位误差检测电路9检测均衡信号6的采样点的相位误差，生成相位误差信号10。接下来，与图8所示的信号处理装置相同，基于这种相位误差信号10，生成时钟信号15，并作为采样用的时钟反馈给AD变换器17。
下面，参照图11对基于这些动作的均衡信号6的采样点相位变动进行说明。在图11中，直线31表示均衡信号6的采样点相位与在相位误差检测电路9中生成的相位误差信号10所表示的相位误差值的关系。其中，相位P1表示相位误差信号10所表示的相位误差值为0的均衡信号6的相位。利用PLL的动作，将均衡信号6的采样点的相位控制成相位P1。另一方面，曲线32表示均衡信号6的采样点相位与偏离均衡信号6的本来应该有的信号振幅的均方误差的关系。这种均方误差是用于控制自适应均衡器80的各抽头的评价函数，对自适应均衡器80的各抽头系数进行控制，以便这种均方误差为最小。其中，相位P2表示这种均方误差为最小的相位。利用自适应均衡器80的自适应均衡的动作，将均衡信号6的采样点的相位控制成相位P2。这里，在理想的条件下，相位P1和相位P2一致。但是实际上，因为在均衡信号中包含失真和噪声，另外相位误差检测电路9的相位误差检测特性也不一定理想，所以一般如图11所示，在相位P1和相位P2间产生微小的偏移。
在图11所示的状态中，现在均衡信号6的采样点的相位为相位P1。这时，在自适应均衡器80中控制各抽头系数，使得均衡信号6的均方误差为最小，即使采样信号6的采样点的相位接近于相位P2。也就是说，在图10所示的自适应均衡器80的结构中，作为系数电路23的系数C(-1)和作为系数电路22的系数C(-2)的加权(这里为绝对值的大小)向增大的方向变化，而作为系数电路25的系数C(1)和作为系数电路26的系数C(2)的加权向减小的方向变化。其结果，均衡信号6的采样点的相位从相位P1向相位P2的方向发生微小的变化。
于是，因为均衡信号的采样点的相位从相位P1偏移，在相位误差检测电路9检测的相位误差信号10的值从0偏移，所以由于PLL的作用，控制时钟信号15的振荡相位，使均衡信号6的采样点的相位再次成为P1。
于是，在自适应均衡器80中再次控制各抽头系数，使均衡信号6的采样点的相位接近于相位P2，抽头系数C(-1)、C(-2)的加权向进一步增大的方向变化，抽头系数C(1)、C(2)的加权向进一步减小的方向变化。其结果，均衡信号6的采样点的相位再次从相位P1向相位P2的方向发生微小的变化。
由于反复进行前述的动作，自适应均衡器80的抽头系数的加权中心不断地从作为系数电路24的系数C(0)向作为系数电路23的系数C(-1)、作为系数电路22的系数C(-2)的方向移动。最终超出5抽头自适应均衡器16的控制允许范围，不能利用自适应均衡器80进行充分的均衡处理，其结果，导致误码率增加。
因此，如果为了降低误码率，信号处理单元的结构为图9所示的结构，则存在的问题是用于产生时钟信号15的PLL和自适应均衡器80的动作相互竞争，其结果，在自适应均衡器80中不能进行充分的自适应均衡处理，导致误码率增大。
发明内容
因此，本发明的目的在于，提供一种信号处理装置，所述信号处理装置由适应均衡后的信号检测相位误差，来产生时钟信号，通过这样实现正确的相位同步，同时消除由于相位同步处理和自适应处理的竞争导致均衡特性恶化。
为达到前述目的，本发明具有后述的特征。
本发明第1发明的信号处理装置，包括
用规定的时钟信号对输入信号进行采样的采样电路，
按照多个抽头系数，对由采样电路采样的信号进行乘积和的运算均衡电路，
根据均衡电路的输出信号，利用规定的算法设定均衡电路的多个抽头系数的自适应控制电路，
由均衡电路的输出信号检测相位误差的相位误差检测电路，
根据由自适应控制电路设定的多个抽头系数，检测抽头系数重心的抽头重心检测电路，
根据抽头重心检测电路的输出，对相位误差检测电路的输出进行校正的移相电路，
用移相电路的输出信号对应的频率进行振荡，生成规定的时钟信号并提供给采样电路的振荡电路。
采用本发明第1发明，则借助于根据自适应均衡后的信号进行相位同步，能实现正确的相位同步，此外，通过控制使得抽头系数重心的移动在正常范围内进行，能消除由于相位同步处理和自适应均衡处理的竞争而导致均衡特性恶化的问题，此外，借助于用数字处理实现均衡处理，能容易地实现均衡的高精度，容易构成和LSI化。
本发明第2发明的信号处理装置，是在本发明第1发明的信号处理装置中，
抽头重心检测电路包括对由自适应控制电路设定的抽头系数的各自绝对值乘以每个抽头规定的加权并进行加法运算的运算电路。
采用本发明第2发明，则利用单纯的结构和动作，能根据多个抽头系数容易地求出抽头系数的重心。
本发明第3发明的信号处理装置，是在本发明第1发明的信号处理装置中，其特征在于，
移相电路是对应于抽头重心检测电路的输出，选择预先设定的多个校正值中的一个，并将该选择的校正值与相位误差检测电路的输出进行相比，通过这样对相位误差检测电路的输出进行校正。
采用本发明第3发明，则利用单纯的结构和动作，能得到充分的校正效果
本发明第4发明的信号处理装置，包括
按照多个抽头系数，对输入信号进行乘积和运算的均衡电路，
用规定的时钟信号对均衡电路的输出信号进行采样的采样电路，
根据采样电路的输出信号，利用规定的算法设定均衡电路的多个抽头系数的自适应控制电路，
由采样电路的输出信号检测相位误差的相位误差检测电路，
根据由自适应控制电路设定的多个抽头系数，检测抽头系数重心的抽头重心检测电路，
根据抽头重心检测电路的输出，对相位误差检测电路的输出进行校正的移相电路，
用移相电路的输出信号对应的频率进行振荡，生成规定的时钟信号并提供给采样电路的振荡电路。
采用本发明第4发明，则借助于根据自适应均衡后的信号进行相位同步，能实现正确的相位同步，此外，通过控制使得抽头系数重心的移动在正常范围内进行，能消除由于相位同步处理和自适应均衡处理的竞争而导致均衡特性恶化的问题，此外，因能缩短PLL环内的延迟时间，所以能更快地进行相位同步过程的响应。
本发明第5发明的信号处理装置，是在本发明第4发明的信号处理装置中，
抽头重心检测电路包括对由自适应控制电路设定的抽头系数的各自绝对值乘以每个抽头规定的加权并进行加法运算的运算电路。
采用本发明第5发明，则利用单纯的结构和动作，能根据多个抽头系数容易地求出抽头系数的重心。
本发明第6发明的信号处理装置，是在本发明第4发明的信号处理装置中，其特征在于，
移相电路是对应于抽头重心检测电路的输出，选择预先设定的多个校正值中的一个，并将该选择的校正值与相位误差检测电路的输出进行相加，通过这样对相位误差检测电路的输出进行校正。
采用本发明第6发明，则利用单纯的结构和动作，能得到充分的校正效果
附图说明
图1表示与本发明实施形态1相关的信号处理装置的结构方框图。
图2表示与实施形态1相关的信号处理装置中自适应均衡器的结构方框图
图3表示与实施形态1相关的信号处理装置中抽头重心检测电路的结构方框图。
图4表示与实施形态1相关的信号处理装置中移相电路的结构方框图。
图5(a)和图5(b)是表示用于说明与实施形态1相关的信号处理装置的动作的特性图。
图6表示与本发明实施形态2相关的信号处理装置的结构方框图。
图7表示与本发明实施形态2相关的信号处理装置中可变滤波器的结构方框图。
图8表示以往的信号处理装置的结构方框图。
图9表示作为图8所示的以往的信号处理装置改良例而考虑的信号处理装置结构方框图。
图10表示图9所示的信号处理装置自适应均衡器的结构方框图。
图11是表示用于说明图9所示的信号处理装置的动作的特性图。
具体实施方式
下面，参照附图对实施本发明的最佳实施形态进行说明。
实施形态1
下面，参照图1～图5对与本发明实施形态1相关的信号处理装置进行说明。
图1表示与本发明实施形态1相关的信号处理装置的结构方框图。如图1所示，这种信号处理装置包括作为采样手段的AD变换器(ADC)17、作为均衡手段和自适应控制手段的自适应均衡器16、作为相位误差检测手段的相位误差检测电路9、作为抽头重心检测手段的抽头重心检测电路40、作为移相手段的移相电路42、DA变换器(DAC)11、环形滤波器12和作为振荡手段的可变频率振荡电路(VCO)14。
在图1中，在AD变换器17中根据输入的时钟信号15对由磁记录媒体重放的重放信号1进行采样和数字化，成为采样信号33。将采样信号33输入给自适应均衡器16中。自适应均衡器16进行均衡处理使从记录到自适应均衡器16的输出为止的系统脉冲响应构成规定的部分响应特性。此外，自适应均衡器16对应于信号的状态，对采样信号33进行自适应均衡处理，使记录媒体和重放磁头等随着时间变化等导致的特性变化而伴随的均衡的偏移成为最小并输出均衡信号6。将均衡信号6分别输入给维特比解码器7和相位误差检测电路9。维特比解码器7利用维特比算法进行最大似然解码，检测记录在记录媒体中的数字信息，并作为重放数据8输出。
另一方面，相位误差检测电路9检测在均衡信号6的采样点的相位误差，并输出相位误差信号10。将相位误差信号10输入给移相电路42。移相电路42根据抽头重心信号41，使相位误差信号10表示的相位误差移位，并作为移相误差信号43输出。在DA变换器11中将移相误差信号43变换成模拟信号，在环形滤波器12中滤波后，成为振荡频率控制信号13。将振荡频率控制信号13输入给可变频率振荡电路14。可变频率振荡电路14用振荡频率控制信号13的电压对应的频率进行振荡，并输出时钟信号15。时钟信号15作为AD变换器17的采样用时钟，反馈到AD变换器17中。其中，由AD变换器17、自适应均衡器16、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12和可变频率振荡电路14组成的反馈路径构成PLL电路，时钟信号15成为与被重放的数据相位同步的时钟。
图2表示本实施形态的信号处理装置的自适应均衡器16的结构方框图。如图2所示，用5抽头的横向型滤波器和自适应控制电路28构成自适应均衡器16。分别利用仅延迟1数据期间的延迟电路18、19、20、21，依次延迟采样信号33。系数电路22对采样信号33乘以系数C(-2)。系数电路23对延迟电路18的输出乘以系数C(-1)。同样，系数电路24对延迟电路19的输出乘以系数C(0)，系数电路25对延迟电路20的输出乘以系数C(1)，系数电路26对延迟电路21的输出乘以系数C(2)，并进行输出。加法电路27求得系数电路22～26输出的总和，并作为均衡信号6输出。均衡信号6还输入给自适应控制电路28。自适应控制电路28对系数电路22，输出表示系数C(-2)的抽头系数信号29a。同样，自适应控制电路28对系数电路23，输出表示系数C(-1)的抽头系数信号29b，自适应控制电路28对系数电路24，输出表示系数C(0)的抽头系数信号29c，自适应控制电路28对系数电路25，输出表示系数C(1)的抽头系数信号29d，自适应控制电路28对系数电路26，输出表示系数C(2)的抽头系数信号29e。这时，自适应控制电路28对各自的系数进行自适应控制，以便使偏离均衡信号6的本来应该有的信号振幅的均方误差为最小。这种自适应控制方法因已经作为LMS(最小均方：Least Mean Square)算法广为人知，所以省略详细的说明。此外，由自适应控制电路28输出的系数控制信号29a、29b、29c、29d、29e还提供给抽头重心检测电路40。
图3表示与本实施形态相关的信号处理装置抽头重心检测电路40的结构方框图。下面，对这种抽头重心检测电路40进行说明。
如前所述，将自适应均衡器16的5个抽头系数信号中除去表示作为中心抽头系数C(0)的抽头系数信号29c的4个抽头系数信号，输入给抽头重心检测电路40。也就是说，输入表示抽头系数C(-2)的抽头系数信号29a、表示抽头系数C(-1)的抽头系数信号29b、表示抽头系数C(1)的抽头系数信号29d和表示抽头系数C(2)的抽头系数信号29e。
在图3中，将抽头系数信号29a、29b、29d和29e分别输入给绝对值电路46a、46b、46d和46e，求得绝对值。再将绝对值电路46a的输出在系数电路47a中乘以(-2)，并输入给加法电路48。此外，将绝对值电路46b的输出在系数电路47b中乘以(-1)，并输入给加法电路48。将绝对值电路46e的输出在系数电路47e中乘以2，并输入给加法电路48。此外，将将对值电路46d的输出也输入给加法电路48。在加法电路48中对4个输入信号进行加法运算，并将其结果作为信号49进行输出。其结果，信号49成为表示2|C(2)|+|C(1)|-|C(-1)|-2|C(-2)|的信号。
因此，若抽头系数C(1)和C(2)的绝对值比C(-1)和C(-2)的绝对值大，则信号49为正值，随着这种平衡的破坏，其值增大。反之，如果抽头系数C(-1)和C(-2)的绝对值比C(1)和C(2)的绝对值大，则信号49成为负值，随着这种平衡的破坏，其绝对值增大。也就是说，信号49是表示自适应均衡器16的5个抽头系数的重心偏离成为中心的抽头系数C(0)位置的程度。
将从加法电路48输出的信号49输入给判别电路50中。在判别电路50中，当设预定正的规定值为R时，在信号49的值比-R更小时，输出符号“-1”作为抽头重心信号41，在信号49的值比R更大时，输出符号“+1”作为抽头重心信号41，在信号49的值处于-R到+R的范围内时，输出符号“0”作为抽头重心信号41。也就是说，抽头重心信号41在自适应均衡器16的5个抽头系数的重心沿C(-2)和C(-1)的方向偏离中心抽头系数C(0)的位置在规定量以上时为符号“-1”，在抽头系数的重心沿C(2)、C(1)的方向偏离中心抽头系数沿C(0)的位置在规定量以上时为符号“+1”，在抽头系数的重心偏离中心抽头系数C(0)的位置在规定量以内时为符号“0”。将这种抽头重心信号41输入给移相电路42中。
图4表示与本实施形态相关的信号处理装置中移相电路42的结构方框图。如图4所示，移相电路42包括选择电路51和加法电路52。由抽头重心信号41控制选择电路51，在抽头重心信号41是符号“-1”时，选择+Δ(Δ为微小的正值)，在抽头重心信号41是符号“0”时，选择0，在抽头重心信号41是符号“+1”时，选择-Δ，并进行输出。加法电路52对由相位误差检测电路9输出的相位误差信号10和选择电路51的输出进行加法运算，并输出其结果作为移相误差信号43。
在与本实施形态相关的信号处理装置中，基于前述的结构和动作，不会引起用于产生时钟信号15的PLL和自适应均衡器16的动作的竞争。下面，对此进行说明。
图5(a)和图5(b)所示的直线55a、55b、55c是表示均衡信号6的采样点的相位和与其相对的移相误差信号43表示的相位误差值的关系。其中，直线55a是表示抽头重心信号41为符号“-1”的情况，均衡信号6的采样点的相位为P1-Δ时，移相误差信号43为0。直线55b是表示抽头重心信号41为符号“0”的情况，均衡信号6的采样点的相位为P1时，移相误差信号43为0。直线55c是表示抽头重心信号41为符号“+1”的情况，均衡信号6的采样点的相位为P1+Δ时，移相误差信号43为0。
因此，利用由AD变换器17、自适应均衡器16、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12和可变频率振荡电路14组成的反馈路径构成的PLL，在抽头重心信号41为符号“-1”时，进行控制使均衡信号6的相位成为相位P1-Δ，在抽头重心循环41为符号“0”时，进行控制使均衡信号6的相位成为相位P1，而在抽头重心信号41为符号“+1”时，进行控制使均衡信号6的相位成为相位P1+Δ。
此外，图5(a)和图5(b)所示的曲线32表示对于均衡信号6的采样点的相位，偏离均衡信号6的本来应该有的信号振幅的均方误差的变化。在图5(a)和图5(b)中，均方误差最小的均衡信号6的相位为相位P2。这种均方误差是用于控制自适应均衡器16的各抽头的评价函数，对自适应均衡器16的各抽头进行控制。使成这种均方误差最小。其中，在理想的条件下，相位P1和相位P2一致。但是实际上，因为在均衡信号6中包含失真和噪声，并且相位误差检测电路9的相位误差检测特性也不一定理想，所以一般如图5(a)和图5(b)所示，在相位P1和相位P2之间产生微小的偏移。此外，图5(a)是相位P2＜相位P1的例子，图5(b)是相位P2＞相位P1的例子。
现在，如图5(a)所示，若相位P2＜相位P1，自适应均衡器16的抽头系数的重心偏离抽头系数C(0)位置在规定量以内，抽头重心信号41为符号“0”。这时，因为相位误差信号43如直线55b所示，由于PLL的作用，均衡信号6的采样点的相位为相位P1。
这里，在自适应均衡器16中，控制各抽头系数，使得均衡信号6的均方误差为最小使均衡信号6的采样点的相位接近P2。也就是说，在图2所示的自适应均衡器16的结构中进行控制，使作为系数电路23的系数C(-1)、作为系数电路22的系数C(-2)的加权(绝对值的大小)向增大的方向变化，而使作为系数电路25的系数C(1)、作为系数电路26的系数C(2)的加权向减小的方向变化。其结果，均衡信号6的采样点的相位从图5(a)的相位P1向着相位P2的方向发生微小变化。
于是，因直线55b所示的移相误差信号43的值从0偏移，所以控制时钟信号15的振荡相位，使得由于PLL的作用导致均衡信号6的采样点的相位再次成为相位P1。
于是，用自适应均衡器16再次控制各抽头系数使均衡信号6的采样点的相位接近于相位P2，使抽头系数的值在C(-1)、C(-2)的加权进一步增大、C(1)、C(2)的加权进一步减小的方向变化。其结果，均衡信号6的采样点的的相位再次从图5(a)的相位P1向着相位P2的方向发生微小变化。
下面，借助于基于PLL的时钟信号15振荡相位的控制和自适应均衡器16的抽头系数控制重复相同的动作，自适应均衡器16的抽头系数加权中心，从作为系数电路24的系数C(0)向着系数电路23的系数C(-1)、系数电路22的系数C(-2)的方向移动。
这里，自适应均衡器16的抽头系数加权中心一移动，立刻就在抽头重心检测电路40中将其检测出，抽头重心信号41从符号“0”变化成符号“-1”。其结果，利用前述移相电路42的动作，移相误差信号43的特性从图5(a)的直线55b切换成直线55a。因此，以前进行控制使均衡信号6的采样点的相位成为相位P1的PLL，现在控制时钟信号15的相位，使均衡信号6的采样点的相位成为相位P1-Δ。
由于PLL的作用，均衡信号6的采样点的相位一成为相位P1-Δ，就在自适应均衡器16中，控制各抽头系数使均衡信号6的采样点的相位从P1-Δ接近于P2。这时与以前相反，抽头系数的值向C(-1)、C(-1)的加权减小、C(1)、C(2)的加权增大的方向变化。其结果，抽头系数加权重心的偏移，再次反馈到规定的范围以内，并在抽头重心检测电路40中将其检测出，抽头重心信号41从符号“-1”再次变化成符号“0”。
于是，均衡信号6的采样点的相位由于PLL的作用，再次成为相位P1，自适应均衡器16的抽头系数加权中心，再次向C(-1)、C(-2)的方向移动。其结果，抽头重心信号41再次从符号“0”变化成符号“-1”。
于是，均衡信号6的采样点的相位再次由于PLL的作用，成为相位P1-Δ，现在，在自适应均衡器16中，抽头系数的值向C(-1)、C(-2)的加权减小、C(1)、C(2)的加权增大的方向变化，使得均衡信号6的采样点的相位从相位P1-Δ接近相位P2。
下面，重复相同的动作。也就是说，自适应均衡器16的抽头系数加权中心的变化方向，因在抽头重心信号41变化成符号“0”和“-1”的时刻，分别向相反方向变化，所以抽头系数的加权中心不断地在规定的范围内来去移动，抽头系数的加权中心不会偏离所述范围以外。因此，如图9所示的信号处理装置那样，自适应均衡器16的抽头系数加权中心不会很大地移动，能进行充分的均衡。
另一方面，如图5(b)所示，在相位P2＞相位P1的情况下，由前述的说明可以推断，自适应均衡器16的抽头系数加权中心的变化方向，因在抽头重心信号41变化成符号“0”和“-1”的时刻，分别在相反方向上变化，所以抽头系数的加权中心不断地在规定的范围内来去移动，抽头系数的加权中心不会偏离所述范围以外。因此，即使在这种场合，也能如图9所示的信号处理装置那样，自适应均衡器16的抽头系数的加权中心不会很大地移动，能进行充分的均衡。
此外，时钟信号15锁定的相位在均衡信号6的采样点，在相位P1和相位P1-Δ，或者相位P1和相位P1+Δ之间变动。但是，因Δ的大小极微小，所以不会对维特比解码器7的数据检测带来不利影响。
此外，由前述说明可知，Δ的大小在不会对维特比解码器7的数据检测带来不利影响的范围内，能用比相位P1和相位P2的偏离更大的值任意地进行设定。但是，这种相位P1和相位P2的偏离的大小，因取决于均方误差的检测方法、相位误差的检测方法和其它各种各样的因素，因此希望按照系统整体的设计进行设定Δ大小的。
如前所述，采用实施形态1，则因从自适应均衡后的信号来检测相位误差，并产生时钟信号，所以与图8所示的以往的信号处理装置相比，能实现更加正确的相位同步。此外，自适应均衡器16的抽头系数加权中心一定限制在规定的范围内，不会出现抽头系数的加权中心偏离超过该范围而导致不能进行充分均衡的情况。此外，因该构成在采样前不必利用模拟处理进行均衡，仅用数字处理进行均衡，所以能容易实现均衡的高精度，容易构成。
此外，在本实施形态中，自适应均衡器是采用包含5抽头的横向型滤波器的结构，但本发明不限于此，也可以是包含更多的抽头数或者更少的抽头数的横向型滤波器的结构。此外，在本实施形态中，是对磁记录媒体重放的信号进行处理的情况加以说明的，但也能适用于来自其它记录媒体的重放信号或者由传送路径接收到的信号。此外，在本实施形态中，是对信号进行部分响应均衡进行了说明，但本发明不限于此，也能适用于任意的均衡特性。
实施形态2
下面，参照图6和图7对与本发明实施形态2相关的信号处理装置进行说明。
图6表示与本发明实施形态2相关的信号处理装置的结构方框图。如图6所示，这种信号处理装置包括作为均衡手段的可变滤波器60、作为采样手段的AD变换器17、作为自适应控制手段的自适应控制电路63、DA变换器(DAC)62、作为相位误差检测手段的相位误差检测电路9、作为抽头重心检测手段的抽头重心检测电路40、作为相位移位手段的相位移位电路42、DA变换器(DAC)11、环形滤波器12和作为振荡手段的可变频率振荡电路(VCO)14。此外，在图6中与图1相同的结构附以相同的参照符号。
本实施形态与实施形态1的不同点在于，在AD变换前用模拟处理的形态进行自适应滤波器的横向型滤波器部分的处理。此外，横向型滤波器部分的各抽头系数的自适应控制根据AD变换后的信号进行。
在图6中，将由磁记录媒体重放的重放信号1输入给可变滤波器60，并进行均衡，以便从记录到可变滤波器60输出的模拟均衡信号64的系统的脉冲响应成为规定的部分响应特性。
图7表示本实施形态的可变滤波器60的结构方框图。如图7所示，用5抽头的模拟处理横向型滤波器构成可变滤波器60。由分别仅延迟1数据期间的延迟电路68、69、70、71，依次地延迟重放信号1。系数电路72对重放信号1乘以系数C(-2)。系数电路73对延迟电路68的输出乘以系数C(-1)。相同地，系数电路74对延迟电路69的输出乘以系数C(0)。系数电路75对延迟电路70的输出乘以系数C(1)。系数电路76对延迟电路71的输出上乘以系数C(2)。加法电路77求出系数电路72～76输出的总和，并作为模拟均衡信号64输出。
在图6中，将模拟均衡信号64从可变滤波器60输入给AD变换器17。在AD变换器17中，用时钟信号15的同步时钟对模拟均衡信号64进行采样和数字化，并输出均衡信号6。将均衡信号6输入给维特比解码器7。维特比解码器7根据维特比算法，对均衡信号6进行最大似然解码，检测记录在记录媒体中的数字信息，并作为重放数据8输出。
此外，将均衡信号6还输入给自适应控制电路63。在自适应控制电路63中根据均衡信号6，自适应控制可变滤波器60的各抽头系数，使得偏离均衡信号6的本来应该有的信号振幅的均方误差为最小。为此，用数字信号的形态，输出抽头系数信号29a、29b、29c、29d、29e。将抽头系数信号29a、29b、29c、29d、29e输入给5通道的DA变换器62，并变换成模拟信号，分别作为抽头系数信号61a、61b、61c、61d、61e，反馈给前述的可变滤波器60。抽头系数信号61a对可变滤波器60的系数电路72供给系数C(-2)，同样地，抽头系数信号61b对系数电路73供给系数C(-1)，抽头系数信号61c对系数电路74供给系数C(0)，抽头系数信号61d对系数电路75供给系数C(1)，抽头系数信号61e对系数电路76供给系数C(2)。因此，可变滤波器60对应于信号的状态，对重放信号1适应地进行自适应均衡处理，使记录媒体和重放磁头等随着时间变化等导致的特性变化的均衡的偏移成为最小，并输出模拟均衡信号64。此外，将抽头系数信号29a、29b、29c、29d、29e中除去表示作为中心抽头系数的C(0)的抽头系数信号29c的4个抽头系数信号，还输入给抽头重心检测电路40。此外，自适应控制电路63的自适应控制方法因已经作为LMS(最小均方：LeastMean Square)算法广为人知，所以省略详细的说明。
将均衡信号6还输入给相位误差检测电路9。在相位误差检测电路9中检测在均衡信号6的采样点的相位误差，并输出相位误差信号10。将相位误差信号10输入给移相电路42。移相电路42根据抽头重心信号41，使相位误差信号10表示的相位误差进行移位，并输出作为移相误差信号43。在DA变换器11中，将从移相电路42输出的移相误差信号43变换成模拟信号，并在环形滤波器12中进行滤波，成为振荡频率控制信号13。将振荡频率控制信号13输入给可变频率振荡电路14。可变频率振荡电路14用振荡频率控制信号13的电压对应的频率进行振荡，并输出时钟信号15，将时钟信号15作为AD变换器17的采样用时钟反馈到AD变换器17。其中，由AD变换器17、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12、可变频率振荡电路14组成的反馈路径，构成PLL电路，时钟信号15成为与被重放的数据相位同步的时钟。
在本实施形态中，因抽头重心检测电路40、相位误差检测电路9和移相电路42的动作与实施形态1相同，所以省略详细的说明，但是在本实施形态中，也借助于具有这种结构，可变滤波器60的抽头系数加权中心一定限定在规定的范围内，不会出现抽头系数的加权中心偏离超过该范围而导致不能进行充分均衡的情况。
如前所述，采用实施形态2，则与实施形态1相同，因从自适应均衡后的信号来检测相位误差，并产生时钟信号，所以与图8所示的以往的信号处理装置相比，能实现更加正确的相位同步。此外，可变滤波器60的抽头系数加权中心一定限制在规定的范围内，不会出现抽头系数的加权中心偏离超过该范围，而导致不能进行充分均衡的情况。此外，因该构成在由AD变换器17、相位误差检测电路9、移相电路42、DA变换器11、环形滤波器12、可变频率振荡电路14构成PLL电路的反馈环内不包含均衡滤波器，所以能缩短环内的延迟时间，因此能更快地进行PLL的相位同步过程的响应。
此外，在本实施形态中，可变滤波器是采用包含5抽头的横向型滤波器的结构，但本发明不限于此，也可以是包含更多的抽头数或者更少的抽头数的横向型滤波器的结构。此外，在本实施形态中，是对磁记录媒体重放的信号进行处理的情况加以说明的，但也能适用于来自其它记录媒体的重放信号或者由传送路径接收到的信号。此外，在本实施形态中，是对信号进行部分响应均衡进行了说明，但本发明不限于此，也能适用于任意的均衡特性。
Claims (6)
1.一种信号处理装置，其特征在于，包括：
用规定的时钟信号对输入信号进行采样的采样电路，
按照多个抽头系数，对由所述采样电路采样的信号进行乘积和运算的均衡电路，
根据所述均衡电路的输出信号，利用规定的算法设定所述均衡电路的多个抽头系数的自适应控制电路，
由所述均衡电路的输出信号检测相位误差的相位误差检测电路，
根据由所述自适应控制电路设定的多个抽头系数，检测抽头系数重心的抽头重心检测电路，
根据所述抽头重心检测电路的输出，对所述相位误差检测电路的输出进行校正的移相电路，
用所述移相电路的输出信号对应的频率进行振荡，生成所述规定的时钟信号并提供给所述采样电路的振荡电路。
2.如权利要求1所述的信号处理装置，其特征在于，
所述抽头重心检测电路包括对由所述自适应控制电路设定的抽头系数的各自的绝对值乘以每个抽头规定的加权并进行加法运算的运算电路。
3.如权利要求1所述的信号处理装置，其特征在于，
所述移相电路是对应于所述抽头重心检测电路的输出，选择预先设定的多个校正值中的一个，并由该选择的校正值对所述相位误差检测电路的输出进行校正。
4.一种信号处理装置，其特征在于，包括：
按照多个抽头系数，对输入信号进行乘积和运算的均衡电路，
用规定的时钟信号对所述均衡电路的输出信号进行采样的采样电路，
根据所述采样电路的输出信号，利用规定的算法设定所述均衡电路的多个抽头系数的自适应控制电路，
由所述采样电路的输出信号检测相位误差的相位误差检测电路，
根据由所述自适应控制电路设定的多个抽头系数，检测抽头系数的重心的抽头重心检测电路，
根据所述抽头重心检测电路的输出，对所述相位误差检测电路的输出进行校正的移相电路，
用所述移相电路的输出信号对应的频率进行振荡，生成所述规定的时钟信号并提供给所述采样电路的振荡电路。
5.如权利要求4所述的信号处理装置，其特征在于，
所述抽头重心检测电路包括对由所述自适应控制电路设定的抽头系数的各自的绝对值乘以每个抽头规定的加权并进行加法运算的运算电路。
6.如权利要求4所述的信号处理装置，其特征在于，
所述移相电路是对应于所述抽头重心检测电路的输出，选择预先设定的多个校正值中的一个，并由该选择的校正值对所述相位误差检测电路的输出进行校正。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP83321/1999 | 1999-03-26 | ||
| JP08332199A JP3767238B2 (ja) | 1999-03-26 | 1999-03-26 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1269639A CN1269639A (zh) | 2000-10-11 |
| CN1182528C true CN1182528C (zh) | 2004-12-29 |
Family
ID=13799171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001047930A Expired - Fee Related CN1182528C (zh) | 1999-03-26 | 2000-03-27 | 信号处理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6614841B1 (zh) |
| EP (1) | EP1039463B1 (zh) |
| JP (1) | JP3767238B2 (zh) |
| CN (1) | CN1182528C (zh) |
| DE (1) | DE60038838D1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101194419B (zh) * | 2005-05-24 | 2012-01-11 | 菲尼萨公司 | 用于时钟恢复的模式相关相位检测器和方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331560B1 (ko) * | 1999-11-10 | 2002-04-06 | 윤종용 | 비터비 검출기를 구비하는 광 디스크 재생 장치 |
| DE10039666B4 (de) * | 2000-08-14 | 2011-08-11 | Rohde & Schwarz GmbH & Co. KG, 81671 | Verfahren und Vorrichtung zur Abschätzung der Frequenz und/oder der Phase eines digitalen Signals |
| CN1151622C (zh) * | 2000-12-18 | 2004-05-26 | 信息产业部电信传输研究所 | 基于多径信道能量窗重心跟踪环路的导频信道跟踪方法 |
| JP4098477B2 (ja) * | 2001-01-25 | 2008-06-11 | パイオニア株式会社 | 情報再生装置及びトランスバーサルフィルタ |
| JP2002230902A (ja) | 2001-01-29 | 2002-08-16 | Sony Corp | 適応型等化回路及びそれを用いた再生装置 |
| JP3647761B2 (ja) * | 2001-03-07 | 2005-05-18 | 富士通株式会社 | データ再生方法及びデータ再生装置並びに光磁気ディスク装置 |
| US7215623B2 (en) * | 2003-02-26 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Reproduction signal processing apparatus |
| JP4461770B2 (ja) * | 2003-10-29 | 2010-05-12 | ソニー株式会社 | 位相推移装置、ｆｉｒフィルタ、及びタップ係数演算方法 |
| US7545862B2 (en) | 2004-02-16 | 2009-06-09 | Sony Corporation | Adaptive equalizer, decoding device, and error detecting device |
| EP1575176A1 (en) | 2004-03-09 | 2005-09-14 | Deutsche Thomson-Brandt Gmbh | Arrangement for adaptive bit recovery |
| JP4593959B2 (ja) * | 2004-04-09 | 2010-12-08 | ソニー株式会社 | 適応等化装置及び方法 |
| US7511910B1 (en) | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7298570B1 (en) * | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7271971B2 (en) * | 2004-12-03 | 2007-09-18 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
| US7457355B2 (en) * | 2005-05-25 | 2008-11-25 | International Business Machines Corporation | Method for an equalizer computation in a media system using a data set separator sequence |
| US7656945B1 (en) * | 2005-10-04 | 2010-02-02 | Pmc-Sierra, Inc. | Stabilized digital timing recovery using low-complexity equalizer |
| CN101385082B (zh) * | 2006-02-15 | 2011-04-13 | 松下电器产业株式会社 | 轨道存储器以及盘装置 |
| US8031573B1 (en) | 2009-05-01 | 2011-10-04 | Marvell International Ltd. | Supplementary timing recovery |
| CN101841327A (zh) * | 2010-03-05 | 2010-09-22 | 中兴通讯股份有限公司 | 一种信号处理系统和方法 |
| CN105281792B (zh) * | 2014-07-25 | 2019-03-12 | 武汉中兴软件有限责任公司 | 自适应均衡器系数中心的调整方法及装置 |
| US9705512B1 (en) * | 2016-09-20 | 2017-07-11 | Realtek Semiconductor Corporation | Self-calibrating fractional-N phase lock loop and method thereof |
| CN115296964B (zh) * | 2022-06-30 | 2023-12-29 | 西安空间无线电技术研究所 | 一种基于残余相位误差补偿的频域均衡系统和方法 |
| CN117743231B (zh) * | 2024-02-18 | 2024-05-03 | 成都电科星拓科技有限公司 | 时钟数据恢复电路初始采样位置调整方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4815103A (en) * | 1987-10-29 | 1989-03-21 | American Telephone And Telegraph Company | Equalizer-based timing recovery |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| US5999355A (en) * | 1996-04-30 | 1999-12-07 | Cirrus Logic, Inc. | Gain and phase constrained adaptive equalizing filter in a sampled amplitude read channel for magnetic recording |
| JP3404228B2 (ja) * | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
| DE69623284T2 (de) * | 1996-09-24 | 2003-04-17 | Hewlett Packard Co | Datenverarbeitungsgerät und -verfahren |
| KR100244767B1 (ko) * | 1997-06-25 | 2000-02-15 | 전주범 | 디지탈 자기 기록/재생 시스템의 선택적 동기/비동기 부분 응답 채널 데이터 검출 장치 |
-
1999
- 1999-03-26 JP JP08332199A patent/JP3767238B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-21 DE DE60038838T patent/DE60038838D1/de not_active Expired - Lifetime
- 2000-03-21 EP EP00105385A patent/EP1039463B1/en not_active Expired - Lifetime
- 2000-03-24 US US09/533,777 patent/US6614841B1/en not_active Expired - Fee Related
- 2000-03-27 CN CNB001047930A patent/CN1182528C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101194419B (zh) * | 2005-05-24 | 2012-01-11 | 菲尼萨公司 | 用于时钟恢复的模式相关相位检测器和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000276850A (ja) | 2000-10-06 |
| EP1039463A3 (en) | 2004-01-02 |
| CN1269639A (zh) | 2000-10-11 |
| EP1039463A2 (en) | 2000-09-27 |
| DE60038838D1 (de) | 2008-06-26 |
| EP1039463B1 (en) | 2008-05-14 |
| US6614841B1 (en) | 2003-09-02 |
| JP3767238B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1182528C (zh) | 信号处理装置 | |
| CN1941138A (zh) | 信号处理装置、信号处理方法及存储系统 | |
| US7257172B2 (en) | Signal processing device utilizing partial response maximum likelihood detection | |
| CN1136573C (zh) | 调节均衡器的滤波器系数改善性能的数据再现设备和方法 | |
| CN1129133C (zh) | 自适应均衡电路 | |
| CN1941139A (zh) | 信号处理装置、信号处理方法及存储系统 | |
| US7193802B2 (en) | Apparatus for providing dynamic equalizer optimization | |
| CN1941137A (zh) | 信号处理装置、信号处理方法及存储系统 | |
| US6798832B1 (en) | Semiconductor device with decision feedback equalizer | |
| CN1272950C (zh) | 具有信道均衡器的单载波接收器及其信道均衡方法 | |
| JP4916692B2 (ja) | 信号処理装置、信号処理方法、および記憶システム | |
| CN1838295A (zh) | 光盘再现装置 | |
| CN1400597A (zh) | 数字数据再生装置 | |
| CN1788416A (zh) | 信号处理装置和方法以及信号解码装置和方法 | |
| TWI270053B (en) | Regenerated signal processor, and optical disk regenerator equipped with the processor | |
| CN1128447C (zh) | 自动均衡系统 | |
| CN1910690A (zh) | 信号处理装置以及信号处理方法 | |
| CN1112770C (zh) | 维特比译码方法及适用于该方法的电路 | |
| CN1275227C (zh) | 再现信号波形处理装置 | |
| US7889446B2 (en) | Baseline correction apparatus | |
| CN1198280C (zh) | 信息重放装置 | |
| US20050078772A1 (en) | Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector | |
| CN1138255C (zh) | 偏移控制电路及偏移控制方法 | |
| CN1627420A (zh) | 盘装置和盘再现方法 | |
| CN1305062C (zh) | 操作硬盘机读/写信道连续时间滤波器之方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1072580 Country of ref document: HK |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041229 Termination date: 20140327 |