CN101194419B - 用于时钟恢复的模式相关相位检测器和方法 - Google Patents

用于时钟恢复的模式相关相位检测器和方法 Download PDF

Info

Publication number
CN101194419B
CN101194419B CN2006800182501A CN200680018250A CN101194419B CN 101194419 B CN101194419 B CN 101194419B CN 2006800182501 A CN2006800182501 A CN 2006800182501A CN 200680018250 A CN200680018250 A CN 200680018250A CN 101194419 B CN101194419 B CN 101194419B
Authority
CN
China
Prior art keywords
signal
sample
sequence
conversion
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800182501A
Other languages
English (en)
Other versions
CN101194419A (zh
Inventor
纳雷·什尚布哈格
裵炫民
朴珍奇
保尔·苏皮赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of CN101194419A publication Critical patent/CN101194419A/zh
Application granted granted Critical
Publication of CN101194419B publication Critical patent/CN101194419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Soil Working Implements (AREA)
  • Amplifiers (AREA)

Abstract

提供一种用于从数据信号中进行时钟恢复的相位检测器装置和方法(200)。该相位检测器提供相位校正信号给时钟信号发生器(206)，其中如果观测到预定数据样本模式才产生该相位校正信号。特别地，该预定数据样本模式优选为从1至0的转换。由此，即使已发生转换，从0至1的转换仍不提供有效的相位更新输出信号。在其它实施例中，该预定数据样本模式优选为额外的逻辑1样本居先的1至0转换。

Description

用于时钟恢复的模式相关相位检测器和方法
本申请主张在2005年5月24日提出的申请号为60/684195、名称为“Clock Data Recovery Architecture”的美国临时专利申请的优先权，其全部内容在此以引用方式并入本文。 
技术领域
本发明涉及用于数据通信中的时钟恢复方法和装置。 
背景技术
典型的时钟恢复电路包括例如图1A所示的相位检测器。图1A的相位检测器在本领域中的公知类型是Alexander相位检测器，或是Bang-Bang相位检测器。在线102上接收到的数据信号通过触发器106在线104上的时钟信号的上升沿时被采样。该数据信号通过触发器108在该时钟的下降沿时再次被采样。在时钟信号的下一个上升沿，触发器106再次对该数据信号进行采样，同时先前的样本被移至触发器110和112中。因此，在触发器110、112、106中保存的数据样本分别对应样本A、B和C，如图1B所示。如果触发器106和110的输出相同(A＝C)，则异或(XOR)门的输出116、120均等于零，并且没有发生相位更新。另一方面，该数据信号中的下降沿(从高至低)或上升沿(从低至高)的存在将导致A和C的值不同(A≠C)，这将使得相位更新信号有效。 
如果A和C不相同，则输出依赖于B值。如果A＝B，表示时钟提早(在与样本A相同的位时间期间发生时钟的下降沿)，则XOR门114的输出116为低，而XOR门118的输出120为高。并且如果B＝C，表示时钟延迟(在与样本C相同的位时间期间发生时钟的下降沿)，则116和120上的逻辑输出颠倒。因此，XOR门114、118提供相位调整信号。 
在光通信系统中，光纤传输可能引起信号波形的非线性失真。因此，相对于中位位置的位转换定位往往随着传输的数据序列而改变。另外，在上升沿和下降沿相距小于一个符号周期(symbol period)的情形下，某些脉冲序列导致下降沿跟随上升沿。因此，由于脉冲形状的变化引起的抖动，使得图1A的相位检测器及其变型难以恢复精确的时钟信号。因此，期望得到改进。 
发明内容
本发明提供一种用于从数据信号中进行时钟恢复的相位检测器装置和方法。该相位检测器向时钟信号发生器提供相位校正信号，其中如果观测到预定数据样本模式才产生相位校正信号。特别地，该预定数据样本模式是一种与期望的定时信息相关的特定样本序列。该序列可以具有任何模式并可以是任意长度。在一个实施例中，优选地，该预定数据样本模式是从1至0的转换。因此，即使已发生转换，但是从0至1的转换不提供有效的相位更新输出信号。在另一个实施例中，优选地，该预定数据样本模式是另外的逻辑1样本居先的1至0转换。在又一个实施例中，该转换可以是0至1转换，并且忽略1至0转换。 
在优选实施例中，该相位检测器具有数据信号采样器和用于识别预定信号转换并产生模式相关相位校正信号的数字逻辑电路。该数据信号采样器一般以两倍的符号速率(symbol rate)提供接收到的数据信号的信号样本，并且优选地通过本地时钟信号来确定采样时刻。优选地，以等于符号速率两倍的速率进行采样，从而可以将在接近中间符号时间获得的数据信号的样本与在符号转换时间期间获得的数据信号的样本相比较。因此，在一个优选实施例中，获得至少三个样本，所述三个样本包括相隔一个符号周期的第一信号样本和第二信号样本，以及在第一信号样本和第二信号样本之间出现的中间信号样本(intervening signal sample)。 
可以由多于一个的采样元件执行符号速率采样，并且必要时可插入样本。在一个此种实施例中，使用两个触发器电路元件：一个用于在本地时钟信号的一个沿(例如上升沿)获得样本，而另一个用于在该时钟的另一个沿(例如下降沿)获得样本。在该实施例中，模数转换器(ADC)是一位转换器。可以设置触发器的阈值电压，该触发器用于确定模拟电压是1还是0。实际上，该ADC可以是包括具有不同阈值的两个触发器的多位转换器。其它ADC配置可用于提供信号采样和在存储元件中进行存储，例如标准的模 数转换器和数据锁存器。 
该相位检测器还包括数字逻辑电路，其用于处理所述信号样本以确保已获得预定数据样本模式。优选地，该逻辑电路将相隔一个符号周期的多个信号样本一起与中间信号样本相比较，以识别预定信号转换的发生。如果识别出预定信号转换，则该数字逻辑电路产生相位更新(或相位校正)信号。将该相位校正信号称作模式相关相位校正信号，因为不是对发生的每一个信号转换都产生该校正信号，而仅对那些与预定模式匹配的转换才产生该校正信号。 
在可选择的实施例中，提供一种向时钟信号发生器提供相位校正信号的方法。优选地，该方法包括以下步骤：(i)获得接收到的信号样本序列；(ii)根据所述接收的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；(iii)根据所述接收到的信号样本序列来确定是否已发生数据转换；以及(iv)确定所述接收到的信号样本序列是否等于预定的信号样本序列，如果等于，则根据所确定的相对相位产生模式相关相位校正信号。 
在可选择的实施例中，该方法包括以下步骤：(i)获得接收到的信号样本序列，其中该信号样本序列包含至少一些多位样本；(ii)根据所述接收到的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；(iii)根据所述多位样本来确定是否已发生预定数据转换，如果发生，则(iv)根据所确定的相对相位来产生模式相关相位校正信号。 
通过参考相应的附图并阅读以下详细描述，对所属领域普通技术人员而言，这些以及其它方案、优点和可选方式将变得明显。此外，需要明白的是此内容仅仅是示例性的，其目的不是限制所要求的本发明的范围。 
附图说明
以下将结合附图描述某些例子，其中在多个附图中相同的附图标记表示相同的元件，其中： 
图1A是描述现有技术的Alexander相位检测器的框图。 
图1B是描述现有技术的Alexander相位检测器的操作的时序图。 
图2是描述相位检测器的优选实施例的框图。 
图3A是描述相位检测器的另一优选实施例的电路图。 
图3B是描述相位检测器的另一优选实施例的电路图。 
图3C是描述相位检测器的可选择的优选实施例的电路图。 
图4是用于提供相位更新的方法的一个优选实施例的流程图。 
具体实施方式
本文所揭示的时钟恢复方法和装置通过实现模数转换器(ADC)内部的采样器上的时钟和数据的相位校正以及通过设计和整合锁相环(PLL)内部的快速跟踪压控振荡器(VCO)，能够在出现信道色散(dispersion)时从数据信号中恢复时钟信号。在2006年5月24日提出的申请号为11/420,195、名称为“Noise-Tolerant Voltage ControlledOscillator”的待审专利申请中揭示了快速跟踪VCO的详情，其内容在此以引用方式并入本文。 
现有的时钟恢复系统在光纤长度超过约80km时一般无法恢复时钟。这是因为现有的PLL在所接收到的信号中寻找过零位(zero crossing)并将其锁定。光纤色散导致对于高频数据模式(01010)不存在过零位。因此，当色散超过某一个量时传统的时钟恢复无法进行锁定。此处描述的时钟恢复方法和装置使用相位检测器，该相位检测器使用提供模式相关相位更新的后处理逻辑电路。图3A-图3C示出了实现该后处理电路块的特定实例。这种新型的相位检测器使得足以对低光信噪比(OSNR)和误码率(BER)条件下的色散和操作进行时钟恢复。 
如图2所示，示例性的相位检测器200包括数据采样器202、模式识别逻辑电路204和时钟发生器206。数据采样器202接收线208上的数据信号，包括从光纤通信信道获得的接收符号。数据采样器202将所接收到的信号的数据样本提供给模式识别逻辑电路204。根据模式识别逻辑电路204的输出，时钟发生器206产生本地时钟信号。这种时钟信号用于在数据采样器202处进行数据采样。数据采样器202可以采用很多形式，包括具有逻辑阈值的触发器，其使得高于阈值的输入电压被锁存为逻辑1，而低于阈值的输入电压被锁存为逻辑0。可以调整阈值以提供期望的量子化特性。可以将具有不同阈值的触发器相组合以提供多位输出，或者可以将更传统的ADC元件用于提供数据样本。优选地，该相位检测器 使用其自身的ADC元件。然而，需要注意的是，对于数据恢复而言，由时钟发生器206控制的数据采样器202的采样时刻可能与用于收发器的采样时刻不同。但在一些可选择的实施例中，收发器的ADC  以由模式识别逻辑电路204使用。 
模式识别逻辑电路204将相位校正信号提供给时钟信号发生器206。模式识别逻辑电路204接收来自数据采样器的数据样本，并且仅在观测到预定数据样本模式时提供相位更新信号。优选地，该预定数据样本模式是与期望的定时信息相关的特定样本序列。该序列可以具有任何模式，并且可以是任意长度。在一个实施例中，模式识别逻辑电路204包括用于区别1至0转换和0至1转换的组合逻辑电路，并且仅当识别出1至0模式时提供更新。在其它实施例中，优选地，预定数据样本模式为另外的逻辑1样本在前的1至0转换。此处将这种转换称作为1-1-0模式。在其它实施例中，该转换可以是0至1转换，并可以忽略1至0转换。在另一个可选择的实施例中，优选地，预定数据样本模式为另外的逻辑0样本在前的0至1转换(0-0-1转换)。预定模式的其它实施例包括随后有至少两个1的上升沿(0-1-1转换)、随后有至少两个0的下降沿(1-0-0转换)和1-1-0-0或0-0-1-1转换。本领域的普通技术人员应理解可以使用其它的预定序列。在又一个实施例中，可以使用所有可能的转换序列的子集。也就是说，1-0-0和0-1-1都可以被使用(并且不使用其它的转换序列，诸如1-0-1和0-1-0)，或者可以使用1-1-0-0和0-0-1-1，但不再使用其它序列来提供相位更新。 
需要注意的是，该相位检测器数据样本仅是所接收到的符号的近似，并且所观测到的1-1-0数据样本模式可以不必须由1-1-0符号序列的传输和接收产生。也就是说，在某些条件下，为了观测到1-1-0数据样本模式，将需要随后有0的三个1的符号序列。 
数据信号采样器202一般以两倍的符号速率提供接收到的数据信号的信号样本。由于这些样本的速率优选等于符号速率的两倍，所以可以将在中间符号(mid-symbol)时间附近获得的数据信号的样本与在符号转换时间期间获得的数据信号的样本相比较。参考图3A-图3C，数据采样器是触发器314和触发器318，其分别在线312上的时钟信号的上升沿 和下降沿对线310上的数据进行采样。数据采样器314、318的每一个在采样时刻偏移二分之一符号的符号速率下进行操作。共同采用的数据采样器314、318提供符号速率采样。所述触发器316和320允许数据样本下移并在线312上的时钟的下一个上升沿时被存储。触发器314、316、318和320一起组成用于存储量子化数据信号样本值的存储元件。 
参照图3A，后处理逻辑电路330包括XOR门322、324和与(AND)门326、328。XOR门322、324以与现有技术的Alexander相位检测器相似的方式操作，从而使触发器314和316的输出是相同的，这表示没有发生转换，输出被解释成没有更新，或者所述输出无效。在通过调节输出使来自触发器314和316的逻辑0-0或逻辑1-1不出现的情形下，这些输出可能无效(例如，将触发器314和316的符号间隔(symbol-spaced)的样本提供给NOR门和AND门，然后对NOR门和AND门的输出进行OR运算)。 
逻辑电路330对三个数据信号样本进行操作，所述三个数据信号样本为来自触发器316和314的相隔符号周期的第一和第二信号样本，以及来自触发器320并在第一和第二信号样本之间的点上获得的中间信号样本。AND门326、328的添加提供了逻辑电路的模式相关特性。特别地，来自XOR门322、324的相位更新信号在触发器316的输出是逻辑1时才被使能。因此，逻辑电路330确保仅将从1至0的转换用于更新时钟恢复电路200的相位。由此逻辑电路330提供模式相关相位更新信号，在此情形下该模式相关相位更新信号是1至0转换模式。 
参照图3B，触发器317的添加使得允许存储另外的在前数据样本。因此逻辑电路332对四个数据样本进行操作，所述四个数据样本包括相隔符号周期的三个样本(触发器317、316和314的输出)以及第四中间样本(触发器320的输出)，优选地，第四中间样本出现在符号间隔的第二和第三样本(触发器314和316的输出)之间。 
为了识别所期望的转换并获得模式相关性，通过AND门331将存储在触发器316和317中的数据样本一起进行AND运算。AND门327和329提供根据AND门331的输出进行调节的相位更新信号。由此逻辑电路332提供模式相关相位更新信号，其需要1-0转换以及另外在前的逻 辑1数据样本(即1-1-0转换)。该相位校正信号被称作为模式相关相位校正信号，因为并不是对出现的每一个信号转换都产生该信号，而是仅对与预定模式匹配的那些转换(在此情形下是1-1-0模式)产生该信号。 
参照图3C，与存储触发器315一起提供额外的数据采样器313。触发器313被配置为具有较高的阈值，从而仅当线310上的数据信号高于该较高阈值时存储逻辑1。提供AND门323以仅在高信号的振幅大于触发器313的较高阈值的情况下，根据从高至低的转换的检测来调节来自OR门322、324(与AND门333、335相组合)的相位更新信号。需要注意的是，图3C的实施例不是标准的多位ADC，因为来自触发器313的逻辑1值和来自触发器314的逻辑0值是不可能的。在利用来自标准ADC电路的多位样本的可选择的实施例中，可以确定数字化样本的阈值，使得仅对包括高于阈值的信号的转换提供相位更新。例如，在双位ADC中，可以以包括高至低转换的模式为条件(condition)进行相位更新，其中低是“00”样本，而高样本值可以是“11”样本或“10”样本，但不是“01”样本。 
在可选择的实施例中，提供一种用于向时钟信号发生器提供相位校正信号的方法。该方法在图4中示出，且优选地包括以下步骤：步骤402，用于获得所接收到的信号样本序列；步骤404，根据所接收到的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；步骤406，根据所接收到的信号样本序列来确定是否已发生数据转换；步骤408，确定所接收到的信号样本序列是否等于预定信号样本序列，如果等于，则步骤410根据所确定的相对相位产生模式相关相位校正信号。一般而言，在可行的情况下可以以任何顺序执行所述步骤。此外，可以将某些步骤组合成单一的操作，例如步骤404、406、408和410都可以由单一的组合逻辑电路执行。提供这些步骤仅作为此处描述的逻辑电路的操作介绍。 
如上所述，步骤402可以包括确定接收到的信号是否高于或低于第一阈值。该阈值可以是由触发器设定的模拟1，或者可以是基于量子化位或多位的数字阈值。仍如上文所述，可以在数据采样器中使用多于一个阈值，以获得多位样本。优选地，所接收到的信号样本序列包括以等于符号速率两倍的速率取得的样本。 
步骤404包括将相隔一个符号周期的两个样本与中间样本进行比较，以查看其匹配哪一个。通过比较相隔一个符号周期的样本来执行步骤406。此外，这可能需要通过利用经修改的阈值或通过利用多位量化器值来确保已发生足够量的转换。在优选的实施例中，只有从高至低的转换用于提供相位更新。在可选择的实施例中，可以使用低至高的转换。 
步骤408可以包括确定先于数据转换并相隔一个符号周期的至少两个样本是否具有高值。在此将该转换称作为1-1-0转换。 
在利用多位样本的可选实施例中，向时钟信号发生器提供相位校正信号的方法可以包括以下步骤：(i)获得接收到的信号样本序列，其中，该信号样本序列包含至少一些多位样本；(ii)根据所接收到的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；(iii)根据所述多位样本来确定是否已发生预定数据转换，如果是，则(iv)根据所确定的相对相位来产生模式相关相位校正信号。在此实施例中，通过确保该数据转换包括从最高信号样本值至最低信号样本值的转换，可以执行用于确定是否已发生预定数据转换的步骤。 
以上已描述了本发明的示例性实施例。所属领域的技术人员应理解可以在不脱离通过权利要求定义的本发明的实质精神和范围内对所述的实施例作出修改。 

Claims (20)

1.一种用于向时钟信号发生器提供相位校正信号的装置，包括：
数据信号采样器，根据本地时钟信号以两倍的符号速率提供信号样本，其中所述信号样本包括相隔一符号周期的至少第一信号样本和第二信号样本，以及在该第一信号样本和该第二信号样本之间发生的中间信号样本；
数字逻辑电路，用于处理该第一信号样本、该第二信号样本及该中间信号样本，以进行(i)识别是否发生从0至1的转换和从1至0的转换中的至少一个(ii)在仅发生从0至1的转换和从1至0的转换中的一个时，产生模式相关相位校正信号。
2.如权利要求1所述的装置，其中所述数据信号采样器包括分别用于存储该第一信号样本和该第二信号样本的第一存储元件和第二存储元件，以及用于存储该中间信号样本的第三存储元件。
3.如权利要求2所述的装置，其中上述存储元件是触发器。
4.如权利要求3所述的装置，其中该第一存储元件和该第二存储元件通过时钟信号的第一沿以符号速率被触发，以及该第三存储元件通过时钟信号的第二沿以符号速率被触发。
5.如权利要求4所述的装置，还包括用于存储该中间信号样本的重定时版本的第四存储元件。
6.如权利要求1所述的装置，其中所述数字信号采样器是1位模数转换器。
7.如权利要求6所述的装置，其中所述1位模数转换器包括具有预定阈值的阈值装置。
8.如权利要求1所述的装置，其中所述数字信号采样器是多位模数转换器。
9.如权利要求8所述的装置，其中所述多位模数转换器包括具有不同阈值的两个阈值装置。
10.如权利要求1所述的装置，其中所述信号样本还包括与该第一信号样本和该第二信号样本其中之一相隔一符号周期的第三信号样本，且其中所述数字逻辑电路处理该第一信号样本、该第二信号样本和该第三信号样本以识别预定信号转换的发生。
11.如权利要求1所述的装置，其中所述数据信号采样器包括用于在时钟信号的上升沿采样数据的第一采样路径，和用于在时钟信号的下降沿采样数据的第二路径。
12.一种向时钟信号发生器提供相位校正信号的方法，包括以下步骤：
(i)获得接收到的信号样本序列；
(ii)根据所述接收到的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；
(iii)根据所述接收到的信号样本序列来确定是否发生了数据转换；以及
(iv)确定所述接收到的信号样本序列是否等于预定信号样本序列，如果等于，则根据所确定的相对相位来产生模式相关相位校正信号，其中所述预定信号样本序列是从1至0的转换。
13.如权利要求12所述的方法，其中所述获得接收到的信号样本序列的步骤包括确定接收到的信号是高于还是低于第一阈值。
14.如权利要求13所述的方法，其中所述获得接收到的信号样本序列的步骤还包括确定所接收到的信号是高于还是低于第二阈值。
15.如权利要求12所述的方法，其中所述接收到的信号样本序列包括以等于所述符号速率两倍的速率取得的样本。
16.如权利要求12所述的方法，其中所述确定是否发生了转换的步骤包括比较相隔一个符号周期的样本。
17.如权利要求12所述的方法，其中所述确定是否发生了转换的步骤包括确定是否发生了高至低的转换。
18.如权利要求12所述的方法，其中所述确定所述接收到的信号样本序列是否等于预定信号样本序列的步骤包括确定相隔一个符号周期的至少两个样本是否在所述数据转换之前。
19.一种向时钟信号发生器提供相位校正信号的方法，包括以下步骤：
(i)获得接收到的信号样本序列，其中所述信号样本序列包含至少一些多位样本；
(ii)根据所述接收到的信号样本序列来确定时钟信号和接收到的数据信号之间的相对相位；
(iii)根据所述多位样本来确定是否发生了预定数据转换，其中所述预定信号样本序列是从1至0的转换，如果发生，则
(iv)根据所确定的相对相位来产生模式相关相位校正信号。
20.如权利要求19所述的方法，其中所述确定是否发生了预定数据转换的步骤包括确保所述数据转换包括从最高信号样本值到最低信号样本值的转换。
CN2006800182501A 2005-05-24 2006-05-24 用于时钟恢复的模式相关相位检测器和方法 Expired - Fee Related CN101194419B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68419505P 2005-05-24 2005-05-24
US60/684,195 2005-05-24
PCT/US2006/020770 WO2006128114A1 (en) 2005-05-24 2006-05-24 Pattern-dependent phase detector for clock recovery

Publications (2)

Publication Number Publication Date
CN101194419A CN101194419A (zh) 2008-06-04
CN101194419B true CN101194419B (zh) 2012-01-11

Family

ID=37452380

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800182501A Expired - Fee Related CN101194419B (zh) 2005-05-24 2006-05-24 用于时钟恢复的模式相关相位检测器和方法
CNA2006800181994A Pending CN101189791A (zh) 2005-05-24 2006-05-24 噪声容限压控振荡器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2006800181994A Pending CN101189791A (zh) 2005-05-24 2006-05-24 噪声容限压控振荡器

Country Status (10)

Country Link
US (2) US7609102B2 (zh)
EP (1) EP1894296B1 (zh)
JP (1) JP4855465B2 (zh)
KR (1) KR20080012368A (zh)
CN (2) CN101194419B (zh)
AT (1) ATE505846T1 (zh)
AU (1) AU2006249316A1 (zh)
DE (2) DE112006001356T5 (zh)
GB (1) GB2443343A (zh)
WO (2) WO2006128115A2 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
JP4879569B2 (ja) * 2005-11-29 2012-02-22 パナソニック株式会社 位相調整回路
US8331512B2 (en) 2006-04-04 2012-12-11 Rambus Inc. Phase control block for managing multiple clock domains in systems with frequency offsets
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US8684265B1 (en) 2006-05-25 2014-04-01 Sean I. Mcghie Rewards program website permitting conversion/transfer of non-negotiable credits to entity independent funds
US7703673B2 (en) 2006-05-25 2010-04-27 Buchheit Brian K Web based conversion of non-negotiable credits associated with an entity to entity independent negotiable funds
US10062062B1 (en) 2006-05-25 2018-08-28 Jbshbm, Llc Automated teller machine (ATM) providing money for loyalty points
US8668146B1 (en) 2006-05-25 2014-03-11 Sean I. Mcghie Rewards program with payment artifact permitting conversion/transfer of non-negotiable credits to entity independent funds
US9704174B1 (en) 2006-05-25 2017-07-11 Sean I. Mcghie Conversion of loyalty program points to commerce partner points per terms of a mutual agreement
US7996749B2 (en) * 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
WO2009058790A1 (en) * 2007-10-30 2009-05-07 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
JP4735992B2 (ja) 2008-03-25 2011-07-27 ソニー株式会社 信号処理装置
JP2010147558A (ja) * 2008-12-16 2010-07-01 Renesas Electronics Corp クロックデータリカバリ回路
EP2252003A1 (en) * 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector
US20110234282A1 (en) * 2010-03-23 2011-09-29 Mosys, Inc. Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope
WO2011126619A1 (en) 2010-04-05 2011-10-13 Rambus Inc. Methods and apparatus for transmission of data
JP5121905B2 (ja) * 2010-09-13 2013-01-16 株式会社東芝 位相同期回路および無線受信装置
US8798217B2 (en) * 2010-11-03 2014-08-05 Qualcomm Incorporated Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection
JP5912598B2 (ja) * 2011-03-24 2016-04-27 日本電波工業株式会社 電圧制御発振回路及び水晶発振器
US8520793B2 (en) * 2011-04-20 2013-08-27 Faraday Technology Corp. Phase detector, phase detecting method, and clock-and-data recovery device
US8548038B2 (en) 2011-12-06 2013-10-01 Lsi Corporation Pattern detector for serializer-deserializer adaptation
KR20130114993A (ko) * 2012-04-10 2013-10-21 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
US9998125B2 (en) * 2013-11-19 2018-06-12 Intel Corporation Clock calibration using asynchronous digital sampling
JP6427967B2 (ja) * 2014-06-06 2018-11-28 富士通株式会社 データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法
US9379921B2 (en) * 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
US10152565B2 (en) * 2015-06-03 2018-12-11 Altera Corporation Methods for performing register retiming operations into synchronization regions interposed between circuits associated with different clock domains
US9832009B2 (en) 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
US9831861B2 (en) 2015-09-01 2017-11-28 Fujitsu Limited Phase detector
TWI555337B (zh) * 2015-09-04 2016-10-21 晨星半導體股份有限公司 相位偵測器、時脈與資料回復電路、以及相關之控制方法
WO2017094310A1 (ja) * 2015-11-30 2017-06-08 ソニー株式会社 位相検出器、位相同期回路、および、位相同期回路の制御方法
US10063251B2 (en) * 2016-07-15 2018-08-28 Mediatek Inc. Low-noise current-in class D amplifier with slew rate control mechanism
CN109150171B (zh) * 2018-09-14 2022-04-05 南京邮电大学 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路
US11231740B2 (en) * 2019-02-06 2022-01-25 Credo Technology Group Limited Clock recovery using between-interval timing error estimation
CN112187256B (zh) * 2019-07-04 2023-08-25 智原微电子(苏州)有限公司 时钟数据恢复装置及其操作方法
KR102258298B1 (ko) * 2019-08-02 2021-06-01 고려대학교 산학협력단 복원된 데이터의 오류를 데이터 천이를 통하여 정정하는 수신기의 오류 정정기
CN114363734B (zh) * 2020-10-12 2023-06-20 华为技术有限公司 一种时钟数据恢复方法、输入输出装置及光线路终端
CN114490488B (zh) * 2020-11-13 2023-09-05 芯翼信息科技(上海)有限公司 一种低功耗uart串口系统
NL2027232B1 (en) * 2020-12-24 2022-07-20 Univ Delft Tech Detection of pulse patterns

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1058680A (zh) * 1990-03-08 1992-02-12 艾利森电话股份有限公司 直接相位数字化
US20040062336A1 (en) * 2001-02-16 2004-04-01 Fujitsu Limited. Timing extraction circuit for use in optical receiver that uses clock of frequency equal to one half of data transmission rate, and duty cycle deviation handling circuit for use in optical transmitter and receiver
WO2004051651A1 (ja) * 2002-11-29 2004-06-17 Fujitsu Limited 位相差補正装置及びデータ先頭検出装置を有するデータ再生装置
CN1182528C (zh) * 1999-03-26 2004-12-29 松下电器产业株式会社 信号处理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004A (en) * 1841-03-12 Improvement in the manner of constructing and propelling steam-vessels
JP2664249B2 (ja) * 1989-03-13 1997-10-15 株式会社日立製作所 タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置
JP3196725B2 (ja) * 1998-06-09 2001-08-06 日本電気株式会社 位相比較回路
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
JP2000049882A (ja) * 1998-07-30 2000-02-18 Nec Corp クロック同期回路
EP1131916B1 (en) * 1998-11-24 2006-02-08 Giga A/S A method and a circuit for retiming a digital data signal
JP3971048B2 (ja) * 1999-01-08 2007-09-05 株式会社東芝 クロック位相誤差検出回路およびクロック位相誤差検出方法
JP3327249B2 (ja) * 1999-05-11 2002-09-24 日本電気株式会社 Ｐｌｌ回路
JP3294566B2 (ja) * 1999-05-28 2002-06-24 沖電気工業株式会社 ビット位相同期装置
US6262611B1 (en) * 1999-06-24 2001-07-17 Nec Corporation High-speed data receiving circuit and method
US6316966B1 (en) * 1999-07-16 2001-11-13 Conexant Systems, Inc. Apparatus and method for servo-controlled self-centering phase detector
ATE336105T1 (de) * 2000-03-07 2006-09-15 Koninkl Philips Electronics Nv Datentaktrückgewinnungsschaltung
US6538475B1 (en) * 2000-03-15 2003-03-25 Intel Corporation Phase detector
DE10042233C2 (de) * 2000-08-28 2002-07-11 Siemens Ag Takt-und Datenregenerator mit Demultiplexerfunktion
WO2003010674A1 (en) * 2001-07-27 2003-02-06 Advantest Corporation Phase correction circuit
US7092474B2 (en) * 2001-09-18 2006-08-15 Broadcom Corporation Linear phase detector for high-speed clock and data recovery
US6724273B1 (en) * 2001-10-26 2004-04-20 National Semiconductor Corporation Filter circuitry for voltage controlled oscillator
JP2003188931A (ja) * 2001-12-13 2003-07-04 Sony Corp クロック再生装置及びクロック再生方法
US7386084B2 (en) * 2002-11-06 2008-06-10 Broadcom Corporation Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1058680A (zh) * 1990-03-08 1992-02-12 艾利森电话股份有限公司 直接相位数字化
CN1182528C (zh) * 1999-03-26 2004-12-29 松下电器产业株式会社 信号处理装置
US20040062336A1 (en) * 2001-02-16 2004-04-01 Fujitsu Limited. Timing extraction circuit for use in optical receiver that uses clock of frequency equal to one half of data transmission rate, and duty cycle deviation handling circuit for use in optical transmitter and receiver
WO2004051651A1 (ja) * 2002-11-29 2004-06-17 Fujitsu Limited 位相差補正装置及びデータ先頭検出装置を有するデータ再生装置

Also Published As

Publication number Publication date
EP1894296A1 (en) 2008-03-05
US7609102B2 (en) 2009-10-27
KR20080012368A (ko) 2008-02-11
US20070018742A1 (en) 2007-01-25
CN101189791A (zh) 2008-05-28
GB2443343A (en) 2008-04-30
WO2006128114A1 (en) 2006-11-30
US7298226B2 (en) 2007-11-20
CN101194419A (zh) 2008-06-04
EP1894296A4 (en) 2008-09-03
JP2008543184A (ja) 2008-11-27
GB0724002D0 (en) 2008-01-30
EP1894296B1 (en) 2011-04-13
AU2006249316A1 (en) 2006-11-30
US20090237138A1 (en) 2009-09-24
JP4855465B2 (ja) 2012-01-18
DE112006001356T5 (de) 2008-07-24
WO2006128115A3 (en) 2007-07-12
WO2006128115A2 (en) 2006-11-30
ATE505846T1 (de) 2011-04-15
DE602006021305D1 (de) 2011-05-26

Similar Documents

Publication Publication Date Title
CN101194419B (zh) 用于时钟恢复的模式相关相位检测器和方法
US10348480B2 (en) Collaborative clock and data recovery
US6374361B1 (en) Skew-insensitive low voltage differential receiver
CN102714589B (zh) 用于突发模式串行信号的时钟与数据恢复
US8634503B2 (en) Fast lock clock-data recovery for phase steps
CN101542959B (zh) 用于接收数据的方法、电路和系统
US7978801B2 (en) Clock and data recovery method and corresponding device
US7986252B1 (en) System and method for removing glitches from a bit stream
CA2122904C (en) Method and apparatus for decoding manchester encoded data
US7724857B2 (en) Method and apparatus for improving linearity in clock and data recovery systems
US20110068836A1 (en) Spread-spectrum clock acquisition and tracking
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
CN102299786A (zh) 数字接收机
KR20050008678A (ko) 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ
US8711018B2 (en) Providing a feedback loop in a low latency serial interconnect architecture
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR20030075140A (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
EP2019501B1 (en) Method and device for detecting the begin of burst mode data packages
US11626934B1 (en) Probability-based capture of an eye diagram on a high-speed digital interface
US7136446B2 (en) Method and apparatus for data and clock recovery in a biphase-coded data signal
US20230188143A1 (en) Clock and data recovery circuit from an n-pulse amplitude modulation signal
CN206595985U (zh) 时脉与数据回复装置
KR101567834B1 (ko) 클럭 및 데이터 복원 회로 및 복원 방법
JP2007288660A (ja) データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム
TW200423532A (en) Techniques to monitor signal quality

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20180524