JP2664249B2

JP2664249B2 - タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置

Info

Publication number: JP2664249B2
Application number: JP1141016A
Authority: JP
Inventors: 徹加沢; 宜則宮本; 俊郎鈴木; 繁男西田; 一郎間瀬; 隆士森田; 聡一山下
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-03-13
Filing date: 1989-06-05
Publication date: 1997-10-15
Anticipated expiration: 2012-10-15
Also published as: CA2011970A1; US5123030A; CA2011970C; JPH0316337A; DE4007987A1

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はディジタル通信システムに関し、特に電話線
を伝送媒体として、交換機と端末の間で数メガビット・
パー・セカンド以上の高速伝送を行うのに適した通信シ
ステムに関する。

〔従来の技術〕

ディジタル通信システムでは、受信波形をある基準ク
ロックに同期して識別することにより受信データを得て
いる。このためには、受信波形から基準クロックを生成
する技術、即ちタイミング信号の抽出方式が重要とな
る。電話線を用いた数メガビット・パー・セカンド以上
の高速ディジタル伝送システムにおいては、電話線での
信号損失が増え、またクロストーク雑音も増加するた
め、周波数帯域の狭い多値伝送符号を用いることが望ま
しい。このような条件下でのタイミング抽出としては、
従来、例えばLCタンク回路を用いる方法が知られてい
る。例えば、パーシャルレスポンス・クラス４符号（以
後、単にPR4符号と略す）で、必要なクロックを抽出す
るためには、受信信号を４乗してLCタンク回路に入力す
る。

一方、低速のディジタル伝送においては、A/D変換器
で受信波形をディジタルデータ化し、相関演算を施して
を抽出する方法が知られている。

また、高速伝送に適用可能で、比較適簡単なハードウ
ェアで実現できる方法として、ゼロクロス検出法が知ら
れている。例えば、アイ・イー・イー・イー，エヌ・テ
ィー・シー1980 65.4（IEEE NTC 1980,65.4）には、し
きい値が０ボルトの識別器でゼロクロス点のタイミング
を検出し、この信号をフェーズ・ロックト・ループ（PL
Lと略す）の入力としてタイミングクロックを抽出する
方法が開示されている。この方法は２値符号のデータ伝
送に広く適用されている。

また、３値AMI符号に適用するために全波整流を行っ
てからPLLを用いる方法も提案されている。この方法は
電子情報通信学会通信方式研究会報告CS81−187に示さ
れている。

〔発明が解決しようとする課題〕

上記従来技術のうち、LCタンク回路を用いる方法は、
L,即ちコイルを用いてないため集積回路化が難かしく、
またLC素子の値のばらつきが特性に影響するため、人手
による調整が必要となる。特にPR4の場合は、４乗回路
が必要であり、実現回路が複雑となる欠点がある。

また、A/D変換器を用い相関演算を施す方法は、メガ
ビット・パー・セカンド程度の伝送速度に適用できるほ
どの高速のA/D変換器が得られていない。

さらにゼロクロス検出法は、多値伝送符号に適用でき
ないという問題がある。多値伝送符号を用いた時の受信
波形の１例を、２値符号の場合と合わせて第22図に示
す。２値信号301をゼロクロス点305に必ずクロック302
の立下りを同軸させれば、クロック302の立上りが正し
い識別点となる。ところが、多値符号の１例である３値
符号の受信波形303のゼロクロス点306a,306bにクロック
を同期させようとすると、立下りがゼロクロック306aに
同期したクロック304aと、ゼロクロス306bに同期したク
ロック304bの２種類が生じ、実際にはゼロクロス点306a
と306bとの出現確率に応じて、クロック304aまたは304
b、あるいはその中間の位相のクロックが偶然に出力さ
れてしまい、データの識別が正しく行えないという問題
がある。一般にＮ値符号を用いると、Ｎ−１種類の位相
の異なるクロックが生ずる可能性がある。従来のゼロク
ロス検出法では、この時安定したクロックを出力するこ
とができない。

さらに、全波整流回路とPLLを用いる方法は原理的に
は多値符号に適用できるが、全波整流という非線形処理
での精度劣化があり、実用上十分な精度が実現できない
ことが多い。

本発明の目的は、多値伝送符号を適用した時に正しい
クロックが抽出でき、且つ、数メガビット・バー・セカ
ンド以上の高速伝送にも適用でき、実現回路のLSI化に
適したタイミング抽出方式を提供することである。

〔課題を解決するための手段〕

上記目的を達成するために、大きく分けて２つの方法
がある。１つの方法は、まずＮ−１種類のゼロクロスタ
イミングから、識別点に一致したゼロクロスタイミング
のみを弁別し、次にそのタイミング情報をPLLに入力し
てボーレートクロックを得る方法である。もう１つの方
法は、まずＮ−１種類のゼロクロスタイミングすべてに
対してPLLを用いてボーレートのＮ−１倍クロックで同
期をとり、次にこのクロックを分周して得られるＮ−１
種類の互いに位相の異なるボーレートクロックから１つ
のクロックを弁別する方法である。この時、弁別のため
に符号特有の性質を反映した特定のビット列やフレーム
同期パターン，トレーニングパターン等が用いられる。

前者の方法における弁別にはたとえば次の方法が適用
できる。第１に、符号特有の性質を反映して特定ビット
列を受信した時のみ、ゼロクロスを選ぶ方法、信号の傾
きは、例えば微分器を利用して検出できる。第３に全て
のゼロクロスタイミング情報をPLLに送り、後で余計な
ゼロクロスタイミング情報を引き去る方法がある。

〔作用〕

上述した方法のうち、まず１種類のゼロクロスタイミ
ングを弁別してからPLLでボーレートクロックを生成す
る方法について述べる。

上記第１の弁別方法では、特定のパターンによって、
希望のゼロクロスタイミングのみを弁別する。例えばPR
4符号のような相関性のある符号では、過去に受信した
識別パターンから、次のタイムスロットにゼロクロス点
が現れるかどうかを判定できる場合がある。一方、ゼロ
クロス点は、識別点と一致するか、２つの識別点の中央
にあるかのいずれかであるから、特定パターンを受信し
てから半タイムスロット程度の期間だけ、ゼロクロス・
タイミングを検出するようにすれば、識別点の中央にあ
るゼロクロス・タイミングのみを検出できる。

上記第２の弁別方法では、波形の傾きによってゼロク
ロス点を分類，弁別する。傾き、即ち変化率は、微分器
を通すことにより知ることができる。多値符号は、一般
的に、正のピークから負のピークまで変化するとき、傾
きが最も大きい。また、この時生ずるゼロクロス点は、
丁度識別点の中央に位置するため、第１の方法で述べた
理由により都合が良い。そこで、微分器の出力電圧をモ
ニタし、或るレベルを越えた時のみゼロクロス検出を行
えば、識別点の中央のゼロクロス・タイミングのみを弁
別できる。

第３の弁別方法では、後で余計なゼロクロス点の情報
を引き去る。クロック生成にPLLを用いた場合、先ず位
相比較器によりゼロクロス・タイミングとVCXOの出力ク
ロックの位相と比較し、その位相差をループフィルタで
蓄積，平滑した後、VCXOの出力クロックを制御する。す
なわち、ゼロクロスタイミングが入力してからVCXO出力
クロックが制御されるまでの間に、或る程度のタイムラ
グがある。そこで、例えば、全てのゼロクロス・タイミ
ングから得られた位相差を先ずループフィルタに入力し
ておき、上記タイムラグ以内に識別点の中央以外でのゼ
ロクロスタイミングによる位相差を引き去る。このよう
にすれば、最初から希望のゼロクロスタイミングだけを
入力するのと同じ効果が得られる。

次に、ボーレートのＮ−１倍クロックを用いてすべて
のゼロクロス点に同期し、続いて１つのボーレートクロ
ックを弁別する方法について述べる。

この時、符号の特有の性質を反映した特定のビット列
が用いられる。ゼロクロスタイミングの弁別に際し、隣
接する２つの識別点の丁度中央にあるゼロクロスタイミ
ングを弁別する時、ボーレート・クロックの立下りで上
記タイミングに同期させれば、クロックの立上りが識別
点と一致するので都合が良い。このようなゼロクロス点
は、例えば信号が「１」から「−１」へ変わる途中で現
れる。換言すれば、２つの隣接する識別点ての値をモニ
タし、絶対値が同じで符号が逆のパターンが検出されれ
ば、希望のゼロクロス点が発生している。

そこで、ゼロクロス点の発生と２点の識別値とをモニ
タしながら、ボーレートクロックを順番に切換え、ゼロ
クロス点が発生した時に上記パターンが検出できれば、
その時のクロックは正しいと判定できる。

また、符号の相関性より発生し得ないパターンが検出
されれば、その時のボーレートクロックは誤りと判定で
きる。例えば、PR符号では、「1,1,1」や「−1,−1,−
１」、あるいは「1,−1,1」、「−1,1,−１」等のパタ
ーンは発生しない。或るボーレートクロックによって識
別された値から上記のような符号側バイオレーションパ
ターンが検出されれば、そのボーレートクロックは誤り
である。

さらに、弁別にフレーム同期パターンを利用すること
もできる。この場合は、誤ったタイミングでデータを識
別した場合、異なるフレーム同期パターンが検出される
はずである。従って、フレーム同期パターンは、同じ値
が連続しないパターンが望ましい。同じ値が連続する
と、識別タイミングがずれても識別値が変化せず、誤り
を検出できないことがある。特に「1,−１」または「−
1,1」を含むフレーム同期パターンを用いると、正しい
位相のクロックでは「1,1」が識別されるのに対して、
半相ずれたクロックで識別すると必ず０が現れるのでク
ロックの正誤の判定が容易である。このようにして、或
るボーレートクロックが弁別された時、そのクロックが
正しいか誤りかを検出できる。弁別の候補のクロックは
Ｎ−１個であるから、順番にクロックを切り換えながら
識別器を動作させ、誤りが検出されなければ切換えるの
をやめるようにする。また、Ｎ−１個の判定回路をそれ
ぞれＮ−１個のクロックで動作させて、正しい識別が行
われたクロックを選択すれば、上記切換の手間は不要で
ある。さらに、判定回路および識別器をＮ−１倍クロッ
クで動作させ、正しい識別が行われるクロック位相を正
しいクロック位相とみなして、ボーレートクロックが立
上るようにしても良い。

〔実施例〕以下、本発明の実施例を図面を参照して説明する。

第１図は本発明のタイミング抽出部の一実施例を示す
概略図である。タイミング抽出部01は、ゼロクロス検出
部2,PLL3,分周器4,弁別部５から構成される。02は識別
器である。ゼロクロス検出部２によりＮ値信号よりＮ−
１種類のゼロクロスタイミングが検出される。PLL3はボ
ーレートのＮ−１倍のクロックを生成し、すべてゼロク
ロス点に同期する。分周器４はＮ−１倍クロックから互
いに位相の異なるＮ−１個のボーレートクロックを生成
する。弁別部５は識別器02の出力データを用いて、ボー
レートクロックを１つ選択する。

第２図は本発明のタイミング抽出部の他の実施例を示
す概略図である。タイミング抽出部01はゼロクロス検出
部2,弁別部05,PLL3より構成される。02は識別器であ
る。ゼロクロス検出部２はＮ値符号からＮ−１種類のゼ
ロクロスタイミングを検出する。弁別部05はＮ値信号を
用いてＮ−１種類をゼロクロスタイミングから１種類の
ボーレート周期を単位として現れるゼロクロスタイミン
グのみを弁別する。この弁別は識別器２の出力データを
用いて行なうことも可能である。PLL3は弁別器05の出力
であるゼロクロスタイミングに同期してボーレートクロ
ックを出力する。

第21図は第１図で述べた実施例の一変形例である。タ
イミング抽出部01は、閾値発生回路03,交叉タイミング
検出部04、弁別回路05、クロック生成回路06から構成さ
れる。02は識別器である。閾値発生回路03は、交叉タイ
ミング検出部04に閾値電圧を供給し、受信信号と閾値レ
ベルが交叉するタイミングを検出する。尚、０ボルトを
中心に正負に振れる平衡符号を用いる場合は、閾値電圧
を０ボルトにとるのが最も有効である。このようにし
て、Ｎ値信号に対してＮ−１種類の交叉タイミング検出
でき、弁別回路05により１種類の交叉タイミングのみを
抽出できる。この弁別は識別器02の出力を用いて行われ
る。クロック生成回路06は、上記一種類の交叉タイミン
グに同期したボーレートクロックを生成する。

第23図は第２図で説明した弁別部05の一実施例を示す
ものである。弁別部05は全波整流器030,ゼロクロス検出
部031,イネーブル生成部032,スイッチ033より構成され
る。全波整流器030によって整流された信号には識別点
と一致するゼロクロス点がなくなり、ゼロクロス点は識
別点と識別点の中央付近に集まってくる。このゼロクロ
ス点をゼロクロス検出器031で検出し、最初にとられた
ゼロクロスタイミングをトリガにしてイネーブル信号を
生成する。この処理はイネーブル生成部032で行われ
る。余分なゼロクロス点を検出しないためには、イネー
ブル信号の中はタイムスロット中に比べて十分狭くする
ことが望ましい。イネーブル信号によりスイッチ033が
開閉され、隣接する識別点のちょうど中央にあるゼロク
ロス点だけが弁別される。PLL3はこのゼロクロス点に同
期してボーレートクロックを生成する。このクロックの
立下りはちょうど識別点に一致する。

また、第24図は第２図で説明した弁別器05の別の実施
例である。弁別器05はスイッチ040遅延041、セレクタ04
2、インバータ043、フレーム同期回路044から構成され
る。スイッチ040が、ボーレート周期でゼロクロスタイ
ミングを弁別するためのスイッチである。スイッチ040
の制御は以下の手順で行われる。PLL3はボーレートクロ
ックを生成するが、このクロックは立上りまた立下りが
識別点に同期している。インバータ043を用いて、互い
に逆相の２つのボーレートクロックが生成される。識別
器02およびフレーム同期回路044を用いて、セレクタ042
は１つのボーレートクロックを選択する。このクロック
に適切な遅延041をかけて、スイッチ040を制御する。こ
れにより、識別点に一致しないゼロクロスタイミングの
みを除くことができる。また、セレクタ042の制御はフ
レーム同期回路044の代わりに、符号側バイオレーショ
ン検出器やトレーニングパターン照号器を適用すること
もできる。

第３図は、上記タイミング抽出部01がLSIに内蔵され
る場合の１実施例を示す。送信フィルタ013,符号化器01
4,スクランプラ015により送信回路016が構成される。送
信データは、スクランブラ015により、スクランブルさ
れたバイナリーデータとなり、符号化器014により伝送
符号化されて、送信フィルタ013を介して出力される。
スクランブラ015は、タイミング抽出の難しい特定パタ
ーンが連続して送信されないようにするために必要であ
る。この時、符号化器014、およびスクランブラ015は、
送信クロックに従って動作する。送信信号は、送信トラ
ンス018a、電話線019aを介して送信される。

一方、タイミング抽出部01,識別器02,等化器09,復号
器010,デスクランブラ011により受信回路012が構成され
る。電話線019b,受信トランス018bを介して受信された
信号は、等化器09により電話線019bで生じたロスを補償
され、識別器02でディジタルデータに変換された後、復
号器010でバイナリーデータに変換され、更に、デスク
ランブラ011により、スクランブラ015によってかけられ
たスクランブルが解かれる。01は、識別器02,復号器01
0,デスクランブラ011を復号するためのクロックを生成
するタイミング抽出回路01である。上記送信回路016と
受信回路012は、同一の半導体基板上に伝送回路LSI017
として形成できる。

第４図は、上記伝送回路LSI017を適用した通信システ
ムの１実施例を示す。020は通信に必要な各種の処理を
行うプロトコル処理部であり、伝送回路LSI017と共に通
信インタフェース021を構成する。通信インターフェー
ス021は、データ端末022aおよび電話機022bとの間で信
号を送受信する。上記データ端末022a,電話機022bおよ
び通信インターフェース021から成る端末023と、交換機
027とは、電話線019を介して通信を行う。交換機027も
内部に伝送回路LSI017を備えており、これにより交換回
路026との間での信号を送受信する。

次に、第１図で説明した実施例でのタイミング抽出部
01の構成について具体的に説明する。まず、第１の実施
例を第５図および第６図により説明する。

第５図は4MbpsのPR4符号を適用する場合の受信回路の
１実施例を示すブロック図である。本受信回路は、等化
器09,ゼロクロス検出器2,弁別回路05,クロック生成回路
06、および識別器02により構成される。弁別回路05は、
PLL3と、パターン選択回路８と、アップダウンカウンタ
９より構成される。さらにPLL3は、位相比較器10と、ル
ープフィルタ11と、86MHzを中心周波数に持つVCXO12と
から構成され、クロック生成回路06は分周器４と、NOT
ゲート５と、スイッチ６より構成される。

第６図は、本実施例の動作を表すタイミングチャート
である。100は等化器１の出力波形、101はゼロクロス検
出器２の出力、102はVCX012から出力される8MHzのクロ
ック、103はクロック102を分周して得られる4MHzのクロ
ック、104はクロック103でのパターンチェック信号、10
5はクロック103による識別器、106はクロックが103の時
のエラー信号、107はクロックが103の時のノンエラー信
号である。また、108は、クロック102を分周して得られ
る4MHzのクロックであり、103とは逆の位相をもつ。109
はクロック108でのパターンチェック信号、110はクロッ
ク108による識別値、111はクロックが108の時のエラー
信号、112はクロックが108の時のノンエラー信号であ
る。113はタイミング、114は識別点のタイミングを示
す。

等化器09の出力波形100は、ゼロクロス検出器２に入
力され、これによりゼロクロスタイミング101が抽出さ
れる。この時、ゼロクロス検出器２に数百mVの不感帯を
設けておけば、「０」レベルが連続して入力された時、
雑音によるゼロクロスタイミングの誤検出を防ぐことが
できる。この後、ゼロクロスタイミング101は、位相比
較器10とループフィルタ11とを経て、VCXO12に入力され
る。３値符号であるPR4符号では、１タイムスロット当
り、３−１＝２個のゼロクロス点が得られる。そこで、
VCXOは、出力周波数が4MHz×２＝8MHzを中心にしてあま
り大きく変わらないように設計する。これにより、ゼロ
クロスタイミング101が周期的でなくとも安定した周波
数のクロック102を出力できる。

PLL3から出力されたクロック102は、分周器４によっ
て4MHzのクロック103に変換される。また、NOTゲート５
により逆相のクロック108が生成される。スイッチ６
は、上述したクロック103と108のいずれかを選択して識
別器02に入力する。この選択は、パターン選択回路８
と、アップダウンカウンタ９との作用により行なわれ
る。

ことに、パターン選択回路の動作を第７図を参照して
説明する。識別器02は、比較器20,21およびラッチ22,23
より構成される。また、パターン選択回路８は、シフト
レジスタ24,25およびゲート26〜32で構成されている。P
R4符号の波形100の特徴に注目すると、「１」から「−
１」（又は「−１」から「１」）への推移中ののゼロク
ロスタイミング113では、信号の傾きが大きく、雑音に
よるタイミングジッタが小さい。このタイミング113
は、正しい識別点114の中点に位置する。この時、クロ
ック108の立下りが、ゼロクロスタイミング113に一致
し、クロス108の立上りは正しい識別器114と一致する。

本実施例では、クロック108をクロック102から生成
し、クロック108の立上りで受信波形を識別する。ここ
で、先ず第５図に示したスイッチ６が、誤ったクロック
103を選択している場合を仮定すると、比較器20,21、ラ
ッチ22,23により、識別されたデータ105が出力される。
さらに、2bitのシフトレジスタ24,25を経て、ゲート26,
27,28,29により、パターン「1,−１」および「−1,1」
の選択が行なわれる。上記パターンが得られた場合はゲ
ート29の出力がＨレベルになり、得られない場合はゲー
ト28の出力がＨレベルになる。一方、ゼロクロス信号10
1の立上りと、クロック103の立下りが一致する場合に
は、パターンチェック信号104がゲート30の出力として
得られる。上記パターンチェック信号は、ゲート31と32
に入力される。これは、タイミング113の前後の識別値
が「1,−１」、または「−1,1」であるかどうかを判定
することに相当する。該パターンが得られた場合、ノン
エラー信号107がゲート32より出力され、第５図のアッ
プダウンカウンタ９の値が１だけ減少する。また、該パ
ターンが得られない場合、エラー信号106がゲート31よ
り出力され、アップダウンカウンタ９の値が１だけ増加
する。クロック103によって、識別器02およびパターン
選択回路８が動作する間は、エラー信号106のパルス数
がノンエラー信号107の数を上回り、アップダウンカウ
ンタ９の値はどんどん増加する。この値が所定値を越え
ると、アップダウンカウンタ９から切換信号が出力さ
れ、スイッチ６が切り換わる。これにより、正しいクロ
ック108によって、識別器02およびパターン選択回路８
が動作することになる。この時、エラー信号111は出力
されず、ノンエラー信号112のみが出力される。従っ
て、アップダウンカウンタ９の値は「０」で安定し、ス
イッチ６はこのまま維持され正しい識別が行われる。

上記実施例ではパターン「1,−１」または「−1,1」
を検出すれば、その時選択されていた4MHzクロックが正
しいとみなすようにしている。これとは逆に、例えば以
下に示す４種類のパターン、即ち「1,1,1」，「−1,−
1,−１」，「1,−1,1」，「−1,1,−１」のようなPR4符
号バイオレーションパターンを検出した場合、その時選
択されていたボーレートクロックは誤りであると判断す
るようにしてもよい。

次に、弁別部05の第２実施例を第８図を参照して説明
する。弁別部05はセレクタ050とフレーム同期回路051よ
り構成される等化器09より出力されたＮ値信号から、ゼ
ロクロス検出器２はＮ−１種類のすべてのゼロクロスタ
イミングを出力する。PLL3はすべてのゼロクロスタイミ
ングに同期して、ボーレートのＮ−１倍クロックを生成
する。PR4伝送符号が適用された場合、ボーレートをf_b
と以下記述することにすると、PLL3つの出力クロックの
周波数は2f_bである。分周器４は互いに逆相の２つのボ
ーレートクロックを生成する。セレクタ050はフレーム
同期回路051の出力によって制御され、１つのボーレー
トクロックを弁別する。フレーム同期回路051は、セレ
クター050で選択されたボーレートクロックによって動
作するため、選択されたボーレートクロックが識別点に
同期したものであれば、正しいフレーム同期パターンが
検出されフレーム同期は正しく行なわれる。一方、選択
されたボーレートクロックが識別点からずれたクロック
であれば、フレーム同期パターンが正しく識別されず、
フレーム同期が確立しない。フレーム同期が一定時間確
立しなければ、セレクタ050は現在選択されているボー
レートクロックと逆相のクロックを選択する。このクロ
ックは識別点に同期したクロックだと判定できるため、
フレーム同期は確立しセレクタは安定することになる。
ただし、識別器02の直前のフレーム同期パターンが、例
えば「−1,−1,−1,−1,−1,−1,−1,−１」など同じ値
が連続するものであれば、識別点からずれたクロックを
用いても正しい識別が行われることもあり得る。これを
防ぐために、フレーム同期パターンは同じ値が連続しな
いパターンを含むことが望ましい。特にPR4符号を伝送
符号として適用する場合は、フレーム同期パターンに
「1,−１」または「−1,1」を含むパターンを用いると
良い。この時、識別点に一致したクロックでは、正しく
「1,−１」または「−1,1」の認識が行われるが、逆相
のクロックでは、１→−１または−１→１の変化途中に
ある０を識別することになる。こうすると、正しいクロ
ックによる識別では現れない０が、逆相クロックでは識
別値として必ず現れるため判定に便利となる。

第９図は第８図で説明した実施例の一変形例である。
弁別部05はセレクタ050および２つのフレーム同期回路0
51a・ｂより構成される。フレーム同期回路051a・ｂ
は、分周器４で生成された互いに逆相のクロックにより
動作する。フレーム同期が確立した方のクロックをセレ
クタ050で選択すれば良い。またラッチ052は正しいクロ
ックでデータを打ち抜くためのものである。この実施例
は、ハード量は増えるもののボーレートクロックを一定
時間ごとに切り換える必要がないという利点がある。

また第25図は第８図で説明した実施例の別の変形例で
ある。弁別部05は分周器４とフレーム周期回路051より
構成される。フレーム同期回路051および識別器02はボ
ーレートの２倍の周波数2f_bで動作する。フレーム同期
回路は識別器２の出力データを１タイムスロット置きに
蓄えてフレーム同期パターンの照合を行う。フレーム同
期が確立した瞬間に分周器４はリセットされ、出力のボ
ーレートクロックの位相が確立することになる。この変
形例では、識別器02をボーレートの２倍のクロックで動
かすことになるため、高速伝送の際に回路動作上の問題
を起こすことがある。この場合は識別器を２つ用意し
て、それぞれを互いに逆相のボーレートクロックで動作
させ、２つの出力のOR論理をとれば良い。

以上の実施例では、フレーム同期回路051の代わり
に、符号則バイオレーション検出器やトレーニングパル
ス照合器も適用可能である。

次に、本発明の弁別回路の第３の実施例を説明する。
本実施例も4MbpsのPR4符号に適用する例であるが、PLL
は8MHzではなく4MHzのクロックを出力する。

第10図は本実施例のブロック図を示す。この回路は等
化器09,ゼロクロス検出器，弁別回路05,識別器02より構
成され、弁別回路５は、PLL3,パターン選択回路8,ゲー
ト60からなる。また、PLL3は、位相比較器10,ループフ
ィルタ11,VCXO12から構成される。

第11図は上記実施例の動作を示すタイミングチャート
であり、100は等化波形、101はゼロクロスタイミング、
113はタイミング、114は識別点のタイミング、120はク
ロックの初期位相、121はクロック120による識別値、12
2は120と121より生成されるイネーブル信号、123はPLL3
に送られるタイミング情報、124はクロックの収束値を
示す。

第12図は、パターン選択回路８および周辺回路の構成
である。識別器02は比較器21,21、ラッチ22,23より構成
される。パターン選択回路８は、2bitシフトレジスタ2
4,25およびゲート61,62,63から構成される。ゲート63の
出力はゲート60へ出力される。

等化器09の出力波形100は、ゼロクロス検出器２に入
力されゼロクロスタイミング101が出力される。このと
き、VCXO12の初期クロック位相が120であれば、ゼロク
ロスタイミング101とクロック120とが位相比較器10で比
較され、タイミング101の立上りとクロック120の立下り
が一致するように動作する。ここで、ゼロクロスタイミ
ング101の全てのパルスが位相比較器10に送られるもの
と仮定すると、クロック120の立下りは、タイミング113
とタイミング114の両方に同時に一致しようと働き、結
果的に位相が安定しないことになる。

そこで、本実施例では、タイミング113で立上るパル
スのみを位相比較器10に送るようにする。この動作は、
識別器02,パターン選択回路8,ゲート60の共同作用によ
り以下のように行われる。先ず、初期クロック120に同
期して、識別器02が識別値121を出力する。識別値が次
の４種類のパターン、すなわち、「−1,1」，「0,1」，
「0,−１」，「−1,−１」のいずれかと一致する場合、
半タイムスロット＝125nsのイネーブル信号を122を生成
する。この動作はシフトレジスタ424,25およびゲート6
1,62,63によって行われる。ゼロクロスタイミング101と
イネーブル信号122とのAND信号123がゲート60より出力
される。信号123は、位相比較器10に入力され、信号123
の立上りとクロック120の立下りとが一致するように動
作する。最終的に、VCXOの出力は124となって安定し、
クロック124の立上りが正しい識別点と一致する。

次に、本発明の弁別回路の第４の実施例を説明する。
本実施例は、受信波形のゼロクロスタイミングのうち、
波形の傾きが大きいタイミングのみをPLLに入力する方
法である。

第13図は本実施例のブロック図である。等化器09,ゼ
ロクロス検出回路2,弁別回路05,識別器02より構成され
る。弁別回路05は、PLL3,微分器70,ゲート60,73および
比較器71、72で構成されている。さらに、PLL2は位相比
較器10,ループフィルタ11,VCXO12より構成される。

第14図は上記実施例の動作を示すタイミングチャート
である。100は等化波形、101はゼロクロスタイミング、
113はタイミング、130は100の微分波形、131はイネーブ
ル信号、132はタイミング情報、133は出力クロックであ
る。

本実施例では、等化波形100から抽出したゼロクロス
タイミング101のうち、立上りのタイミングが113となる
パルスだけを位相比較器10に送る。そのために、微分器
70により等化波形100の微分波形130を生成し、比較器7
1,72およびゲート73により、微分波形130が閾値Ｖ以
上、あるいは−Ｖ以下となる区間をイネーブル信号131
として検出する。イネーブル信号131とゼロクロスタイ
ミング101との論理和をゲート60でとり、出力信号132を
位相比較器10へ入力する。最終的にVCXOから出力される
クロック133は、その立下りがタイミング情報132の立上
りに同期する。従って、クロック133の立上りは、正し
い識別点114に一致する。

次に、第15図〜第17図を参照して本発明の弁別回路の
第５図の実施例を説明する。本実施例は4Mbpsの2B1符号
に適用されるものである。この場合、ボーレートは2Mba
udであるから１タイムスロットが500nsとなり、ゼロク
ロス位相は４−１＝３個となる。PLLは、ボーレートの
３倍である6MHzで動作し、等化波形のゼロクロスに同期
する。

第15図は本実施例の全体構成を示すブロック図であ
り、等化器09,ゼロクロス検出器2,弁別回路05,クロック
生成回路06、および識別器02より構成される。弁別回路
05は、PLL3,パルス選択回路8,アップダウンカウンタ９
より構成される。また、クロック生成回路６は、３倍分
周器83、スイッチ84より構成される。上記PLL3は位相比
較器10,ループフィルタ11,VCXO12からなる。

第16図は上記実施例の動作を示すタイミングチャート
であり、140は等化波形、141はゼロクロス・タイミン
グ、142は6MHzのクロック、142,143,144はそれぞれ位相
の異なる2MHzクロックa,b,cであり、どれもクロック142
の３倍分周で生成される。

146はクロック143による識別値、147はクロック143の場
合のイネーブル信号、148はエラー信号、149はノンエラ
ー信号である。また、150はクロック145による識別値、
151はイネーブル信号、152はエラー信号、153はノンエ
ラー信号、153,154,155はタイミングである。

第15図はパターン選択回路８およびその周辺回路の詳
細図である。分周器83,スイッチ84,識別器02,パターン
選択回路8,アップダウンカウンタ９で構成されている。
識別器02は比較器91,92,93およびラッチ94,95,96により
構成される。またパターン選択回路８は、シフトレジス
タ97,98,99およびゲート200〜208より構成されている。

等化器09の出力波形140は、ゼロクロス検出器２に入
力され、ゼロクロスタイミング141が出力される。この
信号141は３種類のゼロクロスタイミング153,154,155を
持っている。PLL3は、タイミング153,154,および155に
立下りが同期した6MHzのクロック142を出力する。クロ
ック142を分周器83で３倍分周することにより、互いに
位相が異なる2MHzの３つのクロック143,144,145が生成
される。最初に、スイッチ84によりクロック143が選択
されている場合を考える。識別器02は、クロック143に
同期してデータを識別し（146）、シフトレジスタ97,9
8,99へ送る。ここで、次に示す４種類のパターン、すな
わち「3,−３」，「1,−１」，「−1,1」「−3,3」のい
ずれかが検出された場合、ゲート205の出力がＨレベル
になる。もし検出されない場合は、ゲート204の出力が
Ｈレベルになる。一方、ゲート206は、クロック143の立
下りと同時に立上るゼロクロスタイミング141のパルス
を選び出し、イネーブル信号147を出力する。イネーブ
ル信号147がＨレベルで、且つ、ゲート205の出力がＨレ
ベルの時は、ゲート208はノンエラー信号149を出力し、
アップダウンカウンタ９の値が１だけ下がる。また、イ
ネーブル信号147がＨレベルで、且つゲート204の出力が
Ｈレベルの時は、ゲート207はエラー信号148を出力し、
アップダウンカウンタ９の値を１だけ増える。この操作
は、クロック143の前後の識別値をモニタし、正しいパ
ターンを識別しているかどうかを確認する操作に相当す
る。クロック143に従うと、エラー信号148の方にパルス
が出力され、アップダウンカウンタ９の値は増加し、或
る閾値を超えると、切換信号が出力され、スイッチ84が
切り換えられる。クロック145が選択されると、識別値1
50とイネーブル信号151が生成され、エラー信号152およ
びノンエラー信号153が出力される。ノンエラー信号153
の方にパルスが出るので、アップダウンカウンタ９の値
は「０」に落ち着き、スイッチ84は安定する。この時、
クロック145の立上りが正しい識別点である。

次に、本発明の弁別回路の第６の実施例を説明する。
本実施例は4Mbpsの2B1Q符号に適用されるものである。
本実施例では2MHzのクロックを直接抽出する。第18図は
本実施例の全体構成を示すブロック図であり、等化器0
9,ゼロクロス検出器2,弁別回路05,識別器02より構成さ
れる。弁別回路05はDPLL210とパターン選択回路８より
構成される。また、DPLL210は、位相比較器212,アップ
ダウンカウンタ213,可変分周器214より構成される。

第19図は上記実施例の動作を表すタイミングチャート
であり、140は等化波形、160はゼロクロスタイミング、
161はクロック初期位相162はタイミング信号、163はク
ロック161による識別値、164はゼロクロスタイミング16
1の１タイムスロット遅延、165はイネーブル信号、166
はエラー信号である。

第20図は、上記第18図におけるパターン選択回路８、
位相比較器212および周辺回路の詳細図である。02は識
別器、213はアップダウンカウンタ、214は可変分周器で
ある。識別器02は比較器91,92,93およびラッチ94,95,96
より構成される。パターン識別回路８はシフトレジスタ
97,98,99およびゲート200〜203およびゲート220により
構成される。さらに位相比較器はフリップフロップ221,
シフトレジスタ222,ゲート223により構成される。

等化器09の出力波形140は、ゼロクロス検出器２に入
力され、これによりゼロクロスタイミング160が出力さ
れる。2MHzクロックの初期位相が161であったと仮定す
ると、位相比較器212はゼロクロスタイミング160とクロ
ック161を比較し、タイミング信号162を出力する。この
処理はフリップフロップ221により行われ、タイミング
信号162のパルス数だけ、アップダウンカウンタ213の値
が増加する。アップダウンカウンタ213の値が或る閾値
を上回ると、UP信号が出力され、可変分周器214の分周
比を１つ上げる。例えば、最初に分周比が128MHz/2MHz
＝64の状態でUP信号を受信すると、分周比は65に上が
り、クロック周波数が下がって収束方向へ向かう。しか
しながら、この時タイミング信号162は、３種類のゼロ
クロス位相167,168,169を含んでいる。クロックを同期
させたいタイミング位相は167のみであるから、本実施
例では、例えば以下の処理により余分なパルスを除去す
る。

クロック161に同期して識別器02が識別値163を出力す
る。さらに、パターン選択回路８が、以下に示す４種類
のパターン、即ち「3,−３」，「1,−１」「−1,1」，
「−3,3」以外のパターンを検出したとき、イネーブル
信号165を出力する。一方、シフトレジスタ222は、ゼロ
クロスタイミング160を１タイムスロット、即ち550ns遅
延させ信号164を出力する。信号164とイネーブル信号16
5の論理和がエラー信号166であり、ゲート223より出力
される。エラー信号166のパルス数は、誤って計数され
たパルス数を表し、この数だけアップダウンカウンタ21
3の値が小さくなる。本実施例では、タイミング信号162
のパルス数は６個であり、またエラー信号166のパルス
数は３個であって、両者の差は３個である。これは、所
望のタイミング位相167に同期したパルスの数３個と一
致する。この作用により、アップダウンカウンタ213で
は所望のタイミング位相167に同期したパルスの個数を
計数することになる。従ってDPLL210は、タイミング位
相167に同期した2MHzのクロックを出力して安定する。
この実施例は、ゼロクロス検出後ある程度時間がたたな
いと、そのゼロクロス点が正しいかどうかわからない時
に特に有効である。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば、全て
の多値符号に適用でき、数メガビッド・パー・セカンド
以上の高速伝送に適用でき、かつ実現回路のLSI化に適
したタイミング抽出方式を提供できる。

【図面の簡単な説明】

第１図は本発明の１実施例を示すシステム構成図、また
第２図は別の実施例を示すシステム構成図、第３図は本
発明を適用した伝送回路LSIの一実施例を示すブロック
図、第４図は本発明を適用した通信システムの１実施例
を示すブロック図、第５図は本発明の弁別回路の第１の
実施例を示すブロック図、第６図は第５図回路の動作を
説明するためのタイミングチャート、第７図は第５図の
主要部分の詳細を示す回路図、第８図は本発明の弁別回
路の第２の実施例を示すブロック図、第９図は第８図の
実施例の一変形例、第10図は本発明の弁別回路の第３の
実施例を示すブロック図、第11図は第10図回路の動作を
説明するための信号タイミングチャート、第12図は第10
図回路の主要部分の詳細を示す回路図、第13図は本発明
の弁別回路の第４の実施例を示すブロック図、第14図は
第13図回路の動作を説明するための信号タイミングチャ
ート、第15図は本発明の弁別回路の第５の実施例を示す
ブロック図、第16図は第15図回路の動作を説明するため
の信号タイミングチャート、第17図は第15図回路の主要
部分の詳細を示す回路図、第18図は本発明の弁別回路の
第６の実施例を示すブロック図、第19図は第18図回路の
動作を説明するための信号タイミングチャート、第20図
は第18図回路の主要部分の詳細を示す回路図、第21図は
第１図の実施例の１変形例、第22図は本発明の原理を説
明するタイミングチャート、第23図は第２図の実施例で
の弁別回路の一実施例を示す図、第24図は第２図の実施
例での弁別回路の別の実施例を示す図、第25図は第８図
の実施例の別の変形例である。 01……タイング抽出部、02……識別器、03……しきい値
発生回路、04……交叉タイミング検出部、05……弁別回
路、06……クロック生成回路、09……等化器、010……
復号器、011……デスクランブラ、012……受信回路、01
4……符号化器、015……スクランブラ、016……送信回
路、017……伝送回路LSI、019……電話線、021……通信
インタフェース、023……端末、027……交換機。

───────────────────────────────────────────────────── フロントページの続き (72)発明者西田繁男東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者間瀬一郎神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所戸塚工場内 (72)発明者森田隆士神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所戸塚工場内 (72)発明者山下聡一神奈川県横浜市戸塚区戸塚町180番地日立通信システム株式会社内 (56)参考文献特開昭55−141848（ＪＰ，Ａ) 特開昭62−38645（ＪＰ，Ａ) 特開昭64−36144（ＪＰ，Ａ) 特開昭58−206263（ＪＰ，Ａ) 特開昭61−100038（ＪＰ，Ａ) 特開昭62−62641（ＪＰ，Ａ) 特開昭64−24535（ＪＰ，Ａ) 特開昭60−22854（ＪＰ，Ａ) 特開昭64−48547（ＪＰ，Ａ) 特開昭62−159544（ＪＰ，Ａ) 特開昭62−219842（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】所定のボーレートで送出され、該ボーレー
トの整数倍の周波数タイミングに基準レベルとのクロス
タイミングが発生する多値信号から上記ボーレートのク
ロックを抽出し、該クロックに応じて上記多値信号から
識別データを得るためのタイミング抽出回路において、
上記多値信号と所定のしきい値とのクロスタイミングを
検出する検出器と、上記クロスタイミングに同期して上
記ボーレートの整数倍のクロックを出力する同期制御回
路と、上記整数倍のクロックを分周し、互いに位相の異
なる複数のボーレートクロックを生成するクロック生成
器と、上記多値信号から識別データを出力する識別手段
と、上記識別データを用いてデータ識別点に同期したボ
ーレートクロックを選択し、上記識別手段に上記ボーレ
ートクロックを供給するための選択回路とを備えたこと
を特徴とするタイミング抽出回路。
【請求項２】前記選択回路が、前記識別手段から出力さ
れる識別データの信号パタンの正誤を判定するための判
定回路と、前記クロック生成器から出力される複数のボ
ーレートクロックのうちから、前記識別手段に供給する
ボーレートクロックを選択的に切り替えるためのスイッ
チ部とから構成されることを特徴とする請求項第１項記
載のタイミング抽出回路。
【請求項３】前記判定回路は、それぞれ符号が反対で、
絶対値が等しい２ビットからなる所定の信号パタンと、
第１のボーレートクロックを用いて、１つの前記クロス
タイミングの前後で識別された識別データの２ビットか
らなる信号パタンとが異なるときに、該信号パタンは誤
りであることをしめす誤り信号を生成するための誤り判
定部と、上記誤り信号の検出回数が所定回数を超えた場
合に、上記第１のボーレートクロックと位相のことなる
第２のボーレートクロックを選択するよう前記スイッチ
部を制御するためのスイッチ制御部とから構成されるこ
とを特徴とする請求項第２項記載のタイミング抽出回
路。
【請求項４】前記多値信号として、パーシャルレスポン
スクラス４符号を用いた場合には、前記所定の信号パタ
ン「1,−１」、あるいは、「−１、１」とすることを特
徴とする請求項第３項記載のタイミング抽出回路。
【請求項５】前記多値信号として、パーシャルレスポン
スクラス４符号を用いた場合には、前記判定回路は、前
記識別データの信号パタンが、所定の符号則バイオレー
ションの信号パタンと一致する場合に、上記識別データ
の信号パタンは誤りと判定することを特徴とする請求項
第２項記載のタイミング抽出回路。
【請求項６】前記多値信号として、2B1Q符号を用いた場
合には、前記所定の信号パタンを「3,−３」、「1,−
１」、「−３、３」及び「−１、１」としたことを特徴
とする請求項第３項記載のタイミング抽出回路。
【請求項７】前記同期制御回路は、前記多値信号がＮ値
信号である場合に、前記ボーレートのＮ−１倍の周波数
をもつクロックを出力し、前記クロック生成器は、該ク
ロックから相互に位相のことなるＮ−１種のボーレート
クロックを生成することを特徴とする請求項第１項記載
のタイミング抽出回路。
【請求項８】前記スイッチ制御部は、前記識別データの
信号パタンから誤りが検出されなくなるまで、前記スイ
ッチ部を順次切り替え制御することを特徴とする請求項
第２項記載のタイミング抽出回路。
【請求項９】所定のボーレートで送出され、該ボーレー
トの整数倍の周波数タイミングに基準レベルとのクロス
タイミングが発生する多値信号であって、所定の同期パ
タンとデータとを含む伝送フレーム単位で送出される多
値信号から該ボーレートのクロックを抽出し、該クロッ
クに応じて上記多値信号から識別データを得るためのタ
イミング抽出回路において、上記多値信号と所定のしきい値とのクロスタイミングを
検出するための検出器と、上記クロスタイミングに同期
して上記ボーレートの整数倍のクロックを出力するため
の同期制御回路と、上記整数倍のクロックを分周し、互
いに位相の異なる複数のボーレートクロックを生成する
分周器と、上記多値信号から識別データを得るための識
別手段と、上記識別データに含まれる同期パタンを用い
てデータ識別点に同期したボーレートクロックを選択
し、上記識別手段に供給するための選択回路とを備えた
ことを特徴とするタイミング抽出回路。
【請求項１０】前記選択回路が、前記分周器から出力さ
れる複数のボーレートクロックから１つのボーレートク
ロックを選択的に前記識別手段に供給するためのスイッ
チ回路と、上記識別データから抽出される同期パタンと
所定のパタンとの比較結果に応じて、上記スイッチ回路
が選択すべきボーレートクロックを切替え制御する周期
パタン判定手段とから構成されることを特徴とする請求
項第９項記載のタイミング抽出回路。
【請求項１１】所定のボーレートで送出され、該ボーレ
ートの整数倍の周波数タイミングに基準レベルとのクロ
スタイミングが発生する多値信号であって、所定の同期
パタンとデータとを含む伝送フレーム単位で送出される
多値信号から該ボーレートのクロックを抽出し、該クロ
ックに応じて上記多値信号から識別データを得るための
タイミング抽出回路において、上記多値信号と所定のしきい値とのクロスタイミングを
検出するための検出器と、上記クロスタイミングに同期
して上記ボーレートの整数倍のクロックを出力するため
の同期制御回路と、上記クロックを用いて上記多値信号
から中間データを抽出する第１識別手段と、上記クロッ
クを分周し、互いに位相が異なる複数のボーレートクロ
ックを生成する分周器と、各ボーレートクロックに同期
して上記中間データから抽出される信号パタンと所定の
同期パタンを比較することによって上記複数のボーレー
トクロックから１つのボーレートクロックを選択する選
択回路と、選択された該ボーレートクロックに同期して
上記中間データから識別データを抽出する第２識別手段
とから構成されることを特徴とするタイミング抽出回
路。
【請求項１２】前記選択回路が、上記中間データから各
ボーレートクロックに同期して抽出される信号パタンと
所定の同期パタンとを比較する複数の同期パタン判定手
段と、上記中間データから抽出される同期パタンと所定
の同期パタンとが一致する同期パタン判定手段からの制
御信号に応じて、上記複数のボーレートクロックから１
つのボーレートクロックを選択するためのスイッチ部と
を備えたことを特徴とする請求項第11項記載のタイミン
グ抽出回路。
【請求項１３】所定のボーレートで送出され、該ボーレ
ートの整数倍の周波数タイミングに基準レベルとのクロ
スタイミングが発生する多値信号であって、所定の同期
パタンとデータとを含む伝送フレーム単位で送出される
多値信号から該ボーレートのクロックを抽出し、該クロ
ックに応じて上記多値信号から識別データを得るための
タイミング抽出回路において、上記多値信号と所定のしきい値とのクロスタイミングを
検出するための検出器と、上記クロスタイミングに同期
して上記ボーレートの整数倍のクロックを出力するため
の同期制御回路と、上記クロックを用いて上記多値信号
から中間データを識別する第１識別手段と、上記中間デ
ータから抽出される信号パタンと所定の同期パタンとの
比較結果に応じた制御信号を出力する同期パタン判定手
段と、上記クロックを分周して得られる複数のボーレー
トクロックからデータ識別点に同期するボーレートクロ
ックを上記制御信号に応じて選択的に出力する分周手段
と、該分周手段から出力されたボーレートクロックに応
じて上記中間データから識別データを抽出する第２識別
手段とから構成されることを特徴とするタイミング抽出
回路。
【請求項１４】前記同期パタン判定手段は、前記中間デ
ータのうち所定数ビット置きに抽出された信号パタンと
前記同期パタンとを比較し、前記分周手段がデータ識別
点に同期するボーレートクロックを選択するように前記
制御信号を出力することを特徴とする請求項第13項記載
のタイミング抽出回路。
【請求項１５】前記同期パタン判定手段は、前記多値信
号としてパーシャルレスポンスクラス４符号を用いた場
合には、前記中間データのうち１つ置きに抽出された信
号パタンと前記同期パタンとを比較するようにしたこと
を特徴とする請求項第14項記載のタイミング抽出回路。
【請求項１６】前記同期パタン判定手段は、前記多値信
号としてＮ値の信号を用いた場合には、前記中間データ
のうちＮ−２置きに抽出された信号パタンと前記同期パ
タンとを比較するようにしたことを特徴とする請求項第
14項記載のタイミング抽出回路。
【請求項１７】送信装置の受信装置が通信回線を介して
接続され、上記送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングに
基準レベルとのクロスタイミングが発生する多値信号と
して送信し、上記受信装置が上記多値信号から上記ボー
レートのクロックを抽出し、該クロックに応じて上記多
値信号から識別データを得るようにした通信システムに
おいて、上記受信装置が、上記多値信号と所定のしきい値とのク
ロスタイミングを検出する検出器と、上記クロスタイミ
ングに同期して上記ボーレートの整数倍のクロックを出
力する同期制御回路と、上記整数倍のクロックを分周
し、互いに位相の異なる複数のボーレートクロックを生
成するクロック生成器と、上記多値信号から識別データ
を出力する識別手段と、上記識別データを用いてデータ
識別点に同期したボーレートクロックを選択し、上記識
別手段に上記ボーレートクロックを供給するための選択
回路とを備えたことを特徴とする通信システム。
【請求項１８】前記選択回路が、前記識別手段から出力
される識別データの信号パタンの正誤を判定するための
判定回路と、上記クロック生成器から出力される複数の
ボーレートクロックから、前記識別手段に供給するボー
レートクロックを選択的に切り替えるためのスイッチ部
とから構成されることを特徴とする請求項第17項記載の
通信システム。
【請求項１９】前記判定回路は、それぞれ符号が反対
で、絶対値が等しい２ビットからなる所定の信号パタン
と、第１のボーレートクロックを用いて、１つの前記ク
ロスタイミングの前後で識別された識別データの２ビッ
トからなる信号パタンとが、異なるときに、該信号パタ
ンは誤りであることを示す誤り信号を生成するための誤
り判定部と、上記誤り信号の検出回数が所定回数を超え
た場合に、上記第１のボーレートクロックと位相の異な
る第２のボーレートクロックを選択するよう前記スイッ
チ部を制御するためのスイッチ制御部とから構成される
ことを特徴とする請求項第18項記載の通信システム。
【請求項２０】前記多値信号として、パーシャルレスポ
ンスクラス４符号を用いた場合には、前記所定の信号パ
タンを「1,−１」、あるいは、「−１、１」としたこと
を特徴とする請求項第19項記載の通信システム。
【請求項２１】前記多値信号として、パーシヤルレスポ
ンスクラス４符号を用いた場合には、前記判定回路は、
前記識別データの信号パタンが、所定の符号則バイオレ
ーションの信号パタンと一致する場合に、上記識別デー
タの信号パタンは誤りと判定することを特徴とする請求
項第18項記載の通信システム。
【請求項２２】前記多値信号として、2B1Q符号を用いた
場合には、前記所定の信号パタンを「3,−３」、「1,−
１」、「−3,3」及び「−１、１」としたことを特徴と
する請求項第19項記載の通信システム。
【請求項２３】前記同期制御回路は、前記多値信号がＮ
値信号である場合に、前記ボーレートのＮ−１倍の周波
数をもつクロックを出力し、前記クロック生成器は、該
クロックから相互に位相のことなるＮ−１種のボーレー
トクロックを生成することを特徴とする請求項第17項記
載の通信システム。
【請求項２４】前記判定回路が、前記識別データの信号
パタンから誤りが検出されなくなるまで、前記スイッチ
部を順次切り替え制御することを特徴とする請求項第18
項記載の通信システム。
【請求項２５】送信装置と受信装置が通信回路を介して
接続され、上記送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングで
基準レベルとクロスタイミングが発生する多値信号とし
て、所定の同期パタンと上記データを含む伝送フレーム
単位で送信し、上記受信装置が上記多値信号から上記ボ
ーレートのクロックを抽出し、該クロックに応じて上記
多値信号から識別データを得るようにした通信システム
において、上記受信装置が、上記多値信号と所定のしきい値とのク
ロスタイミングを検出するための検出器と、上記クロス
タイミングに同期して上記ボーレートの整数倍のクロッ
クを出力するための同期制御回路と、上記整数倍のクロ
ックを分周し、互いに位相の異なる複数のボーレートク
ロックを生成する分周器と、上記多値信号から識別デー
タを得るための識別手段と、上記識別データに含まれる
同期パタンを用いてデータ識別点に同期したボーレート
クロックを選択し、上記識別手段に供給するための選択
回路とを備えたことを特徴とする通信システム。
【請求項２６】前記選択回路が、前記分周器から出力さ
れる複数のボーレートクロックから１つのボーレートク
ロックを選択的に前記識別手段に供給するためのスイッ
チ回路と、上記識別データから抽出される同期パタンと
所定のパタンとの比較結果に応じて、上記スイッチ回路
が選択すべきボーレートクロックを切替え制御する同期
パタン判定手段とから構成されることを特徴とする請求
項第25項記載の通信システム。
【請求項２７】送信装置と受信装置が通信回線を介して
接続され、上記送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングで
基準レベルとのクロスタイミングが発生する多値信号と
して所定の同期パタンと上記データとを含む伝送フレー
ム単位で送信し、上記受信装置が上記多値信号から上記
ボーレートのクロックを抽出し、該クロックに応じて上
記多値信号から識別データを得るようにした通信システ
ムにおいて、上記受信装置が、上記多値信号と所定のし
きい値とのクロスタイミングを検出するための検出器
と、上記クロスタイミングに同期して上記ボーレートの
整数倍のクロックを出力するための同期制御回路と、上
記クロックを用いて上記多値信号から中間データを抽出
する第１識別手段と、上記クロックを分周し、互いに位
相が異なる複数のボーレートクロックを生成する分周器
と、各ボーレートクロックに同期して上記中間データか
ら抽出される信号パタンと所定の同期パタンとを比較す
ることによって上記複数のボーレートクロックから１つ
のボーレートクロックを選択する選択回路と、選択され
た該ボーレートクロックに同期して上記中間データから
識別データを抽出する第２識別手段とから構成されるこ
とを特徴とする通信システム。
【請求項２８】前記選択回路が、上記中間データから各
ボーレートクロックに同期して抽出される信号パタン所
定の同期パタンとを比較する複数の同期パタン判定手段
と、上記中間データから抽出される同期パタンと所定の
同期パタンとが一致する同期パタン判定手段からの制御
信号に応じて、上記複数のボーレートクロックから１つ
のボーレートクロックを選択するためのスイッチ部とを
備えたことを特徴とする請求項第27項記載の通信システ
ム。
【請求項２９】送信装置と受信装置が通信回線を介して
接続され、該送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングで
基準レベルとのクロスタイミングが発生する多値信号と
して、所定の同期パタンと上記データとを含む伝送フレ
ーム単位で送信し、上記受信装置が上記多値信号から上
記ボーレートのクロックを抽出し、該クロックに応じて
上記多値信号から識別データを得るようにした通信シス
テムにおいて、上記受信装置が、上記多値信号と所定のしきい値とのク
ロスタイミングを検出するための検出器と、上記クロス
タイミングに同期して上記ボーレートの整数倍のクロッ
クを出力するための同期制御回路と、上記クロックを用
いて上記多値信号から中間データを識別する第１識別手
段と、上記中間データから抽出される信号パタンと所定
の同期パタンとの比較結果に応じた制御信号を出力する
同期パタン判定手段と、上記クロックを分周して得られ
る複数のボーレートクロックからデータ識別点に同期す
るボーレートクロックを上記制御信号に応じて選択的に
出力する分周手段と、該分周手段から出力されたボーレ
ートクロックに応じて上記中間データから識別データを
抽出する第２識別手段とから構成されることを特徴とす
る通信システム。
【請求項３０】前記同期パタン判定手段は、前記中間デ
ータのうち所定数ビット置きに抽出された信号パタンと
前記同期パタンとを比較し、前記分周手段がデータ識別
点に同期するボーレートクロックを選択するように前記
制御信号を出力することを特徴とする請求項第29項記載
の通信システム。
【請求項３１】前記同期パタン判定手段は、前記多値信
号としてパーシャルレスポンスクラス４符号を用いた場
合には、前記中間データのうち１つ置きに抽出された信
号パタンと前記同期パタンとを比較するようにしたこと
を特徴とする請求項第30項記載の通信システム。
【請求項３２】前記同期パタン判定手段は、前記多値信
号としてＮ値の信号を用いた場合には、前記中間データ
のうちＮ−２置きに抽出された信号パタンと前記同期パ
タンとを比較するようにしたことを特徴とする請求項第
30項記載の通信システム。
【請求項３３】所定のボーレートをもち、かつ、該ボー
レートの整数倍の周波数タイミングで基準レベルとのク
ロスタイミングが発生する多値信号から該ボーレートの
クロックを抽出し、該クロックに応じて上記多値信号か
ら識別データを得るためのタイミング抽出方法におい
て、上記多値信号と所定のしきい値とのクロスタイミングを
検出し、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを生成し、上記整数倍のクロック
を分周し、互い位相の異なる複数のボーレートクロック
を生成し、上記多値信号から識別された初期の識別デー
タを用いて、その後の識別データを得るためのデータ識
別点に同期したボーレートクロックを上記位相の異なる
複数のボーレートクロックの中から選択し、選択された
上記ボーレートクロックを用いて上記多値信号から識別
データを得るようにしたことを特徴とするタイミング抽
出方法。
【請求項３４】前記データ識別点に同期したボーレート
クロックの選択においては、任意の第１のボーレートク
ロックを用いることによって前記多値信号から識別され
た前記初期の識別データの信号パタンが、所定の信号パ
タンと異なることを示す誤り信号の検出回数を計数し、
上記誤り信号の検出回数が所定回数以上のとき、上記第
１のボーレートクロック以外の第２のボーレートクロッ
クを選択するようにしたことを特徴とする請求項第33項
記載のタイミング抽出方法。
【請求項３５】前記データ識別点に同期したボーレート
クロックの選択において、前記所定の信号パタンは、そ
れぞれ符号か反対で、絶対値が等しい２ビットからな
り、１つの前記クロスタイミングの前後で識別された前
記初期の識別データの２ビットからなる信号パタンが、
前記所定の信号パタン以外であるときに、前記誤り信号
を生成するようにしたことを特徴とする請求項第34項記
載のタイミング抽出方法。
【請求項３６】前記データ識別点に同期したボーレート
クロックの選択において、前記多値信号として、パーシ
ャルレスポンスクラス４符号を用いた場合には、前記所
定の信号パタンを「1,−１」、あるいは「−1,1」とし
たことを特徴とする請求項第35項記載のタイミング抽出
方法。
【請求項３７】前記データ識別点に同期したボーレート
クロックの選択において、前記多値信号として、パーシ
ャルレスポンスクラス４符号を用いた場合には、前記所
定の信号パタンを符号則バイオレーションの信号パタン
とすることを特徴とする請求項第34項記載のタイミング
抽出方法。
【請求項３８】前記データ識別点に同期したボーレート
クロックの選択において、前記多値信号として、2BIQ符
号を用いた場合には、前記所定の信号パタンを「3,−
３」、「1,−１」、「−3,3」及び「−1,1」としたこと
を特徴とする請求項第35項記載のタイミング抽出方法。
【請求項３９】前記クロスタイミングに同期して生成さ
れる前記ボーレートの整数倍のクロックは、前記多値信
号がＮ値信号であるときに、前記ボーレートのＮ−１倍
の周波数をもつクロックであり、該クロックから生成さ
れる前記位相の異なる複数のボーレートクロックは、相
互に位相のことなるＮ−１種のボーレートクロックであ
ることを特徴とする請求項第33項記載のタイミング抽出
方法。
【請求項４０】前記データ識別点に同期したボーレート
クロックの選択は、識別データの信号パタンから誤りが
検出されなくなるまで、順次切り替えておこなわれるこ
とを特徴とする請求項第34項記載のタイミング抽出方
法。
【請求項４１】所定のボーレートクロックをもち、か
つ、該ボーレートの整数倍の周波数タイミングで基準レ
ベルとのクロスタイミングが発生する多値信号であっ
て、所定の同期パタンとデータとを含む伝送フレーム単
位で送出される多値信号から該ボーレートのクロックを
抽出し、該クロックに応じて上記多値信号から識別デー
タを得るためのタイミング抽出方法において、上記多値信号と所定のしきい値とのクロスタイミングを
検出し、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを生成し、上記整数倍のクロック
を分周し、互いに位相の異なる複数のボーレートクロッ
クを生成し、上記多値信号から得られた初期の識別デー
タに含まれる同期パタンを用いて、識別データのデータ
識別点に同期したボーレートクロックを選択し、選択さ
れたボーレートクロックを用いて上記多値信号から識別
データを得るようにしたことを特徴とするタイミング抽
出方法。
【請求項４２】前記識別データのデータ識別点に同期し
たボーレートクロックの選択は、上記識別データから抽
出される同期パタンと所定のパタンとの比較結果に応じ
ておこなうようにしたことを特徴とする請求項第41項記
載のタイミング抽出方法。
【請求項４３】所定のボーレートをもち、かつ、該ボー
レートの整数倍の周波数タイミングで基準レベルとのク
ロスタイミングが発生する多値信号であって、所定の同
期パタンとデータとを含む伝送フレーム単位で送出され
る多値信号から該ボーレートのクロックを抽出し、該ク
ロックに応じて上記多値信号から識別データを得るため
のタイミング抽出方法において、上記多値信号と所定のしきい値とのクロスタイミングを
検出し、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを出力し、上記クロックを用いて
上記多値信号から中間データを抽出し、上記クロックを
分周し、互いに位相が異なる複数のボーレートクロック
を生成し、各ボーレートクロックに同期して上記中間デ
ータから抽出される複数の信号パタンと所定の同期パタ
ンとを比較することによって上記複数のボーレートクロ
ックから１つのボーレートクロックを選択し、選択され
た該ボーレートクロックに同期して上記中間データから
識別データを抽出するようにしたことを特徴とするタイ
ミング抽出方法。
【請求項４４】前記複数のボーレートクロックから１つ
の前記ボーレートクロックの選択においては、前記中間
データから各ボーレートクロックに同期して抽出される
複数信号のパタンと所定の同期パタンとを比較し、上記
中間データから抽出される同期パタンと前記所定の同期
パタンとが一致するようなボーレートクロックを選択す
るようにしたことを特徴とする請求項第43項記載のタイ
ミング抽出方法。
【請求項４５】所定のボーレートをもち、かつ、該ボー
レートの整数倍の周波数タイミングで基準レベルとのク
ロスタイミングが発生する多値信号であって、所定の同
期パタンとデータとを含む伝送フレーム単位で送出され
る多値信号から該ボーレートのクロックを抽出し、該ク
ロックに応じて上記多値信号から識別データを得るため
のタイミング抽出方法いおいて、上記多値信号と所定のしきい値とのクロスタイミングを
検出し、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを生成し、上記クロックを用いて
上記多値信号から中間データを抽出し、上記中間データ
から抽出される複数の信号パタンと所定の同期パタンと
の比較判定の結果に応じて、上記クロックを分周して得
られる複数のボーレートクロックからデータ識別点に同
期するボーレートクロックを選択し、該ボーレートクロ
ックに応じて上記中間データから識別データを抽出する
ようにしたことを特徴とするタイミング抽出方法。
【請求項４６】前記中間データから抽出される複数の信
号パタンと所定の同期パタンとの比較判定では、上記中
間データのうち所定数ビット置きに抽出された所定のビ
ット長からなる複数の前記信号パタンと前記同期パタン
とを比較し、該同期パタンと一致する信号パタンを抽出
するために用いたボーレートクロックを、上記中間デー
タから識別データを抽出するために用いる前記ボーレー
トクロックとして選択するようにしたことを特徴とする
請求項第45項記載のタイミング抽出方法。
【請求項４７】前記多値信号としてパーシャルレスポン
スクラス４符号を用いた場合には、前記中間データのう
ち１つ置きに抽出された２種類の所定ビット長からなる
信号パタンと前記同期パタンとを比較するようにしたこ
とを特徴とする請求項第46項記載のタイミング抽出方
法。
【請求項４８】前記多値信号としてＮ値の信号を用いた
場合には、前記中間データのうちＮ−２置きに抽出され
たＮ−１種類の所定ビット長からなる信号パタンと前記
同期パタンとを比較するようにしたことを特徴とする請
求項第46項記載のタイミング抽出方法。
【請求項４９】所定のボーレートで符号化された多値信
号であって、かつ、上記ボーレートから外れたタイミン
グで基準しきいとのクロスが生じる信号を受信する通信
装置であって、互いに位相が異なり、それぞれが受信信
号と所定のしきい電圧とのクロスタイミングの一部と同
期している上記ボーレートの複数のクロック列を生成す
るためのクロック生成手段と、上記複数のクロック列の
いずれか一つを選択し、これに同期したタイミングで、
上記受信信号の状態値を識別する信号識別手段とを備え
たことを特徴とする通信装置。
【請求項５０】前記クロック生成手段は、前記受信信号
と前記しきい電圧とのクロスタイミングを検出するため
の検出手段と、上記クロスタイミングに同期するクロッ
クであって、前記ボーレートのＮ倍（Ｎは２以上の整
数）の周波数タイミングに同期するクロックを生成する
ための同期制御手段と、上記クロックを分周し、互いに
位相の異なるＮ列の上記ボーレートのクロックを生成す
るための分周手段とから構成されることを特徴とする請
求項第49項記載の通信装置。
【請求項５１】前記信号識別手段は、前記受信信号から
前記状態値を識別するための識別部と、上記状態値の内
容に応じて、上記識別部に供給するボーレートクロック
を前記Ｎ列のボーレートクロックから選択するための選
択手段とから構成されることを特徴とする請求項50項記
載の通信装置。
【請求項５２】前記選択手段が、前記状態値の所定数ビ
ットから受信状態の正誤を判定するための判定手段と、
上記受信状態の正誤の判定結果に応じて、前記クロック
生成手段から出力されるＮ列のボーレートクロックか
ら、上記識別部に供給するボーレートクロックを選択的
に切り替えるためのスイッチ手段とから構成されることを特徴とする請求項第51項記載の通信装置。
【請求項５３】前記判定手段は、前記状態値の２ビット
が、それぞれ符号が反対で、かつ、絶対値が等しい２ビ
ットからなる所定の信号パタンと同じときに、前記受信
状態は誤りと判定することを特徴とする請求項第52項記
載の通信装置。
【請求項５４】前記判定手段は、前記状態値の３ビット
が、「1,1,1」、「−1,−1,−１」、「1,−1,1」あるい
は「−1,1,−１」と一致する場合に、前記受信状態は誤
りと判定することを特徴とする請求項第52項記載の通信
装置。
【請求項５５】前記スイッチ手段は、前記クロック生成
手段から出力されるＮ列のボーレートクロックのうちか
ら、一つのボーレートクロックを選択的に前記識別部に
供給するスイッチ部と、前記判定手段において受信状態
か誤りと判定されたときに、上記ボーレートクロックと
位相の異なる他のボーレートクロックを選択するよう上
記スイッチ部を制御するためのスイッチ制御部とから構
成されることを特徴とする請求項第54項記載の通信装
置。
【請求項５６】前記スイッチ制御部は、前記判定手段に
おいて前記受信状態の誤りが検出されなくなるまで、前
記スイッチ部を、順次切り替え制御すること特徴とする
請求項第55項記載の通信装置。
【請求項５７】前記信号識別手段は、前記ボーレートの
Ｎ倍の周波数タイミングで、前記受信信号の状態値を識
別するための第１の識別部と、各前記Ｎ列のボーレート
クロックに同期して上記第１の識別部の出力から所定数
ビット置きに抽出されたＮ列の状態値の内容に応じて、
上記Ｎ列のボーレートクロックから１つのボーレートク
ロックを選択するための選択手段と、選択された該ボー
レートクロックに同期して、上記第１の識別部の出力か
ら上記受信信号の状態値を出力するための第２の識別部
とから構成されることを特徴とする請求項第50項記載の
通信装置。
【請求項５８】前記選択手段が、前記第１の識別部の出
力から抽出されるＮ列の状態値から識別状態の正誤を判
定するための判定手段と、上記識別状態の正誤の判定結
果に応じて、前記クロック生成手段から出力されるＮ列
のボーレートクロックから、前記第２の識別部に供給す
るボーレートクロックを選択的に切り替えるためのスイ
ッチ手段とから構成されることを特徴とする請求項第57
項記載の通信装置。
【請求項５９】前記判定手段は、前記第１の識別部の出
力から抽出されるＮ列の各状態値の２ビットがそれぞれ
符号が反対で、絶対値が等しい２ビットからなる所定の
信号パタンと同じときに、前記識別状態は誤りと判定す
ることを特徴とする請求項第58項記載の通信装置。
【請求項６０】前記スイッチ手段は、前記クロック生成
手段から出力されるＮ列のボーレートクロックのうちか
ら、１つのボーレートクロックを選択的に前記識別部に
供給するスイッチ部と、前記判定手段において受信状態
が誤りと判定されたときに、上記ボーレートクロックと
位相の異なる他のボーレートクロックを選択するよう上
記スイッチ部を制御するためのスイッチ制御部とから構
成されることを特徴とする請求項第59項記載の通信装
置。
【請求項６１】所定のボーレートで符号化された多値信
号であって、かつ、上記ボーレートから外れたタイミン
グで基準しきいとのクロスが生じる信号を受信する通信
装置であって、受信信号と所定のしきい電圧とのクロス
タイミングを検出するための検出手段と、上記受信信号
から識別される状態値の内容に応じて、上記クロスタイ
ミングの一部に同期した上記ボーレートのクロックを生
成し、生成された該ボーレートのクロックに同期したタ
イミングで上記受信信号の状態値を識別するための信号
識別手段とを備えたことを特徴とする通信装置。
【請求項６２】前記信号識別手段は、前記クロスタイミ
ングを一部に同期した上記ボーレートのタイミングで前
記受信信号から状態値を識別するための識別部と、上記
状態値の所定数ビットに応じて、上記受信信号の受信状
態の正誤を判定するための判定手段と、上記受信状態の
正誤の判定結果に応じて、上記識別部に供給すべきクロ
ックであって、上記クロスタイミングの一部に同期した
上記ボーレートのクロックを生成するための同期制御手
段とから構成されることを特徴とする請求項61項記載の
通信装置。
【請求項６３】前記信号識別手段は、前記ボーレートの
Ｎ倍の周波数タイミングに同期するクロックに同期し
て、前記受信信号の状態値を識別するための第１の識別
部と、上記第１の識別部の出力から所定数ビット置きに
抽出されたＮ列の状態値の内容に応じて、上記Ｎ列のボ
ーレートクロックから１つのボーレートクロックを選択
するための選択手段と、選択された該ボーレートクロッ
クに同期して、上記第１の識別部の出力から上記受信信
号の状態値を識別するための第２の識別部とから構成さ
れることを特徴とする請求項第61項記載の通信装置。
【請求項６４】所定のボーレートで符号化された多値信
号であって、かつ、上記ボーレートから外れたタイミン
グで基準しきいとのクロスが生じる信号を受信する通信
装置であって、受信信号と所定のしきい電圧とのクロス
タイミングを検出するための検出手段と、該クロスタイ
ミングに一致し、かつ、上記ボーレートのＮ倍（Ｎは２
以上の整数）の周波数タイミングで、上記受信信号の状
態値を識別するための第１の信号識別手段と、上記第１
の信号識別手段の出力から所定ビット置きに抽出される
Ｎ列の状態値の内容に応じて、上記クロスタイミングの
一部に同期した上記ボーレートのクロックを生成するた
めのクロック生成手段と、上記クロック生成手段で生成
された上記ボーレートのクロックを用いて、上記第１の
信号識別手段の出力から受信信号の状態値を識別するた
めの第２の信号識別手段とを備えたことを特徴とする通
信装置。
【請求項６５】前記クロック生成手段は、前記クロスタ
イミングに一致し、かつ、前記ボーレートのＮ倍の周波
数タイミングに同期したクロックを生成する同期制御手
段と、該クロックを分周することによって得られる互い
に位相の異なる上記ボーレートのクロックから上記クロ
スタイミングの一部に同期した１つのボーレートのクロ
ックを選択するための選択手段と、前記第１の信号識別
手段の出力から所定数ビット置きに抽出される上記Ｎ列
の状態値の内容に応じて、前記第２の信号識別手段に供
給するためのクロックであって、上記ボーレートのクロ
ックを選択するように上記選択手段を制御する制御手段
とを備えたことを特徴とする請求項第64項記載の通信装
置。
【請求項６６】前記制御手段は、前記第１の信号識別手
段の出力から所定数ビット置きに抽出されたＮ列の状態
値の連続した２ビットに、「1,−１」、あるいは「−1,
1」が含まれない状態値を抽出したタイミングに同期す
るボーレートクロックを選択するように前記選択手段を
制御することを特徴とする請求項第65項記載の通信装
置。
【請求項６７】所定のボーレートで、パーシャルレスポ
ンスクラス４符号化された信号を受信するための通信回
路であって、互いに位相が異なり、それぞれが受信信号
と所定のしきい電圧とのクロスタイミングの一部と同期
している上記ボーレートの第１及び第２のクロック列を
生成するためのクロック生成手段と、上記第１または第
２のクロック列のいずれか一つを選択し、これに同期し
たタイミングで、上記受信信号の状態値を識別する信号
識別手段とを備えたことを特徴とする通信装置。
【請求項６８】前記クロック生成手段は、前記受信信号
と前記しきい電圧とのクロスタイミングを検出するため
の検出手段と、上記クロスタイミングに同期するクロッ
クであって、前記ボーレートの２倍の周波数タイミング
に同期するクロックを生成するための同期制御手段と、
上記クロックを分周し、互いに位相の異なる上記ボーレ
ートの前記第１及び第２のクロックを生成するための分
周手段とから構成されることを特徴とする請求項第67項
記載の通信装置。
【請求項６９】前記信号識別手段は、前記受信信号から
前記状態値を識別するための識別部と、上記状態値の内
容に応じて、上記識別部に供給する前記第１または第２
のクロックを選択するための選択手段とから構成される
ことを特徴とする請求項第68項記載の通信装置。
【請求項７０】前記選択手段が、前記状態値の内容に応
じて、受信状態の正誤を判定するための判定手段と、上
記受信状態の正誤の判定結果に応じて、上記識別部に供
給する前記第１または第２のクロックを選択的に切り替
えるためのスイッチ手段とから構成されることを特徴と
する請求項第69項記載の通信装置。
【請求項７１】前記信号識別手段は、前記ボーレートの
２倍の周波数タイミングに同期するクロックのタイミン
グで前記受信信号の状態値を識別するための第１の識別
部と、前記第１及び第２のクロックのそれぞれに同期し
て上記第１の識別部の出力から１ビット置きに抽出され
た２列の各状態値の内容に応じて、上記第１または第２
のクロックを選択するための選択手段と、選択された上
記第１または第２のクロックに同期したタイミングで、
上記第１の識別部の出力から上記受信信号の状態値を出
力するための第２の識別部とから構成されることを特徴
とする請求項第68項記載の通信装置。
【請求項７２】前記選択手段が、前記第１の識別部の出
力から抽出される２列の各状態値の内容に応じて受信状
態の正誤を判定するための判定手段と、上記受信状態の
正誤の判定結果に応じて、前記第２の識別部に供給する
ための前記第１または第２のクロックを選択的に切り替
えるためのスイッチ手段とから構成されることを特徴と
する請求項第71項記載の通信装置。
【請求項７３】前記判定手段は、前記第１の信号識別手
段の出力から１ビット置きに抽出された２列の各状態値
の連続した２ビットに、「1,−１」、あるいは、「−1,
1」が含まれない状態値を抽出したタイミングを同期す
る第１または第２のクロックを選択するように前記スイ
ッチ手段を制御することを特徴とする請求項第72項記載
の通信装置。
【請求項７４】前記判定手段は、前記第１の信号識別手
段の出力から１ビット置きに抽出された２列の各状態値
の連続した３ビットに、「1,1,1」、「−1,−1,−
１」、「1,−1,1」あるいは「−1,1,−１」が含まれな
い状態値を抽出したタイミングに同期する第１または第
２のクロックを選択するように前記スイッチ手段を制御
することを特徴とする請求項第72項記載の通信装置。
【請求項７５】所定のボーレートで、2B1Q符号化された
信号を受信信号とする通信装置であって、受信信号と所
定のしきい電圧とのクロスタイミングでパルス信号を発
生するパルス発生手段と、上記ボーレートの３倍の周波
数タイミングに同期したクロックであって、かつ、その
立下りタイミングか上記パルス信号の立上りタイミング
に同期するクロックを発生するための同期制御手段と、
該同期制御手段と出力を用いて、互いに位相が異なるク
ロック列であって、その立下りタイミングが上記パルス
信号の立上りタイミングの一部と同期している上記ボー
レートの第１、第２、第３のクロック列を生成するため
のクロック生成手段と、上記第１、第２、第３のクロッ
ク列のいずれか一つを選択し、これに同期したタイミン
グで、上記受信信号の状態値を識別する信号識別手段と
を備えたことを特徴とする通信装置。
【請求項７６】前記信号識別手段は、前記第１、第２、
第３のクロック列のいずれか一つに同期したタイミング
で、前記受信信号の状態値を識別するための識別部と、
該識別部のから出力される上記状態値の内容に応じて、
上記識別部に供給する第１、第２、第３のクロックを選
択するため選択手段とを備えたことを特徴とする請求項
第75項記載の通信装置。
【請求項７７】前記選択手段は、前記第１、第２、第３
のクロックの１つを選択的に前記識別部に供給するため
のスイッチ手段と、上記第１のクロックに同期したタイ
ミングで上記識別部で識別される状態値の連続した２ビ
ットが、「1,−１」、「−1,1」、「3,−３」、あるい
は、「−3,3」となるときに、前記３列のボーレートク
ロックの第２、または、第３のボーレートクロックに同
期したタイミングで上記受信信号から状態値を識別する
ようにすることを特徴とする請求項第76項記載の通信装
置。