JP3996326B2 - クロック抽出回路 - Google Patents
クロック抽出回路 Download PDFInfo
- Publication number
- JP3996326B2 JP3996326B2 JP2000190493A JP2000190493A JP3996326B2 JP 3996326 B2 JP3996326 B2 JP 3996326B2 JP 2000190493 A JP2000190493 A JP 2000190493A JP 2000190493 A JP2000190493 A JP 2000190493A JP 3996326 B2 JP3996326 B2 JP 3996326B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- phase error
- input signal
- clock
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000605 extraction Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims description 42
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 9
- 238000007476 Maximum Likelihood Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/069—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by detecting edges or zero crossings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル化された入力信号から当該入力信号に同期したクロックを抽出するためのクロック抽出回路に関するものである。
【０００２】
【従来の技術】
光ディスク、磁気ディスク等の記録媒体に記録されたデータ信号を復号して再生するためのデータ再生装置では、記録媒体からの再生信号をデータとして識別するために、この再生信号に同期したクロックを当該再生信号から抽出する必要がある。
【０００３】
例えばＤＶＤディスクには、ＲＬＬ（２，１０）の変調規則に従って、８／１６変調が施されたデータが格納されている。記録チャネルビットをＴとするとき、再生データ系列のパルス幅は３Ｔ〜１１Ｔとなる。実際の再生データは光ヘッドのＭＴＦ特性により、図８に示すとおりアナログ波形となる。このアナログ波形は、Ａ／Ｄ変換器によりサンプリングされてディジタル化される。このようにしてディジタル化された再生信号からクロックの抽出がなされる。
【０００４】
Ａ／Ｄ変換器の出力が２の補数で表されている場合、再生信号に同期したクロックを抽出する方法として、再生データのゼロクロスポイントを用いる手法が挙げられる。この手法では、ゼロクロスポイントと判別された再生信号のサンプル値に比例した位相誤差が算出され、この位相誤差が０となるようにクロック抽出のためのＰＬＬ（phase locked loop）が動作する。
【０００５】
【発明が解決しようとする課題】
ところで、光ヘッドに特性劣化やデフォーカスが生じている場合、再生信号が劣化し、ゼロクロスポイントを誤認識する場合が生じる。このような誤認識は、ＤＶＤディスクの場合、再生信号のパルス幅が最短（高周波）である３Ｔの時に生じやすい。
【０００６】
図９は、光ディスク装置における劣化した再生信号の一例を示している。図９の例によれば、再生信号の変動パターンが３Ｔパターンである場合に、本来ゼロクロスポイントと判別されるべきポイントがサンプル値Ｚｔ（サイクル７９）であるにもかかわらず、従来のクロック抽出回路のクロス検出部は、その次のサンプル値Ｚ（サイクル８０）がゼロクロスポイントであるものと誤認識してしまう。このようにして再生信号のゼロクロスポイントが誤認識されると、位相誤差の方向を誤った方向に捉えてしまい、結果としてクロック抽出用のＰＬＬのロックが外れてしまうことがあった。
【０００７】
本発明の目的は、クロック抽出回路において誤検出された位相誤差が利用されないようにすることで、ＰＬＬのロックが外れないようにすることにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るクロック抽出回路は、入力信号の変動パターンがある特定パターン（例えばＤＶＤディスクであれば３Ｔパターン）を示すことが判明した場合には、例えばゼロクロスポイントの検出信頼性が低いものとみなし、推定された位相誤差がＰＬＬの制御に利用されないような構成を採用したものである。
【０００９】
具体的に説明すると、本発明は、クロック信号を生成するためのクロック生成部と、前記クロック信号に対する入力信号の位相誤差を検出するための位相誤差検出部と、前記位相誤差が０となるように前記位相誤差検出部の出力に基づいて前記クロック生成部の発振周波数を制御するための制御部とを備えたクロック抽出回路において、前記位相誤差検出部は、入力信号が予め設定された値をクロスするポイントを表すタイミング信号を生成するためのクロス検出部と、前記タイミング信号に基づいて前記クロック信号に対する前記入力信号の位相誤差を推定するための位相誤差推定部と、前記推定された位相誤差を前記制御部へ出力するか否かを選択するための選択部と、前記入力信号の波形形状そのものから変動パターンを検出し、前記入力信号であるサンプル値が特定の変動パターンを構成する要素であった場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するためのパターン検出部とを有することとしたものである。
【００１０】
【発明の実施の形態】
以下、ＤＶＤディスクの再生系におけるクロック抽出回路への本発明の適用例について説明する。
【００１１】
図１は、本発明に係るクロック抽出回路を利用した光ディスク装置における再生系信号処理回路の一例を示している。図１において、１０は光（ＤＶＤ）ディスク、１１は光ヘッド、１２は再生信号の振幅補正用のＡＧＣ回路、１３はアナログフィルタ、１４はＡ／Ｄ変換器、１５は波形補正用のディジタルフィルタ、１６は最尤復号器、１７は本発明に係るクロック抽出回路である。
【００１２】
図１の構成によれば、光ヘッド１１より光ディスク１０に再生光が照射される。光ヘッド１１は、光ディスク１０の表面上に形成されているピット列に再生光をトレースさせながら反射光を検出する。反射光はピットの有無によりその位相が変移される。したがって、光ヘッド１１は反射光と再生光とを重ね合わせることによってピットの有無に応じて明るさが変わる光を得て、この光をフォトディテクタにより電気信号に変換する。光ヘッド１１により得られた再生信号はＡＧＣ回路１２により増幅され、アナログフィルタ１３により波形等化が行われる。アナログフィルタ１３の出力はＡ／Ｄ変換器１４に供給される。Ａ／Ｄ変換器１４は、供給されたアナログ信号をディジタル化する。このようにしてディジタル化された再生信号は、ディジタルフィルタ１５により所望の再生特性となるように波形補正がなされた後、最尤復号器１６により復号データに変換される。また、Ａ／Ｄ変換器１４でディジタル化された再生信号は、クロック抽出回路１７にも入力される。クロック抽出回路１７は、この入力信号に同期したクロックを当該入力信号から抽出するものである。クロック抽出回路１７の出力クロック（抽出クロック）は、Ａ／Ｄ変換器１４におけるディジタル化のためのサンプリングクロックとして、またディジタルフィルタ１５、最尤復号器１６等のディジタル部のシステムクロックとして使用される。
【００１３】
図２は、図１中のクロック抽出回路１７の構成例を示している。図２において、２０は位相誤差検出部、３０は制御部、４０はクロック生成部である。クロック生成部４０は、抽出クロックを供給するように周波数可変のクロック信号を生成する。位相誤差検出部２０は、Ａ／Ｄ変換器１４の出力サンプル値、すなわちディジタル化された再生信号（以下、単に再生信号という。）を入力信号として受け取り、抽出クロックに対する再生信号の位相誤差を検出する。制御部３０は、位相誤差検出部２０の検出結果に基づいて、当該位相誤差が０となるようにクロック生成部４０の発振周波数を制御する。
【００１４】
位相誤差検出部２０において、２１はクロス検出部、２２は位相誤差推定部、２３はパターン検出部、２４は選択部である。クロス検出部２１は、再生信号がゼロクロスするポイントを検出する。具体的には、ゼロクロス検出時に１クロックサイクルだけＨｉ（ハイ）レベルの信号がクロス検出部２１からタイミング信号として出力される。位相誤差推定部２２は、クロス検出部２１からＨｉレベルのタイミング信号が出力された際の再生信号から、抽出クロックに対する当該再生信号の位相誤差を推定する。パターン検出部２３は、再生信号の変動パターンを検出するための回路ブロックである。ここではＤＶＤディスクの再生系におけるクロック抽出回路について説明しているので、図２中のパターン検出部２３は、再生信号の変動パターンが３Ｔパターンであるか否かを検出するものとする。また、このパターン検出部２３から出力される変動パターン検出信号/３Ｔは、３Ｔパターンの検出時にＬｏ（ロー）レベルを、その他の変動パターンの検出時にＨｉレベルをそれぞれ示すものとする。選択部２４は、変動パターン検出信号/３ＴがＨｉレベルの場合に位相誤差の推定結果を、変動パターン検出信号/３ＴがＬｏレベルの場合に０をそれぞれ選択して、制御部３０へ位相誤差検出信号を出力するための回路ブロックである。
【００１５】
つまり、図２のクロック抽出回路１７では、再生信号の変動パターンが３Ｔパターンを示すことが判明した場合には、ゼロクロスポイントの検出信頼性が低いものとみなし、位相誤差推定値がＰＬＬの制御に利用されないようになっている。これにより、クロック抽出回路１７の安定動作が保証される。
【００１６】
以下、図２中のパターン検出部２３の第１〜第３の構成例を順次説明する。
【００１７】
（第１の構成例）
図９を再び参照すると、従来ゼロクロスポイントの誤認識を生じていた３Ｔパターンでは、正のサンプル値の連続数（サイクル８０及び８１）が極端に少なくなっていることが分かる。負のサンプル値の連続数が極端に少なくなった場合も同様である。
【００１８】
図３に示したパターン検出部２３の第１の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図３において、５０はＭＳＢ保持部、６０は比較部、６５は論理回路部である。ＭＳＢ保持部５０は、９個の１ビットラッチ５１〜５９で構成され、与えられたサンプル値の最上位ビット（２の補数表記における符号ビット）を時系列データとして保持する。比較部６０は、４個の９ビットコンパレータ６１〜６４で構成され、ＭＳＢ保持部５０に格納されたデータと予め設定された変動パターンとをそれぞれ比較する。ここで、４つの設定パターンを「００００１１１１１」、「１１１１０００００」、「０００００１１１１」、「１１１１１００００」とする。これは、３Ｔパターン以外であれば、少なくとも４個の正のサンプル値が連続し、又は少なくとも４個の負のサンプル値が連続するという観点に立ったものである。つまり、３Ｔパターンであれば、４個の９ビットコンパレータ６１〜６４のいずれでも一致が成立せず、これらのコンパレータ６１〜６４の出力が全てＬｏレベルになる。論理回路部６５は、コンパレータ６１〜６４の出力から上記変動パターン検出信号/３Ｔを生成するように、４入力ＯＲゲートで構成される。すなわち、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００１９】
（第２の構成例）
図４は、図２中のパターン検出部２３の他の動作原理を示している。つまり、３Ｔパターン以外であれば、ゼロクロスポイントと判別されたサンプル値Ｚに対し、前後にそれぞれ２サンプルだけ離れたポイントのサンプル値は、その絶対値が予め設定された閾値（＋側をＴＨ＋とし、−側をＴＨ−とする。）の絶対値より大きく、かつ異符号となるのである。
【００２０】
図５に示したパターン検出部２３の第２の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図５において、７０はサンプル保持部、８０は比較部、９０は論理回路部である。サンプル保持部７０は、５個の多ビットラッチ７１〜７５で構成され、与えられたサンプル値を時系列データとして保持する。比較部８０は、４個の多ビットコンパレータ８１，８２，８４，８５と、２個の２入力ＯＲゲート８３，８６とで構成される。このうち、コンパレータ８１，８２とＯＲゲート８３とは、サンプル保持部７０の初段ラッチ７１に格納されたデータと閾値ＴＨ＋及びＴＨ−との大小を比較し、当該初段ラッチデータの絶対値が閾値の絶対値より大きい場合にＨｉレベルの信号を供給する。コンパレータ８４，８５とＯＲゲート８６とは、サンプル保持部７０の最終段ラッチ７５に格納されたデータと閾値ＴＨ＋及びＴＨ−との大小を比較し、当該最終段ラッチデータの絶対値が閾値の絶対値より大きい場合にＨｉレベルの信号を供給する。論理回路部９０は、上記変動パターン検出信号/３Ｔを生成するように、排他的ＯＲゲート９１と、３入力ＡＮＤゲート９２とで構成される。すなわち、比較部８０における２個の２入力ＯＲゲート８３，８６の出力が共にＨｉレベルであり、かつサンプル保持部７０における初段及び最終段ラッチ７１，７５の各々に格納されたデータが互いに異符号である場合には、図４のとおり３Ｔパターン以外であるので、変動パターン検出信号/３ＴがＨｉレベルとされる。逆に、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００２１】
なお、この場合の閾値ＴＨ＋及びＴＨ−としては、例えば従来の光ディスクの再生系におけるビタビ復号器の閾値を用いることができる。サンプル保持部７０に格納されたデータのうち３つ以上のデータと予め設定された閾値との大小を比較してもよい。
【００２２】
（第３の構成例）
図６は、図２中のパターン検出部２３の更に他の動作原理を示している。つまり、３Ｔパターン以外であれば、ゼロクロスポイントと判別されたサンプル値Ｚに対し、前２サンプルの差分値と後ろ２サンプルの差分値とが同符号となるのである。
【００２３】
図７に示したパターン検出部２３の第３の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図７において、１００はサンプル保持部、１１０は減算部、１２０はＭＳＢ保持部、１３０は論理回路部である。サンプル保持部１００は、２個の多ビットラッチ１０１，１０２で構成され、与えられたサンプル値を時系列データとして保持する。減算部１１０は、サンプル保持部１００に格納された２連続データの差分を逐次算出する。ＭＳＢ保持部１２０は、３個の１ビットラッチ１２１〜１２３で構成され、減算部１１０の出力の最上位ビット（符号ビット）を時系列データとして保持する。論理回路部１３０は、ＭＳＢ保持部１２０の入出力データから上記変動パターン検出信号/３Ｔを生成するように、排他的ＮＯＲゲートで構成される。すなわち、減算部１１０の出力とＭＳＢ保持部の最終段ラッチ１２３の出力とが同符号である場合には、図６のとおり３Ｔパターン以外であるので、変動パターン検出信号/３ＴがＨｉレベルとされる。逆に、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００２４】
以上、ＤＶＤディスクの再生系におけるクロック抽出回路への本発明の適用例を説明したが、本発明の適用対象はこれに限定されない。なお、クロック抽出回路の入力信号が２の補数以外の表現によるディジタル信号である場合には、当該入力信号が予め設定された０以外の値をクロスするポイントをもとに位相誤差を検出すればよい。
【００２５】
【発明の効果】
以上説明してきたとおり、本発明によれば、入力信号の変動パターンがある特定パターンを示すことが判明した場合には、推定された位相誤差がＰＬＬの制御に利用されないような構成を採用したので、クロック抽出回路の安定動作を保証することができる。
【図面の簡単な説明】
【図１】本発明に係るクロック抽出回路を利用した光ディスク装置における再生系信号処理回路の構成例を示すブロック図である。
【図２】図１中のクロック抽出回路の構成例を示すブロック図である。
【図３】図２中のパターン検出部の構成例を示す回路図である。
【図４】図２中のパターン検出部の動作原理を説明するための概念図である。
【図５】図４の原理を適用したパターン検出部の構成例を示す回路図である。
【図６】図２中のパターン検出部の他の動作原理を説明するための概念図である。
【図７】図６の原理を適用したパターン検出部の構成例を示す回路図である。
【図８】光ディスクにおける記録データと再生信号の一例を示す波形図である。
【図９】劣化した再生信号の一例を示す波形図である。
【符号の説明】
１０ 光ディスク
１１ 光ヘッド
１２ ＡＧＣ回路
１３ アナログフィルタ
１４ Ａ／Ｄ変換器
１５ ディジタルフィルタ
１６ 最尤復号器
１７ クロック抽出回路
２０ 位相誤差検出部
２１ クロス検出部
２２ 位相誤差推定部
２３ パターン検出部
２４ 選択部
３０ 制御部
４０ クロック生成部
５０，１２０ ＭＳＢ保持部
７０，１００ サンプル保持部
６０，８０ 比較部
６５，９０，１３０ 論理回路部
１１０ 減算部
【発明の属する技術分野】
本発明は、ディジタル化された入力信号から当該入力信号に同期したクロックを抽出するためのクロック抽出回路に関するものである。
【０００２】
【従来の技術】
光ディスク、磁気ディスク等の記録媒体に記録されたデータ信号を復号して再生するためのデータ再生装置では、記録媒体からの再生信号をデータとして識別するために、この再生信号に同期したクロックを当該再生信号から抽出する必要がある。
【０００３】
例えばＤＶＤディスクには、ＲＬＬ（２，１０）の変調規則に従って、８／１６変調が施されたデータが格納されている。記録チャネルビットをＴとするとき、再生データ系列のパルス幅は３Ｔ〜１１Ｔとなる。実際の再生データは光ヘッドのＭＴＦ特性により、図８に示すとおりアナログ波形となる。このアナログ波形は、Ａ／Ｄ変換器によりサンプリングされてディジタル化される。このようにしてディジタル化された再生信号からクロックの抽出がなされる。
【０００４】
Ａ／Ｄ変換器の出力が２の補数で表されている場合、再生信号に同期したクロックを抽出する方法として、再生データのゼロクロスポイントを用いる手法が挙げられる。この手法では、ゼロクロスポイントと判別された再生信号のサンプル値に比例した位相誤差が算出され、この位相誤差が０となるようにクロック抽出のためのＰＬＬ（phase locked loop）が動作する。
【０００５】
【発明が解決しようとする課題】
ところで、光ヘッドに特性劣化やデフォーカスが生じている場合、再生信号が劣化し、ゼロクロスポイントを誤認識する場合が生じる。このような誤認識は、ＤＶＤディスクの場合、再生信号のパルス幅が最短（高周波）である３Ｔの時に生じやすい。
【０００６】
図９は、光ディスク装置における劣化した再生信号の一例を示している。図９の例によれば、再生信号の変動パターンが３Ｔパターンである場合に、本来ゼロクロスポイントと判別されるべきポイントがサンプル値Ｚｔ（サイクル７９）であるにもかかわらず、従来のクロック抽出回路のクロス検出部は、その次のサンプル値Ｚ（サイクル８０）がゼロクロスポイントであるものと誤認識してしまう。このようにして再生信号のゼロクロスポイントが誤認識されると、位相誤差の方向を誤った方向に捉えてしまい、結果としてクロック抽出用のＰＬＬのロックが外れてしまうことがあった。
【０００７】
本発明の目的は、クロック抽出回路において誤検出された位相誤差が利用されないようにすることで、ＰＬＬのロックが外れないようにすることにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るクロック抽出回路は、入力信号の変動パターンがある特定パターン（例えばＤＶＤディスクであれば３Ｔパターン）を示すことが判明した場合には、例えばゼロクロスポイントの検出信頼性が低いものとみなし、推定された位相誤差がＰＬＬの制御に利用されないような構成を採用したものである。
【０００９】
具体的に説明すると、本発明は、クロック信号を生成するためのクロック生成部と、前記クロック信号に対する入力信号の位相誤差を検出するための位相誤差検出部と、前記位相誤差が０となるように前記位相誤差検出部の出力に基づいて前記クロック生成部の発振周波数を制御するための制御部とを備えたクロック抽出回路において、前記位相誤差検出部は、入力信号が予め設定された値をクロスするポイントを表すタイミング信号を生成するためのクロス検出部と、前記タイミング信号に基づいて前記クロック信号に対する前記入力信号の位相誤差を推定するための位相誤差推定部と、前記推定された位相誤差を前記制御部へ出力するか否かを選択するための選択部と、前記入力信号の波形形状そのものから変動パターンを検出し、前記入力信号であるサンプル値が特定の変動パターンを構成する要素であった場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するためのパターン検出部とを有することとしたものである。
【００１０】
【発明の実施の形態】
以下、ＤＶＤディスクの再生系におけるクロック抽出回路への本発明の適用例について説明する。
【００１１】
図１は、本発明に係るクロック抽出回路を利用した光ディスク装置における再生系信号処理回路の一例を示している。図１において、１０は光（ＤＶＤ）ディスク、１１は光ヘッド、１２は再生信号の振幅補正用のＡＧＣ回路、１３はアナログフィルタ、１４はＡ／Ｄ変換器、１５は波形補正用のディジタルフィルタ、１６は最尤復号器、１７は本発明に係るクロック抽出回路である。
【００１２】
図１の構成によれば、光ヘッド１１より光ディスク１０に再生光が照射される。光ヘッド１１は、光ディスク１０の表面上に形成されているピット列に再生光をトレースさせながら反射光を検出する。反射光はピットの有無によりその位相が変移される。したがって、光ヘッド１１は反射光と再生光とを重ね合わせることによってピットの有無に応じて明るさが変わる光を得て、この光をフォトディテクタにより電気信号に変換する。光ヘッド１１により得られた再生信号はＡＧＣ回路１２により増幅され、アナログフィルタ１３により波形等化が行われる。アナログフィルタ１３の出力はＡ／Ｄ変換器１４に供給される。Ａ／Ｄ変換器１４は、供給されたアナログ信号をディジタル化する。このようにしてディジタル化された再生信号は、ディジタルフィルタ１５により所望の再生特性となるように波形補正がなされた後、最尤復号器１６により復号データに変換される。また、Ａ／Ｄ変換器１４でディジタル化された再生信号は、クロック抽出回路１７にも入力される。クロック抽出回路１７は、この入力信号に同期したクロックを当該入力信号から抽出するものである。クロック抽出回路１７の出力クロック（抽出クロック）は、Ａ／Ｄ変換器１４におけるディジタル化のためのサンプリングクロックとして、またディジタルフィルタ１５、最尤復号器１６等のディジタル部のシステムクロックとして使用される。
【００１３】
図２は、図１中のクロック抽出回路１７の構成例を示している。図２において、２０は位相誤差検出部、３０は制御部、４０はクロック生成部である。クロック生成部４０は、抽出クロックを供給するように周波数可変のクロック信号を生成する。位相誤差検出部２０は、Ａ／Ｄ変換器１４の出力サンプル値、すなわちディジタル化された再生信号（以下、単に再生信号という。）を入力信号として受け取り、抽出クロックに対する再生信号の位相誤差を検出する。制御部３０は、位相誤差検出部２０の検出結果に基づいて、当該位相誤差が０となるようにクロック生成部４０の発振周波数を制御する。
【００１４】
位相誤差検出部２０において、２１はクロス検出部、２２は位相誤差推定部、２３はパターン検出部、２４は選択部である。クロス検出部２１は、再生信号がゼロクロスするポイントを検出する。具体的には、ゼロクロス検出時に１クロックサイクルだけＨｉ（ハイ）レベルの信号がクロス検出部２１からタイミング信号として出力される。位相誤差推定部２２は、クロス検出部２１からＨｉレベルのタイミング信号が出力された際の再生信号から、抽出クロックに対する当該再生信号の位相誤差を推定する。パターン検出部２３は、再生信号の変動パターンを検出するための回路ブロックである。ここではＤＶＤディスクの再生系におけるクロック抽出回路について説明しているので、図２中のパターン検出部２３は、再生信号の変動パターンが３Ｔパターンであるか否かを検出するものとする。また、このパターン検出部２３から出力される変動パターン検出信号/３Ｔは、３Ｔパターンの検出時にＬｏ（ロー）レベルを、その他の変動パターンの検出時にＨｉレベルをそれぞれ示すものとする。選択部２４は、変動パターン検出信号/３ＴがＨｉレベルの場合に位相誤差の推定結果を、変動パターン検出信号/３ＴがＬｏレベルの場合に０をそれぞれ選択して、制御部３０へ位相誤差検出信号を出力するための回路ブロックである。
【００１５】
つまり、図２のクロック抽出回路１７では、再生信号の変動パターンが３Ｔパターンを示すことが判明した場合には、ゼロクロスポイントの検出信頼性が低いものとみなし、位相誤差推定値がＰＬＬの制御に利用されないようになっている。これにより、クロック抽出回路１７の安定動作が保証される。
【００１６】
以下、図２中のパターン検出部２３の第１〜第３の構成例を順次説明する。
【００１７】
（第１の構成例）
図９を再び参照すると、従来ゼロクロスポイントの誤認識を生じていた３Ｔパターンでは、正のサンプル値の連続数（サイクル８０及び８１）が極端に少なくなっていることが分かる。負のサンプル値の連続数が極端に少なくなった場合も同様である。
【００１８】
図３に示したパターン検出部２３の第１の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図３において、５０はＭＳＢ保持部、６０は比較部、６５は論理回路部である。ＭＳＢ保持部５０は、９個の１ビットラッチ５１〜５９で構成され、与えられたサンプル値の最上位ビット（２の補数表記における符号ビット）を時系列データとして保持する。比較部６０は、４個の９ビットコンパレータ６１〜６４で構成され、ＭＳＢ保持部５０に格納されたデータと予め設定された変動パターンとをそれぞれ比較する。ここで、４つの設定パターンを「００００１１１１１」、「１１１１０００００」、「０００００１１１１」、「１１１１１００００」とする。これは、３Ｔパターン以外であれば、少なくとも４個の正のサンプル値が連続し、又は少なくとも４個の負のサンプル値が連続するという観点に立ったものである。つまり、３Ｔパターンであれば、４個の９ビットコンパレータ６１〜６４のいずれでも一致が成立せず、これらのコンパレータ６１〜６４の出力が全てＬｏレベルになる。論理回路部６５は、コンパレータ６１〜６４の出力から上記変動パターン検出信号/３Ｔを生成するように、４入力ＯＲゲートで構成される。すなわち、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００１９】
（第２の構成例）
図４は、図２中のパターン検出部２３の他の動作原理を示している。つまり、３Ｔパターン以外であれば、ゼロクロスポイントと判別されたサンプル値Ｚに対し、前後にそれぞれ２サンプルだけ離れたポイントのサンプル値は、その絶対値が予め設定された閾値（＋側をＴＨ＋とし、−側をＴＨ−とする。）の絶対値より大きく、かつ異符号となるのである。
【００２０】
図５に示したパターン検出部２３の第２の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図５において、７０はサンプル保持部、８０は比較部、９０は論理回路部である。サンプル保持部７０は、５個の多ビットラッチ７１〜７５で構成され、与えられたサンプル値を時系列データとして保持する。比較部８０は、４個の多ビットコンパレータ８１，８２，８４，８５と、２個の２入力ＯＲゲート８３，８６とで構成される。このうち、コンパレータ８１，８２とＯＲゲート８３とは、サンプル保持部７０の初段ラッチ７１に格納されたデータと閾値ＴＨ＋及びＴＨ−との大小を比較し、当該初段ラッチデータの絶対値が閾値の絶対値より大きい場合にＨｉレベルの信号を供給する。コンパレータ８４，８５とＯＲゲート８６とは、サンプル保持部７０の最終段ラッチ７５に格納されたデータと閾値ＴＨ＋及びＴＨ−との大小を比較し、当該最終段ラッチデータの絶対値が閾値の絶対値より大きい場合にＨｉレベルの信号を供給する。論理回路部９０は、上記変動パターン検出信号/３Ｔを生成するように、排他的ＯＲゲート９１と、３入力ＡＮＤゲート９２とで構成される。すなわち、比較部８０における２個の２入力ＯＲゲート８３，８６の出力が共にＨｉレベルであり、かつサンプル保持部７０における初段及び最終段ラッチ７１，７５の各々に格納されたデータが互いに異符号である場合には、図４のとおり３Ｔパターン以外であるので、変動パターン検出信号/３ＴがＨｉレベルとされる。逆に、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００２１】
なお、この場合の閾値ＴＨ＋及びＴＨ−としては、例えば従来の光ディスクの再生系におけるビタビ復号器の閾値を用いることができる。サンプル保持部７０に格納されたデータのうち３つ以上のデータと予め設定された閾値との大小を比較してもよい。
【００２２】
（第３の構成例）
図６は、図２中のパターン検出部２３の更に他の動作原理を示している。つまり、３Ｔパターン以外であれば、ゼロクロスポイントと判別されたサンプル値Ｚに対し、前２サンプルの差分値と後ろ２サンプルの差分値とが同符号となるのである。
【００２３】
図７に示したパターン検出部２３の第３の構成例は、この原理を用いて３Ｔパターンの有無を検出するものである。図７において、１００はサンプル保持部、１１０は減算部、１２０はＭＳＢ保持部、１３０は論理回路部である。サンプル保持部１００は、２個の多ビットラッチ１０１，１０２で構成され、与えられたサンプル値を時系列データとして保持する。減算部１１０は、サンプル保持部１００に格納された２連続データの差分を逐次算出する。ＭＳＢ保持部１２０は、３個の１ビットラッチ１２１〜１２３で構成され、減算部１１０の出力の最上位ビット（符号ビット）を時系列データとして保持する。論理回路部１３０は、ＭＳＢ保持部１２０の入出力データから上記変動パターン検出信号/３Ｔを生成するように、排他的ＮＯＲゲートで構成される。すなわち、減算部１１０の出力とＭＳＢ保持部の最終段ラッチ１２３の出力とが同符号である場合には、図６のとおり３Ｔパターン以外であるので、変動パターン検出信号/３ＴがＨｉレベルとされる。逆に、３Ｔパターンであれば、変動パターン検出信号/３ＴがＬｏレベルとされる。
【００２４】
以上、ＤＶＤディスクの再生系におけるクロック抽出回路への本発明の適用例を説明したが、本発明の適用対象はこれに限定されない。なお、クロック抽出回路の入力信号が２の補数以外の表現によるディジタル信号である場合には、当該入力信号が予め設定された０以外の値をクロスするポイントをもとに位相誤差を検出すればよい。
【００２５】
【発明の効果】
以上説明してきたとおり、本発明によれば、入力信号の変動パターンがある特定パターンを示すことが判明した場合には、推定された位相誤差がＰＬＬの制御に利用されないような構成を採用したので、クロック抽出回路の安定動作を保証することができる。
【図面の簡単な説明】
【図１】本発明に係るクロック抽出回路を利用した光ディスク装置における再生系信号処理回路の構成例を示すブロック図である。
【図２】図１中のクロック抽出回路の構成例を示すブロック図である。
【図３】図２中のパターン検出部の構成例を示す回路図である。
【図４】図２中のパターン検出部の動作原理を説明するための概念図である。
【図５】図４の原理を適用したパターン検出部の構成例を示す回路図である。
【図６】図２中のパターン検出部の他の動作原理を説明するための概念図である。
【図７】図６の原理を適用したパターン検出部の構成例を示す回路図である。
【図８】光ディスクにおける記録データと再生信号の一例を示す波形図である。
【図９】劣化した再生信号の一例を示す波形図である。
【符号の説明】
１０ 光ディスク
１１ 光ヘッド
１２ ＡＧＣ回路
１３ アナログフィルタ
１４ Ａ／Ｄ変換器
１５ ディジタルフィルタ
１６ 最尤復号器
１７ クロック抽出回路
２０ 位相誤差検出部
２１ クロス検出部
２２ 位相誤差推定部
２３ パターン検出部
２４ 選択部
３０ 制御部
４０ クロック生成部
５０，１２０ ＭＳＢ保持部
７０，１００ サンプル保持部
６０，８０ 比較部
６５，９０，１３０ 論理回路部
１１０ 減算部
Claims (4)
- ディジタル化された入力信号から当該入力信号に同期したクロックを抽出するためのクロック抽出回路であって、
クロック信号を生成するためのクロック生成部と、
前記クロック信号に対する前記入力信号の位相誤差を検出するための位相誤差検出部と、
前記位相誤差が０となるように前記位相誤差検出部の出力に基づいて前記クロック生成部の発振周波数を制御するための制御部とを備え、
前記位相誤差検出部は、
前記入力信号が予め設定された値をクロスするポイントを表すタイミング信号を生成するためのクロス検出部と、
前記タイミング信号に基づいて、前記クロック信号に対する前記入力信号の位相誤差を推定するための位相誤差推定部と、
前記推定された位相誤差を前記制御部へ出力するか否かを選択するための選択部と、
前記入力信号の波形形状そのものから変動パターンを検出し、前記入力信号であるサンプル値が特定の変動パターンを構成する要素であった場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するためのパターン検出部とを有することを特徴とするクロック抽出回路。 - 請求項１記載のクロック抽出回路において、
前記パターン検出部は、
前記入力信号を時系列データとして保持するための保持部と、
前記保持部に格納されたデータと予め設定された変動パターンとを比較するための比較部と、
前記入力信号の変動パターンがある特定パターンを示すことが前記比較の結果から判明した場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するための論理回路部とを有することを特徴とするクロック抽出回路。 - 請求項１記載のクロック抽出回路において、
前記パターン検出部は、
前記入力信号を時系列データとして保持するための保持部と、
前記保持部に格納されたデータのうち少なくとも２つのデータと予め設定された閾値との大小を比較するための比較部と、
前記入力信号の変動パターンがある特定パターンを示すことが前記少なくとも２つのデータ及び前記比較の結果から判明した場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するための論理回路部とを有することを特徴とするクロック抽出回路。 - 請求項１記載のクロック抽出回路において、
前記パターン検出部は、
前記入力信号を時系列データとして保持するための第１の保持部と、
前記第１の保持部に格納された２連続データの差分を逐次算出するための減算部と、
前記減算部の出力を時系列データとして保持するための第２の保持部と、
前記入力信号の変動パターンがある特定パターンを示すことが前記減算部の出力及び前記第２の保持部に格納されたデータから判明した場合には、前記推定された位相誤差が前記制御部へ出力されないように前記選択部を制御するための論理回路部とを有することを特徴とするクロック抽出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190493A JP3996326B2 (ja) | 2000-06-26 | 2000-06-26 | クロック抽出回路 |
| US09/888,531 US20010055355A1 (en) | 2000-06-26 | 2001-06-26 | Clock recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190493A JP3996326B2 (ja) | 2000-06-26 | 2000-06-26 | クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002008322A JP2002008322A (ja) | 2002-01-11 |
| JP3996326B2 true JP3996326B2 (ja) | 2007-10-24 |
Family
ID=18689950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190493A Expired - Fee Related JP3996326B2 (ja) | 2000-06-26 | 2000-06-26 | クロック抽出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010055355A1 (ja) |
| JP (1) | JP3996326B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029487A1 (en) * | 2003-09-23 | 2005-03-31 | Koninklijke Philips Electronics N.V. | Timing recovery for channels with binary modulation |
| TWI229506B (en) * | 2004-01-07 | 2005-03-11 | Via Tech Inc | Phase detector |
| DE102004019045A1 (de) * | 2004-04-16 | 2005-11-03 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Schaltung zur Rückgewinnung eines Taktes |
| JP4407461B2 (ja) | 2004-10-21 | 2010-02-03 | 株式会社日立製作所 | 光ディスク装置 |
| US7656335B2 (en) | 2005-06-02 | 2010-02-02 | Micronas Gmbh | Device for determining a measure for a signal change and a method of phase control |
| JP2006344255A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Ltd | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 |
| CN102271231B (zh) * | 2010-06-01 | 2013-01-02 | 北京创毅视讯科技有限公司 | 一种时钟恢复器和时钟恢复方法 |
| US8289821B1 (en) * | 2010-12-21 | 2012-10-16 | Western Digital (Fremont), Llc | Method and system for pulsing EAMR disk drives |
| DE102014015127A1 (de) * | 2014-10-14 | 2016-04-14 | Sonovum AG | Phasendetektionsverfahren basierend auf einer Mehrzahl aufeinanderfolgender Werte eines Empfangssignals |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453084A (en) * | 1981-09-15 | 1984-06-05 | Esab, North America, Inc. | Optical pattern tracing system |
| JPH01296733A (ja) * | 1988-05-25 | 1989-11-30 | Toshiba Corp | ディジタル形位相同期回路 |
| JP2664249B2 (ja) * | 1989-03-13 | 1997-10-15 | 株式会社日立製作所 | タイミング抽出回路，それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
| US5757857A (en) * | 1994-07-21 | 1998-05-26 | The Regents Of The University Of California | High speed self-adjusting clock recovery circuit with frequency detection |
| US5572558A (en) * | 1994-11-17 | 1996-11-05 | Cirrus Logic, Inc. | PID loop filter for timing recovery in a sampled amplitude read channel |
| US6775344B1 (en) * | 1999-04-02 | 2004-08-10 | Storage Technology Corporation | Dropout resistant phase-locked loop |
| US6389548B1 (en) * | 1999-04-12 | 2002-05-14 | Liam Bowles | Pulse run-length measurement for HF data signal by dividing accumulated phase difference between first and second zero-crossings by single-cycle range using multiple cycle range sawtooth waveform |
-
2000
- 2000-06-26 JP JP2000190493A patent/JP3996326B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-26 US US09/888,531 patent/US20010055355A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002008322A (ja) | 2002-01-11 |
| US20010055355A1 (en) | 2001-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
| US7573794B2 (en) | Data defect detection using soft decision result | |
| JP2000285605A (ja) | 周波数検出型位相同期回路 | |
| JP3956436B2 (ja) | データ復調方法及びこれを用いた光ディスク装置 | |
| JP3996326B2 (ja) | クロック抽出回路 | |
| US6690635B2 (en) | Reproducing apparatus | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| KR20070007927A (ko) | 광학 기억 시스템을 위한 ｄｃ 제어된 엔코딩 | |
| JP4172406B2 (ja) | 再生装置 | |
| JP3889027B2 (ja) | 位相誤差検出回路及び同期クロック抽出回路 | |
| JP4556197B2 (ja) | 再生装置 | |
| JP3395734B2 (ja) | 再生装置 | |
| KR100556004B1 (ko) | 재생 신호 처리 장치 및 광 디스크 장치 | |
| JP4433437B2 (ja) | 再生装置 | |
| JP3395716B2 (ja) | ディジタル信号再生装置 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP4072746B2 (ja) | 再生装置 | |
| JPH0869672A (ja) | データ処理装置 | |
| JP4114251B2 (ja) | 周波数制御装置 | |
| JP4662219B2 (ja) | ディジタル信号再生装置 | |
| JP4131213B2 (ja) | 再生装置及びプログラム | |
| JP4343774B2 (ja) | 再生装置 | |
| JP2007042235A (ja) | デジタルデータ再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP3781163B2 (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041213 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |