JP2000285605A - 周波数検出型位相同期回路 - Google Patents

周波数検出型位相同期回路

Info

Publication number
JP2000285605A
JP2000285605A JP11085749A JP8574999A JP2000285605A JP 2000285605 A JP2000285605 A JP 2000285605A JP 11085749 A JP11085749 A JP 11085749A JP 8574999 A JP8574999 A JP 8574999A JP 2000285605 A JP2000285605 A JP 2000285605A
Authority
JP
Japan
Prior art keywords
phase
frequency
output
signal
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11085749A
Other languages
English (en)
Other versions
JP3337997B2 (ja
Inventor
Yoichi Ogura
洋一 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08574999A priority Critical patent/JP3337997B2/ja
Priority to TW089105456A priority patent/TW527780B/zh
Priority to CNB008004463A priority patent/CN1197246C/zh
Priority to KR10-2000-7013367A priority patent/KR100394408B1/ko
Priority to US09/701,464 priority patent/US6542039B1/en
Priority to IDW20002701A priority patent/ID28613A/id
Priority to PCT/JP2000/001941 priority patent/WO2000058965A1/en
Publication of JP2000285605A publication Critical patent/JP2000285605A/ja
Application granted granted Critical
Publication of JP3337997B2 publication Critical patent/JP3337997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 デジタルデータ再生時のクロック再生におけ
るキャプチャレンジの拡大と、高速で、かつ安定した位
相同期引き込みを行なう。 【解決手段】 波形等化手段１により再生信号の所定の
周波数帯域を強調し、その出力信号を、再生クロックを
用いてアナログ・デジタルコンバータ２により標本化す
る。標本化信号から低域成分を取り除いた後、位相誤差
検出器６により位相誤差を検出し、さらに、位相誤差情
報から得ることができる位相曲線の傾きに基づいて、周
波数誤差検出器８により周波数誤差を検出する。得られ
た位相誤差と周波数誤差とに基づいて、位相同期ループ
回路を制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光ディスク等の記
録媒体に記録されているデジタル信号から検出した位相
情報と、位相情報の時間変化から検出した周波数情報と
を用いて位相同期引き込みを行なう周波数検出型位相同
期回路に関するものである。
【０００２】
【従来の技術】デジタルデータを記録再生する装置の一
つに光ディスク装置がある。光ディスク装置は、デジタ
ルデータを再生する際に、再生信号の有するクロック成
分の位相と、再生クロックの位相とを同期化するための
位相同期ループ回路が必要である。特に、書換え可能な
光ディスク媒体上には、アドレス情報等が書き込まれて
いるヘッダ部と、実際にデジタルデータを記録するデー
タ部とが一組として構成される、セクタと呼ばれる単位
ブロックが複数存在し、それぞれのセクタ毎に位相同期
引き込みが行なわれる。
【０００３】このような間欠再生を正常に行うために、
図１２に示すように、ヘッダ部と、データ部とには、そ
れぞれ単一パターンにより構成される同期引き込みパタ
ーン（ＶＦＯパターン）４２ａ〜４２ｄが存在し、この
ＶＦＯパターン領域では位相同期ループ回路の応答特性
を速くして高速、かつ安定な位相同期引き込みを行な
い、ＶＦＯパターン領域が終了する手前で位相同期ルー
プ回路の応答特性を遅くして雑音等の影響を軽減するこ
とにより、同期状態を維持する方式を用いてデータ再生
を行っていた。
【０００４】なお、図１２は、光ディスク再生装置にお
けるセクタ内部のデータフォーマットを示したものであ
り、図において、ＳＭ４３はセクタの開始位置を示すセ
クタマークであり、ＡＭ４４はアドレス情報の開始位置
を示すアドレスマークであり、ＩＤ４５は該当セクタの
アドレスを示すアドレス情報であり、ＰＡ４６はヘッダ
部およびデータ部のそれぞれの終点を示すポストアンブ
ルであり、ＤＭ４７はデータ４８の開始位置を示すデー
タマークである。
【０００５】次に、図１３に従来の光ディスク再生装置
を示す。図１３に示される従来の光ディスク再生装置
は、光ディスク４９、再生手段５０、波形等化手段１、
２値化手段５１、位相同期ループ回路５２、ループゲイ
ン切替器５７、及び復調回路５８から構成される。ま
た、位相同期ループ回路５２は、位相比較器５３、ルー
プフィルタ５４、増幅器５５、及び電圧制御発振器（Ｖ
ＣＯ：Voltage Controlled Oscillator ）５６から構成
される。
【０００６】以下に、動作について説明する。再生手段
５０で再生して得られる再生信号は、データの線方向の
高記録密度化にしたがって、干渉により高域の周波数成
分を有する波形の振幅が減衰する。そこで、波形等化手
段１は、再生信号の高域の周波数成分を強調するように
補正する。２値化手段５１は、高域の周波数成分を強調
された再生信号を所定のスライスレベルで２値化し、２
値化デジタル信号に変換する。位相同期ループ回路５２
は、位相比較器５３により位相同期ループ回路５２の自
走周波数である再生クロックと、２値化信号のクロック
成分との位相を比較し、その結果出力された位相誤差情
報に基づいて、位相誤差が最小になるようにループフィ
ルタ５４、増幅器５５、ＶＣＯ５６を用いて再生クロッ
クの位相を変化させることで、２値化信号のクロック成
分の位相と、再生クロックの位相とを同期させる。位相
同期ループ回路５２の応答特性は、ループゲイン切替器
５７で切り替える。そして、２値化信号と、同期化され
た再生クロックとを復調回路５８に入力してデジタルデ
ータを復調する。
【０００７】一般に、記録媒体上のＶＦＯパターン領域
は、欠陥、サーボ処理、信号処理等により、正常に再生
することができる範囲が限られる可能性もあるため、例
えば、欠陥を検出する方式や、図１２に示す、ＳＭ４
３、ＡＭ４４、ＤＭ４７を検出し、すべてのＶＦＯパタ
ーン領域を最大限に利用する方式のように、確実に位相
同期引き込みを行うための改良がなされている。
【０００８】
【発明が解決しようとする課題】しかし、上述の従来技
術は、再生信号を２値化判別してデジタルデータの復調
を行う方式には適しているが、線方向の高密度化に伴
い、再生信号の信号雑音比の劣化が著しくなってくる
と、再生データの品質が劣化することになる。
【０００９】そこで、線方向の記録密度が高くなるにつ
れて、線方向の高密度記録再生に適した信号処理の方式
であるＰＲＭＬ（Partial Response Maximum Likelihoo
d）信号処理方式が採用されるようになった。ＰＲＭＬ
信号処理方式とは、再生信号に意図的な波形干渉を促
し、再生信号を、雑音の強調を極力抑えるように制限し
た帯域に等化した後、既知の干渉の規則に則って、もっ
とも確からしい系列を復調する最尤復号器によりデータ
復調を行なう方式のことである。但し、ＰＲＭＬ信号処
理方式を用いる場合は、再生信号が有するクロック成分
の位相に同期させた再生クロックにより多ビットに標本
化したデータを生成しなければならない。
【００１０】ところが、上述の従来技術による位相同期
ループ回路はアナログ素子で構成されているので、アナ
ログとデジタルとが複雑に混在するシステムとなり集積
化には適さず、また、アナログ素子により構成される場
合は、素子による特性ばらつきや経年変化が生じてしま
う。
【００１１】したがって、クロック再生や等化手段をも
デジタル化することによりＰＲＭＬ信号処理に適したシ
ステムを実現し、高密度記録再生においても再生データ
の品質向上と、集積化によるコスト低減とを図る必要が
ある。
【００１２】しかし、クロック再生を行なう位相同期ル
ープ回路をデジタル回路で実現する場合には、転送レー
トの増加に伴い、位相同期ループの遅延量が増大し、位
相同期引き込みにおける周波数と、位相との引き込みが
可能な範囲を示すキャプチャレンジが縮小する。キャプ
チャレンジが縮小すると、再生クロックの周波数と、再
生信号が有するクロック成分の周波数とが大きく離れて
いる場合には、ＶＦＯパターン領域のみでは位相同期引
き込みが完了しないので、再生時のバーストエラー等が
増大し、データ品質の劣化を招くという問題があった。
【００１３】また、記録媒体に記録されているデータに
ＶＦＯパターンが存在しない場合には、再生信号がラン
ダム信号となるため、位相同期引き込みを行なうのに位
相情報のみを用いると、再生信号のクロック成分の位相
と、再生クロックの位相とを同期化する際のキャプチャ
レンジが縮小し、両者の周波数が離れている場合には、
位相同期引き込みを確実に行なうことができなくなると
いう問題があった。
【００１４】本発明は、上記のような問題を解決するた
めになされたもので、位相同期ループ回路をデジタル化
する際に、再生信号から位相情報を検出するだけではな
く、位相情報の時間変化から周波数情報をも検出し、ア
ナログ位相同期ループ回路よりも広範囲のキャプチャレ
ンジを有し、かつ高速で位相同期引き込みをすることが
できる周波数検出型位相同期回路を提供することを目的
とする。
【００１５】
【課題を解決するための手段】本発明の請求項１にかか
る周波数検出型位相同期回路は、再生信号の所定の周波
数帯域を強調する波形等化手段と、上記波形等化手段に
より所定の周波数帯域を強調された再生信号を、デジタ
ル信号再生時の再生クロックを用いて多ビットのデジタ
ル信号に標本化するアナログ・デジタルコンバータと、
上記標本化された多ビットのデジタル信号がＶＦＯパタ
ーンである場合に、該標本化された多ビットのデジタル
信号からＤＣ成分を除去する高域通過型フィルタ（ＨＰ
Ｆ）と、上記標本化された多ビットのデジタル信号がＶ
ＦＯパターン以外の信号である場合に、該標本化された
多ビットのデジタル信号の低域雑音を抑制する低域成分
抑制回路と、上記ＨＰＦ、または上記低域成分抑制回路
の出力が零レベルを横切る位置を検出してゼロクロスフ
ラグを出力するゼロクロス検出器と、上記ゼロクロスフ
ラグと、上記ＨＰＦ、または上記低域成分抑制回路の出
力とを用いて、ゼロクロス近傍のデータから位相誤差を
検出する位相誤差検出器と、上記ゼロクロスフラグに基
づいて、連続するｎ個（ｎは正の整数）の上記位相誤差
を保持する、それぞれが直列に接続されたｎ個の保持手
段と、上記ｎ個の保持手段の、それぞれの出力から位相
誤差曲線の傾きを検出し、周波数誤差に変換する周波数
誤差検出器と、再生クロックの位相と、再生デジタル信
号が有するクロック成分の位相とを同期させる位相制御
用ループフィルタと、上記位相制御用ループフィルタの
出力に基づいて、再生クロックを生成する発振器とを備
え、上記位相制御用ループフィルタが、上記標本化され
た多ビットのデジタル信号がＶＦＯパターン信号である
場合には、上記位相誤差検出器の出力である位相誤差信
号と、上記周波数誤差検出器の出力である周波数誤差信
号とを入力信号とし、上記標本化された多ビットのデジ
タル信号がＶＦＯパターン以外の信号である場合には、
上記位相誤差検出器の出力である位相誤差信号を入力信
号とするものとしたものである。
【００１６】また、本発明の請求項２にかかる周波数検
出型位相同期回路は、再生信号の所定の周波数帯域を強
調する波形等化手段と、上記波形等化手段により所定の
周波数帯域を強調された再生信号を、デジタル信号再生
時の再生クロックを用いて多ビットのデジタル信号に標
本化するアナログ・デジタルコンバータと、上記標本化
された多ビットのデジタル信号の低域雑音を抑制する低
域成分抑制回路と、上記低域成分抑制回路の出力が零レ
ベルを横切る位置を検出してゼロクロスフラグを出力す
るゼロクロス検出器と、上記ゼロクロスフラグ、及び上
記低域成分抑制回路の出力を用いて、ゼロクロス近傍の
データから位相誤差を検出する位相誤差検出器と、上記
ゼロクロスフラグに基づいて、連続するｎ個（ｎは正の
整数）の上記位相誤差を保持する、それぞれが直列に接
続されたｎ個の保持手段と、上記ｎ個の保持手段の、そ
れぞれの出力から位相誤差曲線の傾きを検出し、周波数
誤差に変換する周波数誤差検出器と、再生クロックの位
相と、再生デジタル信号が有するクロック成分の位相と
を同期させる位相制御用ループフィルタと、上記位相制
御用ループフィルタの出力に基づいて、再生クロックを
生成する発振器とを備え、上記位相制御用ループフィル
タが、上記位相誤差検出器の出力である位相誤差信号
と、上記周波数誤差検出器の出力である周波数誤差信号
とを入力信号とするものとしたものである。
【００１７】また、本発明の請求項３にかかる周波数検
出型位相同期回路は、請求項１、または２記載の周波数
検出型位相同期回路において、上記位相誤差検出器が、
上記ゼロクロスフラグに基づいて、ゼロクロス毎に隣接
するゼロクロス位置における再生信号の振幅を保持する
第一の保持手段、及び第二の保持手段と、上記第一の保
持手段と、上記第二の保持手段との、それぞれの出力を
減算する減算手段と、上記第一の保持手段により保持さ
れたタイミングにおける再生波形が、立ち上がりエッジ
であるか立ち下がりエッジであるかを、前後のデータに
基づいて判定する極性判定手段と、上記判定手段の出力
に基づいて、減算手段の出力の符号を操作する符号操作
手段とを備えたものである。
【００１８】また、本発明の請求項４にかかる周波数検
出型位相同期回路は、請求項１、または２記載の周波数
検出型位相同期回路において、上記周波数誤差検出器
が、上記ｎ個の保持手段のうちの、それぞれ所定の２つ
の保持手段が出力する位相誤差の差を計算する複数の減
算手段と、上記複数の減算手段の、それぞれの出力の極
性が正か負か零かのいずれであるかを判断する極性判定
手段と、上記複数の減算手段から出力された複数の傾き
情報に基づいて、位相曲線の不連続点での情報を除去
し、安定して周波数情報を得ることができる傾き情報を
選別する選別手段と、上記選別手段により選別された傾
き情報を平均化する平均化手段と、上記平均化手段の出
力のゲインを任意に調整するゲイン段とを備えたもので
ある。
【００１９】また、本発明の請求項５にかかる周波数検
出型位相同期回路は、請求項４記載の周波数検出型位相
同期回路において、上記位相制御用ループフィルタが、
上記位相誤差検出器の出力を絶対値に変換する位相誤差
絶対値変換手段と、上記絶対値に変換された値の大きさ
を、所定のしきい値により判定する位相判定器と、上記
周波数誤差検出器の選別手段の出力と、位相判定器の出
力とに基づいて、位相誤差信号を用いて制御を行う際
に、位相曲線の安定点であるゼロフェーズ近傍からルー
プフィルタの動作を開始させるように制御開始時間を操
作する開始時間設定手段と、上記開始時間設定手段の出
力に基づいて、発振器制御信号を出力するループフィル
タとを備えたものである。
【００２０】また、本発明の請求項６にかかる周波数検
出型位相同期回路は、請求項１、または２記載の周波数
検出型位相同期回路において、上記位相制御用ループフ
ィルタが、上記周波数誤差検出回路の出力を絶対値に変
換する周波数誤差絶対値変換手段と、上記絶対値に変換
された値の大きさを、所定のしきい値により判定する周
波数判定器と、上記周波数判定器の出力に基づいて、再
生クロックの周波数が位相同期範囲内にある場合には、
位相誤差信号のみを用い、再生クロックの周波数が位相
同期範囲外にある場合には、周波数誤差信号のみを用い
て制御を行なうように切り替える誤差選択手段と、上記
誤差選択手段の出力に基づいて、発振器制御信号を出力
するループフィルタとを備えたものである。
【００２１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。なお、以下に示す実施の形態はあくまで
も一例であって、必ずしもこの実施の形態に限定される
ものではない。 実施の形態１．図１は、本発明の実施の形態１による周
波数検出型位相同期回路のブロック図である。本実施の
形態１による周波数検出型位相同期回路は、図１に示さ
れるように、再生信号の高域の周波数成分を強調する波
形等化手段１、アナログ信号をデジタル信号に変換する
アナログ・デジタルコンバータ２、ゲート信号を生成す
るゲート発生器３、ＤＣ成分を除去する高域通過型フィ
ルタ（ＨＰＦ）４、信号波形が零レベルを横切る位置を
検出するゼロクロス検出器５、位相誤差を検出する位相
誤差検出器６、位相誤差を保持する保持手段７ａ〜７
ｄ、周波数誤差を検出する周波数誤差検出器８、再生ク
ロックの位相と再生信号の位相とを同期させる位相制御
用ループフィルタ９、再生クロックを生成する発振器１
０、及び低域雑音を抑制する低域成分抑制回路１１から
構成される。
【００２２】以下に、各部の構成を、さらに詳しく説明
する。まず、ＨＰＦ４、位相誤差検出器６、周波数誤差
検出器８、及び位相制御用ループフィルタ９について、
図を用いて説明する。図２は、本実施の形態１によるＨ
ＰＦのブロック図である。本実施の形態１によるＨＰＦ
４は、ＶＦＯパターンの周期に合わせてＤＣ成分を除去
するデジタルフィルタであり、遅延手段１２、及び減算
手段１３から構成される。
【００２３】なお、ＶＦＯパターンは、例えばＤＶＤ−
ＲＡＭ（ＤＶＤランダムアクセスメモリ）では、４Ｔパ
ターン（Ｔは最小記録単位）が連続して繰り返されるパ
ターンであり、このような場合には、図２に示されるよ
うに、遅延手段１２は、入力信号（４Ｔ連続波形）を４
Ｔに相当する時間だけ遅延させ、減算手段１３は現在の
データから遅延手段１２の出力を減算する。
【００２４】図３は、本実施の形態１による周波数誤差
検出器のブロック図である。本実施の形態１による周波
数誤差検出器８は、図３に示されるように、保持手段７
ａの出力から保持手段７ｂの出力を減算する減算手段１
４ａ、保持手段７ｂの出力から保持手段７ｃの出力を減
算する減算手段１４ｂ、保持手段７ｃの出力から保持手
段７ｄの出力を減算する減算手段１４ｃ、減算手段１４
ａ〜１４ｃの出力の極性が正か負か零かのいずれである
かを判断する極性判定手段１５ａ〜１５ｃ、極性判定手
段１５ａ〜１５ｃの出力に基づいて、周波数誤差信号を
出力するか否かを判断する出力判断手段１６、及び出力
判断手段１６が出力しても良いと判断した場合にのみ、
減算手段１４ａの出力のゲインを調整するゲイン段１７
から構成され、周波数誤差信号を出力するものである。
【００２５】図４は、本実施の形態１による位相誤差検
出器のブロック図である。本実施の形態１による位相誤
差検出回路６は、図４に示されるように、ゼロクロスフ
ラグに基づいて、ゼロクロス毎に隣接するゼロクロス位
置における再生信号の振幅を保持する保持手段１８と保
持手段１９、保持手段１８と保持手段１９との、それぞ
れの出力を減算する減算手段２０、保持手段１８により
保持されたタイミングにおける再生波形が、立ち上がり
エッジであるか立ち下がりエッジであるかを、前後のデ
ータに基づいて判定する極性判定手段２１、及び極性判
定手段２１の出力に基づいて減算手段２０の出力の符号
を操作する符号操作手段２２から構成される。
【００２６】図８は、本実施の形態１による位相制御用
ループフィルタのブロック図である。本実施の形態１の
位相制御用ループフィルタ９は、図８に示されるよう
に、周波数誤差検出回路８の出力を絶対値に変換する周
波数誤差絶対値変換手段３３、絶対値に変換された値の
大きさを、所定のしきい値により判定する周波数判定器
３４、周波数判定器３４の出力に基づいて、再生クロッ
クの周波数が位相同期範囲外にある場合には、周波数誤
差信号のみを用い、再生クロックの周波数が位相同期範
囲内にある場合には位相誤差信号のみを用いてループフ
ィルタ３１が制御を行なうように信号を出力する誤差選
択手段３５、誤差選択手段３５の出力に基づいて、発振
器制御信号を出力するループフィルタ３１から構成され
る。
【００２７】ここで、周波数判定器３４は、図９に示さ
れるように、しきい値３６よりも周波数誤差の絶対値が
大きい領域では、誤差選択手段３５が周波数誤差信号を
選択するように信号を出力し、しきい値３６よりも周波
数誤差の絶対値が小さい領域では、誤差選択手段３５が
位相誤差信号を選択するように信号を出力するものであ
る。
【００２８】次に、波形等化手段１、アナログ・デジタ
ルコンバータ２、ゲート発生器３、ゼロクロス検出器
５、保持手段７ａ〜７ｄ、発振器１０、及び低域成分抑
制回路１１について説明する。波形等化手段１は、ブー
スト量とカットオフ周波数とを任意に設定することがで
きる、高次リップルフィルタ等のフィルタで構成される
ものである。また、アナログ・デジタルコンバータ２
は、発振器１０の生成する再生クロックを用いてアナロ
グ信号をデジタル信号に変換し、多ビットのデジタル信
号に標本化するものである。また、ゲート発生器３は、
再生クロックを基準信号としたカウンタによりセクタの
先頭からカウントを開始し、カウント数に応じて所定の
場所でＶＦＯパターン領域とＶＦＯパターン以外のデー
タ領域とを区別するゲート信号を出力するものである。
また、ゼロクロス検出器５は、信号波形が零レベルを横
切る位置であるゼロクロス位置を検出するものである。
また、保持手段７ａ〜７ｄは、それぞれ直列に接続され
ており、連続する４個の位相誤差を保持するものであ
る。また、発振器１０は、電圧で発振周波数の制御を行
うＶＣＯにより構成されるもの、あるいはデジタル素子
により構成されるものである。また、低域成分抑制回路
１１は、再生信号のゼロクロス付近の振幅情報を低域通
過型フィルタに入力し、得られた低域成分を、データの
相関を合わせて入力信号から減算することにより低域雑
音を抑制するものである。
【００２９】以下に、動作について説明する。光ディス
ク等からの再生信号は、波形等化手段１により、高域の
周波数成分が強調されるように補正された後、アナログ
・デジタルコンバータ２により、多ビットのデジタル信
号に標本化され、次いで、このアナログ・デジタルコン
バータ２により標本化された多ビットのデジタル信号が
ＶＦＯパターンであるか否かを示すゲート信号が、ゲー
ト発生器３により生成される。ゲート発生器３により生
成されたゲート信号が、アナログ・デジタルコンバータ
２により標本化された多ビットのデジタル信号がＶＦＯ
パターンであることを示している場合には、このアナロ
グ・デジタルコンバータ２により標本化された多ビット
のデジタル信号は、ＨＰＦ４に入力され、ＤＣ成分を除
去された後、ゼロクロス検出器５と、位相誤差検出器６
とに出力される。
【００３０】ゼロクロス検出器５は、ＨＰＦ４によりＤ
Ｃ成分を除去されたデジタル信号が入力されると、ゼロ
クロス位置を示す信号であるゼロクロスフラグを検出
し、位相誤差検出器６、及び保持手段７ａ〜７ｄに出力
する。位相誤差検出器６は、ゼロクロス検出器５により
出力されたゼロクロスフラグと、ＨＰＦ４により出力さ
れたデジタル信号とが入力されると、ゼロクロス近傍の
データから位相誤差を検出し、保持手段７ａ〜７ｄと、
位相制御用ループフィルタ９とに出力する。
【００３１】位相誤差検出器６により出力された位相誤
差は、ゼロクロス検出器５により出力されたゼロクロス
フラグに基づいて、保持手段７ａにより保持され、同時
に、保持手段７ａにおいて直前まで保持されていた位相
誤差が保持手段７ｂに保持され、保持手段７ｂにおいて
直前まで保持されていた位相誤差が保持手段７ｃに保持
され、保持手段７ｃにおいて直前まで保持されていた位
相誤差が保持手段７ｄに保持される。
【００３２】周波数誤差検出器８は、保持手段７ａ〜７
ｄの、それぞれが保持する位相誤差から、位相誤差曲線
の傾きを検出して周波数誤差に変換し、位相制御用ルー
プフィルタ９に出力する。位相制御用ループフィルタ９
は、位相誤差検出器６の出力である位相誤差信号と、周
波数誤差検出器８の出力である周波数誤差信号とを用い
て、再生クロックの位相と、再生デジタル信号が有する
クロック成分の位相とを同期させ、発振器１０に出力す
る。発振器１０は、位相制御用ループフィルタ９の出力
に基づいて、再生クロックを生成し、アナログ・デジタ
ルコンバータ２に出力する。
【００３３】また、ゲート発生器３により出力されたゲ
ート信号が、アナログ・デジタルコンバータ２により標
本化された多ビットのデジタル信号がＶＦＯパターン以
外のものであることを示している場合には、このアナロ
グ・デジタルコンバータ２により標本化された多ビット
のデジタル信号は、低域成分抑制回路１１に入力され、
低域雑音を抑制された後、ゼロクロス検出器５と、位相
誤差検出器６とに出力される。ゼロクロス検出器５は、
低域成分抑制回路１１により低域雑音を抑制されたデジ
タル信号が入力されると、ゼロクロス位置を示す信号で
あるゼロクロスフラグを検出し、位相誤差検出器６、及
び保持手段７ａ〜７ｄに出力する。
【００３４】位相誤差検出器６は、ゼロクロス検出器５
により出力されたゼロクロスフラグと、低域成分抑制回
路１１により出力されたデジタル信号とが入力される
と、ゼロクロス近傍のデータから位相誤差を検出し、保
持手段７ａ〜７ｄと、位相制御用ループフィルタ９とに
出力する。位相制御用ループフィルタ９は、位相誤差検
出器６の出力である位相誤差信号を用いて、再生クロッ
クの位相と、再生デジタル信号が有するクロック成分の
位相とを同期させ、発振器１９に出力する。発振器１０
は、位相制御用ループフィルタ９の出力に基づいて、再
生クロックを生成し、アナログ・デジタルコンバータ２
に出力する。
【００３５】以上のように、本実施の形態１によれば、
ＶＦＯパターン領域において、再生信号にＤＣ成分が存
在する場合でも、正確な位相誤差を検出するので、ＶＦ
Ｏパターン領域を有効に活用することができるようにな
り、また、位相誤差曲線の正確な傾きを検出するので、
キャプチャレンジが大幅に拡大し、再生クロックの周波
数と、再生信号が有するクロック成分の周波数とが大き
く離れている場合でも、高速で、かつ安定して再生クロ
ックの位相と、再生デジタルデータの有するクロック成
分の位相とを同期させることができる。
【００３６】また、位相誤差検出器の減算手段は、一次
ローパスフィルタと同等の効果を有するものであり、位
相誤差信号の時間方向の相関が強まるので、位相誤差検
出が高域雑音成分に強くなり、高域雑音に影響されずに
位相同期引き込みを行なうことができるだけではなく、
安定して同期状態を維持することができる。
【００３７】また、位相制御用ループフィルタは、再生
クロックの周波数が、再生信号が有するクロック成分の
周波数と離れており、位相同期範囲外にある場合には、
周波数誤差信号のみを用いて制御するものであるので、
同時に位相誤差をフィードバックする場合に比べて高速
で周波数引き込みが完了し、一方、再生クロックの周波
数が位相同期範囲内にある場合には、位相誤差信号のみ
を用いて制御するものであるので、滑らかに位相同期引
き込みが完了する。これにより、位相誤差と周波数誤差
との、それぞれの利点を生かした最適な制御を行うこと
ができる。
【００３８】なお、本実施の形態１では、保持手段の数
を７ａ〜７ｄの４つとしたが、これは、ｎ個（ｎは正の
整数）を直列に接続したものであればよく、ｎが大きい
ほど位相曲線を正確に再現することができる。また、本
実施の形態１では、周波数誤差検出器８を、図３に示さ
れるものとしたが、これは、図５に示される構成のもの
を用いてもよい。
【００３９】図５に示される周波数誤差検出器は、保持
手段７ａの出力から保持手段７ｃの出力を減算する減算
手段２３ａ、保持手段７ｂの出力から保持手段７ｄの出
力を減算する減算手段２３ｂ、保持手段７ａの出力から
保持手段７ｄの出力を減算する減算手段２３ｃ、減算手
段２３ａ〜２３ｃの出力の極性が正か負か零かのいずれ
であるかを判断する極性判定手段２４ａ〜２４ｃ、極性
判定手段２４ａ〜２４ｃの出力に基づいて、位相曲線の
不連続点での情報を除去し、安定して周波数情報を得る
ことができる傾き情報を選別する選別手段２５、選別手
段２５により該当する位相誤差が位相曲線の線形であ
り、かつ連続する領域のデータであると判断された場合
にのみ、減算手段２３ｃの出力を平均化する平均化手段
２６、及び平均化手段２６の出力のゲインを任意に調整
し、周波数誤差信号として出力するゲイン段２７から構
成されるものである。
【００４０】これにより、位相曲線の線形であり、かつ
連続する領域における位相誤差のみを用いて、正確な周
波数誤差を推測するので、キャプチャレンジが拡大する
とともに、周波数制御の応答速度が速くなり、高速で位
相同期引き込みを行なうことができる。
【００４１】また、本実施の形態１では、位相制御用ル
ープフィルタ９を、図８に示されるものとしたが、これ
は、周波数誤差検出器が、図５に示される周波数誤差検
出器のように、傾き情報を選別する選別手段を有する場
合には、図６に示される構成のものとしてもよい。
【００４２】図６に示される位相制御用ループフィルタ
は、位相誤差検出器６の出力を絶対値に変換する位相誤
差絶対値変換手段２８、位相誤差絶対値変換手段２８に
より絶対値に変換された値の大きさを、所定のしきい値
により判定する位相判定器２９、周波数誤差検出器８の
選別手段２５の出力と、位相判定器２９の出力とに基づ
いて、位相誤差信号を用いてループフィルタ３１が制御
を行う際に、位相曲線の安定点であるゼロフェーズ近傍
からループフィルタ３１の動作を開始させるように制御
開始時間を操作する開始時間設定手段３０、開始時間設
定手段３０の出力に基づいて、発振器制御信号を出力す
るループフィルタ３１から構成されるものである。
【００４３】ここで、位相判定器２９は、図７に示され
るように、しきい値３２ａと、しきい値３２ｂとに挟ま
れる領域で、かつ連続性を有する位相誤差が検出された
直後に位相制御を開始するものである。これにより、位
相同期引き込みを行なう時間を、再生信号の有するクロ
ック成分の位相と、再生クロックの位相とが一致するよ
うに再生クロックの位相を調整して位相同期引き込みを
開始する、ゼロフェーズスタートを行なう場合と同等に
することができる。
【００４４】実施の形態２．図１０は、本発明の実施の
形態２による周波数検出型位相同期回路のブロック図で
ある。本実施の形態２による周波数検出型位相同期回路
は、上記実施の形態１による周波数検出型位相同期回路
の周波数誤差検出器を図１１に示されるものとし、ＨＰ
Ｆをなくしたものである。
【００４５】図１１は、本実施の形態２による周波数誤
差検出器を示すブロック図である。本実施の形態２の周
波数誤差検出器は、図１１に示されるように、保持手段
７ａの出力から保持手段７ｃの出力を減算する減算手段
３７ａ、保持手段７ｂの出力から保持手段７ｄの出力を
減算する減算手段３７ｂ、保持手段７ｃの出力から保持
手段７ｅの出力を減算する減算手段３７ｃ、保持手段７
ｄの出力から保持手段７ｆの出力を減算する減算手段３
７ｄ、減算手段３７ａ〜３７ｄの出力の極性が正か負か
零かのいずれであるかを判断する極性判定手段３８ａ〜
３８ｄ、極性判定手段３８ａ〜３８ｄの出力に基づい
て、位相曲線の不連続点での情報を除去し、安定して周
波数情報を得ることができる傾き情報を選別する選別手
段３９、減算手段３７ａ〜３７ｄの出力の中で、位相誤
差が位相曲線の線形であり、かつ連続する領域のデータ
であると、選別手段３９により判断されたデータのみを
平均化する平均化手段４０、及び平均化手段４０の出力
のゲインを任意に調整するゲイン段４１から構成され、
ゲイン段４１の出力を周波数誤差信号として出力するも
のである。
【００４６】以下に、動作について説明する。光ディス
ク等からの再生信号は、波形等化手段１により、高域の
周波数成分が強調されるように補正された後、アナログ
・デジタルコンバータ２により、多ビットのデジタル信
号に標本化される。アナログ・デジタルコンバータ２に
より標本化された多ビットのデジタル信号は、低域成分
抑制回路１１に入力され、低域雑音を抑制された後、ゼ
ロクロス検出器５と、位相誤差検出器６とに出力され
る。ゼロクロス検出器５は、低域成分抑制回路１１によ
り低域雑音を抑制されたデジタル信号が入力されると、
ゼロクロス位置を示す信号であるゼロクロスフラグを検
出し、位相誤差検出器６、及び保持手段７ａ〜７ｆに出
力する。位相誤差検出器６は、ゼロクロス検出器５によ
り出力されたゼロクロスフラグと、低域成分抑制回路１
１により出力されたデジタル信号とが入力されると、ゼ
ロクロス近傍のデータから位相誤差を検出し、保持手段
７ａ〜７ｆと、位相制御用ループフィルタ９とに出力す
る。
【００４７】位相誤差検出器６により出力された位相誤
差は、ゼロクロス検出器５により出力されたゼロクロス
フラグに基づいて、保持手段７ａにより保持され、同時
に、保持手段７ａにおいて直前まで保持されていた位相
誤差が保持手段７ｂに保持され、保持手段７ｂにおいて
直前まで保持されていた位相誤差が保持手段７ｃに保持
され、保持手段７ｃにおいて直前まで保持されていた位
相誤差が保持手段７ｄに保持され、保持手段７ｄにおい
て直前まで保持されていた位相誤差が保持手段７ｅに保
持され、保持手段７ｅにおいて直前まで保持されていた
位相誤差が保持手段７ｆに保持される。これら保持手段
７ａ〜７ｆは、それぞれ直列に接続されており、連続す
る６個の位相誤差を保持することができる。
【００４８】周波数誤差検出器８は、保持手段７ａ〜７
ｆの、それぞれが保持する位相誤差から、位相誤差曲線
の傾きを検出して周波数誤差に変換し、位相制御用ルー
プフィルタ９に出力する。位相制御用ループフィルタ９
は、位相誤差検出器６の出力である位相誤差信号と、周
波数誤差検出器８の出力である周波数誤差信号とを用い
て、再生クロックの位相と、再生デジタル信号が有する
クロック成分の位相とを同期させ、発振器１０に出力す
る。発振器１０は、位相制御用ループフィルタ９の出力
に基づいて、再生クロックを生成し、アナログ・デジタ
ルコンバータ２に出力する。
【００４９】以上のように、本実施の形態２によれば、
記録媒体に記録されているパターンが、ＶＦＯパターン
が存在しないランダムデータであり、再生クロックの周
波数と、再生デジタル信号が有するクロック成分の周波
数とが大きく離れている場合においても、位相曲線の線
形であり、かつ連続する領域における位相誤差のみを用
いて、平均的な周波数誤差を推測するので、キャプチャ
レンジが拡大し、高速で、かつ安定して、再生クロック
の位相と、再生デジタルデータの有するクロック成分の
位相とを同期させることができる。また、欠陥等により
位相の再引き込みを行う場合においても、再引き込み時
間が短縮されるので、バーストエラー等による再生デー
タ品質の劣化を最小限に抑えることができる。なお、本
実施の形態２では、保持手段の数を７ａ〜７ｆの６つと
したが、これは、ｎ個（ｎは正の整数）を直列に接続し
たものであればよく、ｎが大きいほど位相曲線を正確に
再現することができる。
【００５０】
【発明の効果】以上のように、本発明の請求項１にかか
る周波数検出型位相同期回路によれば、波形等化手段
と、アナログ・デジタルコンバータと、ＨＰＦと、低域
成分抑制回路と、ゼロクロス検出器と、位相誤差検出器
と、ｎ個の保持手段と、周波数誤差検出器と、位相制御
用ループフィルタと、発振器とを備え、位相同期ループ
回路をデジタル化したので、ＰＲＭＬ信号処理方式に適
したクロック再生を行なうことができるという効果を有
する。また、アナログ・デジタルコンバータにより標本
化された多ビットのデジタル信号がＶＦＯパターンであ
る場合には、位相誤差信号と、周波数誤差信号とを、位
相制御用ループフィルタの入力信号とするようにしたの
で、ＶＦＯパターン領域においては、再生信号にＤＣ成
分が存在する場合でも、正確に位相誤差を検出するよう
になり、ＶＦＯパターン領域を有効に活用することがで
きるという効果がある。さらに、周波数誤差検出器が、
位相誤差曲線の正確な傾きを検出するので、キャプチャ
レンジが大幅に拡大し、再生クロックの周波数と、再生
信号が有するクロック成分の周波数とが大きく離れてい
る場合でも高速で、かつ安定して位相同期引き込みを行
なうことができるという効果がある。
【００５１】また、本発明の請求項２にかかる周波数検
出型位相同期回路によれば、波形等化手段と、アナログ
・デジタルコンバータと、低域成分抑制回路と、ゼロク
ロス検出器と、位相誤差検出器と、ｎ個の保持手段と、
周波数誤差検出器と、位相制御用ループフィルタと、発
振器とを備え、位相制御用ループフィルタが、位相誤差
信号と、周波数誤差信号とを入力信号とするものとした
ので、ＶＦＯパターン以外のデータ領域において、欠陥
等により位相の再引き込みを行う場合に、キャプチャレ
ンジが拡大するとともに、再引き込み時間が短縮され、
バーストエラー等による再生データの品質の劣化を最小
限に抑えることができるという効果がある。また、ＶＦ
Ｏパターン領域が存在しない記録媒体においても同様の
効果を得ることができる。
【００５２】また、本発明の請求項３にかかる周波数検
出型位相同期回路によれば、請求項１、または２記載の
周波数検出型位相同期回路において、位相誤差検出器
が、第一の保持手段と、第二の保持手段と、減算手段
と、極性判定手段と、符号操作手段とを備えるものとし
たので、位相誤差情報の時間方向の相関が強まることか
ら高域雑音成分に強い位相誤差検出を行なうようにな
り、高域雑音に影響されずに位相同期引き込みを行なう
ことができるだけでなく、安定して同期状態を維持する
ことができるという効果がある。
【００５３】また、本発明の請求項４にかかる周波数検
出型位相同期回路によれば、請求項１、または２記載の
周波数検出型位相同期回路において、周波数誤差検出器
が、複数の減算手段と、極性判定手段と、選別手段と、
平均化手段と、ゲイン段とを備えるものとし、位相曲線
の線形であり、かつ連続な領域における位相誤差のみを
用いて、正確な周波数誤差を推測するようにしたので、
キャプチャレンジが拡大するとともに、周波数制御の応
答速度が高まり、高速で位相同期引き込みを行なうこと
ができるという効果がある。
【００５４】また、本発明の請求項５にかかる周波数検
出型位相同期回路によれば、請求項４記載の周波数検出
型位相同期回路において、位相制御用ループフィルタ
が、位相誤差絶対値変換手段と、位相判定器と、開始時
間設定手段と、ループフィルタとを備え、位相曲線の安
定点であるゼロフェーズ近傍から位相誤差のフィードバ
ックを開始するようにしたので、位相同期引き込みを行
なう時間が、再生信号の有するクロック成分の位相と、
再生クロックの位相とが一致するように再生クロックの
位相を調整して位相同期引き込みを開始する、ゼロフェ
ーズスタートを行なう場合と同等になり、最短時間で位
相同期引き込みを行なうことができるという効果があ
る。
【００５５】また、本発明の請求項６にかかる周波数検
出型位相同期回路によれば、請求項１、または２記載の
周波数検出型位相同期回路において、位相制御用ループ
フィルタが、周波数誤差絶対値変換手段と、周波数判定
器と、誤差選択手段と、ループフィルタとを備えるもの
とし、再生クロックの周波数が、再生信号が有するクロ
ック成分の周波数と離れており、位相同期範囲外にある
場合には、周波数誤差信号のみを用いて制御するように
したので、同時に位相誤差をフィードバックする場合に
比べて高速で周波数引き込みが完了するようになり、一
方、再生クロックの周波数が位相同期範囲内にある場合
には、位相誤差信号のみを用いて制御するようにしたの
で、滑らかに位相同期引き込みが完了するようになり、
位相誤差と周波数誤差との、それぞれの利点を生かした
最適な制御を行なうことができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による周波数検出型位
相同期回路を示すブロック図である。
【図２】 本発明の実施の形態１におけるＨＰＦ４を示
すブロック図である。
【図３】 本発明の実施の形態１における周波数誤差検
出器８を示すブロック図である。
【図４】 本発明の実施の形態１、または２における位
相誤差検出器６を示すブロック図である。
【図５】 本発明の実施の形態１における周波数誤差検
出器８を示すブロック図である。
【図６】 本発明の実施の形態１、または２における位
相制御用ループフィルタ９を示すブロック図である。
【図７】 本発明の実施の形態１、または２における位
相制御用ループフィルタ９の構成要素である位相判定器
２９の動作を説明するための位相誤差情報の時間的な変
移を示す図である。
【図８】 本発明の実施の形態１、または２における位
相制御用ループフィルタ９を示すブロック図である。
【図９】 本発明の実施の形態１、または２における位
相制御用ループフィルタ９の構成要素である周波数判定
器３４の動作を説明するための位相誤差情報と周波数誤
差の絶対値との時間的な変移を示す図である。
【図１０】 本発明の実施の形態２による周波数検出型
位相同期回路を示すブロック図である。
【図１１】 本発明の実施の形態２における周波数誤差
検出器８を示すブロック図である。
【図１２】 光ディスク再生装置（ＤＶＤ−ＲＡＭ）に
おけるセクタ内部のデータフォーマットを示す図であ
る。
【図１３】 従来の光ディスク再生装置を示すブロック
図である。
【符号の説明】
１……波形等化手段 ２……アナログ・デジタルコンバータ ３……ゲート発生器 ４……高域通過型フィルタ（ＨＰＦ） ５……ゼロクロス検出器 ６……位相誤差検出器 ７ａ〜７ｆ……保持手段 ８……周波数誤差検出器 ９……位相制御用ループフィルタ １０……発振器 １１……低域成分抑制回路 １２……遅延手段 １３……減算手段 １４ａ〜１４ｃ……減算手段 １５ａ〜１５ｃ……極性判定手段 １６……出力判断手段 １７……ゲイン段 １８……保持手段 １９……保持手段 ２０……減算手段 ２１……極性判定手段 ２２……符号操作手段 ２３ａ〜２３ｃ……減算手段 ２４ａ〜２４ｃ……極性判定手段 ２５……選別手段 ２６……平均化手段 ２７……ゲイン段 ２８……位相誤差絶対値変換手段 ２９……位相判定器 ３０……開始時間設定手段 ３１……ループフィルタ ３２ａ，３２ｂ……しきい値 ３３……周波数誤差絶対値変換手段 ３４……周波数判定器 ３５……誤差選択手段 ３６……しきい値 ３７ａ〜３７ｄ……減算手段 ３８ａ〜３８ｄ……極性判定手段 ３９……選別手段 ４０……平均化手段 ４１……ゲイン段 ４２ａ〜４２ｄ……ＶＦＯパターン領域 ４３……セクタマーク ４４……アドレスマーク ４５……アドレス情報領域 ４６……ポストアンブル ４７……データマーク ４８……データ領域 ４９……光ディスク媒体 ５０……再生手段 ５１……２値化手段 ５２……位相同期ループ回路 ５３……位相比較器 ５４……ループフィルタ ５５……増幅器 ５６……ＶＣＯ ５７……ループゲイン切替器 ５８……復調回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D044 BC01 BC03 CC04 GM12 GM14 GM18 5J106 AA05 BB03 CC01 CC21 CC31 CC40 CC41 DD01 DD13 DD36 DD44 EE01 EE15 GG07 HH10 KK03 KK08 5K047 AA02 AA03 CC11 GG11 GG25 MM24 MM27 MM33 MM43 MM45 MM46 MM50 MM63

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 再生信号の所定の周波数帯域を強調する
    波形等化手段と、 上記波形等化手段により所定の周波数帯域を強調された
    再生信号を、デジタル信号再生時の再生クロックを用い
    て多ビットのデジタル信号に標本化するアナログ・デジ
    タルコンバータと、 上記標本化された多ビットのデジタル信号がＶＦＯパタ
    ーンである場合に、該標本化された多ビットのデジタル
    信号からＤＣ成分を除去する高域通過型フィルタ（ＨＰ
    Ｆ）と、 上記標本化された多ビットのデジタル信号がＶＦＯパタ
    ーン以外の信号である場合に、該標本化された多ビット
    のデジタル信号の低域雑音を抑制する低域成分抑制回路
    と、 上記ＨＰＦ、または上記低域成分抑制回路の出力が零レ
    ベルを横切る位置を検出してゼロクロスフラグを出力す
    るゼロクロス検出器と、 上記ゼロクロスフラグと、上記ＨＰＦ、または上記低域
    成分抑制回路の出力とを用いて、ゼロクロス近傍のデー
    タから位相誤差を検出する位相誤差検出器と、 上記ゼロクロスフラグに基づいて、連続するｎ個（ｎは
    正の整数）の上記位相誤差を保持する、それぞれが直列
    に接続されたｎ個の保持手段と、 上記ｎ個の保持手段の、それぞれの出力から位相誤差曲
    線の傾きを検出し、周波数誤差に変換する周波数誤差検
    出器と、 再生クロックの位相と、再生デジタル信号が有するクロ
    ック成分の位相とを同期させる位相制御用ループフィル
    タと、 上記位相制御用ループフィルタの出力に基づいて、再生
    クロックを生成する発振器とを備え、 上記位相制御用ループフィルタは、 上記標本化された多ビットのデジタル信号がＶＦＯパタ
    ーン信号である場合には、上記位相誤差検出器の出力で
    ある位相誤差信号と、上記周波数誤差検出器の出力であ
    る周波数誤差信号とを入力信号とし、上記標本化された
    多ビットのデジタル信号がＶＦＯパターン以外の信号で
    ある場合には、上記位相誤差検出器の出力である位相誤
    差信号を入力信号とすることを特徴とする周波数検出型
    位相同期回路。
  2. 【請求項２】 再生信号の所定の周波数帯域を強調する
    波形等化手段と、 上記波形等化手段により所定の周波数帯域を強調された
    再生信号を、デジタル信号再生時の再生クロックを用い
    て多ビットのデジタル信号に標本化するアナログ・デジ
    タルコンバータと、 上記標本化された多ビットのデジタル信号の低域雑音を
    抑制する低域成分抑制回路と、 上記低域成分抑制回路の出力が零レベルを横切る位置を
    検出してゼロクロスフラグを出力するゼロクロス検出器
    と、 上記ゼロクロスフラグ、及び上記低域成分抑制回路の出
    力を用いて、ゼロクロス近傍のデータから位相誤差を検
    出する位相誤差検出器と、 上記ゼロクロスフラグに基づいて、連続するｎ個（ｎは
    正の整数）の上記位相誤差を保持する、それぞれが直列
    に接続されたｎ個の保持手段と、 上記ｎ個の保持手段の、それぞれの出力から位相誤差曲
    線の傾きを検出し、周波数誤差に変換する周波数誤差検
    出器と、 再生クロックの位相と、再生デジタル信号が有するクロ
    ック成分の位相とを同期させる位相制御用ループフィル
    タと、 上記位相制御用ループフィルタの出力に基づいて、再生
    クロックを生成する発振器とを備え、 上記位相制御用ループフィルタは、 上記位相誤差検出器の出力である位相誤差信号と、上記
    周波数誤差検出器の出力である周波数誤差信号とを入力
    信号とすることを特徴とする周波数検出型位相同期回
    路。
  3. 【請求項３】 請求項１、または２記載の周波数検出型
    位相同期回路において、 上記位相誤差検出器は、 上記ゼロクロスフラグに基づいて、ゼロクロス毎に隣接
    するゼロクロス位置における再生信号の振幅を保持する
    第一の保持手段、及び第二の保持手段と、 上記第一の保持手段と、上記第二の保持手段との、それ
    ぞれの出力を減算する減算手段と、 上記第一の保持手段により保持されたタイミングにおけ
    る再生波形が、立ち上がりエッジであるか立ち下がりエ
    ッジであるかを、前後のデータに基づいて判定する極性
    判定手段と、 上記判定手段の出力に基づいて、減算手段の出力の符号
    を操作する符号操作手段とを備えることを特徴とする周
    波数検出型位相同期回路。
  4. 【請求項４】 請求項１、または２記載の周波数検出型
    位相同期回路において、 上記周波数誤差検出器は、 上記ｎ個の保持手段のうちの、それぞれ所定の２つの保
    持手段が出力する位相誤差の差を計算する複数の減算手
    段と、 上記複数の減算手段の、それぞれの出力の極性が正か負
    か零かのいずれであるかを判断する極性判定手段と、 上記複数の減算手段から出力された複数の傾き情報に基
    づいて、位相曲線の不連続点での情報を除去し、安定し
    て周波数情報を得ることができる傾き情報を選別する選
    別手段と、 上記選別手段により選別された傾き情報を平均化する平
    均化手段と、 上記平均化手段の出力のゲインを任意に調整するゲイン
    段とを備えることを特徴とする周波数検出型位相同期回
    路。
  5. 【請求項５】 請求項４記載の周波数検出型位相同期回
    路において、 上記位相制御用ループフィルタは、 上記位相誤差検出器の出力を絶対値に変換する位相誤差
    絶対値変換手段と、 上記絶対値に変換された値の大きさを、所定のしきい値
    により判定する位相判定器と、 上記周波数誤差検出器の選別手段の出力と、位相判定器
    の出力とに基づいて、位相誤差信号を用いて制御を行う
    際に、位相曲線の安定点であるゼロフェーズ近傍からル
    ープフィルタの動作を開始させるように制御開始時間を
    操作する開始時間設定手段と、 上記開始時間設定手段の出力に基づいて、発振器制御信
    号を出力するループフィルタとを備えることを特徴とす
    る周波数検出型位相同期回路。
  6. 【請求項６】 請求項１、または２記載の周波数検出型
    位相同期回路において、 上記位相制御用ループフィルタは、 上記周波数誤差検出回路の出力を絶対値に変換する周波
    数誤差絶対値変換手段と、 上記絶対値に変換された値の大きさを、所定のしきい値
    により判定する周波数判定器と、 上記周波数判定器の出力に基づいて、再生クロックの周
    波数が位相同期範囲内にある場合には、位相誤差信号の
    みを用い、再生クロックの周波数が位相同期範囲外にあ
    る場合には、周波数誤差信号のみを用いて制御を行なう
    ように切り替える誤差選択手段と、 上記誤差選択手段の出力に基づいて、発振器制御信号を
    出力するループフィルタとを備えることを特徴とする周
    波数検出型位相同期回路。
JP08574999A 1999-03-29 1999-03-29 周波数検出型位相同期回路 Expired - Fee Related JP3337997B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP08574999A JP3337997B2 (ja) 1999-03-29 1999-03-29 周波数検出型位相同期回路
TW089105456A TW527780B (en) 1999-03-29 2000-03-24 Phase synchronization
KR10-2000-7013367A KR100394408B1 (ko) 1999-03-29 2000-03-29 위상 동기 루프 장치
US09/701,464 US6542039B1 (en) 1999-03-29 2000-03-29 Phase-locked loop apparatus and method
CNB008004463A CN1197246C (zh) 1999-03-29 2000-03-29 锁相环装置
IDW20002701A ID28613A (id) 1999-03-29 2000-03-29 Peralatan melingkar phasa-terkunci
PCT/JP2000/001941 WO2000058965A1 (en) 1999-03-29 2000-03-29 Phase-locked loop apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08574999A JP3337997B2 (ja) 1999-03-29 1999-03-29 周波数検出型位相同期回路

Publications (2)

Publication Number Publication Date
JP2000285605A true JP2000285605A (ja) 2000-10-13
JP3337997B2 JP3337997B2 (ja) 2002-10-28

Family

ID=13867513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08574999A Expired - Fee Related JP3337997B2 (ja) 1999-03-29 1999-03-29 周波数検出型位相同期回路

Country Status (7)

Country Link
US (1) US6542039B1 (ja)
JP (1) JP3337997B2 (ja)
KR (1) KR100394408B1 (ja)
CN (1) CN1197246C (ja)
ID (1) ID28613A (ja)
TW (1) TW527780B (ja)
WO (1) WO2000058965A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056558A1 (fr) * 2001-12-26 2003-07-10 Matsushita Electric Industrial Co., Ltd. Dispositif pour disque optique
JP2005005999A (ja) * 2003-06-11 2005-01-06 Nec Electronics Corp クロックアンドデータリカバリ回路
JP2006080991A (ja) * 2004-09-10 2006-03-23 Nec Electronics Corp クロックアンドデータリカバリ回路
JP2007122774A (ja) * 2005-10-25 2007-05-17 Sony Corp 同期装置、同期方法及び同期プログラム並びにデータ再生装置
WO2009069246A1 (ja) * 2007-11-26 2009-06-04 Panasonic Corporation 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JP2010170651A (ja) * 2008-12-25 2010-08-05 Panasonic Corp 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
JP2015195578A (ja) * 2014-03-19 2015-11-05 日本電波工業株式会社 変動量予測回路及びエージング補償回路

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597433B2 (ja) * 1999-12-20 2004-12-08 富士通株式会社 データ再生システムにおけるクロック調整装置及び光ディスク装置
US7881413B2 (en) * 2001-03-02 2011-02-01 Adc Telecommunications, Inc. Digital PLL with conditional holdover
KR100398879B1 (ko) * 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
JP2003030879A (ja) * 2001-07-18 2003-01-31 Matsushita Electric Ind Co Ltd トラッキング誤差検出装置
US6981168B2 (en) * 2002-01-08 2005-12-27 International Business Machines Corporation Clock data recovery system
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
JP2003257133A (ja) * 2002-02-28 2003-09-12 Canon Inc 情報再生装置
US7034624B1 (en) 2003-12-11 2006-04-25 Analog Devices, Inc. Digitally-realized signal generators and methods
KR100592902B1 (ko) * 2003-12-27 2006-06-23 한국전자통신연구원 적응형 주파수 제어 장치 및 그 방법
US20060227910A1 (en) * 2005-03-11 2006-10-12 Nangavalli Ramasubramanian Receiver DC offset correction
KR100750126B1 (ko) * 2005-08-29 2007-08-21 삼성전자주식회사 위상 동기 루프 회로 및 위상 동기 루프 제어 방법
KR20080012655A (ko) * 2006-08-04 2008-02-12 삼성전자주식회사 위상 검출 장치 및 방법, 위상 동기 루프 회로 및 그 제어방법과 신호 재생 장치 및 방법
JP4944943B2 (ja) * 2007-09-03 2012-06-06 パナソニック株式会社 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
CN101930771B (zh) * 2009-06-24 2012-09-05 联咏科技股份有限公司 数据复原装置与方法
US8855496B2 (en) * 2010-01-05 2014-10-07 Samsung Electronics Co., Ltd. Optical clock rate negotiation for supporting asymmetric clock rates for visible light communication
EP2645660B1 (en) * 2010-11-26 2015-06-10 Nec Corporation Pll circuit
US9337772B2 (en) * 2013-12-11 2016-05-10 Marvell World Trade Ltd. Impulse-assisted LC tank oscillator
CN104601169B (zh) * 2014-11-25 2020-04-21 中国人民解放军国防科学技术大学 一种可实现压控振荡器全工作电压范围振荡的偏置电路
CN106405205B (zh) * 2015-07-30 2021-08-03 钜泉光电科技(上海)股份有限公司 一种过零检测电路
US10992302B2 (en) 2016-01-29 2021-04-27 University College Dublin, National University Of Ireland Detector circuit
EP3203635B1 (en) * 2016-02-05 2018-05-09 Panthronics AG Clock synchronizer to synchronize a device clock with a clock of a remote device
WO2018035719A1 (zh) * 2016-08-23 2018-03-01 华为技术有限公司 一种时钟恢复电路中鉴相信号的获取方法以及鉴相器
CN106712768A (zh) * 2016-12-12 2017-05-24 深圳市紫光同创电子有限公司 一种去毛刺频率锁定电路
US11996854B2 (en) 2022-06-29 2024-05-28 Samsung Electronics Co., Ltd. Method and system for low noise sub-sampling phase lock loop (PLL) architecture with automatic dynamic frequency acquisition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923926A (ja) 1982-07-30 1984-02-07 Fujitsu Ltd フエ−ズ・ロツク・ル−プ回路
JPH01293718A (ja) 1988-05-20 1989-11-27 Hitachi Ltd 位相同期回路
JPH05120813A (ja) * 1991-10-25 1993-05-18 Sony Corp 位相ロツクループ回路
JP3355690B2 (ja) * 1993-03-31 2002-12-09 ソニー株式会社 クロック再生装置
JP3460253B2 (ja) 1993-06-30 2003-10-27 ソニー株式会社 再生装置及び記録再生装置
JPH07176145A (ja) 1993-12-17 1995-07-14 Sharp Corp 情報再生装置
US5642243A (en) * 1994-09-27 1997-06-24 Cirrus Logic, Inc. Timing recovery frequency error detector for sampled amplitude magnetic recording
JPH08167841A (ja) 1994-12-13 1996-06-25 Pioneer Electron Corp ディジタルｐｌｌ回路
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056558A1 (fr) * 2001-12-26 2003-07-10 Matsushita Electric Industrial Co., Ltd. Dispositif pour disque optique
CN1310247C (zh) * 2001-12-26 2007-04-11 松下电器产业株式会社 光盘装置
JP2005005999A (ja) * 2003-06-11 2005-01-06 Nec Electronics Corp クロックアンドデータリカバリ回路
JP2006080991A (ja) * 2004-09-10 2006-03-23 Nec Electronics Corp クロックアンドデータリカバリ回路
US7715514B2 (en) 2004-09-10 2010-05-11 Nec Electronics Corporation Clock and data recovery circuit
JP4657662B2 (ja) * 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
JP2007122774A (ja) * 2005-10-25 2007-05-17 Sony Corp 同期装置、同期方法及び同期プログラム並びにデータ再生装置
US8027423B2 (en) 2005-10-25 2011-09-27 Sony Corporation Synchronizing apparatus, synchronizing method, synchronizing program and data reproduction apparatus
WO2009069246A1 (ja) * 2007-11-26 2009-06-04 Panasonic Corporation 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JPWO2009069246A1 (ja) * 2007-11-26 2011-04-07 パナソニック株式会社 位相比較器、ｐｌｌ回路、情報再生処理装置、光ディスク再生装置及び磁気ディスク再生装置
JP2010170651A (ja) * 2008-12-25 2010-08-05 Panasonic Corp 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
JP2015195578A (ja) * 2014-03-19 2015-11-05 日本電波工業株式会社 変動量予測回路及びエージング補償回路

Also Published As

Publication number Publication date
US6542039B1 (en) 2003-04-01
CN1297565A (zh) 2001-05-30
KR100394408B1 (ko) 2003-08-09
CN1197246C (zh) 2005-04-13
TW527780B (en) 2003-04-11
JP3337997B2 (ja) 2002-10-28
WO2000058965A1 (en) 2000-10-05
ID28613A (id) 2001-06-21
KR20010043875A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
JP3337997B2 (ja) 周波数検出型位相同期回路
US6333902B1 (en) Method for generating land/groove switching signal from POLG type disc and apparatus therefor
US6483793B1 (en) Restoration of data and asymmetry compensation in an optical disk reproducing system
US20020009035A1 (en) Reproducing apparatus
JPH1186441A (ja) データ復調方法及びこれを用いた光ディスク装置
JPH09213007A (ja) データ再生装置
JP2002042428A (ja) 情報再生装置および位相同期制御装置
US20080019249A1 (en) Apparatus for reproducing data on recording medium and method for reproducing data on the medium
US7321531B2 (en) Apparatus for reproducing data from optical storage medium using multiple detector
JP2000200467A (ja) デジタルフェ―ズロックドル―プ回路
JP3889027B2 (ja) 位相誤差検出回路及び同期クロック抽出回路
JP3996326B2 (ja) クロック抽出回路
WO2006100981A1 (ja) 情報記録媒体、情報再生装置、情報再生方法
JP2000100083A (ja) ディスク装置
JPH10112030A (ja) データ再生装置
JP2006004465A (ja) 光ディスク装置
JP2003317404A (ja) ウォッブルエラー検出及び訂正装置とそれを利用した位相同期ループ回路
JP3926779B2 (ja) デジタルフェーズロックドループ回路
JP3824204B2 (ja) 情報再生装置
JP4131213B2 (ja) 再生装置及びプログラム
JP2002050125A (ja) 記録情報再生装置
JPH0845185A (ja) 情報再生装置
JP2001110144A (ja) 記録情報再生装置
JP2009158080A (ja) 光ディスク再生装置及びフェイズロックループ回路
JP2006107659A (ja) 光ディスク装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees