JPH01293718A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH01293718A JPH01293718A JP63124624A JP12462488A JPH01293718A JP H01293718 A JPH01293718 A JP H01293718A JP 63124624 A JP63124624 A JP 63124624A JP 12462488 A JP12462488 A JP 12462488A JP H01293718 A JPH01293718 A JP H01293718A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- input signal
- comparator
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野１
本発明は、磁気ディスク装置のデータ読出時の位相同期
回路に係り、特に、高速転送レートのデータに対して、
高速な同期引込みおよび高安定な同期を保持するのに好
適な位相同期回路に関する。 ！従来の技術】 従来の磁気ディスク装置における同期化回路は、ナシ日
ナルセミコンダクタ社製データセパレータＤ Ｐ ８４
６５のデータシートに記載され、あるいは第１１図に示
すように１位相比較器３３、周波数比較器コ４．チャー
ジポンプ３５、ループフィルタコロ、電圧制御発振器（
ＶＣＯ）３７．および同期パターン検出器コ８を有し、
チャージポンプ２９は１周波数比較器３４と位相比較器
３３とで共有されている。そのため１位相比較の場合の
ループゲインは入力信号の周波数に依存していた。 一方、本出願人が特願昭６１−１０４６１７号として提
案した位相同期回路は、第１θ図に示すように、位相比
較器２８．チャージポンプ２９．ループフィルタコ０．
電圧制御発振器３１．および同期パターン検出器コ２か
らなり１周波数比較器を有していない。 １発明が解決しようとする問題点】 上記ナシｎナルセミコンダクタ社製位相同期ＩＣなどの
従来技術では、入力信号が同期パターンのときは１周波
数比較器、チャージポンプ、ループフィルタ、電圧制御
発振器により、高速に前記電圧制御発振器の出力を、前
記周波数比較器から前記電圧制御発振までの高追従の一
巡ループゲインを構成し、電圧制御発振器の出力ブロッ
クを。 高速に入力信号に同期させる。入力信号が同期パターン
以外のときは、前記−巡ループゲインを低追従用にして
、前記電圧制御発振器の出力クロックを、ディスクの回
転変動による入力信号の位相ずれに追従できるように同
期させる。 ところが、このような従来技術では、入力信号が一定周
期の同期パターンでないランダムなデータのとき１位相
同期回路の一巡ループゲインは、入力信号の周波数変動
により変わってしまい、安定追従が維持できない、また
チャージポンプを共有しているため、安定追従時ＬＳＩ
設計上からチャージポンプのゲインを大幅に下げること
ができないため、やはり、不安定になりやすい。 一方、前記先願発明の回路方式では、入力信号が同期パ
ターンのとき、ｖＣＯへの制ｍ信号が入力信号に対して
遅れて出力されるため、電圧制御発振器の出力を入力信
号に、高速に同期化させることが、困難である。 本発明の目的は、入力信号が同期パターンのときは、前
記−巡ループゲインを大幅に上げて、前記電圧制御発振
器の出力を、高速に前記入力信号に同期させ、また、入
力信号が同期パターン以外のランダムデータのときは、
前記−巡ループゲインを大幅に下げ、かつ、入力信号の
周波数にかかわらずゲインを一定に保ち、前記電圧制御
発振器の出力を、安定に入力信号に同期化させることに
ある。 ｆ問題点を解決するための手段】 上記目的を達成するために、本発明は、制御信号に応じ
て出力周波数が変化する電圧制御発振器と、入力信号と
前記電圧制御発振器の出力との周波数を比較する周波数
比較器と、前記入力信号と前記電圧制御発振器の出力と
の位相な比較する位相比較器と、前記周波数比較器およ
び位相比較器の出力を電流に変換するチャージポンプと
、該チャージポンプの出力を電圧に変換して前記電圧制
御発振器の制御電圧を作り出すループフィルタとを有す
る位相同期回路に３いて。 前記チャージポンプは、前記周波数比較器および前記位
相比較器に対して個別に設けるようにしたものである。 さらに、好ましくは、前記入力信号が同期パターンであ
るか否かを検出する同期パターン検出回路と、該同期パ
ターン検出回路の検出結果により、前記入力信号が同期
パターンであるとき、前記周波数比較器および前記周波
数比較器対応チャージポンプの出力をループフィルタに
加え。 前記入力信号が同期パターンでないとき、前記位相比較
器および前記位相比較器対応チャージポンプの出力を、
前記ループフィルタに加えるチャージポンプ出力切換回
路とを設ける。この場合、前記入力信号が同期パターン
であるときループゲインを高く、同期パターンでないと
きループゲインを低くするように、前記周波数比較器お
よび前記周波数比較器対応チャージポンプの両ゲインの
積、および前記位相比較器および前記位相比較器対応チ
ャージポンプの両ゲインの積を設定する。
回路に係り、特に、高速転送レートのデータに対して、
高速な同期引込みおよび高安定な同期を保持するのに好
適な位相同期回路に関する。 ！従来の技術】 従来の磁気ディスク装置における同期化回路は、ナシ日
ナルセミコンダクタ社製データセパレータＤ Ｐ ８４
６５のデータシートに記載され、あるいは第１１図に示
すように１位相比較器３３、周波数比較器コ４．チャー
ジポンプ３５、ループフィルタコロ、電圧制御発振器（
ＶＣＯ）３７．および同期パターン検出器コ８を有し、
チャージポンプ２９は１周波数比較器３４と位相比較器
３３とで共有されている。そのため１位相比較の場合の
ループゲインは入力信号の周波数に依存していた。 一方、本出願人が特願昭６１−１０４６１７号として提
案した位相同期回路は、第１θ図に示すように、位相比
較器２８．チャージポンプ２９．ループフィルタコ０．
電圧制御発振器３１．および同期パターン検出器コ２か
らなり１周波数比較器を有していない。 １発明が解決しようとする問題点】 上記ナシｎナルセミコンダクタ社製位相同期ＩＣなどの
従来技術では、入力信号が同期パターンのときは１周波
数比較器、チャージポンプ、ループフィルタ、電圧制御
発振器により、高速に前記電圧制御発振器の出力を、前
記周波数比較器から前記電圧制御発振までの高追従の一
巡ループゲインを構成し、電圧制御発振器の出力ブロッ
クを。 高速に入力信号に同期させる。入力信号が同期パターン
以外のときは、前記−巡ループゲインを低追従用にして
、前記電圧制御発振器の出力クロックを、ディスクの回
転変動による入力信号の位相ずれに追従できるように同
期させる。 ところが、このような従来技術では、入力信号が一定周
期の同期パターンでないランダムなデータのとき１位相
同期回路の一巡ループゲインは、入力信号の周波数変動
により変わってしまい、安定追従が維持できない、また
チャージポンプを共有しているため、安定追従時ＬＳＩ
設計上からチャージポンプのゲインを大幅に下げること
ができないため、やはり、不安定になりやすい。 一方、前記先願発明の回路方式では、入力信号が同期パ
ターンのとき、ｖＣＯへの制ｍ信号が入力信号に対して
遅れて出力されるため、電圧制御発振器の出力を入力信
号に、高速に同期化させることが、困難である。 本発明の目的は、入力信号が同期パターンのときは、前
記−巡ループゲインを大幅に上げて、前記電圧制御発振
器の出力を、高速に前記入力信号に同期させ、また、入
力信号が同期パターン以外のランダムデータのときは、
前記−巡ループゲインを大幅に下げ、かつ、入力信号の
周波数にかかわらずゲインを一定に保ち、前記電圧制御
発振器の出力を、安定に入力信号に同期化させることに
ある。 ｆ問題点を解決するための手段】 上記目的を達成するために、本発明は、制御信号に応じ
て出力周波数が変化する電圧制御発振器と、入力信号と
前記電圧制御発振器の出力との周波数を比較する周波数
比較器と、前記入力信号と前記電圧制御発振器の出力と
の位相な比較する位相比較器と、前記周波数比較器およ
び位相比較器の出力を電流に変換するチャージポンプと
、該チャージポンプの出力を電圧に変換して前記電圧制
御発振器の制御電圧を作り出すループフィルタとを有す
る位相同期回路に３いて。 前記チャージポンプは、前記周波数比較器および前記位
相比較器に対して個別に設けるようにしたものである。 さらに、好ましくは、前記入力信号が同期パターンであ
るか否かを検出する同期パターン検出回路と、該同期パ
ターン検出回路の検出結果により、前記入力信号が同期
パターンであるとき、前記周波数比較器および前記周波
数比較器対応チャージポンプの出力をループフィルタに
加え。 前記入力信号が同期パターンでないとき、前記位相比較
器および前記位相比較器対応チャージポンプの出力を、
前記ループフィルタに加えるチャージポンプ出力切換回
路とを設ける。この場合、前記入力信号が同期パターン
であるときループゲインを高く、同期パターンでないと
きループゲインを低くするように、前記周波数比較器お
よび前記周波数比較器対応チャージポンプの両ゲインの
積、および前記位相比較器および前記位相比較器対応チ
ャージポンプの両ゲインの積を設定する。
【作用１
本発明によれば、チャージポンプを高ゲインと低ゲイン
の２種類個別に設けて入力信号が一定周波数の同期パタ
ーンのとき、高速応答できる周波数比較器および前記周
波数比較器対応のチャージポンプを使ってゲインをてき
るだけ高く設定てきるようにし、また前記入力信号が同
期パターン以外のランダムデータのときは、二つのゲイ
ンの積が前記入力信号の周波数に依存しない位相比較器
および前記位相比較器用チャージポンプを使ってディス
クの回転変動による入力信号の変動に追従できる程度に
、ゲインを低く設定できるようにし、前記２種類のチャ
ージポンプの出力を、入力信号が同期パターンか否かで
切換えて、ループフィルタに加える。 本発明における位相比較器のゲインにす、は、第２図に
示すように、 （ＴｔＨｃ−Ｔｏｔｃ） ／丁ｔｌＥｅ’ｍ′ （０
轟 −〇 、）／ｗＯ翫 ：入力信号の位相。 ０゜： ＶＣＯクロックの位相。 であるのて、 ゲインに苧、菖（Ｔａｍｅ−丁ａｇｅ） ／ （θ１−
θ。）諺Ｔｅｇｃ／π ａｍ ｌ／ （２π・ｆｖｃｏ） ・”（１）てあろ−
（ｆｖｃｏ ：ＶＣＯクロックの周波数）また位相比較
器対応チャージポンプのゲインにＣｌは１ ゲインＫｃｎ−Ｑ／ （Ｔｇ、ｃ−丁ＤｔＣ’）である
、（Ｑ：リードデータ１周期間のフィルタへの蓄積平均
電荷） 第２因、第５図より Ｑ＝ Ｔｏ−（Ｔｔｓｃ −Ｔｅｔｃ） ・
Ｉｔ／ Ｔｏｔｃとなる。よってゲインＸＣＸは。 Ｋｃｌ−１ｔ／Ｔｏｔｃ＝２１＊ ＠ ｆｖｃｏ
”（２）となる、したがって、（１）、（２）式より
位相比較器と位相比較器対応チャージポンプとのゲイン
の積にユ、・ＸＣｔは、 Ｋｐ＋−Ｋｃｌ−（１／ （２π・ｆｖｃｏ）） ・（
２１ｔ ・ｆｖｃｏ）！１１／π −（３
） となる。 （３）式より、位相比較器とチャージポンプのゲインの
積は、リードデータの周波数に依存せず一定で、かつ、
１．の値を小さく設定すればゲインを小さくすることが
できる。 一方、周波数比較器は、入力信号が一定周期の同期パタ
ーンのとき作動し、このときｖＣＯクロックも１／Ｎ分
周（Ｎ ： ＶＣＯクロックの周波数／リートデータ周
波数）した１／Ｎ−ＶＣＯクロックと入力信号との周波
数比較を行なうため、第６図により、周波数比較器のゲ
インにｔ、は、に１１ｔ＝Δ１／（θムーθ。） であり、 ムｔ／Ｔ ＝ （θ ム −θ。）／ ２πの関係
から に詐＝Ｔ／２π となる。 また１周波数比較器対応チャージポンプのゲインＫｃｆ
ｉは、第８図、第９図より、 Ｑｃ寓±Ｉ、′・ Δｔ ７丁 であるから。 Ｋｃｔ −Ｑｃ／Δｔ、＝ １．’／丁となる。 したがって、周波数比較器と前記周波数比較器対応チャ
ージポンプのゲインのａＫ４ｔ−Ｋｃｔは、Ｋｐｍ
・ Ｋｃｔ ＝（Ｔ／２ｇ）・（１＊’／Ｔ）−１１
’／２寛となり、リードデータの周波数に依存せず一定
である。 以上により、入力信号が同期パターンのとき、周波数比
較器用チャージポンプの出力が、Ｊ８１図の同期パター
ン検出器５と切換器６によりループフィルタに加わり、
このとき、ＰＬＬのループゲインは一定でかつ、前記周
波数比較器用チャージポンプ内の定電流夏、′を大きく
設定することにより、大きく設定でき、高速周波数引き
込みが可能となる。 また、入力信号が、同期パターンでなくランダムデータ
となると、前記同期パターン検出器と前記切換器により
、位相比較器用チャージポンプの出力がループフィルタ
に加わり、このときＰＬＬのループゲインは、入力信号
がランダムデータにもかかわらず、一定で、位相比較器
用チャージポンプの定電流１．を下げることにより、ゲ
インは下がり、入力信号に対する追従性を安定に維持す
ることがてきる。 １実施例】 以下本発明の一実施例を、第１図により説明する０本発
明はｖＣＯクロックの出力と入力信号との位相差を検出
し、この位相差を時間領域に変換する位相比較器ｌ、お
よび位相比較器ｌの出力Ｔ ＊ Ｎ１：％ Ｔ ａｔｅ
、 Ｔ ＊により時間差（Ｔｔｍｃ−Ｔｅｔｃ）に比例
した電流を、次の入力信号のパルスが入力されるまでル
ープフィルタフに流し出し、または引込むチャージポン
プＡ２、ｖＣＯクロックの出力を、入力信号の同期パタ
ーンと同じ周波数に分周し、この分周したクロックと前
記入力信号の同期パターンとの周波数基を検出し、この
周波数差を時間領域に変換する同波数比較Ｗ３、および
この周波数比較器３の出力ＩＮＣ，ＤＥＣのパルス幅に
相当する期間だけ、一定電流を、前記ループフィルタフ
に流し込みまたは引込むチャージポンプＢ４．前記入力
信号から同期パターンを検出する同期パターン検出！Ｉ
５．この同期パターン検出器の出力により、前記入力信
号が同期パターンのときはチャージポンプＢ４の出力を
、前記ループフィルタフに接続し、前記入力信号が、同
期パターンでないとき、前記チャージポンプＡ２の出力
を、前記ループフィルタフに接続する切換器６、および
ループフィルタ７、ＶＣＯＢから構成されている。 本構成により、前記入力信号が同期パターンのときは、
Ｗ４波数比較器３−チャージポンプＢ４−切換器６−ル
ープフィルタフ−ＶＣＯＢのループとなり、このときチ
ャージポンプＢ４のゲインを上げ、リードデータに対す
る高速引込みを可能にさせる。 また、前記入力信号が同期パターンでないときは１位相
比較器１−チャージポンプＡ２−切換器６−ループフィ
ルタ？−ＶＣＯＢのループとなり、このときチャージポ
ンプＡ２のゲインを大幅に下げることによりループのゲ
インを大幅に下げ、かつチャージポンプＡ２のゲインは
、リードデータの周波数に依存しない構成のため、リー
ドデータに安定して追従てきる。 次に位相比較器ｌ、チャージポンプＡ２について説明す
る。 位相比較器ｌは、第３図に示すように二つのツリツブフ
ロップ９、ｌＯと、ゲートから構成され。 その動作タイミングを第２図に示す。 前記位相比較器１は、前記入力信号からパルスが入力さ
れると、ＶＣＯクロックとの位相差を示すＴ、、ｃとＴ
ａｔｅおよび前記位相差をサンプリングホールドする
ためのタイミング信号Ｔｓを出力する。 チャージポンプＡ２は、第４図に示す構成であり、前記
位相比較器ｌの出力Ｔ ＋ｅ＋ｃ ＊ Ｔ ａｔｅであ
る位相差を示すパルスからコンデンサＣ３の両端に、前
記位相差に相当する電圧ΔＶを発生させる。このΔＶは
、前記位相比較器からの出力Ｔ。 のタイミングパルスによりて、コンデンサＣｍに移され
、ＮチャネルトランジスタＱ５のゲートに前記位相差に
相当する電圧変位ΔＶが加わり、Ｑｓのトレイン電流を
変化させる。Ｑｓのトレイン電流の変位Δｌ□は。 Δｔｏｓ雪ｇ、・Δｖ（ｇｓ：Ｑｓのトランスファコン
ダクタンス） であり、この電流の変位Δ１．が、Ｐチャネルトランジ
スタＱ４．Ｑｓを介してＩ２にフィードバックされ、前
記チャージポンプＡのフィードバックループが安定した
とき、 ＴＤｔＣ” ｌ、ｘゴＩＭｅ”ｌｌとなる。 したがって安定状態における前記チャージポンプ１２の
出力１．は、前記関係式により。 １−− Ｌａ−１１−（（Ｔ＋、ｃ−Ｔｏｔｅ） ／
Ｔｏｔｃ） ・Ｉ＋となり、前記チャージポンプのゲイ
ンＫｅｌは。 にｃＩ＝ １−／ （Ｔｔ−ｃ−Ｔｏｔｃ） ＝ Ｉｔ
／ Ｔｏｔｃ−２１＋ｆｖｃ。 どなる。 以上により１位相比較器のゲインにｆｌは。 ５ｓ ＝ １／（２πｆｖｃａ） となり、前記チャージポンプのゲインにＣ１は。 Ｋｃｓ −２１ｓｆｖｃ。 となる。 ＶＣＯのゲインにｖｃｏは、一般に、 Ｋｖｃｏ” ２πｆｖｃｏ／ Ｌｅｅ （ＩｖｃｏＣＶＣＯ内の定電流） （ｆｖｅｏ：ＶＣＯのクロック周波数）であり、したが
って以上のＰＬＬのフィードバックルーズのゲインには
。 Ｋ８に虞・にＣ１・にνｅ。 ＝ （１／（２ｘｆｖｃｏ））・（２１ｔ・ｆｖｃｏｌ
（２ｔｆｖｅｏハｖｃｏ１”’ ２１ ｔ ｆｖｃｏ
／ Ｉｖｅ。 となる。 したがって、チャージポンプＡの定電流Ｉ、を低めに設
定することにより、前記ＰＬＬのループゲインを下げて
、系を安定に保つことができる。 次に周波数比較器３は、第７図に示すようにＶＣＯクロ
ックを同期パターン時の入力信号の周波数と同等の周波
数に分周する１／Ｎ分周器１８、前記１／Ｎ分周器１８
の出力と入力信号とにより、ＩＮＣ，ＤＥＣ信号を生成
するツリツブフロップ１９．２０から構成されている。 そのタイミングを第６図に示す、また前記周波数比較器
３のゲインは、前述のように に、を冨τ／２π （Ｔ：１１Ｎ−ｖＣＯクロックの周期）である。 一方、チャージポンプＢ２は、第８図に示すように、前
記周波数比較器３からの信号ＩＮＣ，ＤＥＣを受けて第
８図に示すように、ＩＮＣ信号にパルスが印加されてい
るときは、定電流１１°が。 ■、′として、前記ＩＮＣ信号にパルスが印加されてい
る期間、流し出し、また、ＤＥＣ信号にパルスが印加さ
れているときは、定電流■、゛だけ％ＤＥＣＤＥＣ信号
スが印加されている期間、引込む動作を行なう。 このとき、前記チャージポンプのゲインＫｅ＊は。 にｃｍ −１ｔ’／Ｔ （Ｔ：１７Ｎ−ｖＣＯクロックの１周期）したがって、
以上のＰＬＬのフィードバックループのゲインには、 に＝５ｍ”◆Ｃ！・ｌ’［ｖｃ。 −（丁／ ２ｇ）・（１＋’／ Ｔ）・（２ｘｆｖｃｏ
／ 冨ｖｃｏ）・１１’・ｆｖｃｏ／ Ｌｅｅ’ となる。 したがって、チャージポンプＢの定電流！１′を高めに
設定して１周波数比較器３−チャージポンプＢ−ループ
フィルタフ−ｖｃｏｓのＰＬＬのループゲインを上げ、
入力信号が同期パターンのとき、ｖＣＯクロックを入力
信号に高速に同期させることができる。 以上、前記巳つのチャージポンプＡ、Ｂの出力について
前記入力信号が同期パターンのときは、チャージポンプ
Ｂの出力を、また前記入力信号が同期パターン以外のと
きは、チャージポンプＡの出力をループフィルタに、同
期パターン検出器の制御のもとに切換器６により切換え
て接続させる。 前記切換器６の機能によって、前記入力信号が同期パタ
ーンのとき、ＰＬＬのゲインを飛躍的に高く設定するこ
とにより、高速引き込みが可能となる。また、前記入力
信号が同期パターンでないとき、ＰＬＬのゲインを低め
に設定し、前記入力信号の周波数に関係なく一定ゲイン
により、高安定に前記入力信号に、ＶＣＯクロックを同
期させることができる。 ［発明の効果１ 本発明によれば、高ゲイン用のチャージポンプと、低ゲ
イン用のチャージポンプの２種類個別に有するため、高
ゲインと低ゲインの比を、一つのチャージポンプで実現
するより、 １０倍以上大きく設定することができるた
め、入力信号が同期バタ７ンのときは、高速に入力信号
にｖＣＯクロックを同期させることができ、前記入力信
号が同期パターンでないランダムデータのときは、でき
るだけ前記入力信号のジッタには追従せず、ディスクの
回転変動などによる低周波の入力信号の変動には、安定
に追従する理想的な位相同期回路が実現できる。 また、前記入力信号が同期パターンでないランダムデー
タにおいても、ＰＬＬルーズのゲインは一定になってい
るため、さらに安定な位相同期回路が実現できる。
の２種類個別に設けて入力信号が一定周波数の同期パタ
ーンのとき、高速応答できる周波数比較器および前記周
波数比較器対応のチャージポンプを使ってゲインをてき
るだけ高く設定てきるようにし、また前記入力信号が同
期パターン以外のランダムデータのときは、二つのゲイ
ンの積が前記入力信号の周波数に依存しない位相比較器
および前記位相比較器用チャージポンプを使ってディス
クの回転変動による入力信号の変動に追従できる程度に
、ゲインを低く設定できるようにし、前記２種類のチャ
ージポンプの出力を、入力信号が同期パターンか否かで
切換えて、ループフィルタに加える。 本発明における位相比較器のゲインにす、は、第２図に
示すように、 （ＴｔＨｃ−Ｔｏｔｃ） ／丁ｔｌＥｅ’ｍ′ （０
轟 −〇 、）／ｗＯ翫 ：入力信号の位相。 ０゜： ＶＣＯクロックの位相。 であるのて、 ゲインに苧、菖（Ｔａｍｅ−丁ａｇｅ） ／ （θ１−
θ。）諺Ｔｅｇｃ／π ａｍ ｌ／ （２π・ｆｖｃｏ） ・”（１）てあろ−
（ｆｖｃｏ ：ＶＣＯクロックの周波数）また位相比較
器対応チャージポンプのゲインにＣｌは１ ゲインＫｃｎ−Ｑ／ （Ｔｇ、ｃ−丁ＤｔＣ’）である
、（Ｑ：リードデータ１周期間のフィルタへの蓄積平均
電荷） 第２因、第５図より Ｑ＝ Ｔｏ−（Ｔｔｓｃ −Ｔｅｔｃ） ・
Ｉｔ／ Ｔｏｔｃとなる。よってゲインＸＣＸは。 Ｋｃｌ−１ｔ／Ｔｏｔｃ＝２１＊ ＠ ｆｖｃｏ
”（２）となる、したがって、（１）、（２）式より
位相比較器と位相比較器対応チャージポンプとのゲイン
の積にユ、・ＸＣｔは、 Ｋｐ＋−Ｋｃｌ−（１／ （２π・ｆｖｃｏ）） ・（
２１ｔ ・ｆｖｃｏ）！１１／π −（３
） となる。 （３）式より、位相比較器とチャージポンプのゲインの
積は、リードデータの周波数に依存せず一定で、かつ、
１．の値を小さく設定すればゲインを小さくすることが
できる。 一方、周波数比較器は、入力信号が一定周期の同期パタ
ーンのとき作動し、このときｖＣＯクロックも１／Ｎ分
周（Ｎ ： ＶＣＯクロックの周波数／リートデータ周
波数）した１／Ｎ−ＶＣＯクロックと入力信号との周波
数比較を行なうため、第６図により、周波数比較器のゲ
インにｔ、は、に１１ｔ＝Δ１／（θムーθ。） であり、 ムｔ／Ｔ ＝ （θ ム −θ。）／ ２πの関係
から に詐＝Ｔ／２π となる。 また１周波数比較器対応チャージポンプのゲインＫｃｆ
ｉは、第８図、第９図より、 Ｑｃ寓±Ｉ、′・ Δｔ ７丁 であるから。 Ｋｃｔ −Ｑｃ／Δｔ、＝ １．’／丁となる。 したがって、周波数比較器と前記周波数比較器対応チャ
ージポンプのゲインのａＫ４ｔ−Ｋｃｔは、Ｋｐｍ
・ Ｋｃｔ ＝（Ｔ／２ｇ）・（１＊’／Ｔ）−１１
’／２寛となり、リードデータの周波数に依存せず一定
である。 以上により、入力信号が同期パターンのとき、周波数比
較器用チャージポンプの出力が、Ｊ８１図の同期パター
ン検出器５と切換器６によりループフィルタに加わり、
このとき、ＰＬＬのループゲインは一定でかつ、前記周
波数比較器用チャージポンプ内の定電流夏、′を大きく
設定することにより、大きく設定でき、高速周波数引き
込みが可能となる。 また、入力信号が、同期パターンでなくランダムデータ
となると、前記同期パターン検出器と前記切換器により
、位相比較器用チャージポンプの出力がループフィルタ
に加わり、このときＰＬＬのループゲインは、入力信号
がランダムデータにもかかわらず、一定で、位相比較器
用チャージポンプの定電流１．を下げることにより、ゲ
インは下がり、入力信号に対する追従性を安定に維持す
ることがてきる。 １実施例】 以下本発明の一実施例を、第１図により説明する０本発
明はｖＣＯクロックの出力と入力信号との位相差を検出
し、この位相差を時間領域に変換する位相比較器ｌ、お
よび位相比較器ｌの出力Ｔ ＊ Ｎ１：％ Ｔ ａｔｅ
、 Ｔ ＊により時間差（Ｔｔｍｃ−Ｔｅｔｃ）に比例
した電流を、次の入力信号のパルスが入力されるまでル
ープフィルタフに流し出し、または引込むチャージポン
プＡ２、ｖＣＯクロックの出力を、入力信号の同期パタ
ーンと同じ周波数に分周し、この分周したクロックと前
記入力信号の同期パターンとの周波数基を検出し、この
周波数差を時間領域に変換する同波数比較Ｗ３、および
この周波数比較器３の出力ＩＮＣ，ＤＥＣのパルス幅に
相当する期間だけ、一定電流を、前記ループフィルタフ
に流し込みまたは引込むチャージポンプＢ４．前記入力
信号から同期パターンを検出する同期パターン検出！Ｉ
５．この同期パターン検出器の出力により、前記入力信
号が同期パターンのときはチャージポンプＢ４の出力を
、前記ループフィルタフに接続し、前記入力信号が、同
期パターンでないとき、前記チャージポンプＡ２の出力
を、前記ループフィルタフに接続する切換器６、および
ループフィルタ７、ＶＣＯＢから構成されている。 本構成により、前記入力信号が同期パターンのときは、
Ｗ４波数比較器３−チャージポンプＢ４−切換器６−ル
ープフィルタフ−ＶＣＯＢのループとなり、このときチ
ャージポンプＢ４のゲインを上げ、リードデータに対す
る高速引込みを可能にさせる。 また、前記入力信号が同期パターンでないときは１位相
比較器１−チャージポンプＡ２−切換器６−ループフィ
ルタ？−ＶＣＯＢのループとなり、このときチャージポ
ンプＡ２のゲインを大幅に下げることによりループのゲ
インを大幅に下げ、かつチャージポンプＡ２のゲインは
、リードデータの周波数に依存しない構成のため、リー
ドデータに安定して追従てきる。 次に位相比較器ｌ、チャージポンプＡ２について説明す
る。 位相比較器ｌは、第３図に示すように二つのツリツブフ
ロップ９、ｌＯと、ゲートから構成され。 その動作タイミングを第２図に示す。 前記位相比較器１は、前記入力信号からパルスが入力さ
れると、ＶＣＯクロックとの位相差を示すＴ、、ｃとＴ
ａｔｅおよび前記位相差をサンプリングホールドする
ためのタイミング信号Ｔｓを出力する。 チャージポンプＡ２は、第４図に示す構成であり、前記
位相比較器ｌの出力Ｔ ＋ｅ＋ｃ ＊ Ｔ ａｔｅであ
る位相差を示すパルスからコンデンサＣ３の両端に、前
記位相差に相当する電圧ΔＶを発生させる。このΔＶは
、前記位相比較器からの出力Ｔ。 のタイミングパルスによりて、コンデンサＣｍに移され
、ＮチャネルトランジスタＱ５のゲートに前記位相差に
相当する電圧変位ΔＶが加わり、Ｑｓのトレイン電流を
変化させる。Ｑｓのトレイン電流の変位Δｌ□は。 Δｔｏｓ雪ｇ、・Δｖ（ｇｓ：Ｑｓのトランスファコン
ダクタンス） であり、この電流の変位Δ１．が、Ｐチャネルトランジ
スタＱ４．Ｑｓを介してＩ２にフィードバックされ、前
記チャージポンプＡのフィードバックループが安定した
とき、 ＴＤｔＣ” ｌ、ｘゴＩＭｅ”ｌｌとなる。 したがって安定状態における前記チャージポンプ１２の
出力１．は、前記関係式により。 １−− Ｌａ−１１−（（Ｔ＋、ｃ−Ｔｏｔｅ） ／
Ｔｏｔｃ） ・Ｉ＋となり、前記チャージポンプのゲイ
ンＫｅｌは。 にｃＩ＝ １−／ （Ｔｔ−ｃ−Ｔｏｔｃ） ＝ Ｉｔ
／ Ｔｏｔｃ−２１＋ｆｖｃ。 どなる。 以上により１位相比較器のゲインにｆｌは。 ５ｓ ＝ １／（２πｆｖｃａ） となり、前記チャージポンプのゲインにＣ１は。 Ｋｃｓ −２１ｓｆｖｃ。 となる。 ＶＣＯのゲインにｖｃｏは、一般に、 Ｋｖｃｏ” ２πｆｖｃｏ／ Ｌｅｅ （ＩｖｃｏＣＶＣＯ内の定電流） （ｆｖｅｏ：ＶＣＯのクロック周波数）であり、したが
って以上のＰＬＬのフィードバックルーズのゲインには
。 Ｋ８に虞・にＣ１・にνｅ。 ＝ （１／（２ｘｆｖｃｏ））・（２１ｔ・ｆｖｃｏｌ
（２ｔｆｖｅｏハｖｃｏ１”’ ２１ ｔ ｆｖｃｏ
／ Ｉｖｅ。 となる。 したがって、チャージポンプＡの定電流Ｉ、を低めに設
定することにより、前記ＰＬＬのループゲインを下げて
、系を安定に保つことができる。 次に周波数比較器３は、第７図に示すようにＶＣＯクロ
ックを同期パターン時の入力信号の周波数と同等の周波
数に分周する１／Ｎ分周器１８、前記１／Ｎ分周器１８
の出力と入力信号とにより、ＩＮＣ，ＤＥＣ信号を生成
するツリツブフロップ１９．２０から構成されている。 そのタイミングを第６図に示す、また前記周波数比較器
３のゲインは、前述のように に、を冨τ／２π （Ｔ：１１Ｎ−ｖＣＯクロックの周期）である。 一方、チャージポンプＢ２は、第８図に示すように、前
記周波数比較器３からの信号ＩＮＣ，ＤＥＣを受けて第
８図に示すように、ＩＮＣ信号にパルスが印加されてい
るときは、定電流１１°が。 ■、′として、前記ＩＮＣ信号にパルスが印加されてい
る期間、流し出し、また、ＤＥＣ信号にパルスが印加さ
れているときは、定電流■、゛だけ％ＤＥＣＤＥＣ信号
スが印加されている期間、引込む動作を行なう。 このとき、前記チャージポンプのゲインＫｅ＊は。 にｃｍ −１ｔ’／Ｔ （Ｔ：１７Ｎ−ｖＣＯクロックの１周期）したがって、
以上のＰＬＬのフィードバックループのゲインには、 に＝５ｍ”◆Ｃ！・ｌ’［ｖｃ。 −（丁／ ２ｇ）・（１＋’／ Ｔ）・（２ｘｆｖｃｏ
／ 冨ｖｃｏ）・１１’・ｆｖｃｏ／ Ｌｅｅ’ となる。 したがって、チャージポンプＢの定電流！１′を高めに
設定して１周波数比較器３−チャージポンプＢ−ループ
フィルタフ−ｖｃｏｓのＰＬＬのループゲインを上げ、
入力信号が同期パターンのとき、ｖＣＯクロックを入力
信号に高速に同期させることができる。 以上、前記巳つのチャージポンプＡ、Ｂの出力について
前記入力信号が同期パターンのときは、チャージポンプ
Ｂの出力を、また前記入力信号が同期パターン以外のと
きは、チャージポンプＡの出力をループフィルタに、同
期パターン検出器の制御のもとに切換器６により切換え
て接続させる。 前記切換器６の機能によって、前記入力信号が同期パタ
ーンのとき、ＰＬＬのゲインを飛躍的に高く設定するこ
とにより、高速引き込みが可能となる。また、前記入力
信号が同期パターンでないとき、ＰＬＬのゲインを低め
に設定し、前記入力信号の周波数に関係なく一定ゲイン
により、高安定に前記入力信号に、ＶＣＯクロックを同
期させることができる。 ［発明の効果１ 本発明によれば、高ゲイン用のチャージポンプと、低ゲ
イン用のチャージポンプの２種類個別に有するため、高
ゲインと低ゲインの比を、一つのチャージポンプで実現
するより、 １０倍以上大きく設定することができるた
め、入力信号が同期バタ７ンのときは、高速に入力信号
にｖＣＯクロックを同期させることができ、前記入力信
号が同期パターンでないランダムデータのときは、でき
るだけ前記入力信号のジッタには追従せず、ディスクの
回転変動などによる低周波の入力信号の変動には、安定
に追従する理想的な位相同期回路が実現できる。 また、前記入力信号が同期パターンでないランダムデー
タにおいても、ＰＬＬルーズのゲインは一定になってい
るため、さらに安定な位相同期回路が実現できる。
第１図は本発明の位相同期回路のブロック図。
第２図は位相比較器の動作タイミング図、第３図は位相
比較器の内部回路図、第４図はチャージポンプＡの内部
回路図、第５図はチャージポンプＡの動作タイミング図
、第６図は周波数比較器の動作タイミング図、第７図は
周波数比較器の内部回路図、第８図はチャージポンプＢ
の内部回路図。 第９図はチャージポンプＢの動作タイミング図、第１Ｏ
図は先願発明の位相同期回路のブロック図。 第１１図は従来の位相同期回路のブロック図である。 ｌ・・・位相同期回路 ２・・・チャージポンプＡ ３・・・周波数比較器 ４・・・チャージポンプＢ ５・・・同期パターン検出器 ６・・・切換器 フ・・・ループフィルタ ａ−ｖ ｃ 。 ９ 、１０−・・ツリツブフロップ １１−・・オペアンプ １２、１３．１６−Ｎチャネルトランジスタ１４、 Ｉ
ｓ、 １７−Ｐチャネルトランジスタ１８−１／Ｎ分周
器 １９、２０−・・ツリツブフロップ ２１、２２．２５．２６．２７−Ｎチャネルトランジス
タ ２４−Ｐチャネルトランジスタ Ｚ ａ−・・位相比較器 ２９−・・チャージポンプ ３０−・・ループフィルタ コｔ−ｖ ｃ 。 コ２・・・同期パターン検出器 ３３・・・位相比較器 コ４・・・周波数比較器 ３５−・・チャージポンプ ３６−・・ループフィルタ ３７・・・ｖＣｏ ３８・・・同期パターン検出器 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第８図 第９図
比較器の内部回路図、第４図はチャージポンプＡの内部
回路図、第５図はチャージポンプＡの動作タイミング図
、第６図は周波数比較器の動作タイミング図、第７図は
周波数比較器の内部回路図、第８図はチャージポンプＢ
の内部回路図。 第９図はチャージポンプＢの動作タイミング図、第１Ｏ
図は先願発明の位相同期回路のブロック図。 第１１図は従来の位相同期回路のブロック図である。 ｌ・・・位相同期回路 ２・・・チャージポンプＡ ３・・・周波数比較器 ４・・・チャージポンプＢ ５・・・同期パターン検出器 ６・・・切換器 フ・・・ループフィルタ ａ−ｖ ｃ 。 ９ 、１０−・・ツリツブフロップ １１−・・オペアンプ １２、１３．１６−Ｎチャネルトランジスタ１４、 Ｉ
ｓ、 １７−Ｐチャネルトランジスタ１８−１／Ｎ分周
器 １９、２０−・・ツリツブフロップ ２１、２２．２５．２６．２７−Ｎチャネルトランジス
タ ２４−Ｐチャネルトランジスタ Ｚ ａ−・・位相比較器 ２９−・・チャージポンプ ３０−・・ループフィルタ コｔ−ｖ ｃ 。 コ２・・・同期パターン検出器 ３３・・・位相比較器 コ４・・・周波数比較器 ３５−・・チャージポンプ ３６−・・ループフィルタ ３７・・・ｖＣｏ ３８・・・同期パターン検出器 出願人 株式会社 日 立製作所 代理人 弁理士 富 １）和 子 第８図 第９図
Claims (1)
- 【特許請求の範囲】 １、制御信号に応じて出力周波数が変化する電圧制御発
振器と、入力信号と前記電圧制御発振器の出力との周波
数を比較する周波数比較器と、前記入力信号と前記電圧
制御発振器の出力との位相を比較する位相比較器と、前
記周波数比較器および位相比較器の出力を電流に変換す
るチャージポンプと、該チャージポンプの出力を電圧に
変換して前記電圧制御発振器の制御電圧を作り出すルー
プフィルタとを有する位相同期回路において、 前記チャージポンプは、前記周波数比較器および前記位
相比較器に対して個別に設けたことを特徴とする位相同
期回路。 ２、前記入力信号が同期パターンであるか否かを検出す
る同期パターン検出回路と、該同期パターン検出回路の
検出結果により、前記入力信号が同期パターンであると
き、前記周波数比較器および前記周波数比較器対応チャ
ージポンプの出力をループフィルタに加え、前記入力信
号が同期パターンでないとき、前記位相比較器および前
記位相比較器対応チャージポンプの出力を、前記ループ
フィルタに加えるチャージポンプ出力切換回路とを備え
た特許請求の範囲第１項記載の位相同期回路。 ３、前記入力信号が同期パターンであるときループゲイ
ンを高く、同期パターンでないときループゲインを低く
するように、前記周波数比較器および前記周波数比較器
対応チャージポンプの両ゲインの積、および前記位相比
較器および前記位相比較器対応チャージポンプの両ゲイ
ンの積を設定する特許請求の範囲第２項記載の位相同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124624A JPH01293718A (ja) | 1988-05-20 | 1988-05-20 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124624A JPH01293718A (ja) | 1988-05-20 | 1988-05-20 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293718A true JPH01293718A (ja) | 1989-11-27 |
Family
ID=14890024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124624A Pending JPH01293718A (ja) | 1988-05-20 | 1988-05-20 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293718A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152942A (ja) * | 1991-11-30 | 1993-06-18 | Nec Corp | クロツク抽出回路 |
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
| US6542039B1 (en) | 1999-03-29 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | Phase-locked loop apparatus and method |
| WO2003056558A1 (fr) * | 2001-12-26 | 2003-07-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour disque optique |
| JP2011504051A (ja) * | 2007-11-13 | 2011-01-27 | クゥアルコム・インコーポレイテッド | 高速スイッチング低ノイズチャージポンプ |
| CN105262483A (zh) * | 2014-07-14 | 2016-01-20 | 辛纳普蒂克斯显像装置合同会社 | Cdr电路和半导体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580923A (en) * | 1978-12-15 | 1980-06-18 | Toshiba Corp | Phase synchronous circuit |
| JPS5850827A (ja) * | 1981-09-08 | 1983-03-25 | Fujitsu Ltd | フェーズ・ロック・ループ回路 |
| JPS5923926A (ja) * | 1982-07-30 | 1984-02-07 | Fujitsu Ltd | フエ−ズ・ロツク・ル−プ回路 |
-
1988
- 1988-05-20 JP JP63124624A patent/JPH01293718A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580923A (en) * | 1978-12-15 | 1980-06-18 | Toshiba Corp | Phase synchronous circuit |
| JPS5850827A (ja) * | 1981-09-08 | 1983-03-25 | Fujitsu Ltd | フェーズ・ロック・ループ回路 |
| JPS5923926A (ja) * | 1982-07-30 | 1984-02-07 | Fujitsu Ltd | フエ−ズ・ロツク・ル−プ回路 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152942A (ja) * | 1991-11-30 | 1993-06-18 | Nec Corp | クロツク抽出回路 |
| US5825570A (en) * | 1994-03-18 | 1998-10-20 | Fujitsu Limited | PRML regenerating apparatus having reduced number of charge pump circuits |
| US5841602A (en) * | 1994-03-18 | 1998-11-24 | Fujitsu Limited | PRML regenerating apparatus |
| US5847891A (en) * | 1994-03-18 | 1998-12-08 | Fujitsu Limited | PRML regenerating apparatus |
| US6002538A (en) * | 1994-03-18 | 1999-12-14 | Fujitsu, Ltd. | PRML regenerating apparatus having adjusted slice levels |
| US6542039B1 (en) | 1999-03-29 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | Phase-locked loop apparatus and method |
| WO2003056558A1 (fr) * | 2001-12-26 | 2003-07-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour disque optique |
| CN1310247C (zh) * | 2001-12-26 | 2007-04-11 | 松下电器产业株式会社 | 光盘装置 |
| JP2011504051A (ja) * | 2007-11-13 | 2011-01-27 | クゥアルコム・インコーポレイテッド | 高速スイッチング低ノイズチャージポンプ |
| US8552774B2 (en) | 2007-11-13 | 2013-10-08 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
| CN105262483A (zh) * | 2014-07-14 | 2016-01-20 | 辛纳普蒂克斯显像装置合同会社 | Cdr电路和半导体装置 |
| JP2016021628A (ja) * | 2014-07-14 | 2016-02-04 | シナプティクス・ディスプレイ・デバイス合同会社 | Ｃｄｒ回路及び半導体装置 |
| CN105262483B (zh) * | 2014-07-14 | 2020-12-11 | 辛纳普蒂克斯日本合同会社 | Cdr电路和半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269316B1 (ko) | 동기지연회로가결합된지연동기루프(dll)및위상동기루프(pll) | |
| KR100429127B1 (ko) | 클럭 동기 장치 | |
| US20020041196A1 (en) | Delay locked loop | |
| WO1993003545A1 (en) | Phase synchronizing circuit | |
| JPH028950A (ja) | 回路同期方式 | |
| JPH01293718A (ja) | 位相同期回路 | |
| KR100905440B1 (ko) | 클럭 동기화 회로와 그의 구동 방법 | |
| KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
| KR100604726B1 (ko) | 반도체 장치 | |
| KR100929825B1 (ko) | 클럭 동기화 회로와 그의 구동 방법 | |
| JPH08307254A (ja) | 同期クロック生成回路 | |
| JPH02202119A (ja) | 周波数追跡システム | |
| JP2008541685A (ja) | 到達時間同期ループ | |
| KR100263483B1 (ko) | 고속 위상 동기 회로 및 그를 이용한 위상 동기 방법 | |
| JPH07326964A (ja) | デジタル位相ロック・ループ | |
| KR100604783B1 (ko) | 지연동기루프 모드를 갖는 위상동기루프 회로 | |
| JP2023182368A (ja) | 半導体集積回路、ｐｌｌ回路及び信号処理装置 | |
| KR101027347B1 (ko) | 지연고정루프 회로 | |
| EP3989443A1 (en) | Pll circuit using intermittent operation amplifier | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
| JPH10340544A (ja) | Ｐｌｌ回路 | |
| JPH046914A (ja) | Ｐｌｌ装置 | |
| JPH09130237A (ja) | Ｐｌｌ回路及び転送データ信号処理装置 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 |