JP4662219B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置 Download PDFInfo
- Publication number
- JP4662219B2 JP4662219B2 JP2001111099A JP2001111099A JP4662219B2 JP 4662219 B2 JP4662219 B2 JP 4662219B2 JP 2001111099 A JP2001111099 A JP 2001111099A JP 2001111099 A JP2001111099 A JP 2001111099A JP 4662219 B2 JP4662219 B2 JP 4662219B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- outputting
- information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はディジタル信号再生装置に係り、特に光ディスク等の記録媒体から再生されたディジタル信号を復号するディジタル信号再生装置に関する。
【０００２】
【従来の技術】
光ディスクに高密度記録されたディジタル信号を再生するディジタル信号再生装置では、光ディスクの感度ばらつきや半導体レーザの経年変化などにより、記録信号形状が変動し、再生信号のＤＣ成分が変動したり、上下非対称となることがあるので、再生信号の２値コンパレートの閾値を適切に制御するスライスレベルコントロールが使用されている。これは、例えば、検出系においては、信号のＤＣ成分や２値化後のデューティーずれを検出することにより、制御系においては、スレッショールドレベルもしくは再生信号のＤＣレベルを制御して、相対的にスライスレベルを制御するスライスレベル制御手段を用いることで実現することが出来る。ＤＶＤ規格でも、２値化後のデューティーずれを検出して、それをスレッショールドレベルとしてフィードバックする方法で、ジッタ測定系を定めている（図３８参照）。
【０００３】
コンパレータ９０１に再生信号とスライスレベルであるスレッショールドレベルが入力され、その出力は２値化データとして出力されると同時に、ＯＰアンプ９０２に差動入力される。増幅された信号はＯＰアンプ９０３によって低域フィルタをかけられ、デューティーによって生ずる低域周波数成分が抽出され、スライスレベル（スレッショールドレベル）として増幅器９０１に供給される。
【０００４】
これを機能ブロック図で表示すると図３９のようになる。 ２値化手段９０４に再生信号とスライスレベル（スレッショールドレベル）が入力され、その出力は２値化データとして出力されると同時に、増幅手段９０５に供給される。増幅回路９０５の出力は、積分手段９０６に供給され、低域フィルタリングにより、デューティーによって生ずる低域周波数成分が抽出される。その出力は、スライスレベル（スレッショールドレベル）として２値化手段に供給される。
【０００５】
このような構成にする事により、スライスレベルは、常に信号のデューティの中心に位置するように制御され、記録時の変調が、各ランレングスでランダムになるように、かつ１，０の発生確率もほぼ等しくになるように制御されている場合には、光ディスク特有の記録パワーなどによる上下非対称性に影響されることなく正しいスライスレベル（スレッショールドレベル）を設定出来、かつ簡単な回路で実現出来るので、有効な手段であった。
【０００６】
【発明が解決しようとする課題】
しかるに、従来の技術では、記録される変調信号の変調コードパターンに偏りが生じた場合に、誤動作を起こし、正しい検出を行うことが出来ない。図１８はこの状態を説明するためのアイパターンを示しており、図１８（ａ）が通常の状態で、中央の横線は、適切なスライスレベルを示している。これに対し、図１８（ｂ）がＤＣずれが生じている状態、図１８（ｃ）がレーザーパワーなどにより上下対称性が崩れた場合を示しており、いずれも、図１８（ａ）の状態と同じスライスレベル（図の中央の横線）では正しい判別が出来ないので、前述のスライスレベルコントロールなどが、この場合はスライスレベルを下に下げようとする（もしくは信号を上げようとする）。
【０００７】
さらに、図１８（ｄ）は変調コードパターンに偏りが生じた場合を示しており、適切なスライスレベルは図１８（ａ）と同じ位置が望ましい。しかし、従来のスライスレベルコントロールでは、図１８（ｂ）や図１８（ｃ）の状態と、この図１８（ｄ）の状態の違いを判別することは不可能であり、本来、スライスレベルは動かさなくても良いのにもかかわらず、スライスレベルを下げる（もしくは信号を上げる）方向に制御が働くので、正しい再生が行えなくなってしまう。
【０００８】
そこで、ＤＶＤなどの場合、記録側の変調信号生成時に、ＤＳＶコントロール・代替テーブル・Ｓｙｎｃパターン・結合ビットなどを用いて、なるべく低域周波数成分を低減することにより、ｄ）の状態の発生頻度・程度を抑え、再生時のスライスレベルコントロールとしては、特に対応しなくても良いようにシステムを構成していた。
【０００９】
しかし、高密度化にともない、変調信号の変調効率も重要となってきており、低域周波数成分を十分に低減するための結合ビット等を可能な限り少なくする必要に迫られている。
【００１０】
前述したように、変調信号生成時にデータパターンを先読みし、Ｓｙｎｃパタ−ンを切り替えることによって、影響を軽減することも考えられるが、基本的にＳｙｎｃ内で図１８（ｂ）や図１８（ｃ）の状態を図１８（ａ）の状態にもっていくことがスライスレベルコントロール回路の役割なので、その時定数では、図１８（ｄ）の場合にもＤＣ成分の変化に反応してしまい、つまり、誤動作によってスライスレベルが変動してしまい、Ｓｙｎｃ内で、やはり、正しく再生できない領域が発生する。この様子を図１９に示す。よって、図１８（ｄ）の状態にも対応しうる適切なスライスレベルコントロールの改善が望まれていた。
【００１１】
本発明は以上の点に鑑みなされたもので、高密度記録された記録媒体の再生信号に対しても、図１８（ｂ）図１８（ｃ）図１８（ｄ）全ての状態に適切に対応しうるスライスレベルコントロールを含むディジタル信号再生装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上述の問題点を解決するためにＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１３】
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、仮判別器と、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記仮判別器に供給するとともに、前記ＤＣキャンセル後信号として、前記復号手段、及び前記ＰＬＬ手段へ出力し、前記仮判別器は、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、前記ＤＣオフセット検出器は、前記イコライザからの仮前記判別情報に基づいて、前記減算器からの減算出力である入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１４】
また、本発明は上述の問題点を解決するためにＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、仮判別器と、ＤＣオフセット検出器とを有し、前記仮判別器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号を入力して前記サンプリング後信号を仮判別した目標値と、前記サンプリング後信号との実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、前記ＤＣオフセット検出器は、前記仮判別器からの前記仮判別情報に基づいて、前記Ａ／Ｄ変換より供給された前記サンプリング後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＣキャンセル後信号として出力する、ディジタル信号再生装置を提供する。
【００１５】
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段に出力し、前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して前記ＤＰＬＬ出力信号を仮判別した目標値と、前記ＤＰＬＬ出力信号の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段と、前記ＤＣオフセット検出器に出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器に出力し、前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段とに出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器と、前記イコライザに出力し、前記イコライザは、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段と、前記ＤＣオフセット検出器に出力し、前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記イコライザからの前記等化信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、前記ゲイン切替手段は、前記２値化手段から出力された前記２値化後信号を、異なった利得を有する増幅手段及び増幅手段に供給し、前記変調コードパターン偏り情報に基づいて、前記増幅手段または前記増幅手段の出力のいずれか一方を選択し、前記積分手段に供給する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、前記ゲイン切替手段は、
前記変調コードパターン偏り情報を増幅及び乗算手段が係数として扱い、前記２値化手段から出力された前記２値化後信号を係数倍し、係数倍した結果を積分手段に供給する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記復号手段から出力された前記２値化後データに基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、前記ＤＣ制御手段から出力された前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣ制御手段からの出力信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、前記ＤＣ制御手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段から出力された前記ＤＣキャンセル後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１６】
また、本発明は上述した問題点を解決するために、ＤＣレベル制御信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号をチャネルレートのデータにリサンプリングし、リサンプリング後信号を出力するＤＰＬＬ手段と、前記リサンプリング後信号、もしくは前記リサンプリング後信号をフィルタリングした信号を、スライスもしくは復号して２値化後信号を出力する２値化手段と、前記２値化後信号に基づき、前記ＤＣレベル制御信号を出力するＤＣレベル制御信号出力手段と、前記２値化後信号に基づいて変調コードパターンの偏りを検出し、変調コードパターン偏り情報を出力するコード偏り検出手段と、前記変調コードパターン偏り情報に基づき、前記ＤＣ制御手段、前記サンプリング手段、前記２値化手段、および前記ＤＣレベル制御信号出力手段で構成されるループの応答特性を変化させる、もしくは前記ＤＣ制御手段のＤＣ制御を停止させるとともに、前記サンプリング後信号、もしくは前記リサンプリング後信号のいずれかの信号をフィルタリングした信号、もしくは前記サンプリング後信号からＤＣオフセット信号を減算するＤＣオフセット信号減算手段と、前記リサンプリング後信号、もしくは前記リサンプリング後信号をフィルタリングした信号、もしくは前記ＤＣオフセット信号減算手段の出力信号のいずれかの信号に対して、０クロスポイントに相当するリサンプリング点のみの低域周波数成分を前記ＤＣオフセット信号として抽出するＤＣオフセット信号抽出手段とを有することを特徴とするディジタル信号再生装置を提供する。
【００１７】
再生信号はＤＣ制御手段１に入力される。ＤＣ制御手段１は、エラー検出手段６ａから供給されたＤＣエラー信号に基づいて再生信号のＤＣレベルを制御する。その出力はＡ／Ｄ変換２に入力され、ＰＬＬ４より供給されるクロックでサンプリングが行われる。Ａ／Ｄ変換１の出力は２値化手段５ａに供給されるとともに、ＤＣキャンセル手段７に入力される。ＤＣキャンセル手段７は本出願の要部をなすものであり、その詳細は後述する。ＤＣキャンセル手段７の出力はＰＬＬ４及び復号３に供給される。復号３はスライス検出やビタビ復号などを用いて２値化後データを出力し、ＥＣＣなどに供給する。２値化手段５ａは入力信号を２値化し、その結果である２値化後信号をエラー検出手段６ａに供給する。エラー検出手段６ａは２値化後信号の低域周波数成分を抽出し、その結果として得られるＤＣエラー信号を出力する。
【００１８】
エラー検出手段６ａの内部構成の例を図２に示す。入力された２値化後信号はゲイン切替手段７１に入力され、所定のゲインに増幅されたのち、積分手段７２にて低域成分が抽出される。その結果がＤＣエラー信号となる。また、２値化後信号は、本発明の要部をなすものであり、変調コードに偏りがあるか否かを判別し、その結果である変調コードパターン偏り情報をゲイン切替手段７１に供給する。
【００１９】
コード偏り検出手段７３は、本発明の要部をなすものであり、変調コードに偏りがあるか否かを判別し、その結果である変調コードパターン偏り情報をゲイン切替手段７１に供給する。内部の詳細は、後述する。
【００２０】
ゲイン切替手段７１は、コード偏り検出手段７３より供給された変調コードパターン偏り情報に応じて、増幅利得を適宜選択しながら、その結果を積分手段７２に供給する。
【００２１】
図３は、ゲイン切替手段７１の内部構成の一例を示したものである。入力された２値化後信号は、異なった利得を有する増幅手段７１１及び増幅手段７１２に供給される。それぞれの出力は、ＳＷ７１３に入力され、ＳＷ７１３は、変調コードパターン偏り情報に基づき、増幅手段７１１及び増幅手段７１２の入力いずれかを選択し、積分手段７２に供給する。
【００２２】
ここでは、２種類のゲイン（利得）で示しているが、より多くのゲインを用意し、細かい選択を行ってもよいことはもちろんである。
【００２３】
図４は、ゲイン切替手段７１の内部構成の別の例を示している。この例では、変調コードパターン偏り情報の値を係数として扱い、増幅及び乗算手段７１４にて、２値化後信号を係数倍し、その結果を積分手段７２に供給する。より細かい制御が出来ることに特徴がある。積分手段７２は、入力された信号を低域フィルタリングし、低域周波数成分を抽出し、ＤＣエラー信号としてＤＣ制御手段１に供給する。
【００２４】
この実施の形態において、コード偏り検出手段７３が変調コードに偏りがあると判断した場合には、ゲイン切替手段７１がゲインの小さい方を選択し、結果として、スライスレベルのフィードバックループにおける時定数が大きく（応答が遅く）なり、反応が遅くなる。つまり、誤動作によるスライスレベルの変化を小さくすることで、正しい２値化後信号が得られる。このとき、ゲイン切り替えの極端な例として、ゲインを０にし、ホールド状態（無反応状態）にしても良いことはもちろんである。
【００２５】
次に、コード偏り検出手段７３について、その構成を図５を用いて説明する。
図１の２値化手段より供給された２値化後信号は、偏り抽出手段７３１に入力されるとともに、無交差検出手段７３３及びランダム性検出手段７３４に入力される。無交差検出手段７３４は、２値化後信号の中に、所定のラン長以上のパターンが存在しているか否かを検出し、無交差情報として出力する。ランダム性検出手段７３４は、２値化後信号の中に、前記偏り抽出手段の出力の値と逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、ランダム情報として出力する。偏り抽出手段７３１は、２値化後信号の低域周波数成分もしくは変調コードパターンの偏りを抽出するとともに、入力された無交差情報及びランダム情報に基づき、適宜その値をリセットする。偏り抽出手段７３１の出力は、偏り情報出力手段７３２に入力され、所定の値と比較された後、その結果が変調コードパターン偏り情報として、ゲイン切替手段７１に供給される。
【００２６】
図６は偏り抽出手段７３１及び偏り情報出力手段７３２の内部の一例を示している。
【００２７】
入力された２値化後信号がＳＷ７３１５に入力され、”１”発生器７３１３及び”−１”発生器７３１４の出力を切り替える。ＳＷ７３１５の出力は、加算器７３１６に入力され、ゲイン係数ｋ倍に設定された係数器７３１７の出力と加算される。加算器７３１６の出力は、Ｄ−ＦＦ７３１２に入力される。Ｄ−ＦＦ７３１２には、同じく図示しないチャネルレートに同期したクロックが供給されており、そのタイミングで１クロック分（１ビット分）遅延する。Ｄ−ＦＦ７３１２のＱ出力は、係数器７３１７に供給されるとともに、偏り情報出力手段７３２に供給される。偏り情報出力手段７３２の内部では、絶対値回路７３２０が絶対値演算をし、その出力に対し、比較回路７３２１が図示しない所定の値と比較する。その判別結果が変調コードパターン偏り情報として出力される。
【００２８】
Ｄ−ＦＦ７３１２のＱ出力には２値化後信号のコードパターンの低域周波数成分が抽出され、低域周波数成分が少ない場合は平均値０に近づき、低域周波数成分が大きい場合は０から離れて＋もしくは−の値をとるので、この値の絶対値が大きいほど、コードの偏りも大きいと考えられる。よって、その絶対値が所定の値を超えたときに、変調コードに偏りがあると判断している。
【００２９】
しかし、本来のコードの偏りが小さいノーマルな信号が入力されているにもかかわらず、絶対値が大きくなる場合が存在する。信号がスライスレベルと交わっていないとき（図１８（ｂ）の極端な状態）と、少しだけ交差している状態（図１８（ｂ）や図１８（ｃ）の状態）である。この場合は誤判別となる。
【００３０】
そこで、図６に示すように、無交差情報とランダム情報に基づき、無交差状態もしくはランダム信号入力状態と考えられる場合には、Ｄ−ＦＦ７３１２をリセットし、偏り検出手段７３１の出力を強制的に０にする。このような構成にすることにより、偏り情報出力手段７３１の出力も変調コードパターンに偏りが無い（もしくは判断不可能）という情報になり、誤判別は解消できる。
【００３１】
図６の場合、無交差情報は、無交差の時１、そうでないとき０を示すものとし、ランダム情報は、ランダム性が強いとき１、そうでないとき０を示すものとすると、無交差情報とランダム情報の論理和をＯＲ回路７３１１で演算し、Ｄ−ＦＦ７３１２にリセット信号として入力している。
【００３２】
無交差検出手段７３３の具体例を図７を用いて説明する。供給された２値化後信号は、タップ遅延ブロック７３３１に供給され、縦属接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＤ１〜ＴＤｎが得られる。ここで、ｎは任意の整数であるが、無交差情報をより確からしくするためには、変調コードの最大ランレングス制限より大きい数を選ぶのが望ましい。ＴＤ１〜ＴＤｎは、ＡＮＤブロック２４２及びＮＯＲブロック２４３に供給され、ＡＮＤブロック７３３２で全て”１”の状態を、ＮＯＲブロック７３３３で全て”０”の状態を検出し、ＯＲブロック７３３４がそれらの論理和を演算した後、その結果を無交差情報として出力する。無交差情報が”１”のときは交差していないことを示し、無交差情報が”０”のときは交差していることを示している。無交差が検出された時点（”１”の状態）で偏り検出手段のＤ−ＦＦ７３１２をリセットすれば、図１８（ｂ）の極端にずれている状態を図１８（ｄ）の状態と誤判別することは無い。
【００３３】
ランダム性検出手段７３４の具体例を図８を用いて説明する。供給された２値化後信号は、タップ遅延ブロック７３４１に供給され、縦続接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＲ１〜ＴＲｍが得られる。ここで、ｍは任意の整数であるが、ランダム情報をより確からしくするためには、変調コードのランレングス制限のうち、平均値か、それより少し大きい値を選ぶのが望ましい。ＴＲ１〜ＴＲｍは、ＡＮＤブロック７３４２及びＮＯＲブロック７３４３に供給され、ＡＮＤブロック７３４２で全て”１”の状態を、ＮＯＲブロック７３４３で全て”０”の状態を検出し、ＡＮＤブロック７３４６、ＡＮＤブロック７３４７にそれぞれ供給される。
【００３４】
また、偏り検出手段７３２の出力信号が２値化ブロック７３４４に供給され、極性が＋のときは”１”が、極性が−のときは”０”が出力される。その出力は、ＡＮＤブロック７３４７に供給されるとともに、ＮＯＴブロック７３４５を介してＡＮＤブロック７３４６に供給される。ＮＯＴブロックは、論理を反転する機能を有する。
【００３５】
ＡＮＤブロック７３４６、ＡＮＤブロック７３４７は、それぞれ入力された２信号の論理積を演算し、それぞれの結果がＯＲブロック７３４８に供給される。ＯＲブロック７３４８は入力された２信号の論理和を演算し、ランダム情報として出力する。
【００３６】
ランダム性検出手段７３４の動作を図１８を用いて説明する。
【００３７】
図１８（ｄ）の状態では、偏り検出手段の出力は図の下側（−側）に向かうはずであり、そのとき、逆側である図の上側（＋側）には、ｍで示されるようなランレングスの平均値かそれより少し大きいラン長は存在しない。つまり、図８で示した構成の演算結果であるランダム情報は”０”を示すことになる。
【００３８】
図１８（ｂ）の極端にずれている状態や 図１８（ｃ）の状態でも、偏り検出手段の出力は図の下側（−側）に向かうはずであるが、ランダム性が高いため、逆側である図の上側（＋側）に、ｍで示されるようなランレングスの平均値かそれより少し大きいラン長は存在する。そのようなラン長が出現した場合には、図８で示した構成の演算結果である無交差情報は”１”となるため、その時点（”１”の状態）で偏り検出手段のＤ−ＦＦ７３１２をリセットすれば、絶対値が所定の値を超えなくなるので、図１８（ｂ）の極端にずれている状態や図１８（ｃ）の状態を図１８（ｄ）の状態と誤判別する問題は解決される。
【００３９】
次に、ＤＣキャンセル手段７について説明する。図９はＤＣキャンセル手段７の第１の具体例を示したものである。Ａ／Ｄ変換２より供給された入力信号は、減算器７３に供給され、ＤＣオフセット検出器出力信号と減算がなされる。その出力はイコライザ７１に供給される。イコライザ７１はＰＲＭＬなどを行うためにもちいられる公知の適応等化器であり、ＬＭＳ法などに代表されるように、仮判別した目標値と実際の値の誤差（等化エラー）が最小になるように制御するものである。このときの仮判別情報をＤＣオフセット検出器７２に供給する。等化後の信号は同じくＤＣオフセット検出器７２に供給されるとともに、ＤＣキャンセル後信号として、図１の復号３及びＰＬＬ４に供給される。ＤＣオフセット信号検出器７２は、仮判別情報をもとに、入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、ＤＣオフセット検出器出力信号として出力する。具体例を図１７に示す。入力された信号はＳＷ７２１に供給され、同じく供給された仮判別情報をもとに、ＳＷ７２１がゼロクロスポイントに相当するサンプルデータのみを有効とし、その出力を積分器７２２に供給する。積分器７２２は積分動作をすることによって、低域周波数成分を抽出し、ＤＣオフセット検出器出力信号として出力する。このとき、積分器７２２の値が大きくなりすぎると、誤ったサンプル点をゼロクロスポイントと誤ってしまい、システム全体が誤動作をおこすので、その値を制限するのが望ましい。つまり、リミッタ動作をくわえるのが良い。
【００４０】
エラー検出手段６ａによる、変調コードパターンの偏りに対する効果は大きなものであるが、時定数を制御しているだけなので、ＤＣ制御手段１の出力に着目すると、０レベルが上下にゆれているような波形になってしまう可能性が高い。そのままでは、特にＰＲＭＬで使われるビタビ復号にとって、効果が低減するばかりか、誤動作によってエラーが増えてしまう可能性もある。そこで、ＤＣキャンセル手段を用いることで、０レベルの上下のゆれをキャンセルし、結果として信号全体のゆれがキャンセルされるため、ビタビ復号にとって、最適な波形を得ることが出来るようになる。
【００４１】
図１０はＤＣキャンセル手段７の第２の例を示したものであり、イコライザ７１を用いずに、専用の仮判別器７４を用いて仮判別情報を抽出しているところに特徴がある。仮判別は、固定の閾値と比較したり、ゼロレベルに最も近いサンプル点を選択するなど種々の方法が考えられる。
【００４２】
図１１はＤＣキャンセル手段７の第３の例を示したものであり、減算器７３の位置を、ＤＣオフセット検出器７２の入力、及び仮判別器７４の入力の後段にもってきたところに特徴がある。この場合はフィードフォワード動作となり、より迅速な応答となる。
【００４３】
次に、図１２は本発明になるディジタル信号再生装置の第２の実施の形態のブロック図を示す。図１のＰＬＬ４を削除し、ＤＣキャンセル手段７のかわりにＤＣキャンセル手段８を用いており、２値化手段の入力信号は、ＤＣキャンセル手段８から供給されるＤＰＬＬ（後述）の出力信号を用いているところに特徴がある。
【００４４】
ＤＣキャンセル手段８の内部の第２の例を図１３に示す。図９と同じ機能ブロックには同じ番号を付し、説明を省略する。入力信号は、減算器８３に供給され、ＤＣオフセット検出器出力信号と減算がなされる。その出力はＤＰＬＬ８６に供給され、リサンプリングが行われる。その結果、所定のチャネルビットレートに同期したデータ及びビットクロックが生成される。このブロック以降の動作はビットクロックに基づいて行われる。ＤＰＬＬ８６より出力されたデータは、イコライザ８１に供給される。イコライザ８１はＰＲＭＬなどを行うためにもちいられる公知の適応等化器であり、ＬＭＳ法などに代表されるように、仮判別した目標値と実際の値の誤差（等化エラー）が最小になるように制御するものである。このときの仮判別情報をＤＣオフセット検出器７２に供給する。等化後の信号は同じくＤＣオフセット検出器７２に供給されるとともに、ＤＣキャンセル後信号として、図１２の復号３に供給される。ＤＣオフセット信号検出器７２は、仮判別情報をもとに、入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、ＤＣオフセット検出器出力信号として出力する。具体例は図１７で示したものとなり、但しビットクロックに同期して処理がなされる。ＤＰＬＬ８６より出力された信号は外部に出力され、２値化手段に供給される。
【００４５】
図１４はＤＣキャンセル手段８の内部の第３の例を示している。図１３と同じ機能ブロックには同じ番号を付し、説明を省略する。イコライザ８１出力の代わりにＤＰＬＬ８６の出力をＤＣオフセット検出器入力信号としており、仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しているところに特徴がある。
【００４６】
図１５はＤＣキャンセル手段８の内部の第４の例を示している。図１３と同じ機能ブロックには同じ番号を付し、説明を省略する。仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しており、イコライザ８５もＤＰＬＬ８６より出力されるゼロポイント情報を利用して等化の仮判定を行っているところに特徴がある。
図１６はＤＣキャンセル手段８の内部の参考例を示している。図１４と同じ機能ブロックには同じ番号を付し、説明を省略する。仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しており、イコライザ８５もＤＰＬＬ８６より出力されるゼロポイント情報を利用して等化の仮判定を行っているところに特徴がある。
【００４７】
次に、参考例を図２０に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｂおよびエラー検出６ｂを使用しており、２値化手段５ｂにはＤＣキャンセル手段７の出力が供給されている。２値化手段５ｂおよびエラー検出６ｂの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、イコライザの出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００４８】
第４の実施の形態を図２１に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１の２値化手段５ａおよびエラー検出手段６ａの代わりに、エラー検出６ｃを使用しており、エラー検出６ｃには復号３の出力が２値化後信号として供給されている。エラー検出６ｃの動作はエラー検出手段６ａと同じである。この形態は、復号出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００４９】
第５の実施の形態を図２２に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。再生信号はＡ／Ｄ変換２に供給されており、サンプリングされたのち、ＤＣ制御手段９に供給される。ＤＣ制御手段９は、エラー検出６ｄから供給されたＤＣエラー信号に基づいて再生信号のＤＣレベルを制御する。その出力はＤＣキャンセル手段７に供給されるとともに、２値化手段５ｄにも供給される。２値化手段５ｄの出力はエラー検出６ｄに供給される。２値化手段５ｄおよびエラー検出６ｄの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、サンプリング後の信号におけるＤＣレベルを制御しようとしているところに特徴がある。
【００５０】
第６の実施の形態を図２３に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、２値化手段５ｅおよびエラー検出６ｅを使用しており、２値化手段５ｅにはＤＣキャンセル手段７の出力が供給されている。２値化手段５ｅおよびエラー検出６ｅの動作は２値化手段５ｄおよびエラー検出６ｄとそれぞれ同じである。この形態は、イコライザの出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００５１】
別の参考例を図２４に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、エラー検出６ｆを使用しており、エラー検出６ｆには復号３の出力が２値化後信号として供給されている。エラー検出６ｆの動作はエラー検出６ｄと同じである。この形態は、復号出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００５２】
別の参考例を図２５に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、２値化手段５ｇおよびエラー検出６ｇを使用しており、２値化手段５ｇにはＡ／Ｄ変換２の出力が供給されている。２値化手段５ｇおよびエラー検出６ｇの動作は２値化手段５ｄおよびエラー検出６ｄとそれぞれ同じである。この形態は、Ａ／Ｄの出力の情報に基づいてＤＣレベルを制御し、フィードフォワード動作をさせようとしているところに特徴がある。
別の参考例を図２６に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。ＤＣキャンセル７の代わりにイコライザ１２が挿入され、その出力がＤＣオフセット検出器入力となる。またイコライザの仮判別情報がＤＣオフセット検出器１１に供給される。ＤＣオフセット検出器１１の出力はＤＣ制御手段１に供給され、ＤＣ制御に使用される。コード偏り検出とＤＣキャンセルの制御部を共通化したところに特徴がある。
【００５３】
別の参考例を図２７に示す。図２６と同じ機能ブロックには、同一の番号を付し、その説明を省略する。ＤＣオフセット検出器に入力される仮判別情報には、Ａ／Ｄ変換２の出力を仮判別１３を介して得られる情報を用いるところに特徴がある。仮判別器１３の機能は、図１０の仮判別器７４と同じである。
【００５４】
別の参考例を図２８に示す。図１２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１２の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｊおよびエラー検出６ｊを使用しており、２値化手段５ｊにはＤＣキャンセル手段８の出力が供給されている。２値化手段５ｊおよびエラー検出６ｊの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、ＤＣキャンセル手段８の出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
別の参考例を図２９に示す。図１２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１２の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｋおよびエラー検出６ｋを使用しており、２値化手段５ｋにはＤＣキャンセル手段３の出力が供給されている。２値化手段５ｋおよびエラー検出６ｋの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、復号３の出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
次に、シミュレーションした結果にもとに、本発明の効果を説明する。まず、図３０に、従来システム（図３９）に変調コードパターンに偏りのある再生信号を入力した場合の各部の信号を示す。上から、再生信号・スライスレベル・２値化後信号を示しており、横軸が時間、縦軸がレベルである。横軸６０００〜７０００の単位で信号が切り替わっているのは、これが１ｓｙｎｃブロックの単位であり、記録信号生成時に、ＤＳＶ制御によってＤＳＶが小さくなる方向に制御されているからである。このとき、図１８（ｄ）に示したように、スライスレベルは変化しない事が望ましいが、図３０ではスライスレベルが大きく変動してしまっている。このままでは正しい２値化信号は得られない。
【００５５】
図３１は、本発明の要部の一つであるコード偏り検出手段の効果を明確にするため、図２のコード偏り検出信号７３を図３９に適用し、２値化信号として２値化後信号をコード偏り検出手段７３に入力し、コード偏り検出手段７３の出力である変調コードパターン偏り情報により、図３９の増幅手段９０５の増幅ゲインを切り替えるようにした結果を示している。スライスレベルを見ると、横軸１０００以下のところで時定数が大きく切り替わっている。これはコード偏り検出手段７３がコードパターンの偏りを検出し、増幅手段９０５のゲインを切り替えて、ループの時定数を切り替えたからである。この結果、スライスレベルは大きく変化することはなく、正しい２値信号が得られることになる。
【００５６】
次に、図１２に示したシステムにて、本発明の効果を説明する。図３２〜図３４は図１３のＤＣキャンセル後信号（図８のＤＣキャンセル手段の出力信号）のアイパターンをしめしている。図３２は、本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。本来、この例ではＰＲ（１，１，１，１）に等化しようとしているので、サンプル点は５つの目標値（±６４、±３２、０）に収束するはずであるが、図３２ではサンプル点が乱れており、ＰＬＬがロックしておらず、ＰＲ等化も正しく行われてないことを示している。 図３３は、本発明の要部である変調コードパターン偏り信号をＯＮ（有効）とし、同じく本発明の要部であるＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。このとき、コード偏り検出手段がコードの偏りを検出し、ループの時定数を切り替えているので、サンプル点に大きな乱れがなく、ＰＬＬがロックし、ＰＲ等化も正しく行われていることを示している。
【００５７】
しかし、Ｓｙｎｃ付近の信号の切り替わり点で、ＤＣレベルの乱れがあり、後段の復号３にビタビ復号を用いる場合には好ましくなく、誤りを増大させる可能性がある。
【００５８】
図３４は、本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態である。このとき、ＤＣキャンセル手段がＳｙｎｃ付近のＤＣの乱れも抑制するので、サンプル点は５つの目標値（±６４、±３２、０）に正しく収束している。
【００５９】
次に、これらをエラーレートで評価した結果を、図３５〜図３７を用いて説明する。上の３つは、上から記録データパターン・ＤＰＬＬ８６出力をもとに２値化した結果、そしてそれらをコンペア（排他的論理和演算）したものを示している。これに対し、下の３つは、上から記録データパターン・復号３（ビタビ復号）出力、そしてそれらをコンペア（排他的論理和演算）したものを示している。
【００６０】
図３５は本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。コンペア出力（３段目及び６段目）を見ると、スタート時と８８００（再生データの長さ）以降を除いて、殆どの箇所で１になっており、誤っていることがわかる。
【００６１】
図３６は、本発明の要部である変調コードパターン偏り信号をＯＮ（有効）とし、同じく本発明の要部であるＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。ＤＰＬＬ出力（３段目）では、スタート時と８８００（再生データの長さ）以降を除いて１箇所（１４００付近）しか誤っていないことがわかる。これは、まさにコード偏り検出手段の効果を示している。しかし、ビタビ復号出力（６段目）では、本来エラーが少なくなるはずが、逆にエラー（１の状態）が増えていることがわかる。これは図３３に示したように、Ｓｙｎｃ付近のＤＣに揺れがあるからである。
【００６２】
図３７は本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態である。コンペア出力（３段目及び６段目）を見ると、スタート時と８８００（再生データの長さ）以降を除いて、エラーが０になっている（１の状態が無い）ことがわかる。これは、まさにＤＣキャンセル手段の効果を示している。
【００６３】
以上の結果により、変調コードパターン偏り情報に基づいてスライスレベル制御もしくはＤＣ制御の応答を変化させ、かつＤＣキャンセル手段を用いる本願の効果が確認された。
【００６４】
次に、偏り抽出手段のその他の例について説明する。これは、偏り検出手段７３１において２値化信号の低域周波数成分ではなく、予め設定しておいたコードパターンとの相関を利用して、変調コードパターンの偏りを検出するものである。図４０はその構成を示すものであり、図６の”１”発生器７３１３、”−１”発生器７３１４、ＳＷ７５１５の部分に相当する。
【００６５】
入力された２値化信号はタップ遅延ブロック２５０に供給され、縦続接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＺ１〜ＴＺｐが得られる。ここで、ｐは任意の整数である。さらに、ＴＺ１〜ＴＺｎを予め設定しておいたコードパターンと相関をとるため、排他的論理和をそれぞれのビット毎に演算する。図４０ではｐ＝１６の場合について説明し、ビットコードパターンには、代表的な例として、"・・・00001110000・・・"を選択した場合を示している。これは、変調信号のランレングス制限されているとき、変調コードに偏りがあると、上下いずれかの反転間隔が最小反転間隔に近づき、もう一方が最大反転間隔に近づくことを利用したものであり、この場合は最小反転間隔＝３を想定して中央の３つのビットを"1"とし、それ以外を"0"としている。
【００６６】
この場合、０との排他的論理和は何もしないのと同じであり、１との排他的論理和は反転と同じなので、図４０では、"1"に相当する部分だけを反転している。
【００６７】
さらにその結果であるｐビットを加算し、ｐ／２である８を減算する。さらにこの結果を、無交差検出手段７３３より供給された無交差情報が１のとき、０を出力し、０のときにはそのまま出力し、加算器２２６に供給する。
【００６８】
このように相関を利用することで、特定のパターンに依存しないで、正確に偏りの程度を判別できる。また、図１８（ｂ）の状態が極端になり、信号がスライスレベルに交わる頻度がすくなくなっても、対応可能である。なぜなら、無交差情報が無交差を示している期間は反応せず、さらに、最小反転間隔の出現する間隔についても限定していないからである。基本的に相関を利用しているため、相関のない信号が入力されれば、自然と通常のモードに復帰するところが、この実施形態の特徴である。
【００６９】
また、入力されたＴＺ１〜ＴＺｐの０，１及び所定のパターンの０，１をそれぞれ−１、＋１に対応させ、乗算した結果を全ビット分加算し、ＳＷ２５５に供給してもよいことはもちろんである。このブロック図を図４１に示す。
【００７０】
また、２値化後データと所定のコードパターンとの相関をとることで、コードパターンの偏りを検出したが、２値ではなく例えば８ビットの再生データと、所定のコードパターンを、排他的論理和の代わりに乗算器を用いて構成しても良いことはもちろんである。さらに所定のコードパターンを、再生信号のパーシャルレスポンス特性に近い、たとえば８ビットのデータで示し、排他的論理和の代わりに乗算器を用いて構成しても良いことはもちろんである。
【００７１】
次に、コード偏り検出手段７３のその他の例について図４２を用いて説明する。図１の２値化手段より供給された２値化信号は、ラン長計数ブロック４２に入力される。ラン長計数ブロック４２の中では、計数器４２２に供給されるとともに、インバータ４２１を通して計数器４２３に供給される。計数器４２２と計数器４２３は同じ構成をしており、入力信号が１の期間の長さを、所定のシステムクロック（またはビットクロック）にて計数する。インバータ４２１を通している計数器４２３は、２値化信号の０の期間の長さを、所望のシステムクロック（またはビットクロック）にて計数していることになる。計数器４２２と計数器４２３の出力は、それぞれラン長値（１）、ラン長値（２）としてブロックの外に出力されると同時に、加算器４２４にて加算され、その結果が比較手段４２５に入力される。比較手段は、入力された値が、予め内部に保持している所定の値よりも大きくなった場合に、例えば、イニシャル信号を１にし、そのほかの期間は０にする。イニシャル信号は計数器４２２及び４２３に入力され、１のときは、計数をリセットする。ここで、加算器４２４の出力は、２値化信号の時間的長さを計数したものにほかならず、つまり、システムクロック（またはビットクロック）の一定周期でイニシャル信号が１になり、計数器４２２、４２３をリセットすることになる。
【００７２】
ラン長値（１）及びラン長値（０）は、上下非対称性検出ブロック４３にも供給されており、その内部では、ラン長値（１）とラン長値（０）の減算を減算器４３１で行い、その結果を比較手段４３２に入力する。比較手段４３２はその絶対値が、予め内部に保持している所定の値よりも大きくなった場合に、例えば、上下非対称情報を１にし、そのほかの期間は０にする。ここでは、ラン長値（１）とラン長値（０）の差がひらいていること、つまり上下のラン長が非対称であることを検出している。上下非対称情報はブロックの外部に出力される。
【００７３】
ラン長値（１）及びラン長値（０）は、ラン長判別ブロック４４にも供給されており、その内部では、ラン長値（１）は比較手段４４１に、ラン長値（０）は比較手段４４２に入力される。比較手段４４１と比較手段４４２は同じ構成をしており、予め内部に保持している所定の値よりも小さい場合に、例えば、１を、そのほかの期間は０にする。また、２値化信号は比較手段４４４へ、さらに反転４４５を介して比較手段４４６へ供給される。比較手段４４４と比較手段４４５は同じ構成をしており、予め内部に保持している所定の値より小さい場合に、例えば、１を、そのほかの期間は０にし、さらに次のイニシャル信号が入力されるまで、その値を保持する。比較手段４４１と比較手段４４４の出力信号はＡＮＤ回路４４９に入力され、その結果がＯＲ回路４４３に供給される。比較手段４４２と比較手段４４６の出力信号はＡＮＤ回路４４９に入力され、その結果がＯＲ回路４４３に供給される。ＯＲ回路４４３では、論理和演算が行われて、その結果はラン長判別情報として出力される。
【００７４】
ここでは、ラン長値（１）もしくはラン長値（０）のいずれかのラン長が極端に短いことを検出し、さらにその短い側に長いラン長が生じていないことを検出している。ラン長判別情報はブロックの外部に出力される。
【００７５】
２値化信号は、無交差検出手段７３３と同様の機能を有する無交差検出手段４７に入力され、交差していないときに０を出力し、それ以外は１を無交差情報として出力する。
【００７６】
上下非対称情報とラン長判別情報及び無交差情報はＡＮＤ回路４５に入力され、論理積演算がおこなわれて、その結果はＤ−ＦＦ回路４６に供給される。Ｄ−ＦＦ回路４６にはシステムクロック（またはビットクロック）がクロック端子に、前述のイニシャル信号がイネーブル端子にそれぞれ供給されており、Ｑ出力が変調コードパターン偏り信号として出力される。
【００７７】
ここでは、ラン長の上下のバランスが極端に崩れ、かつラン長値（１）もしくはラン長値（０）のいずれかのラン長が極端に短く、かつその中に長いラン長が生じておらず（ランダム性が高い）、かつ無交差状態でないことを検出していることになり、その結果がイニシャル信号のタイミングで保持されていることになる。これは、図１８（ｄ）の状態だけがこのような状態になることに注目したものである。このような構成にすることで、副作用がなく、正確に（ｄ）の状態を判別できる。さらに通常の信号が入力されれば、自然と通常のモードに復帰するところが特徴である。
【００７８】
また、本発明は、以上の形態に限定されるものではなく、システムによっては、イコライザ回路を省略しても良いことはもちろんである。基本的にコード偏りは、発生頻度が少ないため、従来のシステムの性能を落とすことなく、しかし、発生した場合は、迅速にモードを切り替えることで、もっとも有効な効果を得ることができる。この意味で、本出願は最適である。また、コード偏りへの対応は、基本的に付加的なものなので、回路規模もなるべく少ないことが望ましい。本出願は、２値化後の１ビットの信号を利用しているため、回路規模は少なく、最適である。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、従来は対応できなかった、記録される変調信号の変調コードパターンに偏りが生じた場合にも、誤動作を起こさず、正しい検出を行うことができ、また、低域周波数成分を十分に低減するための結合ビット等を可能な限り少なくすることにより高密度化に伴い要求される変調信号の変調効率を改善することができ、また、従来の性能を下げることなく、特定のモードを迅速に検出し、対応することが可能であり、ビタビ復号にも対応可能である。さらに、コード偏りへの対応は、２値化後の１ビットの信号を利用しているため、回路規模は小さなもので対応が可能であるという利点を有する。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態のブロック図である。
【図２】 エラー検出手段の内部構成の一例を示すブロック図である。
【図３】 ゲイン切替手段の内部構成の一例を示すブロック図である。
【図４】 ゲイン切替手段の内部構成の他の例を示すブロック図。
【図５】 コード偏り検出手段の一例を示すブロック図である。
【図６】 偏り抽出手段及び偏り情報出力手段の一例を示すブロック図である。
【図７】 無交差検出手段の一例を示すブロック図である。
【図８】 ランダム性検出手段の一例を示す図である。
【図９】 ＤＣキャンセル手段の一例を示す図である。
【図１０】 ＤＣキャンセル手段の第２の例を示す図である。
【図１１】 ＤＣキャンセル手段の第３の例を示す図である。
【図１２】 本発明の第２の実施の形態のブロック図である。
【図１３】 ＤＣキャンセル手段８の第２の例を示す図である。
【図１４】 ＤＣキャンセル手段８の第３の例を示す図である。
【図１５】 ＤＣキャンセル手段８の第４の例を示す図である。
【図１６】 ＤＣキャンセル手段８の参考例を示す図である。
【図１７】 ＤＣオフセット信号検出器具体例を示す図である。
【図１８】 変調コードパターンに偏りが生じて誤動作が発生した際のアイパターンを説明するための図である。
【図１９】 正しく再生されない領域を説明するための図である。
【図２０】 参考例のブロック図である。
【図２１】 本発明の第４の実施の形態のブロック図である。
【図２２】 本発明の第５の実施の形態のブロック図である。
【図２３】 本発明の第６の実施の形態のブロック図である。
【図２４】 参考例のブロック図である。
【図２５】 別の参考例のブロック図である。
【図２６】 別の参考例のブロック図である。
【図２７】 別の参考例のブロック図である。
【図２８】 別の参考例のブロック図である。
【図２９】 別の参考例のブロック図である。
【図３０】 従来システムに変調コードパターンに偏りのある再生信号を入力した場合の各部の信号を示す図である。
【図３１】 変調コードパターン偏り情報により増幅ゲインを切り替えた結果を説明するための図である。
【図３２】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３３】 変調コードパターン偏り信号をＯＮ（有効）とし、ＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３４】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３５】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のエラーレートを示す図である。
【図３６】 変調コードパターン偏り信号をＯＮ（有効）とし、ＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のエラーレートを示す図である。
【図３７】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態のエラーレートを示す図である。
【図３８】 従来システムを示す図である。
【図３９】 従来システムを示す図である。
【図４０】 コード偏り抽出手段のその他の例を示す図である。
【図４１】 コード偏り抽出手段のその他の例を示す図である。
【図４２】 コード偏り抽出手段のその他の例を示す図である。
【発明の属する技術分野】
本発明はディジタル信号再生装置に係り、特に光ディスク等の記録媒体から再生されたディジタル信号を復号するディジタル信号再生装置に関する。
【０００２】
【従来の技術】
光ディスクに高密度記録されたディジタル信号を再生するディジタル信号再生装置では、光ディスクの感度ばらつきや半導体レーザの経年変化などにより、記録信号形状が変動し、再生信号のＤＣ成分が変動したり、上下非対称となることがあるので、再生信号の２値コンパレートの閾値を適切に制御するスライスレベルコントロールが使用されている。これは、例えば、検出系においては、信号のＤＣ成分や２値化後のデューティーずれを検出することにより、制御系においては、スレッショールドレベルもしくは再生信号のＤＣレベルを制御して、相対的にスライスレベルを制御するスライスレベル制御手段を用いることで実現することが出来る。ＤＶＤ規格でも、２値化後のデューティーずれを検出して、それをスレッショールドレベルとしてフィードバックする方法で、ジッタ測定系を定めている（図３８参照）。
【０００３】
コンパレータ９０１に再生信号とスライスレベルであるスレッショールドレベルが入力され、その出力は２値化データとして出力されると同時に、ＯＰアンプ９０２に差動入力される。増幅された信号はＯＰアンプ９０３によって低域フィルタをかけられ、デューティーによって生ずる低域周波数成分が抽出され、スライスレベル（スレッショールドレベル）として増幅器９０１に供給される。
【０００４】
これを機能ブロック図で表示すると図３９のようになる。 ２値化手段９０４に再生信号とスライスレベル（スレッショールドレベル）が入力され、その出力は２値化データとして出力されると同時に、増幅手段９０５に供給される。増幅回路９０５の出力は、積分手段９０６に供給され、低域フィルタリングにより、デューティーによって生ずる低域周波数成分が抽出される。その出力は、スライスレベル（スレッショールドレベル）として２値化手段に供給される。
【０００５】
このような構成にする事により、スライスレベルは、常に信号のデューティの中心に位置するように制御され、記録時の変調が、各ランレングスでランダムになるように、かつ１，０の発生確率もほぼ等しくになるように制御されている場合には、光ディスク特有の記録パワーなどによる上下非対称性に影響されることなく正しいスライスレベル（スレッショールドレベル）を設定出来、かつ簡単な回路で実現出来るので、有効な手段であった。
【０００６】
【発明が解決しようとする課題】
しかるに、従来の技術では、記録される変調信号の変調コードパターンに偏りが生じた場合に、誤動作を起こし、正しい検出を行うことが出来ない。図１８はこの状態を説明するためのアイパターンを示しており、図１８（ａ）が通常の状態で、中央の横線は、適切なスライスレベルを示している。これに対し、図１８（ｂ）がＤＣずれが生じている状態、図１８（ｃ）がレーザーパワーなどにより上下対称性が崩れた場合を示しており、いずれも、図１８（ａ）の状態と同じスライスレベル（図の中央の横線）では正しい判別が出来ないので、前述のスライスレベルコントロールなどが、この場合はスライスレベルを下に下げようとする（もしくは信号を上げようとする）。
【０００７】
さらに、図１８（ｄ）は変調コードパターンに偏りが生じた場合を示しており、適切なスライスレベルは図１８（ａ）と同じ位置が望ましい。しかし、従来のスライスレベルコントロールでは、図１８（ｂ）や図１８（ｃ）の状態と、この図１８（ｄ）の状態の違いを判別することは不可能であり、本来、スライスレベルは動かさなくても良いのにもかかわらず、スライスレベルを下げる（もしくは信号を上げる）方向に制御が働くので、正しい再生が行えなくなってしまう。
【０００８】
そこで、ＤＶＤなどの場合、記録側の変調信号生成時に、ＤＳＶコントロール・代替テーブル・Ｓｙｎｃパターン・結合ビットなどを用いて、なるべく低域周波数成分を低減することにより、ｄ）の状態の発生頻度・程度を抑え、再生時のスライスレベルコントロールとしては、特に対応しなくても良いようにシステムを構成していた。
【０００９】
しかし、高密度化にともない、変調信号の変調効率も重要となってきており、低域周波数成分を十分に低減するための結合ビット等を可能な限り少なくする必要に迫られている。
【００１０】
前述したように、変調信号生成時にデータパターンを先読みし、Ｓｙｎｃパタ−ンを切り替えることによって、影響を軽減することも考えられるが、基本的にＳｙｎｃ内で図１８（ｂ）や図１８（ｃ）の状態を図１８（ａ）の状態にもっていくことがスライスレベルコントロール回路の役割なので、その時定数では、図１８（ｄ）の場合にもＤＣ成分の変化に反応してしまい、つまり、誤動作によってスライスレベルが変動してしまい、Ｓｙｎｃ内で、やはり、正しく再生できない領域が発生する。この様子を図１９に示す。よって、図１８（ｄ）の状態にも対応しうる適切なスライスレベルコントロールの改善が望まれていた。
【００１１】
本発明は以上の点に鑑みなされたもので、高密度記録された記録媒体の再生信号に対しても、図１８（ｂ）図１８（ｃ）図１８（ｄ）全ての状態に適切に対応しうるスライスレベルコントロールを含むディジタル信号再生装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上述の問題点を解決するためにＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１３】
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、仮判別器と、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記仮判別器に供給するとともに、前記ＤＣキャンセル後信号として、前記復号手段、及び前記ＰＬＬ手段へ出力し、前記仮判別器は、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、前記ＤＣオフセット検出器は、前記イコライザからの仮前記判別情報に基づいて、前記減算器からの減算出力である入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１４】
また、本発明は上述の問題点を解決するためにＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、仮判別器と、ＤＣオフセット検出器とを有し、前記仮判別器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号を入力して前記サンプリング後信号を仮判別した目標値と、前記サンプリング後信号との実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、前記ＤＣオフセット検出器は、前記仮判別器からの前記仮判別情報に基づいて、前記Ａ／Ｄ変換より供給された前記サンプリング後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＣキャンセル後信号として出力する、ディジタル信号再生装置を提供する。
【００１５】
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段に出力し、前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して前記ＤＰＬＬ出力信号を仮判別した目標値と、前記ＤＰＬＬ出力信号の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段と、前記ＤＣオフセット検出器に出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器に出力し、前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段とに出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器と、前記イコライザに出力し、前記イコライザは、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段と、前記ＤＣオフセット検出器に出力し、前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記イコライザからの前記等化信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、前記ゲイン切替手段は、前記２値化手段から出力された前記２値化後信号を、異なった利得を有する増幅手段及び増幅手段に供給し、前記変調コードパターン偏り情報に基づいて、前記増幅手段または前記増幅手段の出力のいずれか一方を選択し、前記積分手段に供給する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、前記ゲイン切替手段は、
前記変調コードパターン偏り情報を増幅及び乗算手段が係数として扱い、前記２値化手段から出力された前記２値化後信号を係数倍し、係数倍した結果を積分手段に供給する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記復号手段から出力された前記２値化後データに基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、前記ＤＣ制御手段から出力された前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣ制御手段からの出力信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
また、本発明は上述の問題点を解決するために、再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、前記ＤＣ制御手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、前記ＤＣキャンセル手段から出力された前記ＤＣキャンセル後信号を２値化して２値化後信号を出力する２値化手段と、前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、前記エラー検出手段は、前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、前記ＤＣキャンセル手段は、減算器と、イコライザと、ＤＣオフセット検出器とを有し、前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置を提供する。
【００１６】
また、本発明は上述した問題点を解決するために、ＤＣレベル制御信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号をチャネルレートのデータにリサンプリングし、リサンプリング後信号を出力するＤＰＬＬ手段と、前記リサンプリング後信号、もしくは前記リサンプリング後信号をフィルタリングした信号を、スライスもしくは復号して２値化後信号を出力する２値化手段と、前記２値化後信号に基づき、前記ＤＣレベル制御信号を出力するＤＣレベル制御信号出力手段と、前記２値化後信号に基づいて変調コードパターンの偏りを検出し、変調コードパターン偏り情報を出力するコード偏り検出手段と、前記変調コードパターン偏り情報に基づき、前記ＤＣ制御手段、前記サンプリング手段、前記２値化手段、および前記ＤＣレベル制御信号出力手段で構成されるループの応答特性を変化させる、もしくは前記ＤＣ制御手段のＤＣ制御を停止させるとともに、前記サンプリング後信号、もしくは前記リサンプリング後信号のいずれかの信号をフィルタリングした信号、もしくは前記サンプリング後信号からＤＣオフセット信号を減算するＤＣオフセット信号減算手段と、前記リサンプリング後信号、もしくは前記リサンプリング後信号をフィルタリングした信号、もしくは前記ＤＣオフセット信号減算手段の出力信号のいずれかの信号に対して、０クロスポイントに相当するリサンプリング点のみの低域周波数成分を前記ＤＣオフセット信号として抽出するＤＣオフセット信号抽出手段とを有することを特徴とするディジタル信号再生装置を提供する。
【００１７】
再生信号はＤＣ制御手段１に入力される。ＤＣ制御手段１は、エラー検出手段６ａから供給されたＤＣエラー信号に基づいて再生信号のＤＣレベルを制御する。その出力はＡ／Ｄ変換２に入力され、ＰＬＬ４より供給されるクロックでサンプリングが行われる。Ａ／Ｄ変換１の出力は２値化手段５ａに供給されるとともに、ＤＣキャンセル手段７に入力される。ＤＣキャンセル手段７は本出願の要部をなすものであり、その詳細は後述する。ＤＣキャンセル手段７の出力はＰＬＬ４及び復号３に供給される。復号３はスライス検出やビタビ復号などを用いて２値化後データを出力し、ＥＣＣなどに供給する。２値化手段５ａは入力信号を２値化し、その結果である２値化後信号をエラー検出手段６ａに供給する。エラー検出手段６ａは２値化後信号の低域周波数成分を抽出し、その結果として得られるＤＣエラー信号を出力する。
【００１８】
エラー検出手段６ａの内部構成の例を図２に示す。入力された２値化後信号はゲイン切替手段７１に入力され、所定のゲインに増幅されたのち、積分手段７２にて低域成分が抽出される。その結果がＤＣエラー信号となる。また、２値化後信号は、本発明の要部をなすものであり、変調コードに偏りがあるか否かを判別し、その結果である変調コードパターン偏り情報をゲイン切替手段７１に供給する。
【００１９】
コード偏り検出手段７３は、本発明の要部をなすものであり、変調コードに偏りがあるか否かを判別し、その結果である変調コードパターン偏り情報をゲイン切替手段７１に供給する。内部の詳細は、後述する。
【００２０】
ゲイン切替手段７１は、コード偏り検出手段７３より供給された変調コードパターン偏り情報に応じて、増幅利得を適宜選択しながら、その結果を積分手段７２に供給する。
【００２１】
図３は、ゲイン切替手段７１の内部構成の一例を示したものである。入力された２値化後信号は、異なった利得を有する増幅手段７１１及び増幅手段７１２に供給される。それぞれの出力は、ＳＷ７１３に入力され、ＳＷ７１３は、変調コードパターン偏り情報に基づき、増幅手段７１１及び増幅手段７１２の入力いずれかを選択し、積分手段７２に供給する。
【００２２】
ここでは、２種類のゲイン（利得）で示しているが、より多くのゲインを用意し、細かい選択を行ってもよいことはもちろんである。
【００２３】
図４は、ゲイン切替手段７１の内部構成の別の例を示している。この例では、変調コードパターン偏り情報の値を係数として扱い、増幅及び乗算手段７１４にて、２値化後信号を係数倍し、その結果を積分手段７２に供給する。より細かい制御が出来ることに特徴がある。積分手段７２は、入力された信号を低域フィルタリングし、低域周波数成分を抽出し、ＤＣエラー信号としてＤＣ制御手段１に供給する。
【００２４】
この実施の形態において、コード偏り検出手段７３が変調コードに偏りがあると判断した場合には、ゲイン切替手段７１がゲインの小さい方を選択し、結果として、スライスレベルのフィードバックループにおける時定数が大きく（応答が遅く）なり、反応が遅くなる。つまり、誤動作によるスライスレベルの変化を小さくすることで、正しい２値化後信号が得られる。このとき、ゲイン切り替えの極端な例として、ゲインを０にし、ホールド状態（無反応状態）にしても良いことはもちろんである。
【００２５】
次に、コード偏り検出手段７３について、その構成を図５を用いて説明する。
図１の２値化手段より供給された２値化後信号は、偏り抽出手段７３１に入力されるとともに、無交差検出手段７３３及びランダム性検出手段７３４に入力される。無交差検出手段７３４は、２値化後信号の中に、所定のラン長以上のパターンが存在しているか否かを検出し、無交差情報として出力する。ランダム性検出手段７３４は、２値化後信号の中に、前記偏り抽出手段の出力の値と逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、ランダム情報として出力する。偏り抽出手段７３１は、２値化後信号の低域周波数成分もしくは変調コードパターンの偏りを抽出するとともに、入力された無交差情報及びランダム情報に基づき、適宜その値をリセットする。偏り抽出手段７３１の出力は、偏り情報出力手段７３２に入力され、所定の値と比較された後、その結果が変調コードパターン偏り情報として、ゲイン切替手段７１に供給される。
【００２６】
図６は偏り抽出手段７３１及び偏り情報出力手段７３２の内部の一例を示している。
【００２７】
入力された２値化後信号がＳＷ７３１５に入力され、”１”発生器７３１３及び”−１”発生器７３１４の出力を切り替える。ＳＷ７３１５の出力は、加算器７３１６に入力され、ゲイン係数ｋ倍に設定された係数器７３１７の出力と加算される。加算器７３１６の出力は、Ｄ−ＦＦ７３１２に入力される。Ｄ−ＦＦ７３１２には、同じく図示しないチャネルレートに同期したクロックが供給されており、そのタイミングで１クロック分（１ビット分）遅延する。Ｄ−ＦＦ７３１２のＱ出力は、係数器７３１７に供給されるとともに、偏り情報出力手段７３２に供給される。偏り情報出力手段７３２の内部では、絶対値回路７３２０が絶対値演算をし、その出力に対し、比較回路７３２１が図示しない所定の値と比較する。その判別結果が変調コードパターン偏り情報として出力される。
【００２８】
Ｄ−ＦＦ７３１２のＱ出力には２値化後信号のコードパターンの低域周波数成分が抽出され、低域周波数成分が少ない場合は平均値０に近づき、低域周波数成分が大きい場合は０から離れて＋もしくは−の値をとるので、この値の絶対値が大きいほど、コードの偏りも大きいと考えられる。よって、その絶対値が所定の値を超えたときに、変調コードに偏りがあると判断している。
【００２９】
しかし、本来のコードの偏りが小さいノーマルな信号が入力されているにもかかわらず、絶対値が大きくなる場合が存在する。信号がスライスレベルと交わっていないとき（図１８（ｂ）の極端な状態）と、少しだけ交差している状態（図１８（ｂ）や図１８（ｃ）の状態）である。この場合は誤判別となる。
【００３０】
そこで、図６に示すように、無交差情報とランダム情報に基づき、無交差状態もしくはランダム信号入力状態と考えられる場合には、Ｄ−ＦＦ７３１２をリセットし、偏り検出手段７３１の出力を強制的に０にする。このような構成にすることにより、偏り情報出力手段７３１の出力も変調コードパターンに偏りが無い（もしくは判断不可能）という情報になり、誤判別は解消できる。
【００３１】
図６の場合、無交差情報は、無交差の時１、そうでないとき０を示すものとし、ランダム情報は、ランダム性が強いとき１、そうでないとき０を示すものとすると、無交差情報とランダム情報の論理和をＯＲ回路７３１１で演算し、Ｄ−ＦＦ７３１２にリセット信号として入力している。
【００３２】
無交差検出手段７３３の具体例を図７を用いて説明する。供給された２値化後信号は、タップ遅延ブロック７３３１に供給され、縦属接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＤ１〜ＴＤｎが得られる。ここで、ｎは任意の整数であるが、無交差情報をより確からしくするためには、変調コードの最大ランレングス制限より大きい数を選ぶのが望ましい。ＴＤ１〜ＴＤｎは、ＡＮＤブロック２４２及びＮＯＲブロック２４３に供給され、ＡＮＤブロック７３３２で全て”１”の状態を、ＮＯＲブロック７３３３で全て”０”の状態を検出し、ＯＲブロック７３３４がそれらの論理和を演算した後、その結果を無交差情報として出力する。無交差情報が”１”のときは交差していないことを示し、無交差情報が”０”のときは交差していることを示している。無交差が検出された時点（”１”の状態）で偏り検出手段のＤ−ＦＦ７３１２をリセットすれば、図１８（ｂ）の極端にずれている状態を図１８（ｄ）の状態と誤判別することは無い。
【００３３】
ランダム性検出手段７３４の具体例を図８を用いて説明する。供給された２値化後信号は、タップ遅延ブロック７３４１に供給され、縦続接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＲ１〜ＴＲｍが得られる。ここで、ｍは任意の整数であるが、ランダム情報をより確からしくするためには、変調コードのランレングス制限のうち、平均値か、それより少し大きい値を選ぶのが望ましい。ＴＲ１〜ＴＲｍは、ＡＮＤブロック７３４２及びＮＯＲブロック７３４３に供給され、ＡＮＤブロック７３４２で全て”１”の状態を、ＮＯＲブロック７３４３で全て”０”の状態を検出し、ＡＮＤブロック７３４６、ＡＮＤブロック７３４７にそれぞれ供給される。
【００３４】
また、偏り検出手段７３２の出力信号が２値化ブロック７３４４に供給され、極性が＋のときは”１”が、極性が−のときは”０”が出力される。その出力は、ＡＮＤブロック７３４７に供給されるとともに、ＮＯＴブロック７３４５を介してＡＮＤブロック７３４６に供給される。ＮＯＴブロックは、論理を反転する機能を有する。
【００３５】
ＡＮＤブロック７３４６、ＡＮＤブロック７３４７は、それぞれ入力された２信号の論理積を演算し、それぞれの結果がＯＲブロック７３４８に供給される。ＯＲブロック７３４８は入力された２信号の論理和を演算し、ランダム情報として出力する。
【００３６】
ランダム性検出手段７３４の動作を図１８を用いて説明する。
【００３７】
図１８（ｄ）の状態では、偏り検出手段の出力は図の下側（−側）に向かうはずであり、そのとき、逆側である図の上側（＋側）には、ｍで示されるようなランレングスの平均値かそれより少し大きいラン長は存在しない。つまり、図８で示した構成の演算結果であるランダム情報は”０”を示すことになる。
【００３８】
図１８（ｂ）の極端にずれている状態や 図１８（ｃ）の状態でも、偏り検出手段の出力は図の下側（−側）に向かうはずであるが、ランダム性が高いため、逆側である図の上側（＋側）に、ｍで示されるようなランレングスの平均値かそれより少し大きいラン長は存在する。そのようなラン長が出現した場合には、図８で示した構成の演算結果である無交差情報は”１”となるため、その時点（”１”の状態）で偏り検出手段のＤ−ＦＦ７３１２をリセットすれば、絶対値が所定の値を超えなくなるので、図１８（ｂ）の極端にずれている状態や図１８（ｃ）の状態を図１８（ｄ）の状態と誤判別する問題は解決される。
【００３９】
次に、ＤＣキャンセル手段７について説明する。図９はＤＣキャンセル手段７の第１の具体例を示したものである。Ａ／Ｄ変換２より供給された入力信号は、減算器７３に供給され、ＤＣオフセット検出器出力信号と減算がなされる。その出力はイコライザ７１に供給される。イコライザ７１はＰＲＭＬなどを行うためにもちいられる公知の適応等化器であり、ＬＭＳ法などに代表されるように、仮判別した目標値と実際の値の誤差（等化エラー）が最小になるように制御するものである。このときの仮判別情報をＤＣオフセット検出器７２に供給する。等化後の信号は同じくＤＣオフセット検出器７２に供給されるとともに、ＤＣキャンセル後信号として、図１の復号３及びＰＬＬ４に供給される。ＤＣオフセット信号検出器７２は、仮判別情報をもとに、入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、ＤＣオフセット検出器出力信号として出力する。具体例を図１７に示す。入力された信号はＳＷ７２１に供給され、同じく供給された仮判別情報をもとに、ＳＷ７２１がゼロクロスポイントに相当するサンプルデータのみを有効とし、その出力を積分器７２２に供給する。積分器７２２は積分動作をすることによって、低域周波数成分を抽出し、ＤＣオフセット検出器出力信号として出力する。このとき、積分器７２２の値が大きくなりすぎると、誤ったサンプル点をゼロクロスポイントと誤ってしまい、システム全体が誤動作をおこすので、その値を制限するのが望ましい。つまり、リミッタ動作をくわえるのが良い。
【００４０】
エラー検出手段６ａによる、変調コードパターンの偏りに対する効果は大きなものであるが、時定数を制御しているだけなので、ＤＣ制御手段１の出力に着目すると、０レベルが上下にゆれているような波形になってしまう可能性が高い。そのままでは、特にＰＲＭＬで使われるビタビ復号にとって、効果が低減するばかりか、誤動作によってエラーが増えてしまう可能性もある。そこで、ＤＣキャンセル手段を用いることで、０レベルの上下のゆれをキャンセルし、結果として信号全体のゆれがキャンセルされるため、ビタビ復号にとって、最適な波形を得ることが出来るようになる。
【００４１】
図１０はＤＣキャンセル手段７の第２の例を示したものであり、イコライザ７１を用いずに、専用の仮判別器７４を用いて仮判別情報を抽出しているところに特徴がある。仮判別は、固定の閾値と比較したり、ゼロレベルに最も近いサンプル点を選択するなど種々の方法が考えられる。
【００４２】
図１１はＤＣキャンセル手段７の第３の例を示したものであり、減算器７３の位置を、ＤＣオフセット検出器７２の入力、及び仮判別器７４の入力の後段にもってきたところに特徴がある。この場合はフィードフォワード動作となり、より迅速な応答となる。
【００４３】
次に、図１２は本発明になるディジタル信号再生装置の第２の実施の形態のブロック図を示す。図１のＰＬＬ４を削除し、ＤＣキャンセル手段７のかわりにＤＣキャンセル手段８を用いており、２値化手段の入力信号は、ＤＣキャンセル手段８から供給されるＤＰＬＬ（後述）の出力信号を用いているところに特徴がある。
【００４４】
ＤＣキャンセル手段８の内部の第２の例を図１３に示す。図９と同じ機能ブロックには同じ番号を付し、説明を省略する。入力信号は、減算器８３に供給され、ＤＣオフセット検出器出力信号と減算がなされる。その出力はＤＰＬＬ８６に供給され、リサンプリングが行われる。その結果、所定のチャネルビットレートに同期したデータ及びビットクロックが生成される。このブロック以降の動作はビットクロックに基づいて行われる。ＤＰＬＬ８６より出力されたデータは、イコライザ８１に供給される。イコライザ８１はＰＲＭＬなどを行うためにもちいられる公知の適応等化器であり、ＬＭＳ法などに代表されるように、仮判別した目標値と実際の値の誤差（等化エラー）が最小になるように制御するものである。このときの仮判別情報をＤＣオフセット検出器７２に供給する。等化後の信号は同じくＤＣオフセット検出器７２に供給されるとともに、ＤＣキャンセル後信号として、図１２の復号３に供給される。ＤＣオフセット信号検出器７２は、仮判別情報をもとに、入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、ＤＣオフセット検出器出力信号として出力する。具体例は図１７で示したものとなり、但しビットクロックに同期して処理がなされる。ＤＰＬＬ８６より出力された信号は外部に出力され、２値化手段に供給される。
【００４５】
図１４はＤＣキャンセル手段８の内部の第３の例を示している。図１３と同じ機能ブロックには同じ番号を付し、説明を省略する。イコライザ８１出力の代わりにＤＰＬＬ８６の出力をＤＣオフセット検出器入力信号としており、仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しているところに特徴がある。
【００４６】
図１５はＤＣキャンセル手段８の内部の第４の例を示している。図１３と同じ機能ブロックには同じ番号を付し、説明を省略する。仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しており、イコライザ８５もＤＰＬＬ８６より出力されるゼロポイント情報を利用して等化の仮判定を行っているところに特徴がある。
図１６はＤＣキャンセル手段８の内部の参考例を示している。図１４と同じ機能ブロックには同じ番号を付し、説明を省略する。仮判別情報には、ＤＰＬＬが位相エラーを演算する時に使用するゼロポイント情報を利用しており、イコライザ８５もＤＰＬＬ８６より出力されるゼロポイント情報を利用して等化の仮判定を行っているところに特徴がある。
【００４７】
次に、参考例を図２０に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｂおよびエラー検出６ｂを使用しており、２値化手段５ｂにはＤＣキャンセル手段７の出力が供給されている。２値化手段５ｂおよびエラー検出６ｂの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、イコライザの出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００４８】
第４の実施の形態を図２１に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１の２値化手段５ａおよびエラー検出手段６ａの代わりに、エラー検出６ｃを使用しており、エラー検出６ｃには復号３の出力が２値化後信号として供給されている。エラー検出６ｃの動作はエラー検出手段６ａと同じである。この形態は、復号出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００４９】
第５の実施の形態を図２２に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。再生信号はＡ／Ｄ変換２に供給されており、サンプリングされたのち、ＤＣ制御手段９に供給される。ＤＣ制御手段９は、エラー検出６ｄから供給されたＤＣエラー信号に基づいて再生信号のＤＣレベルを制御する。その出力はＤＣキャンセル手段７に供給されるとともに、２値化手段５ｄにも供給される。２値化手段５ｄの出力はエラー検出６ｄに供給される。２値化手段５ｄおよびエラー検出６ｄの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、サンプリング後の信号におけるＤＣレベルを制御しようとしているところに特徴がある。
【００５０】
第６の実施の形態を図２３に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、２値化手段５ｅおよびエラー検出６ｅを使用しており、２値化手段５ｅにはＤＣキャンセル手段７の出力が供給されている。２値化手段５ｅおよびエラー検出６ｅの動作は２値化手段５ｄおよびエラー検出６ｄとそれぞれ同じである。この形態は、イコライザの出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００５１】
別の参考例を図２４に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、エラー検出６ｆを使用しており、エラー検出６ｆには復号３の出力が２値化後信号として供給されている。エラー検出６ｆの動作はエラー検出６ｄと同じである。この形態は、復号出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
【００５２】
別の参考例を図２５に示す。図２２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図２２の２値化手段５ｄおよびエラー検出６ｄの代わりに、２値化手段５ｇおよびエラー検出６ｇを使用しており、２値化手段５ｇにはＡ／Ｄ変換２の出力が供給されている。２値化手段５ｇおよびエラー検出６ｇの動作は２値化手段５ｄおよびエラー検出６ｄとそれぞれ同じである。この形態は、Ａ／Ｄの出力の情報に基づいてＤＣレベルを制御し、フィードフォワード動作をさせようとしているところに特徴がある。
別の参考例を図２６に示す。図１と同じ機能ブロックには、同一の番号を付し、その説明を省略する。ＤＣキャンセル７の代わりにイコライザ１２が挿入され、その出力がＤＣオフセット検出器入力となる。またイコライザの仮判別情報がＤＣオフセット検出器１１に供給される。ＤＣオフセット検出器１１の出力はＤＣ制御手段１に供給され、ＤＣ制御に使用される。コード偏り検出とＤＣキャンセルの制御部を共通化したところに特徴がある。
【００５３】
別の参考例を図２７に示す。図２６と同じ機能ブロックには、同一の番号を付し、その説明を省略する。ＤＣオフセット検出器に入力される仮判別情報には、Ａ／Ｄ変換２の出力を仮判別１３を介して得られる情報を用いるところに特徴がある。仮判別器１３の機能は、図１０の仮判別器７４と同じである。
【００５４】
別の参考例を図２８に示す。図１２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１２の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｊおよびエラー検出６ｊを使用しており、２値化手段５ｊにはＤＣキャンセル手段８の出力が供給されている。２値化手段５ｊおよびエラー検出６ｊの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、ＤＣキャンセル手段８の出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
別の参考例を図２９に示す。図１２と同じ機能ブロックには、同一の番号を付し、その説明を省略する。図１２の２値化手段５ａおよびエラー検出手段６ａの代わりに、２値化手段５ｋおよびエラー検出６ｋを使用しており、２値化手段５ｋにはＤＣキャンセル手段３の出力が供給されている。２値化手段５ｋおよびエラー検出６ｋの動作は２値化手段５ａおよびエラー検出手段６ａとそれぞれ同じである。この形態は、復号３の出力の情報に基づいてＤＣレベルを制御しようとしているところに特徴がある。
次に、シミュレーションした結果にもとに、本発明の効果を説明する。まず、図３０に、従来システム（図３９）に変調コードパターンに偏りのある再生信号を入力した場合の各部の信号を示す。上から、再生信号・スライスレベル・２値化後信号を示しており、横軸が時間、縦軸がレベルである。横軸６０００〜７０００の単位で信号が切り替わっているのは、これが１ｓｙｎｃブロックの単位であり、記録信号生成時に、ＤＳＶ制御によってＤＳＶが小さくなる方向に制御されているからである。このとき、図１８（ｄ）に示したように、スライスレベルは変化しない事が望ましいが、図３０ではスライスレベルが大きく変動してしまっている。このままでは正しい２値化信号は得られない。
【００５５】
図３１は、本発明の要部の一つであるコード偏り検出手段の効果を明確にするため、図２のコード偏り検出信号７３を図３９に適用し、２値化信号として２値化後信号をコード偏り検出手段７３に入力し、コード偏り検出手段７３の出力である変調コードパターン偏り情報により、図３９の増幅手段９０５の増幅ゲインを切り替えるようにした結果を示している。スライスレベルを見ると、横軸１０００以下のところで時定数が大きく切り替わっている。これはコード偏り検出手段７３がコードパターンの偏りを検出し、増幅手段９０５のゲインを切り替えて、ループの時定数を切り替えたからである。この結果、スライスレベルは大きく変化することはなく、正しい２値信号が得られることになる。
【００５６】
次に、図１２に示したシステムにて、本発明の効果を説明する。図３２〜図３４は図１３のＤＣキャンセル後信号（図８のＤＣキャンセル手段の出力信号）のアイパターンをしめしている。図３２は、本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。本来、この例ではＰＲ（１，１，１，１）に等化しようとしているので、サンプル点は５つの目標値（±６４、±３２、０）に収束するはずであるが、図３２ではサンプル点が乱れており、ＰＬＬがロックしておらず、ＰＲ等化も正しく行われてないことを示している。 図３３は、本発明の要部である変調コードパターン偏り信号をＯＮ（有効）とし、同じく本発明の要部であるＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。このとき、コード偏り検出手段がコードの偏りを検出し、ループの時定数を切り替えているので、サンプル点に大きな乱れがなく、ＰＬＬがロックし、ＰＲ等化も正しく行われていることを示している。
【００５７】
しかし、Ｓｙｎｃ付近の信号の切り替わり点で、ＤＣレベルの乱れがあり、後段の復号３にビタビ復号を用いる場合には好ましくなく、誤りを増大させる可能性がある。
【００５８】
図３４は、本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態である。このとき、ＤＣキャンセル手段がＳｙｎｃ付近のＤＣの乱れも抑制するので、サンプル点は５つの目標値（±６４、±３２、０）に正しく収束している。
【００５９】
次に、これらをエラーレートで評価した結果を、図３５〜図３７を用いて説明する。上の３つは、上から記録データパターン・ＤＰＬＬ８６出力をもとに２値化した結果、そしてそれらをコンペア（排他的論理和演算）したものを示している。これに対し、下の３つは、上から記録データパターン・復号３（ビタビ復号）出力、そしてそれらをコンペア（排他的論理和演算）したものを示している。
【００６０】
図３５は本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。コンペア出力（３段目及び６段目）を見ると、スタート時と８８００（再生データの長さ）以降を除いて、殆どの箇所で１になっており、誤っていることがわかる。
【００６１】
図３６は、本発明の要部である変調コードパターン偏り信号をＯＮ（有効）とし、同じく本発明の要部であるＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態である。ＤＰＬＬ出力（３段目）では、スタート時と８８００（再生データの長さ）以降を除いて１箇所（１４００付近）しか誤っていないことがわかる。これは、まさにコード偏り検出手段の効果を示している。しかし、ビタビ復号出力（６段目）では、本来エラーが少なくなるはずが、逆にエラー（１の状態）が増えていることがわかる。これは図３３に示したように、Ｓｙｎｃ付近のＤＣに揺れがあるからである。
【００６２】
図３７は本発明の要部である変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態である。コンペア出力（３段目及び６段目）を見ると、スタート時と８８００（再生データの長さ）以降を除いて、エラーが０になっている（１の状態が無い）ことがわかる。これは、まさにＤＣキャンセル手段の効果を示している。
【００６３】
以上の結果により、変調コードパターン偏り情報に基づいてスライスレベル制御もしくはＤＣ制御の応答を変化させ、かつＤＣキャンセル手段を用いる本願の効果が確認された。
【００６４】
次に、偏り抽出手段のその他の例について説明する。これは、偏り検出手段７３１において２値化信号の低域周波数成分ではなく、予め設定しておいたコードパターンとの相関を利用して、変調コードパターンの偏りを検出するものである。図４０はその構成を示すものであり、図６の”１”発生器７３１３、”−１”発生器７３１４、ＳＷ７５１５の部分に相当する。
【００６５】
入力された２値化信号はタップ遅延ブロック２５０に供給され、縦続接続された複数のＤ−ＦＦ等で実現されるタップ遅延によって、図示しないクロックのタイミングで１ビット分づつ遅延したデータ列ＴＺ１〜ＴＺｐが得られる。ここで、ｐは任意の整数である。さらに、ＴＺ１〜ＴＺｎを予め設定しておいたコードパターンと相関をとるため、排他的論理和をそれぞれのビット毎に演算する。図４０ではｐ＝１６の場合について説明し、ビットコードパターンには、代表的な例として、"・・・00001110000・・・"を選択した場合を示している。これは、変調信号のランレングス制限されているとき、変調コードに偏りがあると、上下いずれかの反転間隔が最小反転間隔に近づき、もう一方が最大反転間隔に近づくことを利用したものであり、この場合は最小反転間隔＝３を想定して中央の３つのビットを"1"とし、それ以外を"0"としている。
【００６６】
この場合、０との排他的論理和は何もしないのと同じであり、１との排他的論理和は反転と同じなので、図４０では、"1"に相当する部分だけを反転している。
【００６７】
さらにその結果であるｐビットを加算し、ｐ／２である８を減算する。さらにこの結果を、無交差検出手段７３３より供給された無交差情報が１のとき、０を出力し、０のときにはそのまま出力し、加算器２２６に供給する。
【００６８】
このように相関を利用することで、特定のパターンに依存しないで、正確に偏りの程度を判別できる。また、図１８（ｂ）の状態が極端になり、信号がスライスレベルに交わる頻度がすくなくなっても、対応可能である。なぜなら、無交差情報が無交差を示している期間は反応せず、さらに、最小反転間隔の出現する間隔についても限定していないからである。基本的に相関を利用しているため、相関のない信号が入力されれば、自然と通常のモードに復帰するところが、この実施形態の特徴である。
【００６９】
また、入力されたＴＺ１〜ＴＺｐの０，１及び所定のパターンの０，１をそれぞれ−１、＋１に対応させ、乗算した結果を全ビット分加算し、ＳＷ２５５に供給してもよいことはもちろんである。このブロック図を図４１に示す。
【００７０】
また、２値化後データと所定のコードパターンとの相関をとることで、コードパターンの偏りを検出したが、２値ではなく例えば８ビットの再生データと、所定のコードパターンを、排他的論理和の代わりに乗算器を用いて構成しても良いことはもちろんである。さらに所定のコードパターンを、再生信号のパーシャルレスポンス特性に近い、たとえば８ビットのデータで示し、排他的論理和の代わりに乗算器を用いて構成しても良いことはもちろんである。
【００７１】
次に、コード偏り検出手段７３のその他の例について図４２を用いて説明する。図１の２値化手段より供給された２値化信号は、ラン長計数ブロック４２に入力される。ラン長計数ブロック４２の中では、計数器４２２に供給されるとともに、インバータ４２１を通して計数器４２３に供給される。計数器４２２と計数器４２３は同じ構成をしており、入力信号が１の期間の長さを、所定のシステムクロック（またはビットクロック）にて計数する。インバータ４２１を通している計数器４２３は、２値化信号の０の期間の長さを、所望のシステムクロック（またはビットクロック）にて計数していることになる。計数器４２２と計数器４２３の出力は、それぞれラン長値（１）、ラン長値（２）としてブロックの外に出力されると同時に、加算器４２４にて加算され、その結果が比較手段４２５に入力される。比較手段は、入力された値が、予め内部に保持している所定の値よりも大きくなった場合に、例えば、イニシャル信号を１にし、そのほかの期間は０にする。イニシャル信号は計数器４２２及び４２３に入力され、１のときは、計数をリセットする。ここで、加算器４２４の出力は、２値化信号の時間的長さを計数したものにほかならず、つまり、システムクロック（またはビットクロック）の一定周期でイニシャル信号が１になり、計数器４２２、４２３をリセットすることになる。
【００７２】
ラン長値（１）及びラン長値（０）は、上下非対称性検出ブロック４３にも供給されており、その内部では、ラン長値（１）とラン長値（０）の減算を減算器４３１で行い、その結果を比較手段４３２に入力する。比較手段４３２はその絶対値が、予め内部に保持している所定の値よりも大きくなった場合に、例えば、上下非対称情報を１にし、そのほかの期間は０にする。ここでは、ラン長値（１）とラン長値（０）の差がひらいていること、つまり上下のラン長が非対称であることを検出している。上下非対称情報はブロックの外部に出力される。
【００７３】
ラン長値（１）及びラン長値（０）は、ラン長判別ブロック４４にも供給されており、その内部では、ラン長値（１）は比較手段４４１に、ラン長値（０）は比較手段４４２に入力される。比較手段４４１と比較手段４４２は同じ構成をしており、予め内部に保持している所定の値よりも小さい場合に、例えば、１を、そのほかの期間は０にする。また、２値化信号は比較手段４４４へ、さらに反転４４５を介して比較手段４４６へ供給される。比較手段４４４と比較手段４４５は同じ構成をしており、予め内部に保持している所定の値より小さい場合に、例えば、１を、そのほかの期間は０にし、さらに次のイニシャル信号が入力されるまで、その値を保持する。比較手段４４１と比較手段４４４の出力信号はＡＮＤ回路４４９に入力され、その結果がＯＲ回路４４３に供給される。比較手段４４２と比較手段４４６の出力信号はＡＮＤ回路４４９に入力され、その結果がＯＲ回路４４３に供給される。ＯＲ回路４４３では、論理和演算が行われて、その結果はラン長判別情報として出力される。
【００７４】
ここでは、ラン長値（１）もしくはラン長値（０）のいずれかのラン長が極端に短いことを検出し、さらにその短い側に長いラン長が生じていないことを検出している。ラン長判別情報はブロックの外部に出力される。
【００７５】
２値化信号は、無交差検出手段７３３と同様の機能を有する無交差検出手段４７に入力され、交差していないときに０を出力し、それ以外は１を無交差情報として出力する。
【００７６】
上下非対称情報とラン長判別情報及び無交差情報はＡＮＤ回路４５に入力され、論理積演算がおこなわれて、その結果はＤ−ＦＦ回路４６に供給される。Ｄ−ＦＦ回路４６にはシステムクロック（またはビットクロック）がクロック端子に、前述のイニシャル信号がイネーブル端子にそれぞれ供給されており、Ｑ出力が変調コードパターン偏り信号として出力される。
【００７７】
ここでは、ラン長の上下のバランスが極端に崩れ、かつラン長値（１）もしくはラン長値（０）のいずれかのラン長が極端に短く、かつその中に長いラン長が生じておらず（ランダム性が高い）、かつ無交差状態でないことを検出していることになり、その結果がイニシャル信号のタイミングで保持されていることになる。これは、図１８（ｄ）の状態だけがこのような状態になることに注目したものである。このような構成にすることで、副作用がなく、正確に（ｄ）の状態を判別できる。さらに通常の信号が入力されれば、自然と通常のモードに復帰するところが特徴である。
【００７８】
また、本発明は、以上の形態に限定されるものではなく、システムによっては、イコライザ回路を省略しても良いことはもちろんである。基本的にコード偏りは、発生頻度が少ないため、従来のシステムの性能を落とすことなく、しかし、発生した場合は、迅速にモードを切り替えることで、もっとも有効な効果を得ることができる。この意味で、本出願は最適である。また、コード偏りへの対応は、基本的に付加的なものなので、回路規模もなるべく少ないことが望ましい。本出願は、２値化後の１ビットの信号を利用しているため、回路規模は少なく、最適である。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、従来は対応できなかった、記録される変調信号の変調コードパターンに偏りが生じた場合にも、誤動作を起こさず、正しい検出を行うことができ、また、低域周波数成分を十分に低減するための結合ビット等を可能な限り少なくすることにより高密度化に伴い要求される変調信号の変調効率を改善することができ、また、従来の性能を下げることなく、特定のモードを迅速に検出し、対応することが可能であり、ビタビ復号にも対応可能である。さらに、コード偏りへの対応は、２値化後の１ビットの信号を利用しているため、回路規模は小さなもので対応が可能であるという利点を有する。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態のブロック図である。
【図２】 エラー検出手段の内部構成の一例を示すブロック図である。
【図３】 ゲイン切替手段の内部構成の一例を示すブロック図である。
【図４】 ゲイン切替手段の内部構成の他の例を示すブロック図。
【図５】 コード偏り検出手段の一例を示すブロック図である。
【図６】 偏り抽出手段及び偏り情報出力手段の一例を示すブロック図である。
【図７】 無交差検出手段の一例を示すブロック図である。
【図８】 ランダム性検出手段の一例を示す図である。
【図９】 ＤＣキャンセル手段の一例を示す図である。
【図１０】 ＤＣキャンセル手段の第２の例を示す図である。
【図１１】 ＤＣキャンセル手段の第３の例を示す図である。
【図１２】 本発明の第２の実施の形態のブロック図である。
【図１３】 ＤＣキャンセル手段８の第２の例を示す図である。
【図１４】 ＤＣキャンセル手段８の第３の例を示す図である。
【図１５】 ＤＣキャンセル手段８の第４の例を示す図である。
【図１６】 ＤＣキャンセル手段８の参考例を示す図である。
【図１７】 ＤＣオフセット信号検出器具体例を示す図である。
【図１８】 変調コードパターンに偏りが生じて誤動作が発生した際のアイパターンを説明するための図である。
【図１９】 正しく再生されない領域を説明するための図である。
【図２０】 参考例のブロック図である。
【図２１】 本発明の第４の実施の形態のブロック図である。
【図２２】 本発明の第５の実施の形態のブロック図である。
【図２３】 本発明の第６の実施の形態のブロック図である。
【図２４】 参考例のブロック図である。
【図２５】 別の参考例のブロック図である。
【図２６】 別の参考例のブロック図である。
【図２７】 別の参考例のブロック図である。
【図２８】 別の参考例のブロック図である。
【図２９】 別の参考例のブロック図である。
【図３０】 従来システムに変調コードパターンに偏りのある再生信号を入力した場合の各部の信号を示す図である。
【図３１】 変調コードパターン偏り情報により増幅ゲインを切り替えた結果を説明するための図である。
【図３２】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３３】 変調コードパターン偏り信号をＯＮ（有効）とし、ＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３４】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態のＤＣキャンセル手段の出力信号であるＤＣキャンセル後信号のアイパターンを示す図である。
【図３５】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のエラーレートを示す図である。
【図３６】 変調コードパターン偏り信号をＯＮ（有効）とし、ＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＦＦ（無効）としたときの状態のエラーレートを示す図である。
【図３７】 変調コードパターン偏り信号及びＤＣキャンセル手段のＤＣオフセット検出器出力信号をＯＮ（有効）としたときの状態のエラーレートを示す図である。
【図３８】 従来システムを示す図である。
【図３９】 従来システムを示す図である。
【図４０】 コード偏り抽出手段のその他の例を示す図である。
【図４１】 コード偏り抽出手段のその他の例を示す図である。
【図４２】 コード偏り抽出手段のその他の例を示す図である。
Claims (11)
- ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、
前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、
前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、仮判別器と、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記仮判別器に供給するとともに、前記ＤＣキャンセル後信号として、前記復号手段、及び前記ＰＬＬ手段へ出力し、
前記仮判別器は、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、
前記ＤＣオフセット検出器は、前記イコライザからの仮前記判別情報に基づいて、前記減算器からの減算出力である入力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を出力するエラー検出手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、仮判別器と、ＤＣオフセット検出器とを有し、
前記仮判別器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号を入力して前記サンプリング後信号を仮判別した目標値と、前記サンプリング後信号との実際の値との誤差が最小になるときの仮判別情報を前記ＤＣオフセット検出器へ出力し、
前記ＤＣオフセット検出器は、前記仮判別器からの前記仮判別情報に基づいて、前記Ａ／Ｄ変換より供給された前記サンプリング後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＣキャンセル後信号として出力する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、
前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段に出力し、
前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して前記ＤＰＬＬ出力信号を仮判別した目標値と、前記ＤＰＬＬ出力信号の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、
前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、
前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段と、前記ＤＣオフセット検出器に出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器に出力し、
前記イコライザは、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段に出力し、
前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＰＬＬ出力信号と、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＰＬＬ出力信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、ＤＰＬＬと、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力を前記ＤＰＬＬへ出力し、
前記ＤＰＬＬは、前記減算器からの前記減算出力をリサンプリングして、所定のチャネルビットレートに同期したデータをＤＰＬＬ出力信号として前記イコライザと、前記２値化手段とに出力すると共に、位相エラーを演算する時に使用するゼロポイント情報を利用した仮判別情報を前記ＤＣオフセット検出器と、前記イコライザに出力し、
前記イコライザは、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記ＤＰＬＬからの前記ＤＰＬＬ出力信号を入力して等化し、等化後の信号をＤＣキャンセル後信号として前記復号手段と、前記ＤＣオフセット検出器に出力し、
前記ＤＣオフセット検出器は、前記ＤＰＬＬからの前記仮判別情報に基づいて、前記イコライザからの前記等化信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - 請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、
前記ゲイン切替手段は、
前記２値化手段から出力された前記２値化後信号を、異なった利得を有する増幅手段及び増幅手段に供給し、前記変調コードパターン偏り情報に基づいて、前記増幅手段または前記増幅手段の出力のいずれか一方を選択し、前記積分手段に供給する、ディジタル信号再生装置。 - 請求項１〜請求項６のいずれか一の請求項に記載のディジタル信号再生装置において、
前記ゲイン切替手段は、
前記変調コードパターン偏り情報を増幅及び乗算手段が係数として扱い、前記２値化手段から出力された前記２値化後信号を係数倍し、係数倍した結果を積分手段に供給する、ディジタル信号再生装置。 - ＤＣエラー信号に基づき、再生信号のＤＣレベルを制御するＤＣ制御手段と、
前記ＤＣ制御手段の出力を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記復号手段から出力された前記２値化後データに基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、
前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、
前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - 再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、
前記ＤＣ制御手段から出力された前記サンプリング後信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、
前記ＤＣ制御手段からの出力信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、
前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、
前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。 - 再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するＡ／Ｄ変換手段と、
前記ＡＤ変換手段の出力のＤＣレベルを、ＤＣエラー信号に基づき制御するＤＣ制御手段と、
前記ＤＣ制御手段から出力された前記サンプリング後信号に基づき、ＤＣキャンセル後信号を出力するＤＣキャンセル手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号をスライス検出またはビタビ復号を用いて２値化後データを出力する復号手段と、
前記ＤＣキャンセル手段から出力された前記ＤＣキャンセル後信号を２値化して２値化後信号を出力する２値化手段と、
前記２値化手段から出力された前記２値化後信号に基づき、前記ＤＣエラー信号を前記ＤＣ制御手段へ出力するエラー検出手段と、
前記ＤＣキャンセル手段からの前記ＤＣキャンセル後信号に基づき前記Ａ／Ｄ変換手段がサンプリングする際の前記所定のクロックを生成して、前記Ａ／Ｄ変換手段へ供給するＰＬＬ手段と、を備え、
前記エラー検出手段は、
前記２値化後信号の中に所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果を無交差情報とすると共に、前記２値化後信号の中に前記偏り抽出手段の出力の値とは逆の極性に、所定のラン長以上のパターンが存在しているか否かを検出し、その検出結果をランダム情報とし、前記無交差情報または前記ランダム情報の入力に基づいてリセットすると共に、前記２値化後信号を入力して１または０の値を＋１または−１に変換後、累積加算し、その累積加算出力の絶対値を求め、所定閾値と比較することにより、前記２値化後信号における１または０の値からなる変調コードパターンに１または０の値の出現割合が前記所定閾値を超える前記１または０の値の出現割合の偏りの有無を抽出して、その偏りの有無を変調コードパターン偏り情報として出力するコード偏り検出手段と、
前記２値化手段から出力された前記２値化後信号を、前記変調コードパターン偏り情報に基づきゲインを変え増幅し増幅信号として出力するゲイン切替手段と、
前記ゲイン切替手段から出力された前記増幅信号を積分して前記ＤＣエラー信号として前記ＤＣ制御手段へ出力する積分手段と、を有し、
前記ＤＣキャンセル手段は、
減算器と、イコライザと、ＤＣオフセット検出器とを有し、
前記減算器は、前記Ａ／Ｄ変換より供給された前記サンプリング後信号から前記ＤＣオフセット検出器からの出力信号を減算してその減算出力をイコライザに供給し、
前記イコライザは、前記減算出力を入力して前記減算出力を仮判別した目標値と、前記減算出力の実際の値の等化エラーが最小となるときの仮判別情報と、等化後の信号とを前記ＤＣオフセット検出器へ出力すると共に、前記等化後の信号をＤＣキャンセル後信号として前記復号手段及びＰＬＬ手段に出力し、
前記ＤＣオフセット検出器は、前記イコライザからの前記仮判別情報に基づいて、前記イコライザからの前記ＤＣキャンセル後信号のゼロクロスポイントを選択し、その低域周波数成分を抽出して、前記ＤＣオフセット検出器出力信号として前記減算器へ出力する、ディジタル信号再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111099A JP4662219B2 (ja) | 2001-03-21 | 2001-04-10 | ディジタル信号再生装置 |
| US10/083,494 US6876616B2 (en) | 2001-03-13 | 2002-02-27 | Digital signal reproducing apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080206 | 2001-03-21 | ||
| JP2001-80206 | 2001-03-21 | ||
| JP2001111099A JP4662219B2 (ja) | 2001-03-21 | 2001-04-10 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002352512A JP2002352512A (ja) | 2002-12-06 |
| JP4662219B2 true JP4662219B2 (ja) | 2011-03-30 |
Family
ID=26611644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111099A Expired - Fee Related JP4662219B2 (ja) | 2001-03-13 | 2001-04-10 | ディジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4662219B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528878B1 (ko) | 2004-02-16 | 2005-11-16 | 삼성전자주식회사 | 데이터 저장을 위한 고속 혼성 아날로그/디지털 ｐｒｍｌ데이터 검출 및 클럭 복원 장치 |
| JP4603469B2 (ja) * | 2005-11-17 | 2010-12-22 | 株式会社日立製作所 | 位相誤差検出回路、位相同期ループ回路および情報再生装置 |
-
2001
- 2001-04-10 JP JP2001111099A patent/JP4662219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002352512A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3786343B2 (ja) | 光ディスク再生装置 | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| US6690635B2 (en) | Reproducing apparatus | |
| JPH1186441A (ja) | データ復調方法及びこれを用いた光ディスク装置 | |
| US7321531B2 (en) | Apparatus for reproducing data from optical storage medium using multiple detector | |
| US20050270937A1 (en) | Frequency detection method for optical disc bit data reproduction apparatus | |
| US6876616B2 (en) | Digital signal reproducing apparatus | |
| JP4172406B2 (ja) | 再生装置 | |
| JP4662219B2 (ja) | ディジタル信号再生装置 | |
| JP3996326B2 (ja) | クロック抽出回路 | |
| JP3395734B2 (ja) | 再生装置 | |
| JP4106646B2 (ja) | ディジタル信号再生装置 | |
| JP2008276931A (ja) | 再生装置及び記録再生装置 | |
| KR20040111152A (ko) | 재생 신호 처리 장치 및 광 디스크 장치 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP4072746B2 (ja) | 再生装置 | |
| JP4433437B2 (ja) | 再生装置 | |
| JP3982278B2 (ja) | 信号再生装置 | |
| JP4114251B2 (ja) | 周波数制御装置 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| JP3428499B2 (ja) | ディジタル信号再生装置 | |
| JP3781163B2 (ja) | 再生装置 | |
| JP3402283B2 (ja) | ディジタル信号再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| KR100793193B1 (ko) | 워블신호 검출장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081014 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |