JP3982278B2 - 信号再生装置 - Google Patents
信号再生装置 Download PDFInfo
- Publication number
- JP3982278B2 JP3982278B2 JP2002040720A JP2002040720A JP3982278B2 JP 3982278 B2 JP3982278 B2 JP 3982278B2 JP 2002040720 A JP2002040720 A JP 2002040720A JP 2002040720 A JP2002040720 A JP 2002040720A JP 3982278 B2 JP3982278 B2 JP 3982278B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- level
- boost amount
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号再生装置に係り、特に光ディスク等の記録媒体から再生されたディジタル信号を復号する信号再生装置に関する。
【０００２】
【従来の技術】
光ディスクに高密度記録されたディジタル信号を再生する信号再生装置では、光ディスクの感度ばらつきや半導体レーザの経年変化などにより、記録信号形状が変動し、再生信号のデューティ比が変動することがあるので、再生信号の２値コンパレートの閾値を適切にＤＣ制御するＡＴＣ（Automatic Threshold Control）や、再生信号の振幅を一定に制御するＡＧＣ（Automatic Gain Control）を行っている。
【０００３】
ＡＴＣ制御では、再生信号のピーク・ツウ・ピーク値の中間値に閾値を設定していたり、再生信号のプリアンブル部での値を保持するようにしているため、光ディスクにディジタル信号が高密度記録されるほどエラーマージンがとれないという問題がある。特に、光ディスクでは、再生信号のセンターレベルが変動し、再生信号波形が上下非対称となることがあるので、これらのＡＴＣ制御では適切な閾値の制御ができない。
【０００４】
この問題を解決する方法として、ＤＶＤ（Digital Versatile Disc）などの光ディスクでは、スクランブルされた再生信号のデューティ比が平均的に５０：５０であることを利用して、その平均値をフィードバックして適切な閾値を求める方法がとられている。
【０００５】
しかし、この方法では、ＡＧＣ制御に関しては全く関知しない。そのままでは信号が大き過ぎて、Ａ／Ｄ変換器のダイナミックレンジを越えて出力信号が飽和してしまったり、信号が小さ過ぎてエラーレートが悪化するため、別途ＡＧＣ制御を設けることになるが、単純なピークホールドによる検波出力を用いて信号レベルを一定にするＡＧＣ制御では、信号の変調度が低い場合に、後段のＰＬＬ回路の動作が不安定になったり、エラーレートが悪化したりする可能性がある。
【０００６】
そこで、本出願人は先に特開２０００−２００４６４号公報にて、上記の問題を解決する新しい信号再生装置を提案した。これは、上記の問題を解決するため、入力再生信号の直流レベルの制御をＤＣエラー信号に基づいて制御を行うＤＣ制御と、当該入力再生信号の振幅を利得エラー信号に基づいて行う利得制御の少なくとも一方を実行する制御手段と、制御手段より取り出された再生信号の最大振幅よりも小なる、互いに異なる３以上のスレッショルドレベルのそれぞれについて、当該再生信号が横切った回数を別々に積算し、それらの積算値のうちのいずれかが設定値に達した時点で、すべての積算値をクリアして、再び当該再生信号が３以上のスレッショルドレベルを横切った回数をスレッショルドレベル毎に別々に積算することを繰り返すクロス抽出部と、クロス抽出部のスレッショルドレベルの数と同数あるいは積算値のうち、いずれかの積算値が設定値に達した時の各積算値の相対大小関係に基づいて、ＤＣエラー信号及び利得エラー信号の少なくとも一方を生成して出力するエラー検出部とを有する構成としたものである。
【０００７】
【発明が解決しようとする課題】
しかし、上記の本出願人の提案になる信号再生装置では、制御手段より取り出された再生信号の変調度が著しく小さい場合は、ＡＧＣの利得を大きく増加するため、特に図１８にａで示すような再生信号波形の上下の非対称性が著しい場合、回路のビット制限によるダイナミックレンジ（図１８にＲＬで示す）が狭い状態では、図１８にｂやｃで示すように飽和してしまい、エラーレートを大幅に悪化してしまう可能性がある。なお、図１８中、Ｔｈ０、Ｔｈ１及びＴｈ２は、前記再生信号の最大振幅よりも小なる、互いに異なる３つのスレッショルドレベルを示す。
【０００８】
本発明は以上の点に鑑みなされたもので、上下非対称な波形の再生信号に対しても、ダイナミックレンジを確保しつつ、変調度を一定に制御し、ＤＣレベルを最適化し得る信号再生装置を提供することを目的とする。
【０００９】
また、本発明の他の目的は、高密度記録された記録媒体の再生信号に対してもＡＴＣ、ＡＧＣ及び周波数の各制御を適切に行い得る信号再生装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明の信号再生装置は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、前記サンプリング後信号の周波数特性を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、前記フィルタリング後信号又は利得制御された信号を第１の入力信号として受け、その第１の入力信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＤＣ制御と、前記ＤＣ制御された信号又は前記フィルタリング後信号を入力信号としてうけ、その第２の入力信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、前記第２の入力信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、前記第２の入力信号の信号振幅を制御して前記利得制御された信号を出力する利得制御とを順次に実行するＤＣ及び利得制御手段と、ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号、又はＤＣ及び利得制御手段により利得制御が施され、かつ、ＤＣ制御が施される前の信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、エンベロープ検波手段の出力検波信号に基づき、ブースト量設定信号を生成するブースト量演算手段とを有し、ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号を復号する構成としたものである。
【００１１】
この発明では、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により、再生信号のサンプリング後信号の変調度を最適化した後、ＤＣ及び利得制御手段によりＤＣ制御によるＤＣレベルの最適化と、利得制御による信号レベルの最適化を行い、得られた信号を復号することができる。
【００１３】
また、上記の目的を達成するため、第２の発明の信号再生装置は、第１の発明のＤＣ及び利得制御手段を、２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルを制御するＤＣ制御に替えて、フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の、中央のスレッショルドレベルに対して上側と下側の２つのスレッショルドレベルに対応する２つの積算値が、互いに等しくなる方向に入力信号のＤＣレベルを制御するためのＤＣエラー信号を生成してＤＣ制御を行うことを特徴とする。
【００１４】
また、上記の目的を達成するため、第３の発明の信号再生装置は、第１又は第２の発明のＤＣ及び利得制御手段を、フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の各積算値のうち、中央のスレッショルドレベルに対応する第１の積算値に対して、残りの２つのスレッショルドレベルに対応する第２及び第３の積算値を一定の割合の値にするための利得エラー信号を生成して利得制御を行うことを特徴とする。
【００１５】
また、上記の目的を達成するため、第４の発明の信号再生装置は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号に対して、そのサンプリング後信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＡＴＣ手段と、ＡＴＣ手段の出力信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、ＡＴＣ手段の出力信号のランレングスの大きい周期と小さい周期の絶対値レベルの割合に相当する変調度を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、フィルタリング後信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、フィルタリング後信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、フィルタリング後信号の信号振幅を制御するＡＧＣ手段と、ＡＧＣ手段の出力信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、エンベロープ検波手段の出力検波信号に基づき、ブースト量設定信号を生成するブースト量演算手段とを有し、ＡＧＣ手段から出力される利得制御後の信号を復号することを特徴とする。
【００１６】
この発明では、再生信号をサンプリングして得られたサンプリング後信号に対してＡＴＣ手段によりＤＣレベルを最適化した後、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により信号の変調度を最適化し、更にＡＧＣ手段により利得制御による信号レベルの最適化を行い、最終的に得られた信号を復号することができる。
【００１７】
更に、上記の目的を達成するため、第５の発明の信号再生装置は、第１の発明又は第４の発明のブースト量演算手段を、エンベロープ検波手段から出力される上側エンベロープ検波信号と下側エンベロープ検波信号のそれぞれの絶対値が大なる方の検波信号、又は予め定めた一方のエンベロープ検波信号を選択する選択手段と、基準値を発生する基準値発生手段と、選択手段により選択された検波信号と基準値とを減算してブースト量設定信号を生成して出力する減算手段とよりなる構成としたものである。
【００１８】
また、上記の目的を達成するため、本発明の信号再生方法は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力する第１のステップと、サンプリング後信号に対して、ブースト量設定信号に基づいて変調度を最適化するフィルタリングを行い、フィルタリング後信号を出力する第２のステップと、フィルタリング後信号に対して、直流レベルの制御を行うＤＣ制御と、信号振幅を利得エラー信号に基づいて制御する利得制御とを順次に実行する第３のステップと、ＤＣ制御及び利得制御の両方が施された出力信号、又は利得制御が施され、かつ、ＤＣ制御が施される前の信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波する第４のステップと、エンベロープ検波信号に基づき、ブースト量設定信号を生成する第５のステップとを含み、第３のステップによりＤＣ制御及び利得制御の両方が施された出力信号を復号することを特徴とする。
【００１９】
更に、上記の目的を達成するため、他の発明の信号再生方法は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力する第１のステップと、サンプリング後信号に対して、直流レベルの制御を行う第２のステップと、第２のステップにより直流制御された信号に対して、ブースト量設定信号に基づいて変調度を最適化するフィルタリングを行い、フィルタリング後信号を出力する第３のステップと、フィルタリング後信号の振幅を利得エラー信号に基づいて制御する利得制御を実行する第４のステップと、第４のステップにより利得制御の施された信号の上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波する第５のステップと、第５のステップによるエンベロープ検波信号に基づき、ブースト量設定信号を生成する第６のステップとを含み、第４のステップにより得られた利得制御後の信号を復号することを特徴とする。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる信号再生装置の第１の実施の形態のブロック図を示す。同図において、光ディスク等の記録媒体から再生された再生信号は、図示しないプリアンプで前置増幅された後、Ａ／Ｄ変換器１１に供給されてシステムクロックに基づいてディジタル信号に変換され、プリフィルタ回路１２に供給される。プリフィルタ回路１２は、後述のブースト量演算回路１９から出力されるブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）に基づいて、入力再生信号をフィルタリングする。
【００２１】
プリフィルタ回路１２によりフィルタリングされて取り出された再生信号は、ＡＴＣ回路１３に供給され、ここでＤＣレベルが最適な閾値に一致するようにＤＣ制御され、更にＡＧＣ回路１４に供給されて、最小ランレングス周期の信号振幅が略一定になるように制御される。ＡＧＣ回路１４の出力再生信号は、イコライザ・ＰＬＬ１５に供給され、クロック生成及び等化処理（例えば、パーシャルレスポンス特性に合わせるための適応等化）が行われる。
【００２２】
イコライザ・ＰＬＬ１５の出力再生信号は、復号回路１６に供給され、ここで例えばビタビ復号によって２値化が行われる。復号回路１６により２値化された再生信号は、ＥＣＣ回路１７に供給されてエラー訂正された後、出力される。
【００２３】
また、ＡＧＣ回路１４の出力再生信号は、エンベロープ検波回路１８にも供給されており、ここで上下の両方のエンベロープＡ及びＢが検波された後、ブースト量演算回路１９に供給されてブースト量が演算され、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）とされてプリフィルタ回路１２に供給される。本実施の形態は、上記のプリフィルタ回路１２、ＡＴＣ回路１３、ＡＧＣ回路１４、エンベロープ検波回路１８及びブースト量演算回路１９よりなるフィードバックループ回路により、ＡＧＣ回路１４から、変調度、ＤＣレベル及び信号レベルの最適化された信号を取り出すようにしたものであり、次に、このフィードバックループ回路について更に詳細に説明する。
【００２４】
図２はプリフィルタ回路１２の一例の構成図を示す。同図中、２段縦続接続された遅延器２１及び２２と、増幅器２３、２４及び２５と、増幅器２３〜２５の各出力信号を加算する加算器２６とは、トランスバーサルフィルタを構成しており、ブースト量設定信号ＢＧ（ａ，ｃ）により増幅器２３及び２５の利得（タップ係数）Ｇ１及びＧ３を可変し、ブースト量設定信号ＢＧ（ｂ）により増幅器２４の利得（タップ係数）Ｇ２を可変することで、ブースト量が可変される。ここで、上記のＧ１及びＧ３と、上記のＧ２の極性が異なるときは＋のブースト（高域強調）となり、極性が等しいときは−のブースト(高域減衰)となる。
【００２５】
すなわち、図１のＡ／Ｄ変換器１１によりサンプリングされた再生信号（サンプリング後信号）は、図２の遅延器２１及び２２によりそれぞれサンプリング周期Ｔずつ順次に遅延される。入力サンプリング後信号と、遅延器２２の出力信号は、増幅器２３、２５でブースト量設定信号ＢＧ（ａ，ｃ）に応じた利得で増幅され、また、遅延器２１の出力信号は増幅器２４でブースト量設定信号ＢＧ（ｂ）に応じた利得で増幅される。増幅器２３、２４及び２５の各出力信号は、加算器２６に供給されて、ここで加算合成されてプリフィルタ出力信号とされて出力される。
【００２６】
図３は図１のＡＴＣ回路１３の一例のブロック図を示す。図３に示す構成は、デューティ・キャンセル（Duty Cancel）と呼ばれる方式に基づく構成であり、入力されたプリフィルタ出力信号は、演算器３１に供給され、ここで後述する低域フィルタ（ＬＰＦ）３３からの制御信号と減算された後、ＡＴＣ出力信号として出力されると共に、２値化回路３２に供給される。
【００２７】
２値化回路３２は、演算器３１からのＡＴＣ出力信号と所定の閾値とを比較し、閾値より大であるか小であるかにより２値化を行う。２値化回路３２からの２値化信号は、ＬＰＦ３３に供給されて積算された後、制御信号として演算器３１に供給される。このような動作により、Ａ／Ｄ変換器１１の出力信号は、波形歪み、上下非対称性に関らず、２値化信号のデューティの平均値が２値の中央になるように（２値化を０、１とした場合、１／２となるように）、ＤＣレベルが制御され、その結果、最小ランレングス周期の波形を含めた正しいゼロクロス点にＤＣレベルが制御されてＡＧＣ回路１４に供給される。
【００２８】
図４は図１のＡＧＣ回路１４の一例のブロック図を示す。図４に示すＡＧＣ回路は、本出願人が特開２０００−２００４６４号公報にて提案したものである。図４において、ＡＴＣ回路１３の出力信号は、利得制御回路４１を通してクロス抽出部４２及びエラー検出部４３に供給される。
【００２９】
クロス抽出部４２は、図５に示すように、再生信号Ｓの最小反転間隔における再生信号Ｓの本来のセンターレベルの辺りに設定されている中間レベルの第１のスレッショルドレベルＴｈ０及びこれよりも大レベルの第２のスレッショルドレベルＴｈ１と、Ｔｈ０よりも小レベルの第３のスレッショルドレベルＴｈ２の計３つのスレッショルドレベルが予め設定されており、それら３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２のそれぞれについて再生信号が横切ったときの回数を独立に積算し、それら３つの積算値のどれかが予め設定した設定値に到達した時、３つの積算値をすべてクリアして再び同じ動作を繰り返す構成とされている。
【００３０】
図６はクロス抽出部４２の一例の回路系統図を示す。同図において、図４に示した利得制御回路４１から取り出された図５に示す再生信号Ｓを入力信号として受ける３つのクロス検出器４２１1、４２１2及び４２１3と、クロス検出器４２１1、４２１2及び４２１3に１対１に対応して設けられた比較器４２２1、４２２2及び４２２3と、比較器４２２1、４２２2及び４２２3の出力信号が入力される３入力ＯＲ回路４２３とより構成されている。
【００３１】
クロス検出器４２１1、４２１2及び４２１3のそれぞれは、スレッショルドレベル（閾値）が図５に示したスレッショルドレベルＴｈ１、Ｔｈ０及びＴｈ２に予め設定されており、その設定スレッショルドレベルを入力再生信号Ｓが横切る毎にカウントした積算値（クロスカウント値）Ｃ１、Ｃ０及びＣ２を出力する。ここで、スレッショルドレベルＴｈ０とＴｈ１の間隔Ｐ及びＴｈ０とＴｈ２の間隔Ｐは等しく設定され、かつ、最小反転間隔における振幅の最小値Ｑよりも上記の間隔Ｐを小さく設定される。これにより、これら３つのスレッショルドレベルＴｈ１〜Ｔｈ３のうちのいずれかのスレッショルドレベルが、必ず正しいゼロクロス値を示すことになる（図５の例では、スレッショルドレベルＴｈ０）。
【００３２】
再び図６に戻って説明するに、クロス検出器４２１1〜４２１3のそれぞれより取り出されたクロスカウント値は、比較器４２２1〜４２２3に供給され、ここで共通の設定値と別々に大小比較される。この設定値は最小反転間隔に対して十分に長い期間における本来の平均ゼロクロスカウント値に設定されている。比較器４２２1〜４２２3はそれぞれ上記の設定値に一致したときにハイレベルの一致信号を出力するように構成されている。
【００３３】
このため、比較器４２２1〜４２２3のうち入力積算値（クロスカウント値）が最も早く設定値に達した比較器から一致信号が取り出され、これがＯＲ回路４２３を通してリセットパルスとしてクロス検出器４２１1〜４２１3にそれぞれ共通に供給されてその積算値（クロスカウント値）をリセットすると共に、後述するエラー検出部４３の一部をリセットする。前述したように、３つのスレッショルドレベルＴｈ０〜Ｔｈ２のうちのいずれかのスレッショルドレベルが、必ず正しいゼロクロス値を示すから、最も早く設定値に達した積算値が必ず最小反転間隔を含んでいると考えられ、これをエラー演算に使用するのである。
【００３４】
上記の３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２のうち、中央のスレッショルドレベルＴｈ０を、所定の単位時間内で再生信号が横切る回数が最も多いはずであるから、通常は所定単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が最も早く上記の設定値に達するはずである。
【００３５】
そこで、図４に示したエラー検出部４３は、上記のクロス抽出部４２における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０と、上側スレッショルドレベルＴｈ１のクロス回数の積算値Ｃ１と、下側スレッショルドレベルＴｈ２のクロス回数の積算値Ｃ２の比較結果に基づいて、積算値Ｃ１とＣ２が積算値Ｃ０に対し一定の割合の値になるように、利得エラー信号を発生する。
【００３６】
次に、エラー検出部４３の利得エラー信号の生成方法について、図７のフローチャートと共に説明するに、エラー検出部４３はクロス抽出部４２の出力リセット信号がＨレベルになったとき、つまり、上記の設定値に達した時に（ステップＳ１）、積算値Ｃ０≧Ｃ１で、かつ、Ｃ０≧Ｃ２であるかどうか判定する（ステップＳ２）。
【００３７】
Ｃ０≧Ｃ１で、かつ、Ｃ０≧Ｃ２であるときは、すなわち、所定の単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が他の積算値Ｃ１及びＣ２より多いときには、再生信号は本来の振幅範囲にあるので、上側のクロス回数の積算値Ｃ１と下側のクロス回数の積算値Ｃ２とが共に中央のクロス回数の積算値Ｃ０よりも小なる所定値（ノイズの影響を考慮したもので、例えばＣ０の７０％程度の値）よりも大きいかどうか判定する（ステップＳ３）。
【００３８】
積算値Ｃ１及びＣ２が共に上記の所定値より大きいときには、再生信号の振幅が大きいと判断して利得を下げる利得エラー信号を発生する（ステップＳ４）。一方、積算値Ｃ１及びＣ２の少なくとも一方が上記の所定値以下であるときには、積算値Ｃ１及びＣ２の両方が共に前記所定値より小であるかどうか判定し（ステップＳ５）、積算値Ｃ１及びＣ２の両方が共に前記所定値より小であるときは、再生信号の振幅が小さいと判断して利得を上げる利得エラー信号を発生する（ステップＳ６）。
【００３９】
一方、リセット信号がＨレベルでないときは、積算値の計算中であるから利得エラー信号は発生しない（ステップＳ７）。また、積算値Ｃ０が積算値Ｃ１及びＣ２の少なくとも一方よりも小さいとき、あるいは積算値Ｃ１及びＣ２の一方が前記所定値以下であるときには、再生信号の振幅が上側又は下側にずれているので、利得の正しい判断はできない。よって、この場合はエラー検出部１５は利得エラー信号を発生しない（現在の利得を保持する）（ステップＳ７）。更に、ステップＳ５でＣ１＝Ｃ２と判定されたときは、利得エラーが無いので、利得エラー信号は発生しない（ステップＳ７）。このようにして発生した利得エラー信号に基づいて、図４の利得制御回路４１が利得制御を行い再生信号の振幅を可変する（ＡＧＣ制御）。
【００４０】
以上の動作により、信号の変調度（ランレングスの大きい周期とランレングスの小さい周期の絶対値レベルの割合に相当する。）に依存することなく、ランレングスの小さい周期のＤＣレベルを適切な位置に制御し、かつ、ランレングスの小さい周期の大きさをほぼ一定値に制御することが可能となる。
【００４１】
再び図１に戻って説明するに、エンベロープ検波回路１８は、ＡＧＣ回路１４から出力された、図８に実線で示すような信号を入力として受け、その信号の上側のエンベロープＡと下側のエンベロープＢを検出し、出力する。検出方法は、公知のピークホールドなどの手法を用いて実現可能である。
【００４２】
図９は図１中のブースト量演算回路１９の一例のブロック図を示す。同図において、エンベロープ検波回路１８により検波された上側のエンベロープ検波信号エンベロープＡは絶対値回路５１に供給され、下側のエンベロープ検波信号エンベロープＢは絶対値回路５２に供給される。絶対値回路５１と絶対値回路５２は、入力信号の絶対値を演算（２の補数表示の場合）して、その大きさを選択回路５３に供給する。
【００４３】
選択回路５３は、絶対値の大きい方のエンベロープ検波信号を選択して減算回路５４へ出力する。減算回路５４は、基準値発生回路５５から発生される所定の基準値と、選択回路５３で選択されたエンベロープ検波信号との減算を行い、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）をそれぞれ出力する。ここで、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）は、例えば１−２ＢＧ（ａ，ｃ）がＢＧ（ｂ）と対応した関係にある。
【００４４】
以上の動作により、ブースト量演算回路１９は、ＡＧＣ後の信号のエンベロープの絶対値の大きい方の値と所定の基準値とのズレがエラー（ブースト量設定信号）として出力される。
【００４５】
なお、ブースト量演算回路１９に入力されるエンベロープ検波信号については、エンベロープＡ及びエンベロープＢのどちらか一方だけでもよい。この場合のブースト量演算回路１９のブロック図を図１０に示す。同図に示すように、ブースト量演算回路１９は、エンベロープＡ及びエンベロープＢのうち予め定めた一方のエンベロープ検波信号と、基準値発生回路５５からの基準値とを減算回路５６で減算することにより、ブースト量設定信号を出力する。
【００４６】
次に、以上の構成における、信号再生装置の要部の動作を図１１と共に説明する。同図中、図１と同一構成部分には同一符号を付してある。図１１において、変調度及びＤＣレベルの異なる再生信号がＡ／Ｄ変換器１１に入力されて、サンプリングされた後、プリフィルタ回路１２でブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）に基づき、変調度が最適な状態に制御される。ブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）は、ＡＧＣ回路１４の出力信号のエンベロープが所定の大きさになるように制御するエラー信号である。
【００４７】
次に、ＡＴＣ回路１３において、入力再生信号のＤＣレベルが最適化される。その後、ＡＧＣ回路１４において、最小反転間隔の周期のレベルが、ほぼ一定になるように、前記３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２を用いて制御される。このような巧みなループ構成による信号処理を、入力再生信号に施すことにより、結果としてＡＧＣ回路１４から出力される再生信号は、図１１に示すように、変調度、ＤＣレベル及び信号レベルのそれぞれが最適化された信号とされる。この結果、図１に示した後段のイコライザ・ＰＬＬ１５の動作や復号回路１６のビタビ復号の動作が安定化し、迅速に収束可能な復号ができる。
【００４８】
次に、本発明の第２の実施の形態について図面と共に説明する。図１２は本発明になる信号再生装置の第２の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第２の実施の形態は、第１の実施の形態のプリフィルタ回路１２とＡＴＣ回路１３の接続順序を逆順にしたもので、Ａ／Ｄ変換器１１の出力ディジタル再生信号に対し、まず、ＡＴＣ回路６０でＤＣレベルを最適化し、続いてプリフィルタ回路６１で変調度を最適化するようにしたものである。本実施の形態も第１の実施の形態と同様の効果が得られる。
【００４９】
次に、本発明の第３の実施の形態について説明する。図１３は本発明になる信号再生装置の第３の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第３の実施の形態は、第１の実施の形態のＡＴＣ回路１３とＡＧＣ回路１４の接続順序を逆順にしたもので、プリフィルタ回路１２の出力再生信号に対し、まず、ＡＧＣ回路６２で信号レベルを最適化し、続いてＡＴＣ回路６３でＤＣレベルを最適化するようにしたものである。本実施の形態も第１の実施の形態と同様の効果が得られる。
【００５０】
なお、図１３に示すように、エンベロープ検波回路１８には、ＡＧＣ回路６２の出力再生信号が入力される。すなわち、ＡＴＣ回路６３はフィードバックループから外されている。
【００５１】
次に、本発明の第４の実施の形態について説明する。図１４は本発明になる信号再生装置の第４の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第４の実施の形態は、ＡＴＣ回路１３及びＡＧＣ回路１４を削除し、代わりに、ＡＧＣ／ＡＴＣ回路６４を挿入したものである。
【００５２】
ＡＧＣ／ＡＴＣ回路６４は、図１のＡＧＣ回路１４のＡＧＣ動作に、ＡＴＣ動差が加わったものであり、特開２０００−２００４６４号公報で本出願人が提案した図１５に示す回路構成を用いることができる。図１５において、利得制御回路７２は図４の利得制御回路４１と同様の機能を有し、クロス抽出部７３は図４のクロス抽出部４２と同様の機能を有する。また、図１５のＤＣ制御回路７１は、エラー検出部７４から入力されたＤＣエラーに基づき、入力信号のＤＣレベルを制御する。また、図１５のエラー検出部７４は、図４のエラー検出部４３の機能（ＡＧＣエラー抽出）に加えて、下記の処理手順に従って、ＤＣエラーを出力する機能を有する。
【００５３】
次に、エラー検出部７４の動作について説明する。エラー検出部７４は、クロス抽出部７３における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０と、上側スレッショルドレベルＴｈ１のクロス回数の積算値Ｃ１と、下側スレッショルドレベルＴｈ２のクロス回数の積算値Ｃ２の比較結果に基づいて、所定の単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が積算値Ｃ１及びＣ２よりも多くなるように、また、積算値Ｃ１とＣ２のバランスが等しくなるように、ＤＣエラー信号を発生すると共に、積算値Ｃ１とＣ２が積算値Ｃ０に対し一定の割合の値になるように、利得エラー信号を発生する。この利得エラー信号の発生方法は、エラー検出部４３と同じである。
【００５４】
次に、エラー検出部７４のＤＣエラー信号の生成方法について、図１６のフローチャートと共に説明するに、エラー検出部７４はクロス抽出部７３の出力リセット信号がＨレベルになったとき、つまり、前記設定値に達した時に（ステップＳ１１）、上側のクロス回数の積算値Ｃ１と下側のクロス回数の積算値Ｃ２が等しいかどうか判定し（ステップＳ１２）、両者が等しくないと判定したときは、Ｃ１＞Ｃ２であるかどうか判定する（ステップＳ１３）。
【００５５】
Ｃ１＞Ｃ２のときは、複数のスレッショルドレベルに対し、再生信号の位置が高い、つまり、再生信号の直流レベルが上側にずれていると判断して再生信号の直流レベルを下側にずらすＤＣエラー信号を発生する（ステップＳ１４）。Ｃ１＜Ｃ２のときは複数のスレッショルドレベルに対し、再生信号の位置が低い、つまり、再生信号の直流レベルが下側にずれていると判断して再生信号の直流レベルを上側にずらすＤＣエラー信号を発生する（ステップＳ１５）。
【００５６】
ステップＳ１１でリセット信号がＨレベルになっていないと判定したときは積算値が得られておらず、またステップＳ１２でＣ１＝Ｃ２と判定されたときには、再生信号の直流レベルがずれていないと判断して、いずれもＤＣエラー無しを示すＤＣエラー信号を発生する（ステップＳ１６）。このＤＣエラー信号に基づいてＤＣ制御回路７１がＤＣ制御を行う（ＡＴＣ制御）。この第４の実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００５７】
なお、本発明は上記の実施の形態に限定されるものではなく、例えばプリフィルタ回路１２は、図１７に示すような、３段縦続接続された遅延器２１、２２及び２７と、４つの増幅器２３、２４、２５及び２８と、増幅器２３〜２５及び２８の各出力信号を加算する加算器２９とからなる、４タップ（タップ係数Ｇ１〜Ｇ４）のトランスバーサルフィルタ構成としてもよい。
【００５８】
ここで、ブースト量設定信号ＢＧ（ａ，ｃ）により増幅器２３及び２８の利得（タップ係数）を可変し、ブースト量設定信号ＢＧ（ｂ）により増幅器２４及び２５の利得（タップ係数）を可変することで、ブースト量が可変される。この構成によれば、時間の中心が図２ではＧ２の位置であったものが、Ｇ２とＧ３の間にずれるが、図２と同様の特性を得ることができる。
【００５９】
また、クロス抽出部４２、７３で使用するスレッショルドレベルの数は４以上でもよく、また、本発明は記録媒体から再生されたディジタル信号を復号する信号再生装置だけでなく、有線や無線で伝送されて受信したディジタル信号にも適用できる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により、再生信号のサンプリング後信号の変調度を最適化した後、ＤＣ及び利得制御手段によりＤＣ制御によるＤＣレベルの最適化と、利得制御による信号レベルの最適化を行い、得られた信号を復号するようにしたため、後段のイコライザ・ＰＬＬによる安定動作を実現できると共に、復号回路によるビタビ復号の動作を最大限に引き出すことができ、イレギュラーな再生信号に対しても迅速に収束可能な信号再生装置を実現することができる。
【００６１】
また、本発明によれば、フルディジタル構成なので、半導体大規模集積回路（ＬＳＩ）化が容易であり、ＬＳＩ開発期間短縮・生産性の向上が望め、特性にもばらつき等が無く、集積回路化した場合はアナログ回路使用の装置に比し小型化や信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のブロック図である。
【図２】図１中のプリフィルタ回路の一例のブロック図である。
【図３】図１中のＡＴＣ回路の一例のブロック図である。
【図４】図１中のＡＧＣ回路の一例のブロック図である。
【図５】本発明装置により再生された再生信号波形の一例と、図４のクロス抽出部におけるスレッショルドレベルの関係を示す図である。
【図６】図４中のクロス抽出部の一例の回路系統図である。
【図７】図４中のエラー検出部による利得エラー信号生成方法の一例のフローチャートである。
【図８】図１中のエンベロープ検波回路の入力信号波形の一例と検波するレベルの説明図である。
【図９】図１中のブースト量演算回路の一例のブロック図である。
【図１０】図１中のブースト量演算回路の他の例のブロック図である。
【図１１】図１の要部の動作説明用ブロック図及び波形図である。
【図１２】本発明の第２の実施の形態のブロック図である。
【図１３】本発明の第３の実施の形態のブロック図である。
【図１４】本発明の第４の実施の形態のブロック図である。
【図１５】図１４中のＡＧＣ／ＡＴＣ回路の一例のブロック図である。
【図１６】図１５中のエラー検出部によるＤＣエラー信号生成方法の一例のフローチャートである。
【図１７】プリフィルタ回路の他の例のブロック図である。
【図１８】従来の課題説明用信号波形図である。
【符号の説明】
１１ Ａ／Ｄ変換器
１２、６１ プリフィルタ回路
１３、６０ ＡＴＣ回路
１４、６２ ＡＧＣ回路
１５ イコライザ・ＰＬＬ
１６ 復号回路
１７ ＥＣＣ回路
１８ エンベロープ検波回路
１９ ブースト量演算回路
２１、２２、２７ 遅延器
２３、２４、２５、２８ 増幅器
２６、２９ 加算器
３１ 演算器
３２ ２値化回路
３３ 低域フィルタ（ＬＰＦ）
５１、５２ 絶対値回路
５３ 選択回路
５４、５６ 減算回路
５５ 基準値発生回路
６４ ＡＧＣ／ＡＴＣ回路
４２１１〜４２１３ クロス検出器
４２２１〜４２２３ 比較器
４２３ ＯＲ回路
【発明の属する技術分野】
本発明は信号再生装置に係り、特に光ディスク等の記録媒体から再生されたディジタル信号を復号する信号再生装置に関する。
【０００２】
【従来の技術】
光ディスクに高密度記録されたディジタル信号を再生する信号再生装置では、光ディスクの感度ばらつきや半導体レーザの経年変化などにより、記録信号形状が変動し、再生信号のデューティ比が変動することがあるので、再生信号の２値コンパレートの閾値を適切にＤＣ制御するＡＴＣ（Automatic Threshold Control）や、再生信号の振幅を一定に制御するＡＧＣ（Automatic Gain Control）を行っている。
【０００３】
ＡＴＣ制御では、再生信号のピーク・ツウ・ピーク値の中間値に閾値を設定していたり、再生信号のプリアンブル部での値を保持するようにしているため、光ディスクにディジタル信号が高密度記録されるほどエラーマージンがとれないという問題がある。特に、光ディスクでは、再生信号のセンターレベルが変動し、再生信号波形が上下非対称となることがあるので、これらのＡＴＣ制御では適切な閾値の制御ができない。
【０００４】
この問題を解決する方法として、ＤＶＤ（Digital Versatile Disc）などの光ディスクでは、スクランブルされた再生信号のデューティ比が平均的に５０：５０であることを利用して、その平均値をフィードバックして適切な閾値を求める方法がとられている。
【０００５】
しかし、この方法では、ＡＧＣ制御に関しては全く関知しない。そのままでは信号が大き過ぎて、Ａ／Ｄ変換器のダイナミックレンジを越えて出力信号が飽和してしまったり、信号が小さ過ぎてエラーレートが悪化するため、別途ＡＧＣ制御を設けることになるが、単純なピークホールドによる検波出力を用いて信号レベルを一定にするＡＧＣ制御では、信号の変調度が低い場合に、後段のＰＬＬ回路の動作が不安定になったり、エラーレートが悪化したりする可能性がある。
【０００６】
そこで、本出願人は先に特開２０００−２００４６４号公報にて、上記の問題を解決する新しい信号再生装置を提案した。これは、上記の問題を解決するため、入力再生信号の直流レベルの制御をＤＣエラー信号に基づいて制御を行うＤＣ制御と、当該入力再生信号の振幅を利得エラー信号に基づいて行う利得制御の少なくとも一方を実行する制御手段と、制御手段より取り出された再生信号の最大振幅よりも小なる、互いに異なる３以上のスレッショルドレベルのそれぞれについて、当該再生信号が横切った回数を別々に積算し、それらの積算値のうちのいずれかが設定値に達した時点で、すべての積算値をクリアして、再び当該再生信号が３以上のスレッショルドレベルを横切った回数をスレッショルドレベル毎に別々に積算することを繰り返すクロス抽出部と、クロス抽出部のスレッショルドレベルの数と同数あるいは積算値のうち、いずれかの積算値が設定値に達した時の各積算値の相対大小関係に基づいて、ＤＣエラー信号及び利得エラー信号の少なくとも一方を生成して出力するエラー検出部とを有する構成としたものである。
【０００７】
【発明が解決しようとする課題】
しかし、上記の本出願人の提案になる信号再生装置では、制御手段より取り出された再生信号の変調度が著しく小さい場合は、ＡＧＣの利得を大きく増加するため、特に図１８にａで示すような再生信号波形の上下の非対称性が著しい場合、回路のビット制限によるダイナミックレンジ（図１８にＲＬで示す）が狭い状態では、図１８にｂやｃで示すように飽和してしまい、エラーレートを大幅に悪化してしまう可能性がある。なお、図１８中、Ｔｈ０、Ｔｈ１及びＴｈ２は、前記再生信号の最大振幅よりも小なる、互いに異なる３つのスレッショルドレベルを示す。
【０００８】
本発明は以上の点に鑑みなされたもので、上下非対称な波形の再生信号に対しても、ダイナミックレンジを確保しつつ、変調度を一定に制御し、ＤＣレベルを最適化し得る信号再生装置を提供することを目的とする。
【０００９】
また、本発明の他の目的は、高密度記録された記録媒体の再生信号に対してもＡＴＣ、ＡＧＣ及び周波数の各制御を適切に行い得る信号再生装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明の信号再生装置は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、前記サンプリング後信号の周波数特性を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、前記フィルタリング後信号又は利得制御された信号を第１の入力信号として受け、その第１の入力信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＤＣ制御と、前記ＤＣ制御された信号又は前記フィルタリング後信号を入力信号としてうけ、その第２の入力信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、前記第２の入力信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、前記第２の入力信号の信号振幅を制御して前記利得制御された信号を出力する利得制御とを順次に実行するＤＣ及び利得制御手段と、ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号、又はＤＣ及び利得制御手段により利得制御が施され、かつ、ＤＣ制御が施される前の信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、エンベロープ検波手段の出力検波信号に基づき、ブースト量設定信号を生成するブースト量演算手段とを有し、ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号を復号する構成としたものである。
【００１１】
この発明では、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により、再生信号のサンプリング後信号の変調度を最適化した後、ＤＣ及び利得制御手段によりＤＣ制御によるＤＣレベルの最適化と、利得制御による信号レベルの最適化を行い、得られた信号を復号することができる。
【００１３】
また、上記の目的を達成するため、第２の発明の信号再生装置は、第１の発明のＤＣ及び利得制御手段を、２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルを制御するＤＣ制御に替えて、フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の、中央のスレッショルドレベルに対して上側と下側の２つのスレッショルドレベルに対応する２つの積算値が、互いに等しくなる方向に入力信号のＤＣレベルを制御するためのＤＣエラー信号を生成してＤＣ制御を行うことを特徴とする。
【００１４】
また、上記の目的を達成するため、第３の発明の信号再生装置は、第１又は第２の発明のＤＣ及び利得制御手段を、フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の各積算値のうち、中央のスレッショルドレベルに対応する第１の積算値に対して、残りの２つのスレッショルドレベルに対応する第２及び第３の積算値を一定の割合の値にするための利得エラー信号を生成して利得制御を行うことを特徴とする。
【００１５】
また、上記の目的を達成するため、第４の発明の信号再生装置は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、前記サンプリング後信号に対して、そのサンプリング後信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＡＴＣ手段と、ＡＴＣ手段の出力信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、ＡＴＣ手段の出力信号のランレングスの大きい周期と小さい周期の絶対値レベルの割合に相当する変調度を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、フィルタリング後信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、フィルタリング後信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、フィルタリング後信号の信号振幅を制御するＡＧＣ手段と、ＡＧＣ手段の出力信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、エンベロープ検波手段の出力検波信号に基づき、ブースト量設定信号を生成するブースト量演算手段とを有し、ＡＧＣ手段から出力される利得制御後の信号を復号することを特徴とする。
【００１６】
この発明では、再生信号をサンプリングして得られたサンプリング後信号に対してＡＴＣ手段によりＤＣレベルを最適化した後、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により信号の変調度を最適化し、更にＡＧＣ手段により利得制御による信号レベルの最適化を行い、最終的に得られた信号を復号することができる。
【００１７】
更に、上記の目的を達成するため、第５の発明の信号再生装置は、第１の発明又は第４の発明のブースト量演算手段を、エンベロープ検波手段から出力される上側エンベロープ検波信号と下側エンベロープ検波信号のそれぞれの絶対値が大なる方の検波信号、又は予め定めた一方のエンベロープ検波信号を選択する選択手段と、基準値を発生する基準値発生手段と、選択手段により選択された検波信号と基準値とを減算してブースト量設定信号を生成して出力する減算手段とよりなる構成としたものである。
【００１８】
また、上記の目的を達成するため、本発明の信号再生方法は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力する第１のステップと、サンプリング後信号に対して、ブースト量設定信号に基づいて変調度を最適化するフィルタリングを行い、フィルタリング後信号を出力する第２のステップと、フィルタリング後信号に対して、直流レベルの制御を行うＤＣ制御と、信号振幅を利得エラー信号に基づいて制御する利得制御とを順次に実行する第３のステップと、ＤＣ制御及び利得制御の両方が施された出力信号、又は利得制御が施され、かつ、ＤＣ制御が施される前の信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波する第４のステップと、エンベロープ検波信号に基づき、ブースト量設定信号を生成する第５のステップとを含み、第３のステップによりＤＣ制御及び利得制御の両方が施された出力信号を復号することを特徴とする。
【００１９】
更に、上記の目的を達成するため、他の発明の信号再生方法は、記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力する第１のステップと、サンプリング後信号に対して、直流レベルの制御を行う第２のステップと、第２のステップにより直流制御された信号に対して、ブースト量設定信号に基づいて変調度を最適化するフィルタリングを行い、フィルタリング後信号を出力する第３のステップと、フィルタリング後信号の振幅を利得エラー信号に基づいて制御する利得制御を実行する第４のステップと、第４のステップにより利得制御の施された信号の上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波する第５のステップと、第５のステップによるエンベロープ検波信号に基づき、ブースト量設定信号を生成する第６のステップとを含み、第４のステップにより得られた利得制御後の信号を復号することを特徴とする。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる信号再生装置の第１の実施の形態のブロック図を示す。同図において、光ディスク等の記録媒体から再生された再生信号は、図示しないプリアンプで前置増幅された後、Ａ／Ｄ変換器１１に供給されてシステムクロックに基づいてディジタル信号に変換され、プリフィルタ回路１２に供給される。プリフィルタ回路１２は、後述のブースト量演算回路１９から出力されるブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）に基づいて、入力再生信号をフィルタリングする。
【００２１】
プリフィルタ回路１２によりフィルタリングされて取り出された再生信号は、ＡＴＣ回路１３に供給され、ここでＤＣレベルが最適な閾値に一致するようにＤＣ制御され、更にＡＧＣ回路１４に供給されて、最小ランレングス周期の信号振幅が略一定になるように制御される。ＡＧＣ回路１４の出力再生信号は、イコライザ・ＰＬＬ１５に供給され、クロック生成及び等化処理（例えば、パーシャルレスポンス特性に合わせるための適応等化）が行われる。
【００２２】
イコライザ・ＰＬＬ１５の出力再生信号は、復号回路１６に供給され、ここで例えばビタビ復号によって２値化が行われる。復号回路１６により２値化された再生信号は、ＥＣＣ回路１７に供給されてエラー訂正された後、出力される。
【００２３】
また、ＡＧＣ回路１４の出力再生信号は、エンベロープ検波回路１８にも供給されており、ここで上下の両方のエンベロープＡ及びＢが検波された後、ブースト量演算回路１９に供給されてブースト量が演算され、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）とされてプリフィルタ回路１２に供給される。本実施の形態は、上記のプリフィルタ回路１２、ＡＴＣ回路１３、ＡＧＣ回路１４、エンベロープ検波回路１８及びブースト量演算回路１９よりなるフィードバックループ回路により、ＡＧＣ回路１４から、変調度、ＤＣレベル及び信号レベルの最適化された信号を取り出すようにしたものであり、次に、このフィードバックループ回路について更に詳細に説明する。
【００２４】
図２はプリフィルタ回路１２の一例の構成図を示す。同図中、２段縦続接続された遅延器２１及び２２と、増幅器２３、２４及び２５と、増幅器２３〜２５の各出力信号を加算する加算器２６とは、トランスバーサルフィルタを構成しており、ブースト量設定信号ＢＧ（ａ，ｃ）により増幅器２３及び２５の利得（タップ係数）Ｇ１及びＧ３を可変し、ブースト量設定信号ＢＧ（ｂ）により増幅器２４の利得（タップ係数）Ｇ２を可変することで、ブースト量が可変される。ここで、上記のＧ１及びＧ３と、上記のＧ２の極性が異なるときは＋のブースト（高域強調）となり、極性が等しいときは−のブースト(高域減衰)となる。
【００２５】
すなわち、図１のＡ／Ｄ変換器１１によりサンプリングされた再生信号（サンプリング後信号）は、図２の遅延器２１及び２２によりそれぞれサンプリング周期Ｔずつ順次に遅延される。入力サンプリング後信号と、遅延器２２の出力信号は、増幅器２３、２５でブースト量設定信号ＢＧ（ａ，ｃ）に応じた利得で増幅され、また、遅延器２１の出力信号は増幅器２４でブースト量設定信号ＢＧ（ｂ）に応じた利得で増幅される。増幅器２３、２４及び２５の各出力信号は、加算器２６に供給されて、ここで加算合成されてプリフィルタ出力信号とされて出力される。
【００２６】
図３は図１のＡＴＣ回路１３の一例のブロック図を示す。図３に示す構成は、デューティ・キャンセル（Duty Cancel）と呼ばれる方式に基づく構成であり、入力されたプリフィルタ出力信号は、演算器３１に供給され、ここで後述する低域フィルタ（ＬＰＦ）３３からの制御信号と減算された後、ＡＴＣ出力信号として出力されると共に、２値化回路３２に供給される。
【００２７】
２値化回路３２は、演算器３１からのＡＴＣ出力信号と所定の閾値とを比較し、閾値より大であるか小であるかにより２値化を行う。２値化回路３２からの２値化信号は、ＬＰＦ３３に供給されて積算された後、制御信号として演算器３１に供給される。このような動作により、Ａ／Ｄ変換器１１の出力信号は、波形歪み、上下非対称性に関らず、２値化信号のデューティの平均値が２値の中央になるように（２値化を０、１とした場合、１／２となるように）、ＤＣレベルが制御され、その結果、最小ランレングス周期の波形を含めた正しいゼロクロス点にＤＣレベルが制御されてＡＧＣ回路１４に供給される。
【００２８】
図４は図１のＡＧＣ回路１４の一例のブロック図を示す。図４に示すＡＧＣ回路は、本出願人が特開２０００−２００４６４号公報にて提案したものである。図４において、ＡＴＣ回路１３の出力信号は、利得制御回路４１を通してクロス抽出部４２及びエラー検出部４３に供給される。
【００２９】
クロス抽出部４２は、図５に示すように、再生信号Ｓの最小反転間隔における再生信号Ｓの本来のセンターレベルの辺りに設定されている中間レベルの第１のスレッショルドレベルＴｈ０及びこれよりも大レベルの第２のスレッショルドレベルＴｈ１と、Ｔｈ０よりも小レベルの第３のスレッショルドレベルＴｈ２の計３つのスレッショルドレベルが予め設定されており、それら３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２のそれぞれについて再生信号が横切ったときの回数を独立に積算し、それら３つの積算値のどれかが予め設定した設定値に到達した時、３つの積算値をすべてクリアして再び同じ動作を繰り返す構成とされている。
【００３０】
図６はクロス抽出部４２の一例の回路系統図を示す。同図において、図４に示した利得制御回路４１から取り出された図５に示す再生信号Ｓを入力信号として受ける３つのクロス検出器４２１1、４２１2及び４２１3と、クロス検出器４２１1、４２１2及び４２１3に１対１に対応して設けられた比較器４２２1、４２２2及び４２２3と、比較器４２２1、４２２2及び４２２3の出力信号が入力される３入力ＯＲ回路４２３とより構成されている。
【００３１】
クロス検出器４２１1、４２１2及び４２１3のそれぞれは、スレッショルドレベル（閾値）が図５に示したスレッショルドレベルＴｈ１、Ｔｈ０及びＴｈ２に予め設定されており、その設定スレッショルドレベルを入力再生信号Ｓが横切る毎にカウントした積算値（クロスカウント値）Ｃ１、Ｃ０及びＣ２を出力する。ここで、スレッショルドレベルＴｈ０とＴｈ１の間隔Ｐ及びＴｈ０とＴｈ２の間隔Ｐは等しく設定され、かつ、最小反転間隔における振幅の最小値Ｑよりも上記の間隔Ｐを小さく設定される。これにより、これら３つのスレッショルドレベルＴｈ１〜Ｔｈ３のうちのいずれかのスレッショルドレベルが、必ず正しいゼロクロス値を示すことになる（図５の例では、スレッショルドレベルＴｈ０）。
【００３２】
再び図６に戻って説明するに、クロス検出器４２１1〜４２１3のそれぞれより取り出されたクロスカウント値は、比較器４２２1〜４２２3に供給され、ここで共通の設定値と別々に大小比較される。この設定値は最小反転間隔に対して十分に長い期間における本来の平均ゼロクロスカウント値に設定されている。比較器４２２1〜４２２3はそれぞれ上記の設定値に一致したときにハイレベルの一致信号を出力するように構成されている。
【００３３】
このため、比較器４２２1〜４２２3のうち入力積算値（クロスカウント値）が最も早く設定値に達した比較器から一致信号が取り出され、これがＯＲ回路４２３を通してリセットパルスとしてクロス検出器４２１1〜４２１3にそれぞれ共通に供給されてその積算値（クロスカウント値）をリセットすると共に、後述するエラー検出部４３の一部をリセットする。前述したように、３つのスレッショルドレベルＴｈ０〜Ｔｈ２のうちのいずれかのスレッショルドレベルが、必ず正しいゼロクロス値を示すから、最も早く設定値に達した積算値が必ず最小反転間隔を含んでいると考えられ、これをエラー演算に使用するのである。
【００３４】
上記の３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２のうち、中央のスレッショルドレベルＴｈ０を、所定の単位時間内で再生信号が横切る回数が最も多いはずであるから、通常は所定単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が最も早く上記の設定値に達するはずである。
【００３５】
そこで、図４に示したエラー検出部４３は、上記のクロス抽出部４２における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０と、上側スレッショルドレベルＴｈ１のクロス回数の積算値Ｃ１と、下側スレッショルドレベルＴｈ２のクロス回数の積算値Ｃ２の比較結果に基づいて、積算値Ｃ１とＣ２が積算値Ｃ０に対し一定の割合の値になるように、利得エラー信号を発生する。
【００３６】
次に、エラー検出部４３の利得エラー信号の生成方法について、図７のフローチャートと共に説明するに、エラー検出部４３はクロス抽出部４２の出力リセット信号がＨレベルになったとき、つまり、上記の設定値に達した時に（ステップＳ１）、積算値Ｃ０≧Ｃ１で、かつ、Ｃ０≧Ｃ２であるかどうか判定する（ステップＳ２）。
【００３７】
Ｃ０≧Ｃ１で、かつ、Ｃ０≧Ｃ２であるときは、すなわち、所定の単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が他の積算値Ｃ１及びＣ２より多いときには、再生信号は本来の振幅範囲にあるので、上側のクロス回数の積算値Ｃ１と下側のクロス回数の積算値Ｃ２とが共に中央のクロス回数の積算値Ｃ０よりも小なる所定値（ノイズの影響を考慮したもので、例えばＣ０の７０％程度の値）よりも大きいかどうか判定する（ステップＳ３）。
【００３８】
積算値Ｃ１及びＣ２が共に上記の所定値より大きいときには、再生信号の振幅が大きいと判断して利得を下げる利得エラー信号を発生する（ステップＳ４）。一方、積算値Ｃ１及びＣ２の少なくとも一方が上記の所定値以下であるときには、積算値Ｃ１及びＣ２の両方が共に前記所定値より小であるかどうか判定し（ステップＳ５）、積算値Ｃ１及びＣ２の両方が共に前記所定値より小であるときは、再生信号の振幅が小さいと判断して利得を上げる利得エラー信号を発生する（ステップＳ６）。
【００３９】
一方、リセット信号がＨレベルでないときは、積算値の計算中であるから利得エラー信号は発生しない（ステップＳ７）。また、積算値Ｃ０が積算値Ｃ１及びＣ２の少なくとも一方よりも小さいとき、あるいは積算値Ｃ１及びＣ２の一方が前記所定値以下であるときには、再生信号の振幅が上側又は下側にずれているので、利得の正しい判断はできない。よって、この場合はエラー検出部１５は利得エラー信号を発生しない（現在の利得を保持する）（ステップＳ７）。更に、ステップＳ５でＣ１＝Ｃ２と判定されたときは、利得エラーが無いので、利得エラー信号は発生しない（ステップＳ７）。このようにして発生した利得エラー信号に基づいて、図４の利得制御回路４１が利得制御を行い再生信号の振幅を可変する（ＡＧＣ制御）。
【００４０】
以上の動作により、信号の変調度（ランレングスの大きい周期とランレングスの小さい周期の絶対値レベルの割合に相当する。）に依存することなく、ランレングスの小さい周期のＤＣレベルを適切な位置に制御し、かつ、ランレングスの小さい周期の大きさをほぼ一定値に制御することが可能となる。
【００４１】
再び図１に戻って説明するに、エンベロープ検波回路１８は、ＡＧＣ回路１４から出力された、図８に実線で示すような信号を入力として受け、その信号の上側のエンベロープＡと下側のエンベロープＢを検出し、出力する。検出方法は、公知のピークホールドなどの手法を用いて実現可能である。
【００４２】
図９は図１中のブースト量演算回路１９の一例のブロック図を示す。同図において、エンベロープ検波回路１８により検波された上側のエンベロープ検波信号エンベロープＡは絶対値回路５１に供給され、下側のエンベロープ検波信号エンベロープＢは絶対値回路５２に供給される。絶対値回路５１と絶対値回路５２は、入力信号の絶対値を演算（２の補数表示の場合）して、その大きさを選択回路５３に供給する。
【００４３】
選択回路５３は、絶対値の大きい方のエンベロープ検波信号を選択して減算回路５４へ出力する。減算回路５４は、基準値発生回路５５から発生される所定の基準値と、選択回路５３で選択されたエンベロープ検波信号との減算を行い、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）をそれぞれ出力する。ここで、ブースト量設定信号ＢＧ（ｂ）及びＢＧ（ａ，ｃ）は、例えば１−２ＢＧ（ａ，ｃ）がＢＧ（ｂ）と対応した関係にある。
【００４４】
以上の動作により、ブースト量演算回路１９は、ＡＧＣ後の信号のエンベロープの絶対値の大きい方の値と所定の基準値とのズレがエラー（ブースト量設定信号）として出力される。
【００４５】
なお、ブースト量演算回路１９に入力されるエンベロープ検波信号については、エンベロープＡ及びエンベロープＢのどちらか一方だけでもよい。この場合のブースト量演算回路１９のブロック図を図１０に示す。同図に示すように、ブースト量演算回路１９は、エンベロープＡ及びエンベロープＢのうち予め定めた一方のエンベロープ検波信号と、基準値発生回路５５からの基準値とを減算回路５６で減算することにより、ブースト量設定信号を出力する。
【００４６】
次に、以上の構成における、信号再生装置の要部の動作を図１１と共に説明する。同図中、図１と同一構成部分には同一符号を付してある。図１１において、変調度及びＤＣレベルの異なる再生信号がＡ／Ｄ変換器１１に入力されて、サンプリングされた後、プリフィルタ回路１２でブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）に基づき、変調度が最適な状態に制御される。ブースト量設定信号ＢＧ（ｂ）、ＢＧ（ａ，ｃ）は、ＡＧＣ回路１４の出力信号のエンベロープが所定の大きさになるように制御するエラー信号である。
【００４７】
次に、ＡＴＣ回路１３において、入力再生信号のＤＣレベルが最適化される。その後、ＡＧＣ回路１４において、最小反転間隔の周期のレベルが、ほぼ一定になるように、前記３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ２を用いて制御される。このような巧みなループ構成による信号処理を、入力再生信号に施すことにより、結果としてＡＧＣ回路１４から出力される再生信号は、図１１に示すように、変調度、ＤＣレベル及び信号レベルのそれぞれが最適化された信号とされる。この結果、図１に示した後段のイコライザ・ＰＬＬ１５の動作や復号回路１６のビタビ復号の動作が安定化し、迅速に収束可能な復号ができる。
【００４８】
次に、本発明の第２の実施の形態について図面と共に説明する。図１２は本発明になる信号再生装置の第２の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第２の実施の形態は、第１の実施の形態のプリフィルタ回路１２とＡＴＣ回路１３の接続順序を逆順にしたもので、Ａ／Ｄ変換器１１の出力ディジタル再生信号に対し、まず、ＡＴＣ回路６０でＤＣレベルを最適化し、続いてプリフィルタ回路６１で変調度を最適化するようにしたものである。本実施の形態も第１の実施の形態と同様の効果が得られる。
【００４９】
次に、本発明の第３の実施の形態について説明する。図１３は本発明になる信号再生装置の第３の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第３の実施の形態は、第１の実施の形態のＡＴＣ回路１３とＡＧＣ回路１４の接続順序を逆順にしたもので、プリフィルタ回路１２の出力再生信号に対し、まず、ＡＧＣ回路６２で信号レベルを最適化し、続いてＡＴＣ回路６３でＤＣレベルを最適化するようにしたものである。本実施の形態も第１の実施の形態と同様の効果が得られる。
【００５０】
なお、図１３に示すように、エンベロープ検波回路１８には、ＡＧＣ回路６２の出力再生信号が入力される。すなわち、ＡＴＣ回路６３はフィードバックループから外されている。
【００５１】
次に、本発明の第４の実施の形態について説明する。図１４は本発明になる信号再生装置の第４の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。この第４の実施の形態は、ＡＴＣ回路１３及びＡＧＣ回路１４を削除し、代わりに、ＡＧＣ／ＡＴＣ回路６４を挿入したものである。
【００５２】
ＡＧＣ／ＡＴＣ回路６４は、図１のＡＧＣ回路１４のＡＧＣ動作に、ＡＴＣ動差が加わったものであり、特開２０００−２００４６４号公報で本出願人が提案した図１５に示す回路構成を用いることができる。図１５において、利得制御回路７２は図４の利得制御回路４１と同様の機能を有し、クロス抽出部７３は図４のクロス抽出部４２と同様の機能を有する。また、図１５のＤＣ制御回路７１は、エラー検出部７４から入力されたＤＣエラーに基づき、入力信号のＤＣレベルを制御する。また、図１５のエラー検出部７４は、図４のエラー検出部４３の機能（ＡＧＣエラー抽出）に加えて、下記の処理手順に従って、ＤＣエラーを出力する機能を有する。
【００５３】
次に、エラー検出部７４の動作について説明する。エラー検出部７４は、クロス抽出部７３における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０と、上側スレッショルドレベルＴｈ１のクロス回数の積算値Ｃ１と、下側スレッショルドレベルＴｈ２のクロス回数の積算値Ｃ２の比較結果に基づいて、所定の単位時間における中央のスレッショルドレベルＴｈ０のクロス回数の積算値Ｃ０が積算値Ｃ１及びＣ２よりも多くなるように、また、積算値Ｃ１とＣ２のバランスが等しくなるように、ＤＣエラー信号を発生すると共に、積算値Ｃ１とＣ２が積算値Ｃ０に対し一定の割合の値になるように、利得エラー信号を発生する。この利得エラー信号の発生方法は、エラー検出部４３と同じである。
【００５４】
次に、エラー検出部７４のＤＣエラー信号の生成方法について、図１６のフローチャートと共に説明するに、エラー検出部７４はクロス抽出部７３の出力リセット信号がＨレベルになったとき、つまり、前記設定値に達した時に（ステップＳ１１）、上側のクロス回数の積算値Ｃ１と下側のクロス回数の積算値Ｃ２が等しいかどうか判定し（ステップＳ１２）、両者が等しくないと判定したときは、Ｃ１＞Ｃ２であるかどうか判定する（ステップＳ１３）。
【００５５】
Ｃ１＞Ｃ２のときは、複数のスレッショルドレベルに対し、再生信号の位置が高い、つまり、再生信号の直流レベルが上側にずれていると判断して再生信号の直流レベルを下側にずらすＤＣエラー信号を発生する（ステップＳ１４）。Ｃ１＜Ｃ２のときは複数のスレッショルドレベルに対し、再生信号の位置が低い、つまり、再生信号の直流レベルが下側にずれていると判断して再生信号の直流レベルを上側にずらすＤＣエラー信号を発生する（ステップＳ１５）。
【００５６】
ステップＳ１１でリセット信号がＨレベルになっていないと判定したときは積算値が得られておらず、またステップＳ１２でＣ１＝Ｃ２と判定されたときには、再生信号の直流レベルがずれていないと判断して、いずれもＤＣエラー無しを示すＤＣエラー信号を発生する（ステップＳ１６）。このＤＣエラー信号に基づいてＤＣ制御回路７１がＤＣ制御を行う（ＡＴＣ制御）。この第４の実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００５７】
なお、本発明は上記の実施の形態に限定されるものではなく、例えばプリフィルタ回路１２は、図１７に示すような、３段縦続接続された遅延器２１、２２及び２７と、４つの増幅器２３、２４、２５及び２８と、増幅器２３〜２５及び２８の各出力信号を加算する加算器２９とからなる、４タップ（タップ係数Ｇ１〜Ｇ４）のトランスバーサルフィルタ構成としてもよい。
【００５８】
ここで、ブースト量設定信号ＢＧ（ａ，ｃ）により増幅器２３及び２８の利得（タップ係数）を可変し、ブースト量設定信号ＢＧ（ｂ）により増幅器２４及び２５の利得（タップ係数）を可変することで、ブースト量が可変される。この構成によれば、時間の中心が図２ではＧ２の位置であったものが、Ｇ２とＧ３の間にずれるが、図２と同様の特性を得ることができる。
【００５９】
また、クロス抽出部４２、７３で使用するスレッショルドレベルの数は４以上でもよく、また、本発明は記録媒体から再生されたディジタル信号を復号する信号再生装置だけでなく、有線や無線で伝送されて受信したディジタル信号にも適用できる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、ブースト量設定信号に基づいて適応的なフィルタ特性が変化されるフィルタリング手段により、再生信号のサンプリング後信号の変調度を最適化した後、ＤＣ及び利得制御手段によりＤＣ制御によるＤＣレベルの最適化と、利得制御による信号レベルの最適化を行い、得られた信号を復号するようにしたため、後段のイコライザ・ＰＬＬによる安定動作を実現できると共に、復号回路によるビタビ復号の動作を最大限に引き出すことができ、イレギュラーな再生信号に対しても迅速に収束可能な信号再生装置を実現することができる。
【００６１】
また、本発明によれば、フルディジタル構成なので、半導体大規模集積回路（ＬＳＩ）化が容易であり、ＬＳＩ開発期間短縮・生産性の向上が望め、特性にもばらつき等が無く、集積回路化した場合はアナログ回路使用の装置に比し小型化や信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のブロック図である。
【図２】図１中のプリフィルタ回路の一例のブロック図である。
【図３】図１中のＡＴＣ回路の一例のブロック図である。
【図４】図１中のＡＧＣ回路の一例のブロック図である。
【図５】本発明装置により再生された再生信号波形の一例と、図４のクロス抽出部におけるスレッショルドレベルの関係を示す図である。
【図６】図４中のクロス抽出部の一例の回路系統図である。
【図７】図４中のエラー検出部による利得エラー信号生成方法の一例のフローチャートである。
【図８】図１中のエンベロープ検波回路の入力信号波形の一例と検波するレベルの説明図である。
【図９】図１中のブースト量演算回路の一例のブロック図である。
【図１０】図１中のブースト量演算回路の他の例のブロック図である。
【図１１】図１の要部の動作説明用ブロック図及び波形図である。
【図１２】本発明の第２の実施の形態のブロック図である。
【図１３】本発明の第３の実施の形態のブロック図である。
【図１４】本発明の第４の実施の形態のブロック図である。
【図１５】図１４中のＡＧＣ／ＡＴＣ回路の一例のブロック図である。
【図１６】図１５中のエラー検出部によるＤＣエラー信号生成方法の一例のフローチャートである。
【図１７】プリフィルタ回路の他の例のブロック図である。
【図１８】従来の課題説明用信号波形図である。
【符号の説明】
１１ Ａ／Ｄ変換器
１２、６１ プリフィルタ回路
１３、６０ ＡＴＣ回路
１４、６２ ＡＧＣ回路
１５ イコライザ・ＰＬＬ
１６ 復号回路
１７ ＥＣＣ回路
１８ エンベロープ検波回路
１９ ブースト量演算回路
２１、２２、２７ 遅延器
２３、２４、２５、２８ 増幅器
２６、２９ 加算器
３１ 演算器
３２ ２値化回路
３３ 低域フィルタ（ＬＰＦ）
５１、５２ 絶対値回路
５３ 選択回路
５４、５６ 減算回路
５５ 基準値発生回路
６４ ＡＧＣ／ＡＴＣ回路
４２１１〜４２１３ クロス検出器
４２２１〜４２２３ 比較器
４２３ ＯＲ回路
Claims (6)
- 記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、前記サンプリング後信号の周波数特性を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、
前記フィルタリング後信号又は利得制御された信号を第１の入力信号として受け、その第１の入力信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＤＣ制御と、前記ＤＣ制御された信号又は前記フィルタリング後信号を入力信号としてうけ、その第２の入力信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、前記第２の入力信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、前記第２の入力信号の信号振幅を制御して前記利得制御された信号を出力する利得制御とを順次に実行するＤＣ及び利得制御手段と、
前記ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号、又は前記ＤＣ及び利得制御手段により前記利得制御が施され、かつ、前記ＤＣ制御が施される前の信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、
前記エンベロープ検波手段の出力検波信号に基づき、前記ブースト量設定信号を生成するブースト量演算手段と
を有し、前記ＤＣ及び利得制御手段によりＤＣ制御及び利得制御の両方が施された出力信号を復号することを特徴とする信号再生装置。 - 前記ＤＣ及び利得制御手段は、前記２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルを制御するＤＣ制御に替えて、前記フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の、中央のスレッショルドレベルに対して上側と下側の２つのスレッショルドレベルに対応する２つの積算値が、互いに等しくなる方向に入力信号のＤＣレベルを制御するためのＤＣエラー信号を生成して前記ＤＣ制御を行うことを特徴とする請求項１記載の信号再生装置。
- 前記ＤＣ及び利得制御手段は、前記フィルタリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の各積算値のうち、中央のスレッショルドレベルに対応する第１の積算値に対して、残りの２つのスレッショルドレベルに対応する第２及び第３の積算値を一定の割合の値にするための前記利得エラー信号を生成して前記利得制御を行うことを特徴とする請求項１又は２記載の信号再生装置。
- 記録媒体から再生された再生信号を所定のクロックでサンプリングしてサンプリング後信号を出力するサンプリング手段と、
前記サンプリング後信号に対して、そのサンプリング後信号を２値化して得られる２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいて直流レベルの制御を行うＡＴＣ手段と、
前記ＡＴＣ手段の出力信号に対して、高域周波数を強調又は減衰するブースト量を付与すると共に、そのブースト量をブースト量設定信号に基づいて可変して、前記ＡＴＣ手段の出力信号の周波数特性を調整するフィルタリングを行い、フィルタリング後信号を出力するフィルタリング手段と、
前記フィルタリング後信号の最大振幅よりも小なる、互いに異なるレベルの３つ以上のスレッショルドレベルのそれぞれについて、前記フィルタリング後信号が横切った単位時間当たりの回数を別々に積算し、それらの積算値のうち、少なくとも中央のスレッショルドレベルの積算値が他の積算値よりも大とするための利得エラー信号を生成して、前記フィルタリング後信号の信号振幅を制御するＡＧＣ手段と、
前記ＡＧＣ手段の出力信号を入力信号として受け、その上側エンベロープと下側エンベロープの少なくともどちらか一方のエンベロープを検波するエンベロープ検波手段と、
前記エンベロープ検波手段の出力検波信号に基づき、前記ブースト量設定信号を生成するブースト量演算手段と
を有し、前記ＡＧＣ手段から出力される利得制御後の信号を復号することを特徴とする信号再生装置。 - 前記ブースト量演算手段は、前記エンベロープ検波手段から出力される上側エンベロープ検波信号と下側エンベロープ検波信号のそれぞれの絶対値が大なる方の検波信号、又は予め定めた一方のエンベロープ検波信号を選択する選択手段と、基準値を発生する基準値発生手段と、前記選択手段により選択された検波信号と前記基準値とを減算して前記ブースト量設定信号を生成して出力する減算手段とよりなることを特徴とする請求項１又は４記載の信号再生装置。
- 前記ＡＴＣ手段は、前記２値化信号を積分することにより、デューティの平均値を演算し、その値に基づいた直流レベルの制御に替えて、前記サンプリング後信号の最大振幅よりも小で、かつ、レベル差が等しい３つのスレッショルドレベルのそれぞれについて、入力信号が横切った単位時間当たりの回数を別々に積算し、それら３つの積算値のうち、いずれかの積算値が設定値に達した時の、中央のスレッショルドレベルに対して上側と下側の２つのスレッショルドレベルに対応する２つの積算値が、互いに等しくなる方向に入力信号のＤＣレベルを制御するためのＤＣエラー信号を生成してＤＣレベルの制御を行うことを特徴とする請求項４記載の信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040720A JP3982278B2 (ja) | 2002-02-18 | 2002-02-18 | 信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040720A JP3982278B2 (ja) | 2002-02-18 | 2002-02-18 | 信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003242725A JP2003242725A (ja) | 2003-08-29 |
| JP3982278B2 true JP3982278B2 (ja) | 2007-09-26 |
Family
ID=27781380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002040720A Expired - Fee Related JP3982278B2 (ja) | 2002-02-18 | 2002-02-18 | 信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3982278B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044939B1 (ko) * | 2003-11-11 | 2011-06-28 | 삼성전자주식회사 | 신호 특성 결정 방법 및 그 장치 |
| US7804755B2 (en) | 2003-11-11 | 2010-09-28 | Samsung Electronics Co., Ltd. | Method for determining characteristics of signal and apparatus using the same |
| JP2008521155A (ja) * | 2004-11-18 | 2008-06-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 情報担体からの情報再生 |
-
2002
- 2002-02-18 JP JP2002040720A patent/JP3982278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003242725A (ja) | 2003-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385239B1 (en) | Adaptive equalizing circuit | |
| TWI227017B (en) | Regeneration apparatus for the digital data | |
| JP3046515B2 (ja) | 光情報記録再生装置の再生回路 | |
| JP3540222B2 (ja) | 光ディスクシステムのデータ再生装置 | |
| JP4203071B2 (ja) | 信号処理装置 | |
| JP2000228064A (ja) | 光ディスクの復号装置 | |
| JPH06203476A (ja) | 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置 | |
| US6876618B2 (en) | Reproducing apparatus | |
| JP3982278B2 (ja) | 信号再生装置 | |
| JP4251137B2 (ja) | 信号処理装置及び方法、並びにデジタルデータ再生装置 | |
| US6845134B2 (en) | Arrangement for receiving a digital signal from a transmission medium | |
| KR0152023B1 (ko) | 재생신호 등화방법 및 그 장치 | |
| US8111739B1 (en) | Detector for low frequency offset distortion | |
| JP2004139631A (ja) | オフセット補正装置およびオフセット補正方法 | |
| JP3956570B2 (ja) | 情報再生装置及び再生方法 | |
| JPH07296524A (ja) | デイジタルデータ再生装置 | |
| JPH09330564A (ja) | ディジタル情報再生装置 | |
| JP4662219B2 (ja) | ディジタル信号再生装置 | |
| JP3781163B2 (ja) | 再生装置 | |
| JP3994987B2 (ja) | 再生装置 | |
| JP2001084702A (ja) | オフセット調整回路及びそれを用いた読み取り装置 | |
| JP2011060378A (ja) | 位相誤差検出装置、位相誤差検出方法、再生装置 | |
| JP3428499B2 (ja) | ディジタル信号再生装置 | |
| JP2002304817A (ja) | 振幅制限を狭くした振幅制限型の波形等化器 | |
| KR0148184B1 (ko) | 비대칭 개선을 위한 기록재생시스템의 재생신호 등화방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |