JP3402283B2 - ディジタル信号再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル信号再生
装置に係り、特に光ディスク等の記録媒体から再生され
たディジタル信号を復号するディジタル信号再生装置に
関する。

【０００２】

【従来の技術】光ディスクに高密度記録されたディジタ
ル信号を再生するディジタル信号再生装置では、光ディ
スクの感度ばらつきや半導体レーザの経年変化などによ
り、記録信号形状が変動し、再生信号のデューティ比が
変動することがあるので、再生信号の２値コンパレート
の閾値を適切にＤＣ制御するＡＴＣ（Ａｕｔｏｍａｔｉ
ｃ Ｔｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ）や、再生信
号の振幅を一定に制御するＡＧＣ（Ａｕｔｏｍａｔｉｃ
Ｇａｉｎ Ｃｏｎｔｒｏｌ）を行っている。また、再
生信号からビットクロックを抽出する位相同期ループ
（ＰＬＬ）回路に対し、周波数引き込みを適切に行える
ように周波数制御を行っている。

【０００３】

【発明が解決しようとする課題】しかるに、上記のＡＴ
Ｃ制御では、信号の最小反転間隔（最小ランレングス
長）のピーク・ツウ・ピーク値の中間値に閾値を設定す
るのが良いのであるが、実際にはそのような設定が困難
であるので、通常は再生信号のピーク・ツウ・ピーク値
の中間値に閾値を設定していたり、再生信号のプリアン
ブル部での値を保持するようにしているため、光ディス
クにディジタル信号が高密度記録されるほどエラーマー
ジンがとれないという問題がある。特に、光ディスクで
は、再生信号のセンターレベルが変動し、再生信号波形
が上下非対称となることがあるので、従来のＡＴＣ制御
では適切な閾値の制御ができない。

【０００４】また、従来のディジタル信号再生装置のＡ
ＧＣ制御では、本来は最小反転間隔のレベルを一定に保
つことが望ましいが、実際にはそのことが困難であるた
め、単純に再生信号のピーク・ツウ・ピーク値を一定に
保つ利得制御を行っているため、特に高密度記録された
光ディスクの再生信号に対してはエラーマージンを確保
できない。特に、最小反転間隔は元々レベルが小さく、
符号間干渉、クロストークなどに影響を受け易い。

【０００５】更に、従来のディジタル信号再生装置の周
波数制御では、周波数エラー検出に時間がかかるにも拘
らず、ＡＴＣ制御やＡＧＣ制御が収束しないと正しい判
定ができず、周波数制御が収束するまでに時間がかかる
という問題がある。また、周波数制御では、一定時間内
の再生信号のゼロクロスする回数に基づいてエラー判定
しているが、波形の上下非対称となる場合はゼロクロス
しにくくなるために、上記のゼロクロス回数に誤差が生
じ、正しいエラー判定が得られない。

【０００６】このように、従来のディジタル信号再生装
置では、基本的にＡＴＣ、ＡＧＣ及び周波数の各制御を
行っているものの、それらは互いに影響し合うため、シ
ステムとして収束する保証はなく、時定数等でごまかす
しかなかった、このため、イレギュラーな再生信号に対
して収束時間が遅くなったり、エラーレートが悪化し、
最悪な場合は収束しないという致命的な欠点を有してい
る。

【０００７】本発明は以上の点に鑑みなされたもので、
イレギュラーな再生信号に対しても迅速に収束可能なデ
ィジタル信号再生装置を提供することを目的とする。

【０００８】また、本発明の他の目的は、高密度記録さ
れた記録媒体の再生信号に対してもＡＴＣ、ＡＧＣ及び
周波数の各制御を適切に行い得るディジタル信号再生装
置を提供することにある。

【０００９】

【課題を解決するための手段】本発明は上記の目的を達
成するため、入力再生信号の直流レベルの制御をＤＣエ
ラー信号に基づいて行うＤＣ制御と、当該入力再生信号
の振幅の制御を利得エラー信号に基づいて行う利得制御
の少なくとも一方を実行する制御手段と、制御手段より
取り出された再生信号の最大振幅よりも小なる、互いに
異なる３以上のスレッショルドレベルのそれぞれについ
て、当該再生信号が横切った回数を別々に積算し、それ
らの積算値のうちのいずれかが設定値に達した時点です
べての積算値をクリアして、再び当該再生信号が３以上
のスレッショルドレベルを横切った回数をスレッショル
ドレベル毎に別々に積算することを繰り返すクロス抽出
部と、クロス抽出部のスレッショルドレベルの数と同数
ある積算値のうち、いずれかの積算値が設定値に達した
時の各積算値の相対大小関係に基づいて、ＤＣエラー信
号及び利得エラー信号の少なくとも一方を生成して出力
するエラー検出部とを有する構成としたものである。

【００１０】こごて、エラー検出部は、ＤＣエラー信号
を生成するときは、設定値に達した時の各積算値のうち
最も小なる積算値に対応したスレッショルドレベル方向
へ再生信号の直流レベルを補正させるＤＣエラー信号を
出力し、利得エラー信号を生成するときは積算値のうち
中央のスレッショルドレベルに対応した第１の積算値が
設定値に達した時に、他の複数の第２の積算値を第１の
積算値より小なる所定値と比較し、複数の第２の積算値
がそれぞれ所定値より小なる値のときは利得を上昇さ
せ、所定値以上で第１の積算値の間の値のときは利得を
減少させる利得エラー信号を出力することを特徴とす
る。

【００１１】また、上記のエラー検出部は、いずれかの
積算値が設定値に達した時のビットクロックのカウント
値が本来あるべき値からどれだけずれているかの検出結
果に基づいて、ビットクロックを生成する位相同期ルー
プ回路の周波数引き込みを制御する周波数エラー信号を
更に生成して出力するようにしてもよい。

【００１２】また、本発明は上記の目的を達成するた
め、上記の制御手段及びクロス抽出部と、クロス抽出部
のスレッショルドレベルの数と同数ある積算値のうち、
いずれかの積算値が設定値に達した時の各積算値の相対
大小関係に基づいて、ＤＣエラー信号及び利得エラー信
号の少なくとも一方を生成して出力するエラー検出部
と、制御手段の出力信号又はそれを演算処理した信号に
対し位相誤差信号を出力する位相比較手段と、位相誤差
信号が入力されるループフィルタと、ループフィルタの
出力信号を制御電圧として受け、少なくともシステムク
ロックを生成出力する発振器とを有する構成としたもの
である。

【００１３】ここで、上記のエラー検出部は、ＤＣエラ
ー信号を生成するときは、設定値に達した時の各積算値
のうち最も小なる積算値に対応したスレッショルドレベ
ル方向へ再生信号の直流レベルを補正させるＤＣエラー
信号を出力し、利得エラー信号を生成するときは積算値
のうち中央のスレッショルドレベルに対応した第１の積
算値が設定値に達した時に、他の複数の第２の積算値を
第１の積算値より小なる所定値と比較し、複数の第２の
積算値がそれぞれ所定値より小なる値のときは利得を上
昇させ、所定値以上で第１の積算値の間の値のときは利
得を減少させる利得エラー信号を出力し、いずれかの積
算値が設定値に達した時のビットクロックのカウント値
が本来あるべき値からどれだけずれているかの検出結果
に基づいて、ループフィルタの特性を制御する周波数エ
ラー信号を生成して出力する。

【００１４】本発明では、エラー検出部がクロス抽出部
のクロスカウントの積算値を共通に用いているが、それ
ら３以上の積算値のうち、いずれか設定値に達した時の
各積算値の相対大小関係に基づいて、ＤＣエラー信号及
び利得エラー信号のうち少なくとも一のエラー信号、更
には周波数エラー信号を生成して出力するようにしてい
るため、ＤＣ制御（ＡＴＣ制御）及び利得制御（ＡＧＣ
制御）のうち少なくとも一の制御を行うことができ、更
には周波数制御を行うこともできる。

【００１５】また、上記のエラー検出部は、第１の積算
値と複数の第２の積算値のうち、当該第２の積算値のい
ずれかが設定値に達した時は、利得エラー信号は出力し
ないため、再生信号のＤＣレベルが片寄っているときの
誤った利得制御を防止できる。

【００１６】また、本発明は、制御手段がＤＣ制御とし
て、スレッショルドレベルの位置をＤＣエラー信号に基
づいて制御したり、あるいは利得制御として、スレッシ
ョルドレベルの間隔を利得エラー信号に基づいて制御す
ることを特徴とする。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるディジタル
信号再生装置の第１の実施の形態のブロック図を示す。
同図において、光ディスク等の記録媒体から再生された
再生信号は、図示しないプリアンプで前置増幅された
後、Ａ／Ｄ変換器１１に供給されてシステムクロックに
基づいてディジタル信号に変換され、更にＤＣ制御回路
１２に供給され、ここで後述のエラー検出部１５からの
ＤＣエラー信号に基づいて、そのセンターレベル（ＤＣ
レベル）が最適な閾値に一致するようにＤＣ制御され
る。ＤＣ制御回路１２の出力再生信号は利得制御回路１
３に供給され、ここで後述のエラー検出部１５からの利
得エラー信号に基づいて、振幅が一定になるように制御
された後、クロス抽出部１４及びエラー検出部１５に供
給される。

【００１８】クロス抽出部１４は、図２に示すように、
再生信号Ｓの最小反転間隔における再生信号Ｓの本来の
センターレベルの辺りに設定されている中間レベルの第
１のスレッショルドレベルＴｈ０及びこれよりも大レベ
ルの第２のスレッショルドレベルＴｈ１と、Ｔｈ０より
も小レベルの第３のスレッショルドレベルＴｈ２の計３
つのスレッショルドレベルが予め設定されており、それ
ら３つのスレッショルドレベルＴｈ０、Ｔｈ１及びＴｈ
２のそれぞれについて再生信号が横切ったときの回数を
独立に積算し、それら３つの積算値のどれかが予め設定
した設定値に到達した時、３つの積算値をすべてクリア
して再び同じ動作を繰り返す構成とされている。

【００１９】図３はクロス抽出部１４の一実施の形態の
回路系統図を示す。同図において、図１に示した利得制
御回路１３から取り出された図２に示す再生信号Ｓを入
力信号として受ける３つのクロス検出器２１₁、２１₂及
び２１₃と、クロス検出器２１₁、２１₂及び２１₃に１対
１に対応して設けられた比較器２２₁、２２₂及び２２₃
と、比較器２２₁、２２₂及び２２₃の出力信号が入力さ
れる３入力ＯＲ回路２３とより構成されている。

【００２０】クロス検出器２１₁、２１₂及び２１₃のそ
れぞれは、スレッショルドレベル（閾値）が図２に示し
たスレッショルドレベルＴｈ１、Ｔｈ０及びＴｈ２に予
め設定されており、その設定スレッショルドレベルを入
力再生信号Ｓが横切る毎にカウントした積算値（クロス
カウント値）Ｃ１、Ｃ０及びＣ２を出力する。ここで、
スレッショルドレベルＴｈ０とＴｈ１の間隔Ｐ及びＴｈ
０とＴｈ２の間隔Ｐは等しく設定され、かつ、最小反転
間隔における振幅の最小値Ｑよりも上記の間隔Ｐを小さ
く設定される。これにより、これら３つのスレッショル
ドレベルＴｈ１〜Ｔｈ３のうちのいずれかのスレッショ
ルドレベルが、必ず正しいゼロクロス値を示すことにな
る（図２の例では、スレッショルドレベルＴｈ０）。

【００２１】再び図３に戻って説明するに、クロス検出
器２１₁〜２１₃のそれぞれより取り出されたクロスカウ
ント値は、比較器２２₁〜２２₃に供給され、ここで共通
の設定値と別々に大小比較される。この設定値は最小反
転間隔に対して十分に長い期間における本来の平均ゼロ
クロスカウント値に設定されている。比較器２２₁〜２
２₃はそれぞれ上記の設定値に一致したときにハイレベ
ルの一致信号を出力するように構成されている。

【００２２】このため、比較器２２₁〜２２₃のうち入力
積算値（クロスカウント値）が最も早く設定値に達した
比較器から一致信号が取り出され、これがＯＲ回路２３
を通してリセットパルスとしてクロス検出器２１₁〜２
１₃にそれぞれ共通に供給されてその積算値（クロスカ
ウント値）をリセットすると共に、後述するエラー検出
部１５の一部をリセットする。前述したように、３つの
スレッショルドレベルＴｈ０〜Ｔｈ２のうちのいずれか
のスレッショルドレベルが、必ず正しいゼロクロス値を
示すから、最も早く設定値に達した積算値が必ず最小反
転間隔を含んでいると考えられ、これをエラー演算に使
用するのである。

【００２３】上記の３つのスレッショルドレベルＴｈ
０、Ｔｈ１及びＴｈ２のうち、中央のスレッショルドレ
ベルＴｈ０を、所定の単位時間内で再生信号が横切る回
数が最も多いはずであるから、通常は所定単位時間にお
ける中央のスレッショルドレベルＴｈ０のクロス回数の
積算値Ｃ０が最も早く上記の設定値に達するはずであ
る。

【００２４】そこで、図１に示したエラー検出部１５
は、上記のクロス抽出部１４における中央のスレッショ
ルドレベルＴｈ０のクロス回数の積算値Ｃ０と、上側ス
レッショルドレベルＴｈ１のクロス回数の積算値Ｃ１
と、下側スレッショルドレベルＴｈ２のクロス回数の積
算値Ｃ２の比較結果に基づいて、所定の単位時間におけ
る中央のスレッショルドレベルＴｈ０のクロス回数の積
算値Ｃ０が積算値Ｃ１及びＣ２よりも多くなるように、
また、積算値Ｃ１とＣ２のバランスが等しくなるよう
に、ＤＣエラー信号を発生すると共に、積算値Ｃ１とＣ
２が積算値Ｃ０に対し一定の割合の値になるように、利
得エラー信号を発生する。

【００２５】すなわち、まず、エラー検出部１５のＤＣ
エラー信号の生成方法について、図４のフローチャート
と共に説明するに、エラー検出部１５はクロス抽出部１
４の出力リセット信号がＨレベルになったとき、つま
り、上記の設定値に達した時に（ステップ３１）、上側
のクロス回数の積算値Ｃ１と下側のクロス回数の積算値
Ｃ２が等しいかどうか判定し（ステップ３２）、両者が
等しくないと判定したときは、Ｃ１＞Ｃ２であるかどう
か判定する（ステップ３３）。

【００２６】Ｃ１＞Ｃ２のときは、複数のスレッショル
ドレベルに対し、再生信号の位置が高い、つまり、再生
信号の直流レベルが上側にずれていると判断して再生信
号の直流レベルを下側にずらすＤＣエラー信号を発生す
る（ステップ３４）。Ｃ１＜Ｃ２のときは複数のスレッ
ショルドレベルに対し、再生信号の位置が低い、つま
り、再生信号の直流レベルが下側にずれていると判断し
て再生信号の直流レベルを上側にずらすＤＣエラー信号
を発生する（ステップ３５）。

【００２７】ステップ３１でリセット信号がＨレベルに
なっていないと判定したときは積算値が得られておら
ず、またステップ３２でＣ１＝Ｃ２と判定されたときに
は、再生信号の直流レベルがずれていないと判断して、
いずれもＤＣエラー無しを示すＤＣエラー信号を発生す
る（ステップ３６）。このＤＣエラー信号に基づいてＤ
Ｃ制御回路１２がＤＣ制御を行う（ＡＴＣ制御）。

【００２８】次に、エラー検出部１５の利得エラー信号
の生成方法について、図５のフローチャートと共に説明
するに、エラー検出部１５はクロス抽出部１４の出力リ
セット信号がＨレベルになったとき、つまり、上記の設
定値に達した時に（ステップ４１）、積算値Ｃ０≧Ｃ１
で、かつ、Ｃ０≧Ｃ２であるかどうか判定する（ステッ
プ４２）。

【００２９】Ｃ０≧Ｃ１で、かつ、Ｃ０≧Ｃ２であると
きは、すなわち、所定の単位時間における中央のスレッ
ショルドレベルＴｈ０のクロス回数の積算値Ｃ０が他の
積算値Ｃ１及びＣ２より多いときには、再生信号は本来
の振幅範囲にあるので、上側のクロス回数の積算値Ｃ１
と下側のクロス回数の積算値Ｃ２とが共に中央のクロス
回数の積算値Ｃ０よりも小なる所定値（ノイズの影響を
考慮したもので、例えばＣ０の７０％程度の値）よりも
大きいかどうか判定する（ステップ４３）。

【００３０】積算値Ｃ１及びＣ２が共に上記の所定値よ
り大きいときには、再生信号の振幅が大きいと判断して
利得を下げる利得エラー信号を発生する（ステップ４
４）。一方、積算値Ｃ１及びＣ２の少なくとも一方が上
記の所定値以下であるときには、積算値Ｃ１及びＣ２の
両方が共に前記所定値より小であるかどうか判定し（ス
テップ４５）、積算値Ｃ１及びＣ２の両方が共に前記所
定値より小であるときは、再生信号の振幅が小さいと判
断して利得を上げる利得エラー信号を発生する（ステッ
プ４６）。

【００３１】一方、リセット信号がＨレベルでないとき
は、積算値の計算中であるから利得エラー信号は発生し
ない（ステップ４７）。また、積算値Ｃ０が積算値Ｃ１
及びＣ２の少なくとも一方よりも小さいとき、あるいは
積算値Ｃ１及びＣ２の一方が前記所定値以下であるとき
には、再生信号の振幅が上側又は下側にずれているの
で、利得の正しい判断はできない。よって、この場合は
エラー検出部１５は利得エラー信号を発生しない（現在
の利得を保持する）（ステップ４７）。更に、ステップ
４５でＣ１＝Ｃ２と判定されたときは、利得エラーが無
いので、利得エラー信号は発生しない（ステップ４
７）。このようにして発生した利得エラー信号に基づい
て、利得制御回路１３が利得制御を行い再生信号の振幅
を可変する（ＡＧＣ制御）。

【００３２】次に、エラー検出部１５の周波数エラー信
号の生成方法について説明する。図６はエラー検出部１
５の周波数エラー信号生成部の一例のブロック図を示
す。同図において、ダウンカウンタ５１は初期値がロー
ドされ、周波数制御する図１のＰＬＬ回路１６内の電圧
制御発振器からのビットクロックが入力される毎にダウ
ンカウントし、また、クロス抽出部１４からのリセット
信号によりリセットされる。上記のＡＴＣ制御及びＡＧ
Ｃ制御が収束する途中の過渡状態にあるときでも、クロ
ス抽出部１４では前記の３つの積算値Ｃ０、Ｃ１及びＣ
２のどれかが予め設定した設定値に到達した時、これら
３つの積算値Ｃ０、Ｃ１及びＣ２をすべてクリアして再
び同じクロス回数の積算動作を繰り返している。

【００３３】ここで、再生信号の復号のために用いるビ
ットクロックのカウント値と、正しく反転位置が判別さ
れたときのクロスカウント値と、反転間隔制限されてお
り、かつ、スクランブル記録されている再生信号の平均
反転間隔との間には、反転間隔に対して十分に長い期間
において、 （ビットクロックカウント値）／（クロスカウント値）
＝（平均反転間隔） なる関係が成立する。

【００３４】よって、クロスカウント値が一定の値にな
ったとき、ビットクロックカウント値が本来あるべき値
からどれだけずれているかによって、補正する方向へエ
ラー信号を出力することにより、周波数制御が可能にな
る。そこで、この実施の形態では、クロスカウント値が
一定の値になったとき、ビットクロックカウント値が本
来あるべき値を初期値としてダウンカウンタ５１に設定
することにより、クロスカウント値が設定値になったと
き、ビットクロックカウント値が本来あるべき値からど
れだけずれているかを示す値（差分値）をダウンカウン
タ５１から取り出し、その差分値をエラー判定回路５２
に供給し、これより差分値及びその極性に応じた値（例
えば、＋１、０、−１）の周波数エラー信号を出力させ
る。この周波数エラー信号は、図１のＰＬＬ回路１６内
のループフィルタへ供給される。

【００３５】これにより、ＰＬＬ回路１６は周波数引き
込みが制御され、内部のビットクロック生成回路から出
力されるビットクロックの周波数が可変される。このビ
ットクロックはエラー検出部１５にフィードバックさ
れ、周波数エラー検出信号を生成する基準信号となる。
ＰＬＬ回路１６は必要に応じて、ビットクロックのタイ
ミングの信号を利得制御回路の出力信号から演算により
生成する。

【００３６】イコライザ１７はＰＬＬ回路１６のビット
クロックに基づいて、再生ディジタル信号の等化処理を
行い、その出力信号を復号回路１８へ供給する。復号回
路１８は入力ディジタル信号を復号し、その復号結果を
ＥＣＣ回路１９へ供給して誤り訂正符号を用いて誤り訂
正を行って再生データを出力させる。以上の各ブロック
はすべてディジタル回路で構成できる。

【００３７】次に、本発明の第２の実施の形態について
図面と共に説明する。図７は本発明になるディジタル信
号再生装置の第２の実施の形態のブロック図を示す。同
図中、図１と同一構成部分には同一符号を付し、その説
明を省略する。第１の実施の形態では、エラー検出部１
５は、クロス抽出部１４のスレッショルドレベルの数と
同数の積算値のうち、いずれか最も早く設定値に達した
時の各積算値の相対大小関係に基づいて、ＤＣエラー信
号、利得エラー信号及び周波数エラー信号のすべてのエ
ラー信号を出力しているが、これに限定されるものでは
なく、これらのエラー信号のうちのうちの少なくともい
ずれか一のエラー信号を出力できる構成でもよい。

【００３８】そこで、この図７に示す第２の実施の形態
は周波数エラー信号を出力しない例で、エラー検出部５
５は第１の実施の形態のエラー検出部１５と同様にして
ＤＣエラー信号と利得エラー信号を発生するが、周波数
エラー信号は出力しない。

【００３９】このため、エラー検出部５５にはビットク
ロックが入力されないが、ＤＣエラー信号と利得エラー
信号をそれぞれ発生してＡＴＣ制御とＡＧＣ制御を行
う。この実施の形態も、ＡＴＣ制御とＡＧＣ制御を独立
して行っているので、信号波形が上下非対称なイレギュ
ラーな再生信号であっても、迅速にＡＴＣ制御とＡＧＣ
制御ができる。

【００４０】次に、本発明の第３の実施の形態について
説明する。図８は本発明になるディジタル信号再生装置
の第３の実施の形態のブロック図を示す。同図中、図１
と同一構成部分には同一符号を付し、その説明を省略す
る。図８において、利得制御回路１３から取り出された
ＡＴＣ制御とＡＧＣ制御がされた再生信号は、位相比較
器５７で再生信号中のビットクロック成分の位相とシス
テムクロックの位相ととが位相比較される。このシステ
ムクロックは、後述のＶＣＯ５９から出力されるクロッ
クで、Ａ／Ｄ変換器１１に供給されるシステムクロック
と同一周波数かその所定倍の周波数である。

【００４１】位相比較の最も簡単な方法としては、ビッ
トクロックでサンプリングした値そのものをエラーとし
て用いる形式であり、その際システムクロックと位相が
合っていれば値は０となる。なお、ここでは位相比較器
５７を用いて位相誤差信号を生成しているが、他の手段
により位相誤差信号を生成させても構わない。

【００４２】位相比較器５７から出力された位相誤差信
号は、ループフィルタ５８に供給される。このループフ
ィルタ５８はエラー検出部１５からの周波数エラー信号
により特性が制御される。ループフィルタ５８の出力信
号は電圧制御発振器（ＶＣＯ）５９に制御電圧として印
加され、その出力信号周波数を可変制御する。ＶＣＯ５
９の出力信号は、システムクロックとしてＡ／Ｄ変換器
１１や位相比較器５７その他必要な個所へ出力される。
システムクロックはビットクロックの自然数倍の周波数
である。

【００４３】なお、ループフィルタ５８とＶＣＯ５９
は、ディジタル回路、アナログ回路のいずれでも構成可
能であり、ディジタル回路で構成する場合はＶＣＯ５９
の代わりにディジタルＶＣＯを用いることになる。そし
て、その際に、ディジタルＶＣＯに入力される信号は、
アナログの制御電圧でなく制御電圧を示すディジタル値
となる。

【００４４】次に、本発明の第４の実施の形態について
説明する。図９は本発明になるディジタル信号再生装置
の第４の実施の形態のブロック図を示す。同図中、図８
と同一構成部分には同一符号を付し、その説明を省略す
る。図８に示した第３の実施の形態では位相比較器５７
にイコライザ１７の入力信号である利得制御回路１３の
出力信号を入力したのに対し、この図９に示す第４の実
施の形態は、位相比較器６１にイコライザ１７の出力信
号を入力して位相比較する点に特徴がある。

【００４５】位相比較器６１は、イコライザ１７の出力
信号のビットクロック成分と、例えばＶＣＯ２３から出
力されたシステムクロック（これはＡ／Ｄ変換器１１の
入力システムクロックと同一周波数か所定数倍の周波
数）と位相比較し、両者の位相差に応じた位相誤差信号
を生成し、ループフィルタ５８を介してＶＣＯ５９に制
御電圧として印加し、その出力信号周波数を可変制御す
る。この実施の形態も第３の実施の形態と同様の特長を
有する。

【００４６】次に、第１の実施の形態のシミュレーショ
ン結果について説明する。図１０、図１１及び図１２は
図１のＰＬＬ回路１６のロックインの各例を示す。図１
０、図１１及び図１２において縦軸は（マスタクロック
周波数）／（ビットクロック周波数）で表される比であ
り、横軸は時間である。ＰＬＬ回路１６はエラー検出部
１５からの周波数エラー信号（周波数制御信号）が入力
される毎にロックする周波数が切り替えられ、所定の周
波数にロックされる。図１０は殆ど周波数ずれがない場
合、図１１は周波数のずれが小さい場合、図１２は直流
レベル、ゲイン及び周波数ともに正規の値に対して−２
０％ずらした最悪な状態で動作を開始した場合であり、
このような大きなずれがある場合でも、図１２にＩ、I
I、IIIで示すように周波数エラー信号（周波数制御信
号）が入力される毎にロックする周波数が切り替えら
れ、最終的に迅速に所定の周波数にロックできることが
わかる。従来は上記の周波数切替が行われないか、又は
誤検出により飛ばしてしまうので、迅速なロックインが
できない。

【００４７】また、図１３、図１４及び図１５は本発明
のディジタル信号再生装置の復号信号のサンプルパター
ンの各例を示す。図１３、図１４及び図１５において、
縦軸は量子化レベル、横軸は時間を示す。図１３の例で
は、直流レベル、ゲイン及び周波数ともに正規の値に対
して−２０％ずらした最悪な状態で動作を開始した場合
で、周波数エラー信号による周波数引き込み動作がＡＴ
Ｃ、ＡＧＣがロックする前から始まっている。

【００４８】また、ＤＣ制御回路１２や利得制御回路１
３がＤＣエラー信号や利得エラー信号に基づいて制御が
安定するＡＴＣロックやＡＧＣロックのうち、ＰＬＬ回
路１６がロックする時点でＡＴＣがロックし（図１
３）、ＰＬＬ回路１６がロックした後でＡＧＣがロック
し（図１３）、ＡＴＣ、ＡＧＣがロックすると同時かそ
れ以前にＰＬＬ回路１６がロックすることがわかり、ま
たＰＬＬ回路１６のロック後に復号信号が得られること
がわかる。図１４はＡＧＣ、ＡＴＣの動きが理解し易い
ように周波数ずれを少なくしたものである。

【００４９】図１５は図１６に示すような再生信号波形
が上下非対称な信号であるときの復号信号のサンプルパ
ターンの一例を示し、この場合でも、ＰＬＬ回路１６が
すぐにロックし、その後でＡＴＣがロックし、ＡＧＣが
ロックすることがわかり、またＰＬＬ回路１６のロック
後に復号信号が得られることがわかる。また、初期状態
では波形のピーク・ツウ・ピーク値の中央が０にくるよ
うにしているが、ＡＴＣ、ＡＧＣの効果により最小反転
間隔の波形が中央に位置するように制御が行われること
がわかる。

【００５０】このように、図１に示した本実施の形態で
は、ＡＴＣ、ＡＧＣ及び周波数の各制御を独立に行って
いるため、信号波形が上下非対称なイレギュラーな再生
信号に対しても迅速にＡＴＣ制御、ＡＧＣ制御及び周波
数制御を最適な位置に収束（ロック）できる。また、本
実施の形態では、ＤＣエラー信号、利得エラー信号及び
周波数エラー信号を、クロス抽出部１４のクロスカウン
トの積算値を共通に用いるようにしているため、回路構
成が簡単で安価であり、また再生信号が高速再生信号で
あってもクロスカウントの積算値が設定値に達したかど
うかの結果に基づいて各種エラー信号を生成するように
しているため、一定時間内でのクロスカウントの積算値
に基づく場合に比し、無駄なく迅速にＡＴＣ、ＡＧＣ及
び周波数の各制御を行うことができる。

【００５１】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばクロス抽出回路で使用するス
レッショルドレベルの数は４以上でもよく、また、本発
明は記録媒体から再生されたディジタル信号を復号する
ディジタル信号再生装置だけでなく、有線や無線で伝送
されて受信したディジタル信号にも適用できる。また、
本発明は、時定数の切替により性能を向上できる。

【００５２】また、エラー検出部１５は、図４に示した
ＤＣエラー信号生成のフローチャートにおいて、再生信
号のレベルを制御するＤＣエラー信号を生成するように
説明したが、ステップ３４において、スレッショルドレ
ベルを上げる方向にＤＣエラー信号を発生し、ステップ
３５において、スレッショルドレベルを下げる方向にＤ
Ｃエラー信号を発生するようにしてもよい。

【００５３】更に、エラー検出部１５は、図５に示した
利得エラー信号生成のフローチャートにおいて、再生信
号のレベルを制御する利得エラー信号を生成するように
説明したが、ステッブ４４において、スレッショルドレ
ベルの間隔を広げる方向の利得エラー信号を生成し、ス
テップ４６においてスレッショルドレベルの間隔を狭め
る方向の利得エラー信号を生成するようにしてもよい。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
エラー検出部がクロス抽出部の３以上の積算値のうち、
いずれか最も早く設定値に達した時の各積算値の相対大
小関係に基づいて、互いに独立にＤＣエラー信号、利得
エラー信号及び周波数エラー信号のうち少なくともいず
れか一のエラー信号を生成して出力することにより、エ
ラー信号に対応したＡＴＣ制御、ＡＧＣ制御及び／又は
周波数制御を独立に行うようにしているため、信号波形
が上下非対称なイレギュラーな再生信号に対しても迅速
にＡＴＣ制御、ＡＧＣ制御及び／又は周波数制御を最適
な位置に収束（ロック）できると共に、高速再生時には
無駄なく迅速にＡＴＣ、ＡＧＣ及び周波数の各制御を行
うことができる。

【００５５】また、本発明によれば、エラー検出部がク
ロス抽出部のクロスカウントの積算値を共通に用いてＤ
Ｃエラー信号、利得エラー信号及び周波数エラー信号の
うち少なくともいずれか一のエラー信号を生成している
ため、素子の削減により回路構成を簡単で安価な構成と
することができる、また装置の各部をディジタル回路で
構成しているので、集積回路化が容易であり、集積回路
化した場合はアナログ回路使用の装置に比し小型化や信
頼性を向上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のブロック図であ
る。

【図２】本発明装置により再生された再生信号波形の一
例と、図１のクロス抽出部におけるスレッショルドレベ
ルの関係を示す図である。

【図３】図１中のクロス抽出部の一実施の形態の回路系
統図である。

【図４】図１中のエラー検出部によるＤＣエラー信号生
成方法の一例のフローチャートである。

【図５】図１中のエラー検出部による利得エラー信号生
成方法の一例のフローチャートである。

【図６】図１中のエラー検出部における周波数エラー信
号生成回路の一例のブロック図である。

【図７】本発明の第２の実施の形態のブロック図であ
る。

【図８】本発明の第３の実施の形態のブロック図であ
る。

【図９】本発明の第４の実施の形態のブロック図であ
る。

【図１０】図１中のＰＬＬ回路のロックインの一例を示
す図である。

【図１１】図１中のＰＬＬ回路のロックインの他の例を
示す図である。

【図１２】図１中のＰＬＬ回路のロックインの更に他の
例を示す図である。

【図１３】本発明装置の復号信号のサンプルパターンの
一例を示す図である。

【図１４】本発明装置の復号信号のサンプルパターンの
他の例を示す図である。

【図１５】本発明装置の復号信号のサンプルパターンの
更に他の例を示す図である。

【図１６】上下非対称波形の一例を示す図である。

【符号の説明】

１１ Ａ／Ｄ変換器 １２ ＤＣ制御回路 １３ 利得制御回路 １４ クロス抽出部 １５、５５ エラー検出部 １６ 位相同期ループ（ＰＬＬ）回路 １７ イコライザ １８ 復号回路 １９ ＥＣＣ回路 ２１₁〜２１₃ クロス検出器 ２２₁〜２２₃ 比較器 ２３ ＯＲ回路 ５１ ダウンカウンタ ５２ エラー判定回路 ５７、６１ 位相比較器 ５８ ループフィルタ ５９ 電圧制御発振器（ＶＣＯ）

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 20/18

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 入力再生信号の直流レベルの制御をＤＣ
   エラー信号に基づいて行うＤＣ制御と、当該入力再生信
   号の振幅の制御を利得エラー信号に基づいて行う利得制
   御の少なくとも一方を実行する制御手段と、 前記制御手段より取り出された再生信号の最大振幅より
   も小なる、互いに異なる３以上のスレッショルドレベル
   のそれぞれについて、当該再生信号が横切った回数を別
   々に積算し、それらの積算値のうちのいずれかが設定値
   に達した時点ですべての積算値をクリアして、再び当該
   再生信号が前記３以上のスレッショルドレベルを横切っ
   た回数を前記スレッショルドレベル毎に別々に積算する
   ことを繰り返すクロス抽出部と、 前記クロス抽出部の前記スレッショルドレベルの数と同
   数ある前記積算値のうち、いずれかの積算値が前記設定
   値に達した時の各積算値の相対大小関係に基づいて、前
   記ＤＣエラー信号及び利得エラー信号の少なくとも一方
   を生成して出力するエラー検出部とを有し、前記エラー
   検出部は、前記ＤＣエラー信号を生成するときは、前記
   設定値に達した時の各積算値のうち最も小なる積算値に
   対応したスレッショルドレベル方向へ前記再生信号の直
   流レベルを補正させる前記ＤＣエラー信号を出力し、前
   記利得エラー信号を生成するときは前記積算値のうち中
   央のスレッショルドレベルに対応した第１の積算値が前
   記設定値に達した時に、他の複数の第２の積算値を前記
   第１の積算値より小なる所定値と比較し、前記複数の第
   ２の積算値がそれぞれ前記所定値より小なる値のときは
   利得を上昇させ、前記所定値以上で前記第１の積算値の
   間の値のときは前記利得を減少させる前記利得エラー信
   号を出力することを特徴とするディジタル信号再生装
   置。
2. 【請求項２】 前記エラー検出部は、いずれかの前記積
   算値が前記設定値に達した時の前記ビットクロックのカ
   ウント値が本来あるべき値からどれだけずれているかの
   検出結果に基づいて、ビットクロックを生成する位相同
   期ループ回路の周波数引き込みを制御する周波数エラー
   信号を更に生成して出力することを特徴とする請求項１
   記載のディジタル信号再生装置。
3. 【請求項３】 入力再生信号の直流レベルの制御をＤＣ
   エラー信号に基づいて行うＤＣ制御と、当該入力再生信
   号の振幅の制御を利得エラー信号に基づいて行う利得制
   御の少なくとも一方を実行する制御手段と、 前記制御手段より取り出された再生信号の最大振幅より
   も小なる、互いに異なる３以上のスレッショルドレベル
   のそれぞれについて、当該再生信号が横切った回数を別
   々に積算し、それらの積算値のうちのいずれかが設定値
   に達した時点ですべての積算値をクリアして、再び当該
   再生信号が前記３以上のスレッショルドレベルを横切っ
   た回数を前記スレッショルドレベル毎に別々に積算する
   ことを繰り返すクロス抽出部と、 前記クロス抽出部の前記スレッショルドレベルの数と同
   数ある前記積算値のうち、いずれかの積算値が前記設定
   値に達した時の各積算値の相対大小関係に基づいて、前
   記ＤＣエラー信号及び利得エラー信号の少なくとも一方
   を生成して出力するエラー検出部と、 前記制御手段の出力信号又はそれを演算処理した信号に
   対し位相誤差信号を出力する位相比較手段と、 前記位相誤差信号が入力されるループフィルタと、 前記ループフィルタの出力信号を制御電圧として受け、
   少なくともシステムクロックを生成出力する発振器とを
   有し、前記エラー検出部は、前記ＤＣエラー信号を生成
   するときは、前記設定値に達した時の各積算値のうち最
   も小なる積算値に対応したスレッショルドレベル方向へ
   前記再生信号の直流レベルを補正させる前記ＤＣエラー
   信号を出力し、前記利得エラー信号を生成するときは前
   記積算値のうち中央のスレッショルドレベルに対応した
   第１の積算値が前記設定値に達した時に、他の複数の第
   ２の積算値を前記第１の積算値より小なる所定値と比較
   し、前記複数の第２の積算値がそれぞれ前記所定値より
   小なる値のときは利得を上昇させ、前記所定値以上で前
   記第１の積算値の間の値のときは前記利得を減少させる
   前記利得エラー信号を出力し、いずれかの前記積算値が
   前記設定値に達した時の前記ビットクロックのカウント
   値が本来あるべき値からどれだけずれているかの検出結
   果に基づいて、前記ループフィルタの特性を制御する周
   波数エラー信号を生成して出力することを特徴とするデ
   ィジタル信号再生装置。
4. 【請求項４】 前記エラー検出部は、前記第１の積算値
   と複数の前記第２の積算値のうち、当該第２の積算値の
   いずれかが前記設定値に達した時は、前記利得エラー信
   号は出力しないことを特徴とする請求項１乃至３のうち
   いずれか一項記載のディジタル信号再生装置。
5. 【請求項５】 前記クロス抽出部は、前記再生信号の最
   小反転間隔における振幅の上部ピーク値と下部ピーク値
   にそれぞれ相当する第１及び第２のスレッショルドレベ
   ルと、それらの中央になるべきレベルに相当する第３の
   スレッショルドレベルの計３つのスレッショルドレベル
   が予め設定されており、前記再生信号が前記第１乃至第
   ３のスレッショルドレベルを横切った回数を各スレッシ
   ョルドレベル毎に別々に積算することを特徴とする請求
   項１乃至３のうちいずれか一項記載のディジタル信号再
   生装置。
6. 【請求項６】 前記制御手段は、前記ＤＣ制御として、
   スレッショルドレベルの位置をＤＣエラー信号に基づい
   て制御することを特徴とする請求項１乃至３のうちいず
   れか一項記載のディジタル信号再生装置。
7. 【請求項７】 前記制御手段は、前記利得制御として、
   スレッショルドレベルの間隔を利得エラー信号に基づい
   て制御することを特徴とする請求項１乃至３のうちいず
   れか一項記載のディジタル信号再生装置。