JP2680197B2 - タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム - Google Patents
タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システムInfo
- Publication number
- JP2680197B2 JP2680197B2 JP2405638A JP40563890A JP2680197B2 JP 2680197 B2 JP2680197 B2 JP 2680197B2 JP 2405638 A JP2405638 A JP 2405638A JP 40563890 A JP40563890 A JP 40563890A JP 2680197 B2 JP2680197 B2 JP 2680197B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- baud rate
- timing
- signal
- multilevel signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はタイミング抽出回路、及
び、ディジタル通信システムに関し、特に電話線を伝送
媒体として、交換機と端末との間で数メガビット・パー
・セカンド以上の高速伝送を行うのに適したタイミング
抽出回路、及び、通信システムに関する。
び、ディジタル通信システムに関し、特に電話線を伝送
媒体として、交換機と端末との間で数メガビット・パー
・セカンド以上の高速伝送を行うのに適したタイミング
抽出回路、及び、通信システムに関する。
【０００２】
【従来の技術】ディジタル通信システムでは、受信波形
をある基準クロックに同期して識別することにより受信
データを得ている。このためには、受信波形から基準ク
ロックを生成する技術、すなわちタイミング信号の抽出
方式が重要となる。電話線を用いた数メガビット・パー
・セカンド以上の高速ディジタル伝送システムにおいて
は、電話線での信号損失が増え、またクロストーク雑音
も増加するため、周波数帯域の狭い多値伝送符号を用い
ることが望ましい。この条件を満たす伝送符号として、
例えばパーシャルレスポンス・クラス４符号（以後、単
にＰＲ４符号と略す）がある。ＰＲ４符号に適したタイ
ミング抽出方式が特願平1−141016 号に示されている。
この方法は受信波形のゼロクロス検出によりボーレート
の２倍のクロックを抽出し、その後このクロックを分周
して２種類のボーレートクロックを生成し、受信波形の
識別点に一致したボーレートクロックを弁別するという
ものである。弁別の手段として、２種類のボーレートク
ロックでそれぞれ受信波形を識別しフレーム同期パター
ンが読める方を正しいクロックとみなす方法や、符号則
バイオレーションが検出されない方を正しいクロックと
みなす方法などが示されている。
をある基準クロックに同期して識別することにより受信
データを得ている。このためには、受信波形から基準ク
ロックを生成する技術、すなわちタイミング信号の抽出
方式が重要となる。電話線を用いた数メガビット・パー
・セカンド以上の高速ディジタル伝送システムにおいて
は、電話線での信号損失が増え、またクロストーク雑音
も増加するため、周波数帯域の狭い多値伝送符号を用い
ることが望ましい。この条件を満たす伝送符号として、
例えばパーシャルレスポンス・クラス４符号（以後、単
にＰＲ４符号と略す）がある。ＰＲ４符号に適したタイ
ミング抽出方式が特願平1−141016 号に示されている。
この方法は受信波形のゼロクロス検出によりボーレート
の２倍のクロックを抽出し、その後このクロックを分周
して２種類のボーレートクロックを生成し、受信波形の
識別点に一致したボーレートクロックを弁別するという
ものである。弁別の手段として、２種類のボーレートク
ロックでそれぞれ受信波形を識別しフレーム同期パター
ンが読める方を正しいクロックとみなす方法や、符号則
バイオレーションが検出されない方を正しいクロックと
みなす方法などが示されている。
【０００３】
【発明が解決しようとする課題】上記従来技術におい
て、フレーム同期パターンを読む方法ではビット同期を
とるためにフレーム同期の結果を用いることになる。一
般にはビット同期処理が完了した後フレーム同期処理を
行い、２つの処理の独立性を高めて、別々のＬＳＩで処
理しやすいように設計するのが普通である。この点上記
従来技術は２つの処理が絡み合っており、あまり望まし
くない。
て、フレーム同期パターンを読む方法ではビット同期を
とるためにフレーム同期の結果を用いることになる。一
般にはビット同期処理が完了した後フレーム同期処理を
行い、２つの処理の独立性を高めて、別々のＬＳＩで処
理しやすいように設計するのが普通である。この点上記
従来技術は２つの処理が絡み合っており、あまり望まし
くない。
【０００４】また、符号則バイオレーションを検出する
方法では、十分な安全度をとってバイオレーションを検
出するには時間がかかるという問題点がある。たとえ
ば、３タイムスロットのバイオレーションを検出する場
合、バイオレーションパターンは（１，１，１），（−
１，−１，−１），（１，−１，１），（−１，１，−
１），（１，０，１），（−１，０，−１）の６つであ
る。実験によると１つのバイオレーションを検出する平
均タイムスロット長は約２５である。ノイズによる誤動
作を防ぐため１００個のバイオレーションを検出すると
すると、2500タイムスロットの時間が最低必要となって
しまうわけである。
方法では、十分な安全度をとってバイオレーションを検
出するには時間がかかるという問題点がある。たとえ
ば、３タイムスロットのバイオレーションを検出する場
合、バイオレーションパターンは（１，１，１），（−
１，−１，−１），（１，−１，１），（−１，１，−
１），（１，０，１），（−１，０，−１）の６つであ
る。実験によると１つのバイオレーションを検出する平
均タイムスロット長は約２５である。ノイズによる誤動
作を防ぐため１００個のバイオレーションを検出すると
すると、2500タイムスロットの時間が最低必要となって
しまうわけである。
【０００５】本発明の目的はビット同期とフレーム同期
が完全に分離されたタイミング抽出方式を提供すること
である。本発明の他の目的は、識別点に一致したクロッ
クの弁別を短時間で明確に行うことができるタイミング
抽出方式を提供することである。
が完全に分離されたタイミング抽出方式を提供すること
である。本発明の他の目的は、識別点に一致したクロッ
クの弁別を短時間で明確に行うことができるタイミング
抽出方式を提供することである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、受信波形のゼロクロスの発生頻度に注目する。識
別点に一致するゼロクロスの発生頻度は識別点の中間に
位置するゼロクロスの発生頻度に比べて大きく、その比
はほぼ２対１となる。したがって、上記従来技術を用い
て抽出した２種類のクロックの各々を用いてゼロクロス
の数をカウントし、カウント数の大きい方を識別点に一
致したクロックとすれば良い。
めに、受信波形のゼロクロスの発生頻度に注目する。識
別点に一致するゼロクロスの発生頻度は識別点の中間に
位置するゼロクロスの発生頻度に比べて大きく、その比
はほぼ２対１となる。したがって、上記従来技術を用い
て抽出した２種類のクロックの各々を用いてゼロクロス
の数をカウントし、カウント数の大きい方を識別点に一
致したクロックとすれば良い。
【０００７】ただし、この方法ではオール１などの特定
パターンが連続する場合、識別点の中間に位置するゼロ
クロスしか発生しないという問題点が生じる。スクラン
ブラを用いることで特定パターンの連続は小さい確率に
抑えることができるが、高い安定性を見込むためにはや
や不十分である。
パターンが連続する場合、識別点の中間に位置するゼロ
クロスしか発生しないという問題点が生じる。スクラン
ブラを用いることで特定パターンの連続は小さい確率に
抑えることができるが、高い安定性を見込むためにはや
や不十分である。
【０００８】この問題を解決する別の方法は、ゼロクロ
ス数ではなく、受信波形とデータ識別の閾値とのクロス
の数をカウントすることである。受信波形が正しく整形
されている限り、識別点で受信波形とデータ閾値がクロ
スすることは絶対にない。したがって、どの送信パター
ンに対しても、上記従来技術により抽出された２種類の
クロックのどちらが識別点に一致するかを短時間で判定
することができる。
ス数ではなく、受信波形とデータ識別の閾値とのクロス
の数をカウントすることである。受信波形が正しく整形
されている限り、識別点で受信波形とデータ閾値がクロ
スすることは絶対にない。したがって、どの送信パター
ンに対しても、上記従来技術により抽出された２種類の
クロックのどちらが識別点に一致するかを短時間で判定
することができる。
【０００９】
【作用】受信波形のゼロクロスの発生頻度に注目する場
合、図３に示すように識別点に一致するゼロクロス１１
２の発生頻度は識別点の中間に位置するゼロクロスの発
生頻度１１１に比べて大きく、その比はほぼ２対１とな
る。その理由は識別点に一致するゼロクロスは（１，
０），（−１，０），（０，１），（０，−１）の遷移
で生じるのに対して、後者のゼロクロスは（１，−
１），（−１，１）の遷移でのみ生じるためである。し
たがって、上記従来技術を用いて抽出した２種類のクロ
ックの各々を用いてゼロクロスの数をカウントし、カウ
ント数の大きい方を識別点に一致したクロックとすれば
良い。１００個のゼロクロスをカウントするのに要する
平均タイムスロット数は２００程度であるので、従来法
より短時間で判定可能である。
合、図３に示すように識別点に一致するゼロクロス１１
２の発生頻度は識別点の中間に位置するゼロクロスの発
生頻度１１１に比べて大きく、その比はほぼ２対１とな
る。その理由は識別点に一致するゼロクロスは（１，
０），（−１，０），（０，１），（０，−１）の遷移
で生じるのに対して、後者のゼロクロスは（１，−
１），（−１，１）の遷移でのみ生じるためである。し
たがって、上記従来技術を用いて抽出した２種類のクロ
ックの各々を用いてゼロクロスの数をカウントし、カウ
ント数の大きい方を識別点に一致したクロックとすれば
良い。１００個のゼロクロスをカウントするのに要する
平均タイムスロット数は２００程度であるので、従来法
より短時間で判定可能である。
【００１０】また、受信波形とデータ識別の閾値とのク
ロスの数をカウントする場合、図５に示すように、受信
波形が正しく整形されている限り、識別点で受信波形と
データ閾値がクロスすることは絶対にない。したがっ
て、どのような送信パターンに対しても、上記従来技術
により抽出された２種類のクロックのどちらが識別点に
一致するかを短時間で判定することができる。
ロスの数をカウントする場合、図５に示すように、受信
波形が正しく整形されている限り、識別点で受信波形と
データ閾値がクロスすることは絶対にない。したがっ
て、どのような送信パターンに対しても、上記従来技術
により抽出された２種類のクロックのどちらが識別点に
一致するかを短時間で判定することができる。
【００１１】
【実施例】図１に４ＭｂｐｓのＰＲ４伝送回路に適用さ
れた本発明の第１の実施例を示す。受信波形は等化器１
によって伝送歪を整形される。タイミング抽出回路２は
ゼロクロス検出器３，ＰＬＬ４，分周器６，セレクタ
７，クロック位相判定部８から構成される。ゼロクロス
検出器３により検出されたゼロクロスパルスはボーレー
トの２倍すなわち８ＭＨｚにチューニングされたＰＬＬ
４に入力され８ＭＨｚのクロックを出力する。分周器６
はＰＬＬ４から得られた８ＭＨｚクロックを分周して、
互いに位相の異なる２つの４ＭＨｚクロックを生成す
る。２つの４MHzクロックはゼロクロスパルスと共にク
ロック位相判定部８に入力され、セレクト信号を出力す
る。セレクト信号に従って、セレクタ７は識別点に一致
したクロックを弁別する。出力された受信クロックに従
って、識別器９は等化器１の出力波形からデータを識別
する。
れた本発明の第１の実施例を示す。受信波形は等化器１
によって伝送歪を整形される。タイミング抽出回路２は
ゼロクロス検出器３，ＰＬＬ４，分周器６，セレクタ
７，クロック位相判定部８から構成される。ゼロクロス
検出器３により検出されたゼロクロスパルスはボーレー
トの２倍すなわち８ＭＨｚにチューニングされたＰＬＬ
４に入力され８ＭＨｚのクロックを出力する。分周器６
はＰＬＬ４から得られた８ＭＨｚクロックを分周して、
互いに位相の異なる２つの４ＭＨｚクロックを生成す
る。２つの４MHzクロックはゼロクロスパルスと共にク
ロック位相判定部８に入力され、セレクト信号を出力す
る。セレクト信号に従って、セレクタ７は識別点に一致
したクロックを弁別する。出力された受信クロックに従
って、識別器９は等化器１の出力波形からデータを識別
する。
【００１２】続いて、クロック位相判定部８の動作を図
２および図３を用いて説明する。図２はクロック位相判
定部８の構成例、図３は第１の実施例の動作を示すタイ
ムチャートである。ゼロクロスパルスはエッジ検出回路
１１により立上りタイミングを切り出される(図３信号
１０１)。フリップフロップ１２により２つの４ＭＨｚ
クロック（図３信号１０３，１０６）を８ＭＨｚクロッ
クの立ち下がりで打ち抜くことによりマスク信号（図３
信号１０４，１０７）を生成する。どちらのフリップフ
ロップ１２からどちらのマスク信号１０４，１０７が出
力されるかを前もって知ることはできないが、本明細書
においてはフリップフロップ１２ａからマスク信号１０
４が、フリップフロップ１２ｂからマスク信号１０７が
出力されたと仮定して説明する。ＡＮＤゲートを用いて
マスク信号(図３信号１０４，107)とゼロクロスパルス
（図３信号１０１）の論理積をとり、２種類のゼロクロ
スパルス(図３信号１０５，１０８)が生成される。ゼロ
クロスパルス１０５と１０８はアップダウンカウンタ１
４で計数され、ゼロクロスパルス１０５の数が多ければ
ｃａｒｒｙ信号が、ゼロクロスパルス１０８の数が多け
ればｂｏｒｒｏｗ信号が、アップダウンカウンタ１４の
段数に応じた時間後に出力される。上記仮定の下ではゼ
ロクロスパルス１０５と１０８の発生頻度はほぼ２対１
であり、数の多いゼロクロスパルス１０５が識別点に一
致するクロックに属することがわかる。この時確かに４
ＭＨｚクロック１０３の立ち下がりが等化波形１００の
識別点に一致している。セレクト信号生成回路１５はセ
レクタ７がクロック１０３を選択するように制御信号を
発生させる。
２および図３を用いて説明する。図２はクロック位相判
定部８の構成例、図３は第１の実施例の動作を示すタイ
ムチャートである。ゼロクロスパルスはエッジ検出回路
１１により立上りタイミングを切り出される(図３信号
１０１)。フリップフロップ１２により２つの４ＭＨｚ
クロック（図３信号１０３，１０６）を８ＭＨｚクロッ
クの立ち下がりで打ち抜くことによりマスク信号（図３
信号１０４，１０７）を生成する。どちらのフリップフ
ロップ１２からどちらのマスク信号１０４，１０７が出
力されるかを前もって知ることはできないが、本明細書
においてはフリップフロップ１２ａからマスク信号１０
４が、フリップフロップ１２ｂからマスク信号１０７が
出力されたと仮定して説明する。ＡＮＤゲートを用いて
マスク信号(図３信号１０４，107)とゼロクロスパルス
（図３信号１０１）の論理積をとり、２種類のゼロクロ
スパルス(図３信号１０５，１０８)が生成される。ゼロ
クロスパルス１０５と１０８はアップダウンカウンタ１
４で計数され、ゼロクロスパルス１０５の数が多ければ
ｃａｒｒｙ信号が、ゼロクロスパルス１０８の数が多け
ればｂｏｒｒｏｗ信号が、アップダウンカウンタ１４の
段数に応じた時間後に出力される。上記仮定の下ではゼ
ロクロスパルス１０５と１０８の発生頻度はほぼ２対１
であり、数の多いゼロクロスパルス１０５が識別点に一
致するクロックに属することがわかる。この時確かに４
ＭＨｚクロック１０３の立ち下がりが等化波形１００の
識別点に一致している。セレクト信号生成回路１５はセ
レクタ７がクロック１０３を選択するように制御信号を
発生させる。
【００１３】続いて、やはり４ＭｂｐｓのＰＲ４伝送回
路に適用された本発明の第２実施例を示す。図４はこの
ブロック図である。受信波形は等化器１によって伝送歪
を整形される。タイミング抽出回路２はゼロクロス検出
器３，ＰＬＬ４，分周器６，セレクタ７，クロック位相
判定部８から構成される。ゼロクロス検出器３により検
出されたゼロクロスパルスはボーレートの２倍すなわち
８ＭＨｚにチューニングされたＰＬＬ４に入力され８Ｍ
Ｈｚのクロックを出力する。分周器６はＰＬＬ４から得
られた８ＭＨｚクロックを分周して、互いに位相の異な
る２つの４MHzクロックを生成する。以上の動作は既に
説明した第１実施例と同じである。異なる点は、クロッ
ク位相判定部８の入力は、２つの４ＭＨｚクロックおよ
びコンパレータ１０の出力であるデータ閾値と受信波形
とのクロス点（以下データ変化点と呼ぶ）である点であ
る。クロック位相判定部８より出力されたセレクト信号
に従って、セレクタ７は識別点に一致したクロックを弁
別する。出力された受信クロックに従って、識別器９は
コンパレータ１０の出力波形からデータを識別する。弁
別回路５の他の構成として、分周器６とセレクタ７を一
体化してセレクト信号を分周器６のリセット端子に入力
し、セレクト信号の入力タイミングに分周器６の１つだ
けの出力が立ち上がるかまたは立ち下がるようにしても
良い。
路に適用された本発明の第２実施例を示す。図４はこの
ブロック図である。受信波形は等化器１によって伝送歪
を整形される。タイミング抽出回路２はゼロクロス検出
器３，ＰＬＬ４，分周器６，セレクタ７，クロック位相
判定部８から構成される。ゼロクロス検出器３により検
出されたゼロクロスパルスはボーレートの２倍すなわち
８ＭＨｚにチューニングされたＰＬＬ４に入力され８Ｍ
Ｈｚのクロックを出力する。分周器６はＰＬＬ４から得
られた８ＭＨｚクロックを分周して、互いに位相の異な
る２つの４MHzクロックを生成する。以上の動作は既に
説明した第１実施例と同じである。異なる点は、クロッ
ク位相判定部８の入力は、２つの４ＭＨｚクロックおよ
びコンパレータ１０の出力であるデータ閾値と受信波形
とのクロス点（以下データ変化点と呼ぶ）である点であ
る。クロック位相判定部８より出力されたセレクト信号
に従って、セレクタ７は識別点に一致したクロックを弁
別する。出力された受信クロックに従って、識別器９は
コンパレータ１０の出力波形からデータを識別する。弁
別回路５の他の構成として、分周器６とセレクタ７を一
体化してセレクト信号を分周器６のリセット端子に入力
し、セレクト信号の入力タイミングに分周器６の１つだ
けの出力が立ち上がるかまたは立ち下がるようにしても
良い。
【００１４】続いて、第２の実施例におけるクロック位
相判定部８の動作を図２および図５を用いて説明する。
図２はクロック位相判定部８の構成例、図５は第２の実
施例の動作を示すタイムチャートである。第１実施例と
異なり、ゼロクロス信号の代わりにデータ変化点信号が
入力され、エッジ検出回路１１により立上りタイミング
を切り出される（図５信号１１０）。フリップフロップ
１２により２つの４ＭＨｚクロック（図５信号１０３，
１０６）を８ＭＨｚクロックの立ち下がりで打ち抜くこ
とによりマスク信号（図５信号１０４，１０７）を生成
する。フリップフロップ１２ａからマスク信号１０４
が、フリップフロップ１２ｂからマスク信号１０７が出
力されたと仮定する。ＡＮＤゲートを用いてマスク信号
（図５信号１０４，１０７）とデータ変化点パルス（図
３信号１１０）の論理積をとると、４ＭＨｚクロック１
０３からつくられたデータ変化点パルス(図５信号１１
１)のみが検出される。したがって、一定時間後にｃａ
ｒｒｙ信号が必ず出力されることになる。この時確かに
４ＭＨｚクロック１０３の立ち下がりが等化波形100の
識別点に一致している。セレクト信号生成回路１５はセ
レクタ７がクロック１０３を選択するように制御信号を
発生させる。
相判定部８の動作を図２および図５を用いて説明する。
図２はクロック位相判定部８の構成例、図５は第２の実
施例の動作を示すタイムチャートである。第１実施例と
異なり、ゼロクロス信号の代わりにデータ変化点信号が
入力され、エッジ検出回路１１により立上りタイミング
を切り出される（図５信号１１０）。フリップフロップ
１２により２つの４ＭＨｚクロック（図５信号１０３，
１０６）を８ＭＨｚクロックの立ち下がりで打ち抜くこ
とによりマスク信号（図５信号１０４，１０７）を生成
する。フリップフロップ１２ａからマスク信号１０４
が、フリップフロップ１２ｂからマスク信号１０７が出
力されたと仮定する。ＡＮＤゲートを用いてマスク信号
（図５信号１０４，１０７）とデータ変化点パルス（図
３信号１１０）の論理積をとると、４ＭＨｚクロック１
０３からつくられたデータ変化点パルス(図５信号１１
１)のみが検出される。したがって、一定時間後にｃａ
ｒｒｙ信号が必ず出力されることになる。この時確かに
４ＭＨｚクロック１０３の立ち下がりが等化波形100の
識別点に一致している。セレクト信号生成回路１５はセ
レクタ７がクロック１０３を選択するように制御信号を
発生させる。
【００１５】上記第１，第２の実施例ではマスク信号の
パルスデューティーを５０％としているが、パルスデュ
ーティーをより狭めれば回路は若干複雑になるものの、
波形歪によりカウントパルスの位置がずれて誤ったタイ
ミングでカウントされる危険を減らすこともできる。
パルスデューティーを５０％としているが、パルスデュ
ーティーをより狭めれば回路は若干複雑になるものの、
波形歪によりカウントパルスの位置がずれて誤ったタイ
ミングでカウントされる危険を減らすこともできる。
【００１６】図６は本発明が適用されるディジタル伝送
回路の１実施例である。既に説明したタイミング抽出回
路２，等化器１，識別器９に加え、復号器２１、デスク
ランブラ２２から受信回路２３が構成される。送信回路
２７は特定パターンの連続送信を防ぐスクランブラ２
６，ＰＲ４などの伝送符号化を行う符号化器２５および
余計な高周波成分の発生を防ぐ送信フィルタから構成さ
れる。送信回路２７と受信回路２８はトランス２９およ
び電話線３０を介して接続される。
回路の１実施例である。既に説明したタイミング抽出回
路２，等化器１，識別器９に加え、復号器２１、デスク
ランブラ２２から受信回路２３が構成される。送信回路
２７は特定パターンの連続送信を防ぐスクランブラ２
６，ＰＲ４などの伝送符号化を行う符号化器２５および
余計な高周波成分の発生を防ぐ送信フィルタから構成さ
れる。送信回路２７と受信回路２８はトランス２９およ
び電話線３０を介して接続される。
【００１７】図７は上記伝送回路２８を適用した通信シ
ステムの１実施例である。交換機３６と音声，データ統
合端末３４が電話線３０を介して接続されている。交換
機３６は交換回路３５と、端末３４の数だけの伝送回路
から構成される。端末３４内の伝送回路２８は受信回路
が交換機３６内の伝送回路の送信回路に接続されるよう
にする。端末３４内の伝送回路２８およびプロトコル処
理部３１から通信インタフェース３２が構成され、さら
にデータ端末３３ａと電話器３３ｂが接続されて音声、
データ統合端末３４が構成される。
ステムの１実施例である。交換機３６と音声，データ統
合端末３４が電話線３０を介して接続されている。交換
機３６は交換回路３５と、端末３４の数だけの伝送回路
から構成される。端末３４内の伝送回路２８は受信回路
が交換機３６内の伝送回路の送信回路に接続されるよう
にする。端末３４内の伝送回路２８およびプロトコル処
理部３１から通信インタフェース３２が構成され、さら
にデータ端末３３ａと電話器３３ｂが接続されて音声、
データ統合端末３４が構成される。
【００１８】図８は特願平1−141016 号に開示された従
来技術の概念図である。Ｎ値入力信号に対して、タイミ
ング抽出回路４１はゼロクロス検出器４２、ボーレート
のＮ−１倍にチューニングされたＰＬＬ４３を用いてＮ
−１倍クロックを抽出し、分周器４４でＮ−１種類のボ
ーレートクロックを得た後、弁別回路４５により識別点
に一致したボーレートクロックを弁別する。弁別は識別
器４６の出力を用いて行われるため、本発明のようなゼ
ロクロスカウントはできなかった。本発明では識別器４
６の直前の信号やゼロクロス検出器４２の出力を用いて
いる。
来技術の概念図である。Ｎ値入力信号に対して、タイミ
ング抽出回路４１はゼロクロス検出器４２、ボーレート
のＮ−１倍にチューニングされたＰＬＬ４３を用いてＮ
−１倍クロックを抽出し、分周器４４でＮ−１種類のボ
ーレートクロックを得た後、弁別回路４５により識別点
に一致したボーレートクロックを弁別する。弁別は識別
器４６の出力を用いて行われるため、本発明のようなゼ
ロクロスカウントはできなかった。本発明では識別器４
６の直前の信号やゼロクロス検出器４２の出力を用いて
いる。
【００１９】
【発明の効果】本発明ではビット同期とフレーム同期が
完全に分離されており、２つの処理を別のＬＳＩで行う
場合にも容易に対応できる。また、識別点に一致したク
ロックの弁別を短時間で明確に行うことができる。
完全に分離されており、２つの処理を別のＬＳＩで行う
場合にも容易に対応できる。また、識別点に一致したク
ロックの弁別を短時間で明確に行うことができる。
【図１】ゼロクロスパルスをカウントする本発明の第１
の実施例を示す図である。
の実施例を示す図である。
【図２】クロック位相判定部の詳細実施例を示す図であ
る。
る。
【図３】第１実施例の動作を示すタイムチャートを示す
図である。
図である。
【図４】データ変化点パルスをカウントする本発明の第
２の実施例を示す図である。
２の実施例を示す図である。
【図５】第２実施例の動作を示すタイムチャートを示す
図である。
図である。
【図６】本発明をディジタル伝送回路に適用した実施例
を示す図である。
を示す図である。
【図７】本発明を通信システムに適用した実施例を示す
図である。
図である。
【図８】従来技術の概念図である。
１…等化器、２…タイミング抽出回路、３…ゼロクロス
検出器、４…ＰＬＬ、６…分周器、７…セレクタ、８…
クロック位相判定部、９…識別器、１０…コンパレー
タ、１１…エッジ検出回路、１２…フリップフロップ、
１３…ＡＮＤゲート、１４…アップダウンカウンタ、１
５…セレクト信号生成回路、２１…復号器、２２…デス
クランブラ、２３…受信回路、２４…送信フィルタ、２
５…符号化器、２６…スクランブラ、２７…送信回路、
２８…伝送回路、２９…トランス、３０…電話線、３１
…プロトコル処理回路、３２…端末インタフェース、３
３ａ…電話器、３３ｂ…データ端末、３４…音声、デー
タ統合端末、３５…交換回路、３６…交換機、４１…タ
イミング抽出回路、４２…ゼロクロス検出器、４３…Ｐ
ＬＬ、４４…分周器、４５…弁別回路、４６…識別器。
検出器、４…ＰＬＬ、６…分周器、７…セレクタ、８…
クロック位相判定部、９…識別器、１０…コンパレー
タ、１１…エッジ検出回路、１２…フリップフロップ、
１３…ＡＮＤゲート、１４…アップダウンカウンタ、１
５…セレクト信号生成回路、２１…復号器、２２…デス
クランブラ、２３…受信回路、２４…送信フィルタ、２
５…符号化器、２６…スクランブラ、２７…送信回路、
２８…伝送回路、２９…トランス、３０…電話線、３１
…プロトコル処理回路、３２…端末インタフェース、３
３ａ…電話器、３３ｂ…データ端末、３４…音声、デー
タ統合端末、３５…交換回路、３６…交換機、４１…タ
イミング抽出回路、４２…ゼロクロス検出器、４３…Ｐ
ＬＬ、４４…分周器、４５…弁別回路、４６…識別器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森田 隆士 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 戸塚工場内 (72)発明者 山下 聡一 神奈川県横浜市戸塚区戸塚町180番地 日立通信システム株式会社内
Claims (12)
- 【請求項１】所定のボーレートで送出され、該ボーレー
トの整数倍の周波数タイミングで基準レベルとのクロス
タイミングが発生する多値信号から、上記ボーレートの
クロックを抽出し該クロックに応じて上記多値信号から
識別データを得るタイミング抽出回路において、上記多
値信号と所定の閾値とのクロスタイミングを検出する検
出器と、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを出力する同期制御回路と、上記
整数倍のクロックを分周し互いに位相の異なる複数のボ
ーレートクロックを生成するクロック生成器と、上記ク
ロスタイミングおよび上記ボーレートの整数倍のクロッ
クを用いて、上記複数のボーレートクロックから上記多
値信号の識別点に同期したボーレートクロックを弁別す
るクロック位相判定回路と、該クロック位相判定回路か
らのセレクト信号を用いて、上記複数のボーレートクロ
ックから上記多値信号の識別点に同期したボーレートク
ロックを選択するセレクタとを備えたことを特徴とする
タイミング抽出回路。 - 【請求項２】上記タイミング抽出回路において、上記ク
ロック位相判定回路は各ボーレートクロックを用いて上
記クロスタイミングの数を計数、比較し、この比較結果
に基づいて上記多値信号の識別点に同期したボーレート
クロックを弁別することを特徴とする請求項１記載のタ
イミング抽出回路。 - 【請求項３】所定のボーレートで送出され、該ボーレー
トの整数倍の周波数タイミングで基準レベルとのクロス
タイミングが発生する多値信号から、上記ボーレートの
クロックを抽出し該クロックに応じて上記多値信号から
識別データを得るタイミング抽出回路において、上記多
値信号と所定の第１の閾値とのクロスタイミングを検出
する検出器と、上記クロスタイミングに同期して上記ボ
ーレートの整数倍のクロックを出力する同期制御回路
と、上記整数倍のクロックを分周し互いに位相の異なる
複数のボーレートクロックを生成するクロック生成器
と、上記多値信号を第２の閾値と比較するコンパレータ
と、上記コンパレータの出力信号および上記ボーレート
の整数倍のクロックを用いて、上記複数のボーレートク
ロックから上記多値信号の識別点に同期したボーレート
クロックを弁別するクロック位相判定回路と、該クロッ
ク位相判定回路からのセレクト信号を用いて、上記複数
のボーレートクロックから上記多値信号の識別点に同期
したボーレートクロックを選択するセレクタとを備えた
ことを特徴とするタイミング抽出回路。 - 【請求項４】上記タイミング抽出回路において、上記ク
ロック位相判定回路は各ボーレートクロックを用いて上
記コンパレータの出力信号パルスの数を計数、比較し、
この比較結果に基づいて上記多値信号の識別点に同期し
たボーレートクロックを弁別することを特徴とする請求
項３記載のタイミング抽出回路。 - 【請求項５】送信装置と受信装置が通信回線を介して接
続され、上記送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングで
基準レベルとのクロスタイミングが発生する多値信号と
して送信し、上記受信装置が上記多値信号から上記ボー
レートのクロックを抽出し、該クロックに応じて上記多
値信号から識別データを得るようにした通信システムに
おいて、上記受信装置が上記多値信号と所定の閾値との
クロスタイミングを検出する検出器と、上記クロスタイ
ミングに同期して上記ボーレートの整数倍のクロックを
出力する同期制御回路と、上記整数倍のクロックを分周
し互いに位相の異なる複数のボーレートクロックを生成
するクロック生成器と、上記クロスタイミングおよび上
記ボーレートの整数倍のクロックを用いて、上記複数の
ボーレートクロックから上記多値信号の識別点に同期し
たボーレートクロックを弁別するクロック位相判定回路
と、該クロック位相判定回路からのセレクト信号を用い
て、上記複数のボーレートクロックから上記多値信号の
識別点に同期したボーレートクロックを選択するセレク
タとを備えたことを特徴とする通信システム。 - 【請求項６】上記通信システムにおいて、上記クロック
位相判定回路は各ボーレートクロックを用いて上記クロ
スタイミングの数を計数、比較し、この比較結果に基づ
いて上記多値信号の識別点に同期したボーレートクロッ
クを弁別することを特徴とする請求項５記載の通信シス
テム。 - 【請求項７】送信装置と受信装置が通信回線を介して接
続され、上記送信装置が、データを所定のボーレート
で、かつ、該ボーレートの整数倍の周波数タイミングで
基準レベルとのクロスタイミングが発生する多値信号と
して送信し、上記受信装置が上記多値信号から上記ボー
レートのクロックを抽出し、該クロックに応じて上記多
値信号から識別データを得るようにした通信システムに
おいて、上記受信装置が上記多値信号と所定の第１の閾
値とのクロスタイミングを検出する検出器と、上記クロ
スタイミングに同期して上記ボーレートの整数倍のクロ
ックを出力する同期制御回路と、上記整数倍のクロック
を分周し互いに位相の異なる複数のボーレートクロック
を生成するクロック生成器と、上記多値信号を第２の閾
値と比較するコンパレータと、上記コンパレータの出力
信号および上記ボーレートの整数倍のクロックを用い
て、上記複数のボーレートクロックから上記多値信号の
識別点に同期したボーレートクロックを弁別するクロッ
ク位相判定回路と、該クロック位相判定回路からのセレ
クト信号を用いて、上記複数のボーレートクロックから
上記多値信号の識別点に同期したボーレートクロックを
選択するセレクタとを備えたことを特徴とする通信シス
テム。 - 【請求項８】上記通信システムにおいて、上記クロック
位相判定回路は各ボーレートクロックを用いて上記コン
パレータの出力信号の数を計数、比較し、この比較結果
に基づいて上記多値信号の識別点に同期したボーレート
クロックを弁別することを特徴とする請求項７記載の通
信システム。 - 【請求項９】所定のボーレートを持ち、該ボーレートの
整数倍の周波数タイミングで基準レベルとのクロスタイ
ミングが発生する多値信号から、上記ボーレートのクロ
ックを抽出し該クロックに応じて上記多値信号から識別
データを得るタイミング抽出方法において、上記多値信
号と所定の閾値とのクロスタイミングを検出し、上記ク
ロスタイミングに同期して上記ボーレートの整数倍のク
ロックを生成し、上記整数倍のクロックを分周して互い
に位相の異なる複数のボーレートクロックを生成し、上
記クロスタイミングおよび上記ボーレートの整数倍のク
ロックを用いて、上記複数のボーレートクロックから上
記多値信号の識別点に同期したボーレートクロックを弁
別するようにしたことを特徴とするタイミング抽出方
法。 - 【請求項１０】上記タイミング抽出方法において、上記
弁別においては各ボーレートクロックを用いて上記クロ
スタイミングの数を計数、比較し、この比較結果に基づ
いて上記多値信号の識別点に同期したボーレートクロッ
クを弁別するようにしたことを特徴とする請求項９記載
のタイミング抽出方法。 - 【請求項１１】所定のボーレートを持ち、該ボーレート
の整数倍の周波数タイミングで基準レベルとのクロスタ
イミングが発生する多値信号から、上記ボーレートのク
ロックを抽出し該クロックに応じて上記多値信号から識
別データを得るためのタイミング抽出方法において、上
記多値信号と所定の第１の閾値とのクロスタイミングを
検出し、上記クロスタイミングに同期して上記ボーレー
トの整数倍のクロックを生成し、上記整数倍のクロック
を分周して互いに位相の異なる複数のボーレートクロッ
クを生成し、上記多値信号を第２の閾値と比較し、上記
比較結果および上記ボーレートの整数倍のクロックを用
いて、上記複数のボーレートクロックから上記多値信号
の識別点に同期したボーレートクロックを弁別するよう
にしたことを特徴とするタイミング抽出方法。 - 【請求項１２】上記タイミング抽出方法において、上記
弁別においては各ボーレートクロックを用いて上記多値
信号を第２の閾値との比較結果から生じたパルスの数を
計数、比較し、この比較結果に基づいて上記多値信号の
識別点に同期したボーレートクロックを弁別するように
したことを特徴とする請求項１１記載のタイミング抽出
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405638A JP2680197B2 (ja) | 1990-12-25 | 1990-12-25 | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム |
| US07/804,925 US5237590A (en) | 1989-03-13 | 1991-12-11 | Timing extraction circuit and communication system utilizing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405638A JP2680197B2 (ja) | 1990-12-25 | 1990-12-25 | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04222135A JPH04222135A (ja) | 1992-08-12 |
| JP2680197B2 true JP2680197B2 (ja) | 1997-11-19 |
Family
ID=18515254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405638A Expired - Lifetime JP2680197B2 (ja) | 1989-03-13 | 1990-12-25 | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680197B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125550B2 (ja) * | 2008-01-30 | 2013-01-23 | 富士通株式会社 | 通信システム |
| US8306171B2 (en) * | 2009-04-15 | 2012-11-06 | General Electric Company | Method and system for bit detection and synchronization |
-
1990
- 1990-12-25 JP JP2405638A patent/JP2680197B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04222135A (ja) | 1992-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237590A (en) | Timing extraction circuit and communication system utilizing the same | |
| US4302845A (en) | Phase-encoded data signal demodulator | |
| KR101021390B1 (ko) | 에이에스케이 복조 장치 및 그것을 이용한 무선 장치 | |
| US5825825A (en) | Method of processing multi-level signals for simple clock recovery | |
| US5371766A (en) | Clock extraction and data regeneration logic for multiple speed data communications systems | |
| CA1198824A (en) | Burst signal transmission system | |
| US5123030A (en) | Timing extraction method and communication system | |
| AU638076B2 (en) | Collision detection using code rule violations of the manchester code | |
| GB2026796A (en) | Clock synchronization circuit | |
| US5267267A (en) | Timing extraction method and communication system | |
| US4276650A (en) | Method of synchronizing a quadphase receiver and clock synchronization device for carrying out the method | |
| US4759040A (en) | Digital synchronizing circuit | |
| JP2680197B2 (ja) | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム | |
| US4292593A (en) | Method of demodulating a quadphase coded data signal and receiver for carrying out the method | |
| GB2306066A (en) | Clock recovery | |
| EP0082575B1 (en) | An energy-synchronised demodulator circuit | |
| JP2638582B2 (ja) | タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置 | |
| JP2962467B2 (ja) | タイミング抽出方法 | |
| JP3399942B2 (ja) | 入力パルスのシーケンスを検出するための方法と装置 | |
| Sato et al. | Performance analysis of (m, 2) MPPM with imperfect slot synchronization | |
| US6617917B2 (en) | Caller-ID demodulation apparatus and method using multiple thresholds | |
| US5046073A (en) | Signal processing apparatus for recovering a clock signal and a data signal from an encoded information signal | |
| JPH104436A (ja) | クロック再生回路 | |
| JP2719683B2 (ja) | 信号受信装置 | |
| CA2185866C (en) | Method of processing multi-level signals for simple clock recovery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970624 |