JP2719683B2 - 信号受信装置 - Google Patents
信号受信装置Info
- Publication number
- JP2719683B2 JP2719683B2 JP10364288A JP10364288A JP2719683B2 JP 2719683 B2 JP2719683 B2 JP 2719683B2 JP 10364288 A JP10364288 A JP 10364288A JP 10364288 A JP10364288 A JP 10364288A JP 2719683 B2 JP2719683 B2 JP 2719683B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- rule violation
- output
- transition rule
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はマンチェスタ符号変換を受けた信号の受信
に適する信号受信装置に関する。
に適する信号受信装置に関する。
「従来の技術」 従来のマンチェスタ符号変換を受けた信号の受信装置
の構成は、バースト信号受信装置に適用した例として特
願昭58-68035に示されており、その基本構成は第２図で
ある。この信号の流れは以下の如くになる。
の構成は、バースト信号受信装置に適用した例として特
願昭58-68035に示されており、その基本構成は第２図で
ある。この信号の流れは以下の如くになる。
送信装置１に入力される送信信号２とクロック信号
（f0）３は、マンチェスタ符号変換器４で符号変換され
伝送信号として伝送路５に出力される。受信装置６では
伝送路５から受信した信号はパーシャルレスポンス変換
器〔PR（1,−１）：バイポーラ変換〕７で交流変換後に
２値識別器８と2f。タイミング抽出器12とに入力され
る。タイミング抽出された2f。タイミング信号は識別器
８、シフトレジスタ９、キャリアセンス回路14,1/2分周
器16に入力される。２値識別器８で識別されたた受信信
号はシフトレジスタ９に入力され、その出力は符号列の
遷移則違反検出器13とAND回路10に入力される。遷移則
違反検出器13の出力21およびキャリアセンス回路14の出
力はAND回路15に入力され、その出力は1/2分周器16に入
力される。1/2分周器16の出力はAND回路10、遷移則違反
検出器13に入力され、さらに受信クロック（f0）20とし
て出力される。AND回路10の出力は受信出力（RZ）11と
して出力される。遷移則違反検出器13の出力21（CRV）
およびキャリアセンス回路14の出力をインバータ17を介
して反転した出力はAND回路18に入力され、その出力は
カウンタ19に入力される。カウンタ19の出力は、衝突開
始検出信号22（COLL START）として出力される。
（f0）３は、マンチェスタ符号変換器４で符号変換され
伝送信号として伝送路５に出力される。受信装置６では
伝送路５から受信した信号はパーシャルレスポンス変換
器〔PR（1,−１）：バイポーラ変換〕７で交流変換後に
２値識別器８と2f。タイミング抽出器12とに入力され
る。タイミング抽出された2f。タイミング信号は識別器
８、シフトレジスタ９、キャリアセンス回路14,1/2分周
器16に入力される。２値識別器８で識別されたた受信信
号はシフトレジスタ９に入力され、その出力は符号列の
遷移則違反検出器13とAND回路10に入力される。遷移則
違反検出器13の出力21およびキャリアセンス回路14の出
力はAND回路15に入力され、その出力は1/2分周器16に入
力される。1/2分周器16の出力はAND回路10、遷移則違反
検出器13に入力され、さらに受信クロック（f0）20とし
て出力される。AND回路10の出力は受信出力（RZ）11と
して出力される。遷移則違反検出器13の出力21（CRV）
およびキャリアセンス回路14の出力をインバータ17を介
して反転した出力はAND回路18に入力され、その出力は
カウンタ19に入力される。カウンタ19の出力は、衝突開
始検出信号22（COLL START）として出力される。
第２図で、マンチェスタ符号変換とパーシャルレスポ
ンス変換を受けた信号の各部での関係を第３図に示す。
Ｓは送信信号、Ｍはマンチェスタ符号変換（“0"入力に
対し変換出力は“10",“1"入力に対し変換出力は“0
1"）後の信号、Ｉはさらにパーシャルレスポンス変換
（“2a"入力に対し“a,-a",“0"入力に対し“0,0"の各
２符号にわたる変換：交流変換）後の信号、R1は2f。タ
ィミング信号による識別出力である。マンチェスタ符号
が、符号の後半に情報を含むことを考慮して識別出力R1
と受信クロック（f0）から復号すると、受信（再生）信
号Ｒが得られる。第３図で、前の符号に依存する出力を
“X"、正の振幅出力を“＋”、負の振幅出力を“−”と
して示す。さらに、２値識別器８の識別レベルが零に対
して正（＋Δ）もしくは負（−Δ）にずらした場合の識
別出力と遷移則違反を示している。
ンス変換を受けた信号の各部での関係を第３図に示す。
Ｓは送信信号、Ｍはマンチェスタ符号変換（“0"入力に
対し変換出力は“10",“1"入力に対し変換出力は“0
1"）後の信号、Ｉはさらにパーシャルレスポンス変換
（“2a"入力に対し“a,-a",“0"入力に対し“0,0"の各
２符号にわたる変換：交流変換）後の信号、R1は2f。タ
ィミング信号による識別出力である。マンチェスタ符号
が、符号の後半に情報を含むことを考慮して識別出力R1
と受信クロック（f0）から復号すると、受信（再生）信
号Ｒが得られる。第３図で、前の符号に依存する出力を
“X"、正の振幅出力を“＋”、負の振幅出力を“−”と
して示す。さらに、２値識別器８の識別レベルが零に対
して正（＋Δ）もしくは負（−Δ）にずらした場合の識
別出力と遷移則違反を示している。
遷移則違反は、識別出力R1の出力パターン（第３図で
は３ビット）を受信クロック（f0）と同期させて出力し
たものであり、符号の前半部（真ん中のビット）が識別
誤りを起こした状態である。これらの遷移則違反は、一
般的には２つ以上の信号が同時に受信装置に到達し、受
信符号列が乱された場合に発生すると考えて良い。
は３ビット）を受信クロック（f0）と同期させて出力し
たものであり、符号の前半部（真ん中のビット）が識別
誤りを起こした状態である。これらの遷移則違反は、一
般的には２つ以上の信号が同時に受信装置に到達し、受
信符号列が乱された場合に発生すると考えて良い。
上記の説明から分かるように、第２図において入力デ
ータはシフトレジスタ９には、2f。タイミング信号で入
力されるが、遷移則違反検出器13からは受信クロックf0
で読み出されるため、受信クロックのビット同期がはず
れた場合には、信号衝突がない場合にも同期はずれに基
づく遷移則違反が発生する。この同期はずれに基づく遷
移則違反を。第４図，第５図を用いて説明する。なお、
図では識別レベルは−Δの場合とした。まず、第４図
は、信号衝突がない場合に、信号および遷移則違反（CR
V）出力をタイミング信号（f0）と同期をとって出力し
た場合である。この場合には信号衝突が発生しなけれ
ば、如何なるパターンが伝送されてもCRVが発生しない
ことが理解できる。
ータはシフトレジスタ９には、2f。タイミング信号で入
力されるが、遷移則違反検出器13からは受信クロックf0
で読み出されるため、受信クロックのビット同期がはず
れた場合には、信号衝突がない場合にも同期はずれに基
づく遷移則違反が発生する。この同期はずれに基づく遷
移則違反を。第４図，第５図を用いて説明する。なお、
図では識別レベルは−Δの場合とした。まず、第４図
は、信号衝突がない場合に、信号および遷移則違反（CR
V）出力をタイミング信号（f0）と同期をとって出力し
た場合である。この場合には信号衝突が発生しなけれ
ば、如何なるパターンが伝送されてもCRVが発生しない
ことが理解できる。
一方、第５図は、全く同一の信号を受信する場合であ
るが、タイミング信号（f0）の位相をπだけずらした場
合、すなわち同期はずれの場合である。この場合には、
信号衝突がないにも関わらずCRVが発生することが理解
される。
るが、タイミング信号（f0）の位相をπだけずらした場
合、すなわち同期はずれの場合である。この場合には、
信号衝突がないにも関わらずCRVが発生することが理解
される。
キャリアセンス回路14は、タイミング抽出された2f。
タイミング信号の有無によりキャリア（信号受信装置の
入力）を検知する。その検知出力はバースト信号の先頭
部分において一定時間（同期引き込み時間）だけハイレ
ベルとなりAND回路15を開放する。もしビット同期がは
ずれていれば、第５図で示したように同期はずれによる
CRVが発生するので、この同期引き込み時間以内に発生
した遷移則違反検出器13の出力は1/2分周器16に供給さ
れ、その遷移則違反出力により受信クロックのビット同
期を確立する同期引き込み動作が行われる。この結果受
信クロック（f0）20としてビット同期の取れた０相クロ
ックが出力され、正しい通信が確保される。
タイミング信号の有無によりキャリア（信号受信装置の
入力）を検知する。その検知出力はバースト信号の先頭
部分において一定時間（同期引き込み時間）だけハイレ
ベルとなりAND回路15を開放する。もしビット同期がは
ずれていれば、第５図で示したように同期はずれによる
CRVが発生するので、この同期引き込み時間以内に発生
した遷移則違反検出器13の出力は1/2分周器16に供給さ
れ、その遷移則違反出力により受信クロックのビット同
期を確立する同期引き込み動作が行われる。この結果受
信クロック（f0）20としてビット同期の取れた０相クロ
ックが出力され、正しい通信が確保される。
一方、キャリアセンス回路14の出力がインバータ17を
介して入力されるAND回路18は、同期引き込み時間以後
は開放となり、同期引き込み以後に発生した遷移則違反
21（CRV）は、カウンタ19に入力される。カウンタ19で
はCRVの個数を計数し、この計数値が一定値に達した時
衝突開始検出信号22を発生する。通常は電子回路の雑音
によって発生する遷移則違反が無視できる程小さくなる
ような受信レベル範囲で使用されるため、同期引き込み
後に発生する遷移則違反21は、入力信号が２つ以上ある
ために生じているものとして、衝突開始検出信号22とし
て使用される。
介して入力されるAND回路18は、同期引き込み時間以後
は開放となり、同期引き込み以後に発生した遷移則違反
21（CRV）は、カウンタ19に入力される。カウンタ19で
はCRVの個数を計数し、この計数値が一定値に達した時
衝突開始検出信号22を発生する。通常は電子回路の雑音
によって発生する遷移則違反が無視できる程小さくなる
ような受信レベル範囲で使用されるため、同期引き込み
後に発生する遷移則違反21は、入力信号が２つ以上ある
ために生じているものとして、衝突開始検出信号22とし
て使用される。
「発明が解決しようとする課題」 第６図は、信号衝突の開始、終了の状況と従来技術に
よる衝突開始の検出および衝突終了の検出可能性を示し
たものである。衝突の開始、終了の状態を表す図におい
て横軸は時間、縦軸は信号の振幅を表す。また白ヌキ
は、主信号（先に受信された信号）であり、網を施した
信号は衝突信号である。，，，は主信号よりも
大振幅の信号が衝突した場合であり、，，は逆に
振幅の大きな主信号に、主信号よりも小さな信号が衝突
した場合を示す。信号を送出していて衝突に関与してい
るいずれかの装置が信号衝突を検出し、信号送出を停止
することにより衝突状態が終了する。この場合、信号を
送出していない装置では、残留している信号を引続き受
信することになる。受信クロックは残留信号（主信号あ
るいは衝突信号）の０相あるいはπ相のいずれかのクロ
ック位相に同期することになるが、そのいずれに同期す
るかは確率的に決まる、このためただ一つの遷移則違反
検出器のみを有する従来技術では、衝突終了後の受信ク
ロックがたまたま残留信号の０相クロックに同期したク
ロック信号になっていれば、第６図に示したように信号
衝突終了を検出できる。しかし、π相クロックに同期し
たクロック信号になっていれば、第６図に示したよう
に、完全に残留信号の受信が終了するまで同期はずれに
基づく遷移則違反が継続することになる。従って、ただ
一つの遷移則違反検出器のみを有する従来技術では、遷
移則違反を検出するのみでは信号衝突の終了を100％検
出することができず、このため信号衝突の開始、終了の
検出を動作条件とするIEEE802.3リピータとは接続出来
ない欠点があった。また信号衝突があるとデータの再送
要求を出すが、信号衝突の終了が検出できないと、いつ
までも再送要求を出せないことになる。
よる衝突開始の検出および衝突終了の検出可能性を示し
たものである。衝突の開始、終了の状態を表す図におい
て横軸は時間、縦軸は信号の振幅を表す。また白ヌキ
は、主信号（先に受信された信号）であり、網を施した
信号は衝突信号である。，，，は主信号よりも
大振幅の信号が衝突した場合であり、，，は逆に
振幅の大きな主信号に、主信号よりも小さな信号が衝突
した場合を示す。信号を送出していて衝突に関与してい
るいずれかの装置が信号衝突を検出し、信号送出を停止
することにより衝突状態が終了する。この場合、信号を
送出していない装置では、残留している信号を引続き受
信することになる。受信クロックは残留信号（主信号あ
るいは衝突信号）の０相あるいはπ相のいずれかのクロ
ック位相に同期することになるが、そのいずれに同期す
るかは確率的に決まる、このためただ一つの遷移則違反
検出器のみを有する従来技術では、衝突終了後の受信ク
ロックがたまたま残留信号の０相クロックに同期したク
ロック信号になっていれば、第６図に示したように信号
衝突終了を検出できる。しかし、π相クロックに同期し
たクロック信号になっていれば、第６図に示したよう
に、完全に残留信号の受信が終了するまで同期はずれに
基づく遷移則違反が継続することになる。従って、ただ
一つの遷移則違反検出器のみを有する従来技術では、遷
移則違反を検出するのみでは信号衝突の終了を100％検
出することができず、このため信号衝突の開始、終了の
検出を動作条件とするIEEE802.3リピータとは接続出来
ない欠点があった。また信号衝突があるとデータの再送
要求を出すが、信号衝突の終了が検出できないと、いつ
までも再送要求を出せないことになる。
この発明の目的は、信号衝突の開始検出に加えて、信
号衝突の終了を100％検出することができ、IEEE802.3リ
ピータと接続することのできるマンチェスタ符号変換を
受けた信号の受信装置を提供することにある。
号衝突の終了を100％検出することができ、IEEE802.3リ
ピータと接続することのできるマンチェスタ符号変換を
受けた信号の受信装置を提供することにある。
「課題を解決するための手段」 この発明によれば第二の遷移則違反検出器が設けら
れ、この第二の遷移則違反検出器は、第一の遷移則違反
検出器に供給される第一の受信クロックとは位相がπ異
なる第二の受信クロックが供給されて、識別した符号列
の遷移則違反が検出される。受信バースト信号の先頭部
より以後の時刻において第一の遷移則違反検出器の出力
により第二のカウンタがリセットされ、この第二のカウ
ンタは受信バースト信号の衝突検出開始信号の発生時刻
以後において第一の受信クロックが供給されて動作を開
始し、その第一の受信クロックを一定時間計数する。ま
た第二の遷移則違反検出器の出力により第三のカウンタ
がリセットされ、この第三のカウンタは受信バースト信
号の衝突検出開始信号の発生時刻以後において第二の受
信クロックが供給されて動作を開始し、その第二の受信
クロックを一定時間計数する。受信バースト信号の衝突
検出開始信号によりリセット−セット−フリップフロッ
プがセットされ、このフリップフロップは第二のカウン
タ出力および第三のカウンタ出力の論理和信号によりリ
セットされ、このリセットにより信号衝突の終了が検出
される。
れ、この第二の遷移則違反検出器は、第一の遷移則違反
検出器に供給される第一の受信クロックとは位相がπ異
なる第二の受信クロックが供給されて、識別した符号列
の遷移則違反が検出される。受信バースト信号の先頭部
より以後の時刻において第一の遷移則違反検出器の出力
により第二のカウンタがリセットされ、この第二のカウ
ンタは受信バースト信号の衝突検出開始信号の発生時刻
以後において第一の受信クロックが供給されて動作を開
始し、その第一の受信クロックを一定時間計数する。ま
た第二の遷移則違反検出器の出力により第三のカウンタ
がリセットされ、この第三のカウンタは受信バースト信
号の衝突検出開始信号の発生時刻以後において第二の受
信クロックが供給されて動作を開始し、その第二の受信
クロックを一定時間計数する。受信バースト信号の衝突
検出開始信号によりリセット−セット−フリップフロッ
プがセットされ、このフリップフロップは第二のカウン
タ出力および第三のカウンタ出力の論理和信号によりリ
セットされ、このリセットにより信号衝突の終了が検出
される。
「実施例」 第１図はこの発明の一実施例であり、破線で囲った回
路部分６は従来技術の場合とは、1/2分周器16から第一
の受信クロック20と、その受信クロックとは位相がπだ
け異なる第二の受信クロック33とが出力されるという点
を除いて、全く同様の構成および動作であり説明は省略
する。なお、第２図と同一番号は同一構成品を示すもの
とする。
路部分６は従来技術の場合とは、1/2分周器16から第一
の受信クロック20と、その受信クロックとは位相がπだ
け異なる第二の受信クロック33とが出力されるという点
を除いて、全く同様の構成および動作であり説明は省略
する。なお、第２図と同一番号は同一構成品を示すもの
とする。
第１図において、23は第一の受信クロックによる遷移
則違反に基づき衝突終了を判断するためのカウンタ、24
はOR回路、25はリセット−セット−フリップフロップ、
26はAND回路、27は衝突開始検出信号22によりセットさ
れるリセット−セット−フリップフロップ、28はシフト
レジスタ、29は第二の受信クロックにより動作する遷移
則違反検出器、30はAND回路、31は第二の受信クロック
による遷移則違反に基づき衝突終了を判断するためのカ
ウンタ、33は第二の受信クロック、35は第二の受信クロ
ックにより発生する遷移則違反（CRV2）、36は衝突検出
出力、38は第一の衝突終了検出信号、39は第二の衝突終
了検出信号である。なお、シフトレジスタ28は、シフト
レジスタ９によって代用することが可能である。
則違反に基づき衝突終了を判断するためのカウンタ、24
はOR回路、25はリセット−セット−フリップフロップ、
26はAND回路、27は衝突開始検出信号22によりセットさ
れるリセット−セット−フリップフロップ、28はシフト
レジスタ、29は第二の受信クロックにより動作する遷移
則違反検出器、30はAND回路、31は第二の受信クロック
による遷移則違反に基づき衝突終了を判断するためのカ
ウンタ、33は第二の受信クロック、35は第二の受信クロ
ックにより発生する遷移則違反（CRV2）、36は衝突検出
出力、38は第一の衝突終了検出信号、39は第二の衝突終
了検出信号である。なお、シフトレジスタ28は、シフト
レジスタ９によって代用することが可能である。
キャリアセンス回路14の出力は、バースト信号の先頭
において一定の時間（同期引き込み時間）だけハイレベ
ルとなり、その後はローレベルとなる。従ってキャリア
センス回路14の出力が入力されるインバータ17の出力に
よって制御されるAND回路18は、同時引き込み時間以後
は開放となり、同期引き込み以後に発生した第一の遷移
則違反21（CRV1）は、カウンタ23およびカウンタ19に入
力される。カウンタ19ではCRV1の個数を計数し、この計
数値が一定値に達した時衝突開始検出信号22を発生す
る。衝突開始検出信号22はリセット−セット−フリップ
フロップ25をセットし、衝突検出出力36をハイレベルに
セットする。また衝突開始検出信号22はリセット−セッ
ト−フリップフロップ27をセットすることによりAND回
路26およびAND回路30を開放し、第一の受信クロック20
をカウンタ23に供給し、また第二の受信クロック33をカ
ウンタ31に供給し各々のカウンタを動作させる。
において一定の時間（同期引き込み時間）だけハイレベ
ルとなり、その後はローレベルとなる。従ってキャリア
センス回路14の出力が入力されるインバータ17の出力に
よって制御されるAND回路18は、同時引き込み時間以後
は開放となり、同期引き込み以後に発生した第一の遷移
則違反21（CRV1）は、カウンタ23およびカウンタ19に入
力される。カウンタ19ではCRV1の個数を計数し、この計
数値が一定値に達した時衝突開始検出信号22を発生す
る。衝突開始検出信号22はリセット−セット−フリップ
フロップ25をセットし、衝突検出出力36をハイレベルに
セットする。また衝突開始検出信号22はリセット−セッ
ト−フリップフロップ27をセットすることによりAND回
路26およびAND回路30を開放し、第一の受信クロック20
をカウンタ23に供給し、また第二の受信クロック33をカ
ウンタ31に供給し各々のカウンタを動作させる。
一方、シフトレジスタ28の出力および第二の受信クロ
ックにより動作する遷移則違反検出器29では、第二の受
信クロックにより発生する遷移則違反（CRV2）を検出し
ており、カウンタ31に第二の受信クロックが供給される
と、CRV2が発生する度にカウンタ31をリセットする。逆
に言えば、衝突開始検出信号22が発生してからあらかじ
め設定した一定時間以内にCRV2の発生がなければ第二の
衝突終了検出信号39を発生する。カウンタ23においても
全く同様な動作な行われ、カウンタ23は衝突開始検出信
号22が発生してからあらかじめ設定した一定時間以内に
CRV1の発生がなければ第一の衝突終了検出信号38を発生
する。第一の衝突終了検出信号38および第二の衝突終了
検出信号39はOR回路24で論理和がとられた後、リセット
−セット−フリップフロップ25のリセット端子に出力さ
れ、同端子をリセットし、衝突検出信号36をローレベル
とする。即ち、リセット−セット−フリップフロップ25
は第一の衝突終了検出信号38あるいは第二の衝突終了検
出信号39のうちどちらか時間的に早く発生した信号によ
りリセットされることになり、衝突検出信号36は衝突継
続中のみハイレベルに保たれる。
ックにより動作する遷移則違反検出器29では、第二の受
信クロックにより発生する遷移則違反（CRV2）を検出し
ており、カウンタ31に第二の受信クロックが供給される
と、CRV2が発生する度にカウンタ31をリセットする。逆
に言えば、衝突開始検出信号22が発生してからあらかじ
め設定した一定時間以内にCRV2の発生がなければ第二の
衝突終了検出信号39を発生する。カウンタ23においても
全く同様な動作な行われ、カウンタ23は衝突開始検出信
号22が発生してからあらかじめ設定した一定時間以内に
CRV1の発生がなければ第一の衝突終了検出信号38を発生
する。第一の衝突終了検出信号38および第二の衝突終了
検出信号39はOR回路24で論理和がとられた後、リセット
−セット−フリップフロップ25のリセット端子に出力さ
れ、同端子をリセットし、衝突検出信号36をローレベル
とする。即ち、リセット−セット−フリップフロップ25
は第一の衝突終了検出信号38あるいは第二の衝突終了検
出信号39のうちどちらか時間的に早く発生した信号によ
りリセットされることになり、衝突検出信号36は衝突継
続中のみハイレベルに保たれる。
第４図および第５図において示したように、信号衝突
終了後には主信号あるいは衝突信号の０相クロックに同
期した遷移則違反検出器からはCRVの発生がなくなり、
一方π相クロックに同期した遷移則違反検出器では同期
はずれに基づくCRVが発生する。信号衝突終了時に第一
の遷移則違反検出器13あるいは第二の遷移則違反検出器
29のいずれが０相クロックにより動作することになるか
は、確率的に決定されるものであるが、前述したよう
に、第一の衝突終了検出信号38および第二の衝突終了検
出信号39の論理和をとることによってどちらか早く発生
した衝突終了検出信号でリセットすることにより、信号
衝突の終了を検出することが可能となる。
終了後には主信号あるいは衝突信号の０相クロックに同
期した遷移則違反検出器からはCRVの発生がなくなり、
一方π相クロックに同期した遷移則違反検出器では同期
はずれに基づくCRVが発生する。信号衝突終了時に第一
の遷移則違反検出器13あるいは第二の遷移則違反検出器
29のいずれが０相クロックにより動作することになるか
は、確率的に決定されるものであるが、前述したよう
に、第一の衝突終了検出信号38および第二の衝突終了検
出信号39の論理和をとることによってどちらか早く発生
した衝突終了検出信号でリセットすることにより、信号
衝突の終了を検出することが可能となる。
カウンタ23およびカウンタ31が何個のクロックを計数
した場合に出力を発生するかは、信号衝突のない状態に
おいて、すなわち受信回路の雑音によってどの程度の割
合で遷移則違反が発生するかを考慮して決定すれば良
い。
した場合に出力を発生するかは、信号衝突のない状態に
おいて、すなわち受信回路の雑音によってどの程度の割
合で遷移則違反が発生するかを考慮して決定すれば良
い。
リセット−セット−フリップフロップ25がリセットさ
れると、その反転出力（NQ）によってリセット−セット
−フリップフロップ27がリセットされ初期状態に復帰す
る。
れると、その反転出力（NQ）によってリセット−セット
−フリップフロップ27がリセットされ初期状態に復帰す
る。
「発明の効果」 以上説明したように、この発明を用いると信号衝突の
開始を検出できることに加えて、信号衝突の終了を100
％検出することが可能となり、IEEE802.3リピータと接
続できるマンチェスタ符号変換をうけた信号の受信装置
を提供することができる。
開始を検出できることに加えて、信号衝突の終了を100
％検出することが可能となり、IEEE802.3リピータと接
続できるマンチェスタ符号変換をうけた信号の受信装置
を提供することができる。
第１図はこの発明の実施例を示すブロック図、第２図は
従来のマンチェスタ符号変換を受けた信号の受信装置の
構成図、第３図はマンチェスタ符号変換とパーシャルレ
スポンス変換を受けた信号の各部での関係図、第４図は
０相の受信クロックで遷移則違反を出力した場合の説明
図、第５図はπ相の受信クロックで遷移則違反を出力し
た場合の説明図、第６図は信号衝突の開始および終了の
状況と、衝突終了後の受信クロックの位相状態および従
来技術による衝突終了の可能性を表す関係図である。
従来のマンチェスタ符号変換を受けた信号の受信装置の
構成図、第３図はマンチェスタ符号変換とパーシャルレ
スポンス変換を受けた信号の各部での関係図、第４図は
０相の受信クロックで遷移則違反を出力した場合の説明
図、第５図はπ相の受信クロックで遷移則違反を出力し
た場合の説明図、第６図は信号衝突の開始および終了の
状況と、衝突終了後の受信クロックの位相状態および従
来技術による衝突終了の可能性を表す関係図である。
Claims (1)
- 【請求項１】マンチェスタ符号変換を受けた信号を交流
変換するパーシャルレスポンス変換器と、その出力を２
符号に変換されたマンチェスタ符号に対応する各符号時
刻毎に零よりわずかずれた識別レベルに対して信号識別
する２値識別器と、第一の受信クロックが供給され前記
２値識別器で識別した符号列の遷移則違反を検出する第
一の遷移則違反検出器と、受信バースト信号の先頭部に
おいて前記第一の遷移則違反検出器の出力により同期引
き込み状態に制御され、その結果２符号に変換されたマ
ンチェスタ符号の後半の符号時刻に対応した前記第一の
受信クロックを発生する受信クロック発生回路と、前記
受信バースト信号の先頭部より以後の時刻において前記
第一の遷移則違反検出器の出力を一定数計数して受信バ
ースト信号の衝突検出開始信号を出力する第一のカウン
タとを備えた信号受信装置において、 前記第一の遷移則違反検出器に供給される第一の受信ク
ロックとは位相がπ異なる第二の受信クロックが供給さ
れ識別した符号列の遷移則違反を検出する第二の遷移則
違反検出器と、 前記受信バースト信号の先頭部より以後の時刻において
前記第一の遷移則違反検出器の出力によりリセットさ
れ、前記受信バースト信号の衝突検出開始信号の発生時
刻以後において前記第一の受信クロックが供給されて動
作を開始し、その第一の受信クロックを一定時間計数す
る第二のカウンタと、 前記第二の遷移則違反検出器の出力によりリセットさ
れ、前記受信バースト信号の衝突検出開始信号の発生時
刻以後において前記第二の受信クロックが供給されて動
作を開始し、その第二の受信クロックを一定時間計数す
る第三のカウンタと、 前記受信バースト信号の衝突検出開始信号によってセッ
トされ、前記第二のカウンタ出力および前記第三のカウ
ンタ出力の論理和信号によってリセットされるリセット
−セット−フリップフロップとを設けたことを特徴とす
る信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364288A JP2719683B2 (ja) | 1988-04-25 | 1988-04-25 | 信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10364288A JP2719683B2 (ja) | 1988-04-25 | 1988-04-25 | 信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273461A JPH01273461A (ja) | 1989-11-01 |
| JP2719683B2 true JP2719683B2 (ja) | 1998-02-25 |
Family
ID=14359422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10364288A Expired - Fee Related JP2719683B2 (ja) | 1988-04-25 | 1988-04-25 | 信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719683B2 (ja) |
-
1988
- 1988-04-25 JP JP10364288A patent/JP2719683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01273461A (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055710Y2 (ja) | ||
| US4592072A (en) | Decoder for self-clocking serial data communications | |
| US4723311A (en) | Method and apparatus for recognizing data collisions in an optical data bus | |
| US5237590A (en) | Timing extraction circuit and communication system utilizing the same | |
| US4312075A (en) | Timing-phase recovery circuit | |
| JP3565966B2 (ja) | 通信装置 | |
| GB2109206A (en) | Data transmission system utilising power line of 3-phase alternating current | |
| JP2701789B2 (ja) | 全２重伝送回路 | |
| JP3520388B2 (ja) | データ受信装置、データ受信方法及び電子機器 | |
| JP2719683B2 (ja) | 信号受信装置 | |
| US4759040A (en) | Digital synchronizing circuit | |
| US5206887A (en) | Unique word detection apparatus | |
| JPH0149062B2 (ja) | ||
| WO2001065479A2 (en) | Data carrier having means for synchronization with a received data stream | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JP2638582B2 (ja) | タイミング抽出回路、それを利用した通信システム及びタイミング抽出方法並びに通信装置 | |
| JP2680197B2 (ja) | タイミング抽出回路、タイミング抽出方法およびそれを用いた通信システム | |
| JPS602820B2 (ja) | 符号受信方式 | |
| JP2001285147A (ja) | 自動等化回路 | |
| KR930007721B1 (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR100257372B1 (ko) | 디퍼런셜 코드를 이용한 신호복원회로 | |
| US6597752B1 (en) | Method for detecting a dotting sequence for manchester encoded data in a deep fading environment | |
| JPH07250054A (ja) | シリアル通信のビット同期回路及びビット同期方法 | |
| JPH0588577B2 (ja) | ||
| JPS60226249A (ja) | デ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |