JPH01273461A - 信号受信装置 - Google Patents

信号受信装置

Info

Publication number
JPH01273461A
JPH01273461A JP10364288A JP10364288A JPH01273461A JP H01273461 A JPH01273461 A JP H01273461A JP 10364288 A JP10364288 A JP 10364288A JP 10364288 A JP10364288 A JP 10364288A JP H01273461 A JPH01273461 A JP H01273461A
Authority
JP
Japan
Prior art keywords
signal
output
counter
collision
reception clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10364288A
Other languages
English (en)
Other versions
JP2719683B2 (ja
Inventor
Yoshiro Hakamata
袴田 吉朗
Naganari Yokota
横田 修成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10364288A priority Critical patent/JP2719683B2/ja
Publication of JPH01273461A publication Critical patent/JPH01273461A/ja
Application granted granted Critical
Publication of JP2719683B2 publication Critical patent/JP2719683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はマンチェスタ符号変換を受けた信号の受信に
適する信号受信装置に関する。
「従来の技術」 従来のマンチェスタ符号変換を受けた信号の受信装置の
構成は、バースト信号受信装置に適用した例として特願
昭58−68035に示されており、その基本構成は第
2図である。この信号の流れは以下の如くになる。
送信装置1に入力される送信信号2とクロック信号(f
、)  3は、マンチェスタ符号変換器4で符号変換さ
れ伝送信号として伝送路5に出力される。
受信装W6では伝送路5から受信した信号はパーシャル
レスポンス変換器(PR(1,−1) :バイポーラ変
換器7で交流変換後に2値識別器8と2f、タイミング
抽出器12とに入力される。タイミング抽出された2L
タイミング信号は識別器8、シフトレジスタ9、キャリ
アセンス回路14.!、4分周器16に入力される。2
値識別器8で識別された受信信号はシフトレジスタ9に
入力され、その出力は符号列の遷移則違反検出器13と
AND回路10に入力される。遷移則違反検出器13の
出力21およびキャリアセンス回路14の出力はAND
回路15に入力され、その出力は2分周器16に入力さ
れる。z分周器16の出力はAND回路10、遷移則違
反検出器13に入力され、さらに受信クロック(f、)
20として出力される。AND回路10の出力は受信出
力(RZ) 1)として出力される。遷移則違反検出器
13の出力21 (CRV)およびキャリアセンス回路
14の出力をインバータ17を介して反転した出力はA
ND回路18に入力され、その出力はカウンタ19に入
力される。カウンタ19の出力は、衝突開始検出信号2
2 (COLL 5TART)として出力される。
第2図で、マンチェスタ符号変換とパーシャルレスポン
ス変換を受けた信号の各部での関係を第3図に示す。盈
は送信信号、2¥−はマンチェスタ符号変換(“0”入
力に対し変換出力は“1o”。
“1”入力に対し変換出力は“0ビ)後の信号、土はさ
らにパーシャルレスポンス変換(“2a”入力に対し“
a、−a”、“0”入力に対し“o、o・の各2符号に
わたる変換:交流変換)後の信号、1土は2f、タイミ
ング信号による識別出力である。マンチェスタ符号が、
符号の後半に情報を含むことを考慮して識別出力立上と
受信クロック(ro)から復号すると、受信(再生)信
号且が得られる。第3図で、前の符号に依存する出力を
“X”、正の振幅出力を“+”、負の振幅出力を“−”
として示す、さらに、2値識別器8の識別レベルが零に
対して正(+△)もしくは負(−△)にずらした場合の
識別出力と遷移則違反を示している。
遷移則違反は、識別出力1土の出カバターン(第3図で
は3ビツト)を受信クロック(fo)と同期させて出力
したものであり、符号の前半部(真ん中のビット)が識
別誤りを起こした状態である。これらの遷移則違反は、
−船釣には2つ以上の信号が同時に受信装置に到達し、
受信符号列が乱された場合に発生すると考えて良い。
上記の説明から分かるように、第2図において入力デー
タはシフトレジスタ9には、2f、タイミング信号で入
力されるが、遷移則違反検出器13からは受信クロック
f0で読み出されるため、受信クロックのビット同期が
はずれた場合には、信号衝突がない場合にも同期はずれ
に基づく遷移則違反が発生する。この同期はずれに基づ
く遷移則違反を。第4図、第5図を用いて説明する。な
お、図では識別レベルは一△の場合とした。まず、第4
図は、信号衝突がない場合に、信号および遷移則違反(
CRV)出力をタイミング信号(fo)と同期をとって
出力した場合である。この場合には信号衝突が発生しな
ければ、如何なるパーンが伝送されてもCRVが発生し
ないことが理解できる。
一方、第5図は、全く同一の信号を受信する場合である
が、タイミング信号(fo)の位相をπだけずらした場
合、すなわち同期はずれの場合である。この場合には、
信号衝突がないにも関わらすCRVが発生することが理
解される。
キャリアセンス回路14は、タイミング抽出された2f
、タイミング信号の有無によりキャリア(信号受信装置
の入力)を検知する。その検知出力はバースト信号の先
頭部分において一定時間(同期引き込み時間)だけハイ
レベルとなりへND回路15を開放する。もしビット同
期がはずれていれば、第5図で示したように同期はずれ
によるCRVが発生するので、この同期引き込み時間以
内に発生した遷移則違反検出器13の出力はA分周器1
6に供給され、その遷移則違反出力により受信クロック
のビット同期を確立する同期引き込み動作が行われる。
この結果受信クロック(f、)  20としてビット同
期の取れた0相クロツクが出力され、正しい通信が確保
される。
一方、キャリアセンス回路14の出力がインバータ17
を介して入力されるAND回路18は、同期引き込み時
間以後は開放となり、同期引き込み以後に発生した遷移
則違反21  (CRV)は、カウンタ19に入力され
る。カウンタ19ではCRVの個数を計数し、この計数
値が一定値に達した時衝突開始検出信号22を発生する
0通常は電子回路の雑音によって発生する遷移則違反が
無視できる程小さくなるような受信レベル範囲で使用さ
れるため、同期引き込み後に発生する遷移則違反21は
、入力信号が2つ以上あるために生じているものとして
、衝突開始検出信号22として使用される。
[発明が解決しようとする課題」 第6図は、信号衝突の開始、終了の状況と従来技術によ
る衝突開始の検出および衝突終了の検出可能性を示した
ものである。衝突の開始、終了の状態を表す図において
横軸は時間、縦軸は信号の振幅を表す、また白ヌキは、
主信号(先に受信された信号)であり、網を施した信号
は衝突信号である。■、■、■、■は主信号よりも大振
幅の信号が衝突した場合であり、■、■、■は逆に振幅
の大きな主信号に、主信号よりも小さな信号が衝突した
場合を示す。信号を送出していて衝突に関与しているい
ずれかの装置が信号衝突を検出し、信号送出を停止する
ことにより衝突状態が終了する。この場合、信号を送出
していない装置では、残留している信号を引続き受信す
ることになる。
受信クロックは残留信号(主信号あるいは衝突信号)の
0相あるいはπ相のいずれかのクロック位相に同期する
ことになるが、そのいずれに同期するかは確率的に決ま
る、このためただ一つの遷移則違反検出器のみを有する
従来技術では、衝突終了後の受信クロックがたまたま残
留信号の0相クロツクに同期したクロック信号になって
いれば、第6図に示したように信号衝突終了を検出でき
る、しかし、π相クロックに同期したクロック信号にな
っていれば、第6図に示したように、完全に残留信号の
受信が終了するまで同期はずれに基づく遷移則違反が継
続することになる。従って、ただ一つの遷移則違反検出
器のみを有する従来技術では、遷移則違反を検出するの
みでは信号衝突の終了を100%検出することができず
、このため信号衝突の開始、終了の検出を動作条件とす
るIEEE802、3リピータとは接続出来ない欠点が
あった。
また信号衝突があるとデータの再送要求を出すが、信号
衝突の終了が検出できないと、いつまでも再送要求を出
せないことになる。
この発明の目的は、信号衝突の開始検出に加えて、信号
衝突の終了を100%検出することができ、IEEE8
02.3 リピータと接続することのできるマンチェス
タ符号変換を受けた信号の受信装置を提供することにあ
る。
「課題を解決するための手段」 この発明によれば第二の遷移則違反検出器力i設けられ
、この第二の遷移則違反検出器は、第一の遷移則違反検
出器に供給される第一の受信クロックとは位相がπ異な
る第二の受信クロックが供給されて、識別した符号列の
遷移則違反が検出される。受信バースト信号の先頭部よ
り以後の時刻において第一の遷移則違反検出器の出力に
より第二のカウンタがリセットされ、この第二〇カウン
タは受信バースト信号の衝突検出開始信号の発生時刻以
後において第一の受信クロックが供給されて動作を開始
し、その第一の受信クロックを一定時間計数する。また
第二の遷移則違反検出器の出力により第三〇カウンタが
リセットされ、この第三のカウンタは受信バースト信号
の衝突検出開始信号の発生時刻以後において第二の受信
クロックが供給されて動作を開始し、その第二の受信ク
ロックを一定時間計数する。受信バースト信号の衝突検
出開始信号によりリセット−セット−フリップフロップ
がセットされ、このフリップフロップは第二のカウンタ
出力および第三〇カウンタ出力の論理和信号によりリセ
ットされ、このリセットにより信号衝突の終了が検出さ
れる。
「実施例」 第1図はこの発明の一実施例であり、破線で囲った回路
部分6は従来技術の場合とは、A分周器16から第一の
受信クロック20と、その受信クロックとは位相がπだ
け異なる第二の受信クロック33とが出力されるという
点を除いて、全く同様の構成および動作であり説明は省
略する。なお、第2図と同一番号は同一構成品を示すも
のとする。
第1図において、23.は第一の受信クロックによる遷
移則違反に基づき衝突終了を判断するためのカウンタ、
24はOR回路、25はリセット−セット−フリップフ
ロップ、26はAND回路、27は衝突開始検出信号2
2によりセットされるリセットーセットーフリップフロ
フプ、28はシフトレジスタ、29は第二の受信クロッ
クにより動作する遷移則違反検出器、30はAND回路
、31は第二の受信クロックによる遷移則違反に基づき
衝突終了を判断するためのカウンタ、33は第二の受信
クロック、35は第二の受信クロックにより発生する遷
移則違反(CRY2)、36は衝突検出出力、38は第
一の衝突終了検出信号、39は第二の衝突終了検出信号
である。なお、シフトレジスタ28は、シフトレジスタ
9によって代用することが可能である。
キャリアセンス回路14の出力は、バースト信号の先頭
において一定の時間(同期引き込み時間)だけハイレベ
ルとなり、その後はローレベルとなる。従ってキャリア
センス回路14の出力が入力されるインバータ17の出
力によって制御されるAND回路18は、同期引き込み
時間以後は開放となり、同期引き込み以後に発生した第
一の遷移則違反21 (CRVI)は、カウンタ23お
よびカウンタ19に入力される。カウンタ19では C
RVIの個数を計数し、この計数値が一定値に達した時
衝突開始検出信号22を発生する。衝突開始検出信号2
2はリセット−セット−フリップフロップ25をセット
し、衝突検出出力36をハイレベルにセットする。また
衝突開始検出信号22はリセット−セット−フリップフ
ロップ27をセントすることによりAND回路26およ
びAND回路30を開放し、第一の受信クロック20を
カウンタ23に供給し、また第二の受信クロック33を
カウンタ31に供給し各々のカウンタを動作させる。
一方、シフトレジスタ28の出力および第二の受信クロ
ックにより動作する遷移則違反検出器29では、第二の
受信クロックにより発生する遷移則違反(CI?V2)
を検出しており、カウンタ31に第二の受信クロックが
供給されると、CRY2が発生する度にカウンタ31を
リセットする。逆に言えば、衝突開始検出信号22が発
生してからあらかじめ設定した一定時間以内にCRY2
の発生がなければ第二の衝突終了検出信号39を発生す
る。カウンタ23においても全く同様な動作が行われ、
カウンタ23は衝突開始検出信号22が発生してからあ
らかじめ設定した一定時間以内にCRVIの発生がなけ
れば第一の衝突終了検出信号38を発生する。第一の衝
突終了検出信号38および第二の衝突終了検出信号39
はOR回路24で論理和かとられた後、リセット−セッ
ト−フリップフロップ25のリセット端子に出力され、
同端子をリセットし、衝突検出信号36をローレベルと
する。即ち、リセット−セット−フリップフロップ25
は第一の衝突終了検出信号38あるいは第二の衝突終了
検出信号39のうちどちらか時間的に早く発生した信号
によりリセットされることになり、衝突検出信号36は
衝突継続中のみハイレベルに保たれる。
第4図および第5図において示したように、信号衝突終
了後には主信号あるいは衝突信号の0相クロツクに同期
した遷移則違反検出器からはCRYの発生がなくなり、
一方π相クロックに同期した遷移則違反検出器では同期
はずれに基づ< CRVが発生する。信号衝突終了時に
第一の遷移則違反検出器13あるいは第二の遷移則違反
検出器29のいずれが0相クロツクにより動作すること
になるかは、確率的に決定されるものであるが、前述し
たように、第一の衝突終了検出信号38および第二の衝
突終了検出信号39の論理和をとることによってどちら
か早く発生した衝突終了検出信号でリセットすることに
より、信号衝突の終了を検出することが可能となる。
カウンタ23およびカウンタ31が何個のクロツを計数
した場合に出力を発生するかは、信号衝突のない状態に
おいて、すなわち受信回路の雑音によってどの程度の割
合で遷移則違反が発生するかを考慮して決定すれば良い
リセット−セット−フリップフロップ25がリセットさ
れると、その反転出力(NQ)によってリセットーセフ
トーフリンプフロップz7がリセットされ初期状態に復
帰する。
「発明の効果」 以上説明したように、この発明を用いると信号衝突の開
始を検出できることに加えて、信号衝突の終了を100
%検出することが可能となり、If!I!E802.3
 リピータと接続できるマンチェスタ符号変換をうけた
信号の受信装置を提供することができる。
【図面の簡単な説明】
第1図はこの発明の実施例を示すブロック図、第2図は
従来のマンチェスタ符号変換を受けた信号、の受信装置
の構成図、第3図はマンチェスタ符号変換とパーシャル
レスポンス変換を受けた信号の各部での関係図、第4図
は0相の受信クロックで遷移則違反を出力した場合の説
明図、第5図はπ相の受信クロックで遷移則違反を出力
した場合の説明図、第6図は信号衝突の開始および終了
の状況と、衝突終了後の受信クロックの位相状態および
従来技術による衝突終了の可能性を表す関係図である。 特許出願人  日本電信電話株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)マンチェスタ符号変換を受けた信号を交流変換す
    るパーシャルレスポンス変換器と、その出力を2符号に
    変換されたマンチェスタ符号に対応する各符号時刻毎に
    零よりわずかずれた識別レベルに対して信号識別する2
    値識別器と、第一の受信クロックが供給され前記2値識
    別器で識別した符号列の遷移則違反を検出する第一の遷
    移則違反検出器と、受信バースト信号の先頭部において
    前記第一の遷移則違反検出器の出力により同期引き込み
    状態に制御され、その結果2符号に変換されたマンチェ
    スタ符号の後半の符号時刻に対応した前記第一の受信ク
    ロックを発生する受信クロック発生回路と、前記受信バ
    ースト信号の先頭部より以後の時刻において前記第一の
    遷移則違反検出器の出力を一定数計数して受信バースト
    信号の衝突検出開始信号を出力する第一のカウンタとを
    備えた信号受信装置において、 前記第一の遷移則違反検出器に供給される第一の受信ク
    ロックとは位相がπ異なる第二の受信クロックが供給さ
    れ識別した符号列の遷移則違反を検出する第二の遷移則
    違反検出器と、 前記受信バースト信号の先頭部より以後の時刻において
    前記第一の遷移則違反検出器の出力によりリセットされ
    、前記受信バースト信号の衝突検出開始信号の発生時刻
    以後において前記第一の受信クロックが供給されて動作
    を開始し、その第一の受信クロックを一定時間計数する
    第二のカウンタと、 前記第二の遷移則違反検出器の出力によりリセットされ
    、前記受信バースト信号の衝突検出開始信号の発生時刻
    以後において前記第二の受信クロックが供給されて動作
    を開始し、その第二の受信クロックを一定時間計数する
    第三のカウンタと、前記受信バースト信号の衝突検出開
    始信号によってセットされ、前記第二のカウンタ出力お
    よび前記第三のカウンタ出力の論理和信号によってリセ
    ットされるリセット−セット−フリップフロップとを設
    けたことを特徴とする信号受信装置。
JP10364288A 1988-04-25 1988-04-25 信号受信装置 Expired - Fee Related JP2719683B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364288A JP2719683B2 (ja) 1988-04-25 1988-04-25 信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364288A JP2719683B2 (ja) 1988-04-25 1988-04-25 信号受信装置

Publications (2)

Publication Number Publication Date
JPH01273461A true JPH01273461A (ja) 1989-11-01
JP2719683B2 JP2719683B2 (ja) 1998-02-25

Family

ID=14359422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364288A Expired - Fee Related JP2719683B2 (ja) 1988-04-25 1988-04-25 信号受信装置

Country Status (1)

Country Link
JP (1) JP2719683B2 (ja)

Also Published As

Publication number Publication date
JP2719683B2 (ja) 1998-02-25

Similar Documents

Publication Publication Date Title
CA1172331A (en) Self-clocking data transmission system
EP0040632B1 (en) Data processing system with serial data transmission between subsystems
JPH055710Y2 (ja)
EP0186462B1 (en) A method for detection of manchester-encoded signals
JP2701789B2 (ja) 全2重伝送回路
US5717728A (en) Data/clock recovery circuit
US5365547A (en) 1X asynchronous data sampling clock for plus minus topology applications
WO2001095551A2 (en) Method and device for synchronization of phase mismatch in communication systems employing a common clock period
US4912730A (en) High speed reception of encoded data utilizing dual phase resynchronizing clock recovery
US4232387A (en) Data-transmission system using binary split-phase code
US4759040A (en) Digital synchronizing circuit
US4438520A (en) System for regenerating a data word on a communications ring
EP0393952B1 (en) Apparatus and method for proper decoding in an encoder/decoder
US4947394A (en) Spare channel monitor circuit
JPH01273461A (ja) 信号受信装置
US4694257A (en) Phase-coherent demodulation clock and data recovery
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
EP0594246B1 (en) Data processing circuit
US5148450A (en) Digital phase-locked loop
KR100257372B1 (ko) 디퍼런셜 코드를 이용한 신호복원회로
US6597752B1 (en) Method for detecting a dotting sequence for manchester encoded data in a deep fading environment
JP2640909B2 (ja) デジタル情報伝送路の異常検出方式
JPS6028352A (ja) 符号識別器
KR930007721B1 (ko) Nrz/cmi(ii) 부호 변환장치
JP3109332B2 (ja) データ受信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees