CN102299786A - 数字接收机 - Google Patents
数字接收机 Download PDFInfo
- Publication number
- CN102299786A CN102299786A CN2011101867250A CN201110186725A CN102299786A CN 102299786 A CN102299786 A CN 102299786A CN 2011101867250 A CN2011101867250 A CN 2011101867250A CN 201110186725 A CN201110186725 A CN 201110186725A CN 102299786 A CN102299786 A CN 102299786A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- clock signal
- opening width
- phase place
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 23
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000011084 recovery Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 230000004069 differentiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
本申请描述了具有改进的接收信号恢复的数字接收机及其操作。时钟发生器(201)生成时钟信号,例如从接收的信号生成。时钟信号(2)由比较器(205)用于对接收的信号进行采样,该比较器(205)将接收的信号与基准进行比较。移相器(203)调整第一时钟信号的相位,控制器(202、204、206)调整时钟信号的相位,以使信号的垂直眼睛张开度在采样时间处最大。可以朝第一方向调整时钟信号的相位,并将该信号的垂直眼睛张开度的测量结果与前一测量结果进行比较。如果垂直眼睛张开度的测量结果增加了,则可以朝相同方向对信号进行另一次相位调整,而如果信号的垂直眼睛张开度减小了,则可以朝相反方向进行进一步的相位调整。通过增加信号的垂直眼睛张开度,提高了接收的信号的信噪比。
Description
技术领域
本发明涉及用于接收数字数据信号的方法和装置,特别地,本发明涉及用于识别所接收的信号中的比特的方法和装置。
背景技术
在常规的二进制中,发射机和接收机之间的串行数据链路上,由发射机将每一个信息‘比特’编码成信号的极性。根据发射机和接收机的特性,所发送的信号可以是,例如电信号或者光信号,并且可以通过任何适当的信道来发送该信号,例如,通过自由空间或者通过诸如导线或者光纤线缆之类的适当导向介质。以固定的速率来发送数据,其中每一个数据比特占据等于比特周期的时间段。需要接收机确定所接收的每一个比特的极性,以便正确地恢复出数据序列。简单的接收机将在平均‘1’电平和平均‘0’电平之间的一半处设置单个阈值。
一些数字数据流,特别是高速串行数据流是在没有伴随时钟信号的情况下发送的。接收机根据近似的基准频率来生成时钟,随后利用锁相环(PLL)将相位对齐到数据流中的转换(transition)。该处理通常公知为时钟和数据恢复(CDR)。
锁相环或者相位锁定环(PLL)是设法生成相位与输入信号的相位有关的输出信号的控制系统。锁相环电路将输入信号的相位与从其输出振荡器信号导出的相位信号进行比较,并且调整其振荡器的频率以保持相位匹配。恢复的时钟确定对所接收的信号进行采样和量化的时间。
对于PLL,通常的方法是使用其来生成与数据中的转换对齐的本地时钟。对该时钟移相180度(一般通过简单的反转的方式)以提供用于对输入信号进行采样的时钟,以使得采样时间位于转换时间之间的中间。
通常使用在转换时间之间的中间即在比特周期的中间的采样时间。
发明内容
本发明提供了一种改进的用于对所接收的数据进行采样的方法。
因此,根据本发明,提供了一种对接收的数字信号进行处理的方法,其包括步骤:生成用于在每一比特周期对接收的信号进行采样的第一时钟信号;以及调整所述第一时钟信号的相位,以使该信号的垂直眼睛张开度(eye opening)在采样时间处最大。
如下面将更详细解释的,信号的垂直眼睛张开度是信号中相反极性的比特的信号值之间的差异程度的指示。换言之,其是表示二进制1的信号值和表示二进制0的信号值之间的间隙。通过将多个比特的信号值重叠在同一幅图上,可以生成‘眼’图。该垂直的眼睛张开的程度、1和0信号电平之间的间隙,指示了该信号的信噪比。理想情况下,应当在最大眼睛张开度的点,将信号与基准电平进行比较,以确定极性,即,确定其是1还是0。通常其是取比特周期的中间点,如在时钟恢复中所确定的。但是,各种信道影响可能意味着该中间点不是实际上对信号进行采样的最佳位置。本发明的方法基本上确定了当最大眼睛张开度发生时间,并在该时间进行采样。因此,该方法可以涉及对所接收的信号的垂直眼睛张开度进行估计。
该方法可以是反复的,其可以包括步骤:在第一时钟信号的第一相位处测量信号的垂直眼睛张开度,对第一时钟信号的相位进行调整,以及确定垂直眼睛张开度是增加了还是减小了。如果垂直眼睛张开度增加了,则利用朝相同的方向对该相位进行的另一次调整来重复该方法,即:如果增加了相位延迟,则进一步增加该延迟,如果减小了相位延迟,则进一步减小该延迟。但是,如果作为相位调整的结果,眼睛张开度减小了,则利用朝相反方向对该相位进行的调整来重复该方法,即,如果初始调整是增加延迟,则下一次调整是减小延迟。以这种方式反复地调整相位以寻找最大眼睛张开度的位置。
此外,本发明还提供了一种用于对接收的数字数据信号进行采样的装置,该装置包括:
时钟发生器,用于生成用于对信号进行采样的第一时钟信号;
比较器,用于将所接收的信号与基准(reference)进行比较;
移相器,用于调整第一时钟信号的相位;以及
控制器,其被配置为调整第一时钟信号的相位,以使该信号的垂直眼睛张开度在采样时间处最大。
附图说明
现在仅仅通过示例的方式,针对附图来描述本发明,其中:
图1示出了一种对称眼图,其中最佳采样点在具有最高交叉密度的点之间的中间点处(在时间上);
图2描绘了一种用于时钟恢复的常规方法;
图3示出了如何使用相位抖动(dither)来确定用于在采样时间处获得最大眼睛张开度的最佳相位位置;
图4示出了优化的相位算法的通用流程图;以及
图5示出了使用2个单独的移相器的本发明的实现。
具体实施方式
图1示出了接收的数字数据信号的眼图。通过示出表示二进制1的至少一个信号与表示二进制0的至少一个信号在比特周期期间的信号演变来画出眼图。图1示出了一种理想化的眼图,在该眼图通过信号值的演变所描述的眼睛是对称的。
数字接收机通常会将所接收的信号与基准电平进行比较,以确定特定比特的极性。该比较被钟控(clocked)在特定的时间,并且该结果被用作该比特的极性的指示。
在一些数据信号中,数据信号是在没有时钟信号的情况下被接收的,所以需要从所接收的数据中恢复时钟信号,例如使用锁相环来恢复。图2描绘了该原理。时钟信号2与所接收的数据1中的转换对齐,以便提供对齐的时钟信号。随后,通常对该时钟信号移相180°,以提供可以用于对比较步骤的输出进行钟控的移相时钟信号3。这确保了在比特周期的中间点对该信号进行采样。
当数据信号对称时,该中间点也表示具有最大垂直眼睛张开度的点。假定该信号上的噪声与数据模式是无关联的,则具有最大垂直眼睛张开度的点也将表示信噪比最大的采样点。在该点对数据进行采样,将产生最低的差错率和最佳质量的信号。
但是,在一些实例中,噪声和其它信道的影响可能导致眼图不对称的接收信号。图3描绘了信号演变即眼睛不对称的眼图。当眼睛不对称时,在转换之间的中间点进行采样可能不表示具有最大垂直眼睛张开度的点。
本发明独立于眼睛交叉点找到了具有最大垂直眼睛张开度的采样点。
在本发明的一个实施例中,使用可调整的移相器来调整用于对所接收的信号进行采样的时钟信号的相位。为了使误比特率最小,控制移相器以调整相移。
参见图5,该图示出了根据本发明的装置框图。在输入端200处接收数据,并将其提供给时钟恢复单元(CRU,201)与两个采样器204和206。第一采样器204使用由第一移相器202进行移位的恢复时钟,而第二采样器使用由第二移相器203进行移位的恢复时钟。控制模块206使用第一采样器的输出来控制算法206,其中该算法确定最大眼睛张开度位于何处。第二采样器205的输出被提供给系统输出端207,其中第二采样器205在具有最大眼睛张开度的点处对所接收的数据进行采样。
由于用于采样的时钟信号的相位被自动地调整,因此不需要在操作的所有角落中(例如,从一个芯片到另一个芯片)和/或在操作温度的整个范围中保证锁相环的相位检测器与接收机的量化器之间准确的相位对齐。在数据速率较高时,上述对齐难以实现。因此,本方法放宽了对于接收机的操作限制。
除了使误比特率最小之外,在最大垂直眼睛张开度的点处进行采样是令人满意的。一般情况下,锁相环提供位于水平眼睛张开度中心的时钟。根据信道的特性,眼睛张开度不对称是非常普遍的,因此最大垂直张开度并不发生在该点。
本相位算法利用了对垂直内部眼睛张开度的估计,其中通过确定第45百分位数电平和第55百分位数电平来获得该估计,上述第45百分位数电平和第55百分位数电平即:第一电平,在该第一电平处,45%的信号值低于第一电平;以及第二电平,在该第二电平处,55%的信号值低于该电平。第45百分位数朝向0分布的顶端,第55百分位数朝向1分布的底端。因此,这两个点之间的距离构成了内部眼睛张开度的估计。并不需要使用这些精确的百分位数,在其它情况下,可以使用其它百分位数,但不距离第50百分位数太近是令人满意的,以便能够容忍在所发送的比特序列中的较小差异(也就是说,1的数量和0的数量之间较小的不平衡)。
本相位算法以固定的周期进行操作,多个比特在该固定的周期期间被检测到。在每一个周期的结束处,将眼睛张开度与前一周期结束处的眼睛张开度进行比较。如果眼睛张开度增加了,则朝与上一次改进(advance)相位相同的方向来对相位进行改进。另一方面,如果眼睛张开度减小了,则朝与上一次所使用的方向相反的方向来对相位进行改进。该算法具有稳定在眼睛张开度最大值处的效果,尽管在稳定时,其当然将继续在该稳定点附近抖动。
参见图3,假定线301指示当前的采样周期。如果调整时钟信号的相位以改为在时间302处进行采样,则可以观测到,垂直眼睛张开度减小了。因此,将朝另一个方向来对相位进行调整。如果将相位调整到时间303,则这将示出垂直眼睛张开度的增加。因此,将在该方向进行进一步调整,直到眼睛张开度再次减小为止。
根据相位的眼睛张开度的图通常是单调的,但根据信道的特性,其可以是非单调的,这增加了该相位算法将停留在局部最大值处而不是全局最大值处的可能性。为了避免该问题,在相位的整个范围上进行初始扫描,并记录最大眼睛张开度的位置。然后,从该点开始本相位算法的操作。随后,本相位算法将跟踪任何缓慢的变化,而没有变得停留在局部最大值处的危险。
应当注意的是,通常仅仅在启动时执行相位扫描才是可接受的,这是由于其不可避免地造成接收的数据中的错误。另一方面,本相位算法只对相位抖动较小的量,并因此可以在不过度影响误比特率的情况下连续地运行。
图4描绘了根据本发明的操作的方法的流程图。
由本相位算法引入的抖动,不可避免地增加了时钟抖动。为了在接收机的输出处使时钟抖动最小,可以将输出信号重新定时到由第二移相器所产生的单独时钟。在初始扫描结束时,将两个移相器均设置为与最大眼睛张开度相对应的相位。在正常的操作中,第二移相器保持在该设置点,并因此不对输出抖动做出贡献。但是,这两个移相器的设置彼此不偏离过度是必要的,否则将在重新定时阶段引入比特错误。由于该原因,如果主移相器抖动的范围存在显著的变化时,偶而调整第二移相器是必要的。可以使用简单的滞回算法来确定何时需要对第二移相器的设置进行调整。
Claims (16)
1.一种处理接收的数字信号的方法,包括下面的步骤:
生成用于在每一比特周期对所接收的信号进行采样的第一时钟信号;以及
调整所述第一时钟信号的相位,以使所述信号的垂直眼睛张开度在采样时间处最大。
2.根据权利要求1所述的方法,其中,所述方法包括下面的步骤:
在所述第一时钟信号的第一相位处,测量所述信号的垂直眼睛张开度;
对所述第一时钟信号的相位进行调整;
确定所述垂直眼睛张开度是增加了还是减小了,并且
如果所述垂直眼睛张开度增加了,则利用朝相同的方向对所述相位进行的另一次调整来重复所述方法;
否则,利用朝相反的方向对所述相位进行的调整来重复所述方法。
3.根据权利要求1所述的方法,其中,所述方法包括:从所接收的信号导出所述第一时钟信号。
4.根据权利要求1所述的方法,其中,所述确定所述垂直眼睛张开度的步骤包括:确定第一预定比例的采样低于其的第一信号值和第二预定比例的信号值低于其的第二信号值,以及确定所述第一信号值和所述第二信号值之间的差。
5.根据权利要求4所述的方法,其中,所述第一预定比例是大约55%,所述第二预定比例是大约45%。
6.根据权利要求1所述的方法,包括下面的初始化步骤:
执行对所有相位值的扫描,确定最大垂直眼睛张开度的初始指示,以及将所述第一时钟信号的相位调整到与最大垂直眼睛张开度相对应的相位。
7.根据权利要求1所述的方法,还包括将所采样的输出重新定时到第二时钟信号的步骤。
8.根据权利要求7所述的方法,包括,其中,所述第二时钟信号与所述第一时钟信号是初始相位匹配的。
9.一种用于对接收的数字数据信号进行采样的装置,包括:
时钟发生器,用于生成用于对所述信号进行采样的第一时钟信号;
比较器,用于将所接收的信号与基准进行比较;
移相器,用于调整所述第一时钟信号的相位;以及
控制器,其被配置为调整所述第一时钟信号的相位,以使所述信号的垂直眼睛张开度在所述采样时间处最大。
10.根据权利要求9所述的装置,其中,所述控制器被配置为:
在所述第一时钟信号的第一相位处,测量所述信号的垂直眼睛张开度;
控制所述移相器,以对所述第一时钟信号的相位进行调整;
确定所述垂直眼睛张开度是增加了还是减小了,并且
如果所述垂直眼睛张开度增加了,则朝相同的方向对所述相位进行另一次调整;
否则,朝相反的方向对所述相位进行调整。
11.根据权利要求9所述的装置,包括:
用于从所接收的数字信号来生成所述第一时钟信号的锁相环。
12.根据权利要求9所述的装置,其中,所述控制器被配置为:
通过以下步骤来确定所述垂直眼睛张开度:
确定第一预定比例的采样低于其的第一信号值,和第二预定比例的信号值低于其的第二信号值,以及确定所述第一信号值和所述第二信号值之间的差。
13.根据权利要求12所述的装置,其中,所述第一预定比例是大约55%,所述第二预定比例是大约45%。
14.根据权利要求9所述的装置,其中,在初始化模式中所述控制器被配置成:
控制所述移相器来扫描所述第一时钟信号的相位通过所有相位值,确定最大垂直眼睛张开度的初始指示,以及控制所述移相器来将所述第一时钟信号的相位调整到与最大垂直眼睛张开度相对应的相位。
15.根据权利要求9所述的装置,还包括:
重定时器,用于将所述比较器的钟控输出重新定时到第二时钟信号。
16.根据权利要求15所述的装置,包括:
与所述第一时钟信号初始相位匹配的锁相环。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/825,016 US8761325B2 (en) | 2010-06-28 | 2010-06-28 | Digital receivers |
US12/825,016 | 2010-06-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102299786A true CN102299786A (zh) | 2011-12-28 |
CN102299786B CN102299786B (zh) | 2017-04-12 |
Family
ID=45352559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110186725.0A Active CN102299786B (zh) | 2010-06-28 | 2011-06-28 | 数字接收机 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8761325B2 (zh) |
CN (1) | CN102299786B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991131A (zh) * | 2014-09-30 | 2016-10-05 | 瑞昱半导体股份有限公司 | 半速率时钟数据恢复电路及其方法 |
CN107168220A (zh) * | 2017-04-05 | 2017-09-15 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2504989B (en) * | 2012-08-17 | 2019-11-06 | Image Proc Techniques Ltd | Eye pattern generating apparatus |
US9143316B1 (en) * | 2014-07-03 | 2015-09-22 | Xilinx, Inc. | Non-disruptive eye scan for data recovery units based on oversampling |
US9912470B2 (en) * | 2016-03-28 | 2018-03-06 | Maxim Integrated Products, Inc. | System and method for wide-band adaptive equalization and eye opening monitoring with link quality detection |
KR102366972B1 (ko) * | 2017-12-05 | 2022-02-24 | 삼성전자주식회사 | 전류 제어 발진기를 이용한 클럭 및 데이터 복구장치 및 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
CN1144579A (zh) * | 1994-03-21 | 1997-03-05 | Rca汤姆森许可公司 | 用于残留边带已调制信号的载波无关定时恢复系统 |
US20050047538A1 (en) * | 2003-08-29 | 2005-03-03 | Intel Corporation | Method and apparatus for clock deskew |
US20050259764A1 (en) * | 2004-05-18 | 2005-11-24 | Hung Lai Benny W | Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods |
US20090161743A1 (en) * | 2007-12-21 | 2009-06-25 | Anritsu Company | Integrated compact eye pattern analyzer for next generation networks |
CN101583047A (zh) * | 2008-05-16 | 2009-11-18 | 哈里公司 | 用于生成复位信号的系统和方法 |
US20100054383A1 (en) * | 2008-08-28 | 2010-03-04 | Mobin Mohammad S | Methods and apparatus for generating early or late sampling clocks for cdr data recovery |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3633108A (en) * | 1969-03-18 | 1972-01-04 | Bell Telephone Labor Inc | Timing recovery through distortion monitoring in data transmission systems |
JP2692281B2 (ja) | 1989-07-31 | 1997-12-17 | ソニー株式会社 | データ処理装置 |
US5896391A (en) * | 1996-12-19 | 1999-04-20 | Northern Telecom Limited | Forward error correction assisted receiver optimization |
US6084931A (en) | 1997-10-31 | 2000-07-04 | Motorola, Inc. | Symbol synchronizer based on eye pattern characteristics having variable adaptation rate and adjustable jitter control, and method therefor |
US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
US7642566B2 (en) * | 2006-06-12 | 2010-01-05 | Dsm Solutions, Inc. | Scalable process and structure of JFET for small and decreasing line widths |
US6757327B1 (en) * | 2000-10-02 | 2004-06-29 | Lsi Logic Corporation | Serial data communication receiver having adaptive termination resistors |
US6731697B1 (en) | 2000-10-06 | 2004-05-04 | Cadence Desicgn Systems, Inc. | Symbol timing recovery method for low resolution multiple amplitude signals |
US6930628B2 (en) * | 2001-05-03 | 2005-08-16 | Coreoptics, Inc. | Amplitude detection for controlling the decision instant for sampling as a data flow |
US6621861B1 (en) * | 2002-02-06 | 2003-09-16 | Ciena Corporation | System to optimize signal detection |
GB2397982B (en) | 2003-01-28 | 2005-11-23 | Phyworks Ltd | Receiver |
DE102006020107B3 (de) * | 2006-04-29 | 2007-10-25 | Infineon Technologies Ag | Datenempfänger mit Taktrückgewinnungsschaltung |
US8126039B2 (en) * | 2006-05-16 | 2012-02-28 | Agere Systems Inc. | Methods and apparatus for evaluating the eye margin of a communications device using a data eye monitor |
US7640463B2 (en) * | 2006-06-30 | 2009-12-29 | Lsi Corporation | On-chip receiver eye finder circuit for high-speed serial link |
US7721134B2 (en) * | 2006-12-04 | 2010-05-18 | International Business Machines Corporation | Method for on-chip diagnostic testing and checking of receiver margins |
JP4706885B2 (ja) * | 2007-03-30 | 2011-06-22 | 日本電気株式会社 | クロック・データ再生回路およびその制御方法 |
US20090154626A1 (en) * | 2007-12-15 | 2009-06-18 | Anderson Warren R | Continuous receiver clock alignment and equalization optimization |
US8081723B1 (en) * | 2008-04-09 | 2011-12-20 | Altera Corporation | Serial data signal eye width estimator methods and apparatus |
US8199702B2 (en) | 2008-12-26 | 2012-06-12 | Rockstar Bidco Lp | Baseband recovery in wireless networks, base transceiver stations, and wireless networking devices |
JP4924630B2 (ja) * | 2009-02-06 | 2012-04-25 | 富士通株式会社 | クロック生成回路 |
US8300684B2 (en) * | 2009-06-29 | 2012-10-30 | Lsi Corporation | Real-time eye monitor for statistical filter parameter calibration |
-
2010
- 2010-06-28 US US12/825,016 patent/US8761325B2/en active Active
-
2011
- 2011-06-28 CN CN201110186725.0A patent/CN102299786B/zh active Active
-
2014
- 2014-06-23 US US14/312,652 patent/US9197399B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
CN1144579A (zh) * | 1994-03-21 | 1997-03-05 | Rca汤姆森许可公司 | 用于残留边带已调制信号的载波无关定时恢复系统 |
US20050047538A1 (en) * | 2003-08-29 | 2005-03-03 | Intel Corporation | Method and apparatus for clock deskew |
US20050259764A1 (en) * | 2004-05-18 | 2005-11-24 | Hung Lai Benny W | Data-signal-recovery circuit, data-signal-characterizing circuit, and related integrated circuits, systems, and methods |
US20090161743A1 (en) * | 2007-12-21 | 2009-06-25 | Anritsu Company | Integrated compact eye pattern analyzer for next generation networks |
CN101583047A (zh) * | 2008-05-16 | 2009-11-18 | 哈里公司 | 用于生成复位信号的系统和方法 |
US20100054383A1 (en) * | 2008-08-28 | 2010-03-04 | Mobin Mohammad S | Methods and apparatus for generating early or late sampling clocks for cdr data recovery |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991131A (zh) * | 2014-09-30 | 2016-10-05 | 瑞昱半导体股份有限公司 | 半速率时钟数据恢复电路及其方法 |
CN105991131B (zh) * | 2014-09-30 | 2019-02-01 | 瑞昱半导体股份有限公司 | 半速率时钟数据恢复电路及其方法 |
CN107168220A (zh) * | 2017-04-05 | 2017-09-15 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
CN107168220B (zh) * | 2017-04-05 | 2019-09-06 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110317789A1 (en) | 2011-12-29 |
US8761325B2 (en) | 2014-06-24 |
US20140369454A1 (en) | 2014-12-18 |
CN102299786B (zh) | 2017-04-12 |
US9197399B2 (en) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11063741B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
US12003354B2 (en) | Clock data recovery with decision feedback equalization | |
US6178213B1 (en) | Adaptive data recovery system and methods | |
US8532240B2 (en) | Decoupling sampling clock and error clock in a data eye | |
JP5174493B2 (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
US8120395B2 (en) | Use of data decisions for temporal placement of samplers | |
US7782934B2 (en) | Parameter scanning for signal over-sampling | |
CN102299786A (zh) | 数字接收机 | |
US20100289544A1 (en) | Receiver With Enhanced Clock And Data Recovery | |
CN109450610B (zh) | 一种通道相位对齐电路及方法 | |
KR20070121465A (ko) | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 | |
TWI580231B (zh) | 眼圖量測電路及其量測方法 | |
CN104052469A (zh) | 用于时钟和数据恢复的偏置开关式相位检测器 | |
CN106878217B (zh) | 用于数据解调的方法和设备 | |
US8611487B2 (en) | Enhanced phase discriminator for fast phase alignment | |
US20030165201A1 (en) | Deserializer | |
US7696800B2 (en) | Method and apparatus for detecting and adjusting characteristics of a signal | |
US7532695B2 (en) | Clock signal extraction device and method for extracting a clock signal from data signal | |
US7370247B2 (en) | Dynamic offset compensation based on false transitions | |
GB2541323A (en) | Digital receivers | |
JP4323170B2 (ja) | 自動スキュー補償機能付き受信装置 | |
US20030231707A1 (en) | Method and apparatus for jitter creation and testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20221201 Address after: Irish Dublin Patentee after: Maxim Integrated Products International Co.,Ltd. Address before: Bristol Patentee before: Phyworks Ltd. |
|
TR01 | Transfer of patent right |