KR20070121465A - 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 - Google Patents
병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20070121465A KR20070121465A KR1020060056563A KR20060056563A KR20070121465A KR 20070121465 A KR20070121465 A KR 20070121465A KR 1020060056563 A KR1020060056563 A KR 1020060056563A KR 20060056563 A KR20060056563 A KR 20060056563A KR 20070121465 A KR20070121465 A KR 20070121465A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- phase
- semiconductor device
- data
- transmission
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0966—Self-timed logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
Abstract
Description
Claims (26)
- 기준 클럭 신호를 수신측 반도체 장치로 송신하는 기준 클럭 송신 블록;각각이 N비트의 병렬데이터를 송수신하기 위하여 대응하는 송신 샘플링 클럭 신호에 동기하여 대응하는 데이터를 송신하는 N개의 송수신 블록들; 및제1 모드에서 N비트의 훈련 데이터의 각 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐에 기초하여 상기 N개의 송수신 블록들 각각에 대응하는 송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 퍼 핀 디스큐 블록을 구비하며,제2 모드에서는 상기 수신측 반도체 장치로 송신된 상기 N비트의 병렬데이터 중 어느 하나의 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐 정보에 기초하여, 상기 N개의 송수신 블록들 각각에 대응하는 송신 샘플링 클럭 신호의 위상이 제어되는 것을 특징으로 하는 병렬 데이터 인터페이스를 사용하는 반도체 장치.
- 제1항에 있어서,상기 제2모드에서는 상기 위상 스큐 정보에 기초하여, 상기 N개의 송수신 블록들 각각에 대응하는 상기 송신 샘플링 클럭 신호의 위상이 일괄적으로 제어되는 것을 특징으로 하는 병렬 데이터 인터페이스를 사용하는 반도체 장치.
- 제2항에 있어서, 상기 퍼 핀 디스큐 블록은다수의 서로 다른 위상 값을 갖는 상기 송신 샘플링 클럭 신호에 응답하여 상기 N비트 훈련데이터 신호들을 상기 수신측 반도체 장치에 송신하고, 상기 송신된 훈련데이터 신호들을 소정의 수신 샘플링 클럭 신호에 기초하여 상기 다시 수신하고, 상기 송신된 훈련데이터 신호들과 상기 수신된 훈련데이터 신호들을 비교한 결과에 기초하여 상기 대응하는 송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 제어신호들을 출력하는 것을 특징으로 하는 병렬 데이터 인터페이스를 사용하는 반도체 장치.
- 제3항에 있어서, 상기 위상 스큐 정보는상기 수신측 반도체 장치로부터 데이터 라인을 통하여 상기 N개의 송수신 블록들 중에서 어느 하나의 송수신 블록으로 수신되는 것을 특징으로 하는 병렬데이터 인터페이스를 사용하는 반도체 장치.
- 제4항에 있어서, 상기 송수신 블록들 각각은,상기 제어신호들 중에서 대응하는 제어신호 또는 상기 위상 스큐 정보에 기초하여, 상기 송신 샘플링 클럭 신호의 위상을 제어하여 출력하는 DLL(Delay Locked Loop)블록;상기 위상 제어된 송신 샘플링 클럭 신호에 동기하여 데이터를 출력하는 드라이버; 및데이터 또는 위상 스큐 정보를 수신하기 위한 CDR(Clock and Data Recovery) 수신 블록을 구비하는 것을 특징으로 하는 단일형 병렬데이터 인터페이스를 사용하 는 반도체 장치.
- 제5항에 있어서, 상기 반도체 장치는,N개의 제1선택기들을 더 구비하며,상기 N개의 제1선택기들 각각은,모드제어신호에 기초하여, 상기 제어신호들 중에서 대응하는 제어신호 및 상기 CDR 수신 블록들로부터 수신된 위상 스큐 정보 중에서 어느 하나를 선택하여 상기 대응하는 DLL블록으로 출력하는 것을 특징으로 하는 병렬데이터 인터페이스를 사용하는 반도체 장치.
- 제3항에 있어서, 상기 반도체 장치는,상기 위상 스큐 정보를 실시간으로 상기 수신측 반도체 장치로부터 위상 정보 송신 라인을 통하여 수신하기 위한 적어도 하나의 위상 정보 수신기를 더 구비하는 것을 특징으로 하는 병렬데이터 인터페이스를 사용하는 반도체 장치.
- 제7항에 있어서, 상기 송수신 블록들 각각은,상기 제어신호들 중에서 대응하는 제어신호 또는 상기 위상 스큐 정보에 기초하여 상기 송신 샘플링 클럭 신호의 위상을 제어하여 출력하는 DLL(Delay Locked Loop)블록;상기 위상 제어된 송신 샘플링 클럭 신호에 동기하여 데이터를 출력하는 드 라이버; 및데이터를 수신하기 위한 CDR(Clock and Data Recovery) 수신 블록을 구비하는 것을 특징으로 하는 병렬데이터 인터페이스를 사용하는 반도체 장치.
- 제8항에 있어서, 상기 반도체 장치는,N개의 제2선택기들을 구비하며,상기 N개의 제2선택기들 각각은,모드 제어신호에 기초하여, 상기 제어신호들 중에서 대응하는 제어신호 및 상기 위상 정보 수신기로부터 수신된 위상 스큐 정보 중에서 어느 하나를 선택하여 상기 대응하는 DLL블록으로 출력하는 것을 특징으로 하는 병렬데이터 인터페이스를 사용하는 반도체 장치.
- 제1반도체 장치, 제2반도체 장치, 및 상기 제1반도체 장치와 상기 제2반도체 장치 사이에 접속된 데이터 라인들을 구비하는 병렬인터페이스 시스템에 있어서,상기 제1반도체 장치는,기준 클럭 신호를 송신하는 기준 클럭 송신 블록;각각이 N비트의 병렬데이터를 송신하기 위하여 대응하는 송신 샘플링 클럭 신호에 동기하여 대응하는 데이터를 송신하는 N개의 송수신 블록들;제1 모드에서 N비트의 훈련 데이터의 각 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐에 기초하여, 상기 N개의 송수신 블록들 각각에 대응하는 송신 샘플 링 클럭 신호의 위상을 개별적으로 제어하는 퍼 핀 디스큐 블록을 구비하며,제2 모드에서는 상기 제2반도체 장치로부터 수신된 위상 스큐 정보에 기초하여, 상기 N개의 송수신 블록들 각각에 대응하는 송신 샘플링 클럭 신호의 위상이 제어되며,상기 제2 반도체 장치는,상기 기준 클럭 신호를 수신하고, 수신된 기준 클럭 신호에 기초하여 적어도 하나의 서로 다른 위상을 갖는 제1수신 샘플링 클럭 신호를 출력하는 기준 클럭 수신 블록;각각이 상기 대응하는 N개의 제1송수신 블록들과 N비트의 병렬데이터를 송수신하기 위한 N개의 제2송수신 블록들; 및상기 제1반도체 장치로부터 수신된 N비트의 병렬데이터 중 어느 하나의 데이터와 상기 기준 클럭 신호 간의 위상 스큐 정보를 검출하는 위상 검출기를 구비하는 것을 특징으로 하는 병렬인터페이스 시스템.
- 제10항에 있어서, 상기 퍼 핀 디스큐 블록은,다수의 서로 다른 위상 값을 갖는 상기 송신 샘플링 클럭 신호에 응답하여 상기 N비트 훈련데이터 신호들을 상기 수신측 반도체 장치에 송신하고, 상기 송신된 훈련데이터 신호들을 소정의 수신 샘플링 클럭 신호에 기초하여 수신하고, 상기 훈련데이터 신호들과 상기 수신된 훈련데이터 신호들을 비교한 결과에 기초하여 상기 대응하는 송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 제어신호들을 출력하는 것을 특징으로 하는 병렬 데이터 인터페이스를 사용하는 반도체 장치.
- 제10항에 있어서,상기 제2반도체 장치는,소정의 데이터 주기 동안 상기 위상 검출기로부터 검출된 위상 스큐 정보들에 기초하여 산출된 위상 정보를 상기 제1반도체 장치로 송신하는 위상 통계부를 더 구비하며,상기 송신 샘플링 클럭 신호는 상기 송신된 위상 정보에 기초하여 위상 제어되는 것을 특징으로 하는 병렬인터페이스 시스템.
- 제12항에 있어서, 상기 제2반도체 장치는,상기 제1반도체 장치로부터 수신된 제어 명령에 기초하여, 상기 위상 정보를 상기 제2송수신 블록들 중에서 대응하는 어느 하나의 제2송수신 블록으로 출력하는 선택기를 더 구비하며,상기 위상 정보를 수신한 상기 제2송수신 블록은 상기 제1송수신 블록들 중에서 대응하는 제1송수신 블록으로 상기 위상 정보를 송신하는 것을 특징으로 하는 병렬인터페이스 시스템.
- 제12항에 있어서,상기 제2반도체 장치는,상기 위상 정보를 상기 제1반도체 장치로 실시간으로 송신하기 위한 위상 정보 송신기를 더 구비하며,상기 제1반도체 장치는,상기 위상 정보 송신기로부터 송신되는 위상 정보를 위상 정보 송신 라인을 통하여 실시간으로 수신하기 위한 위상 정보 수신기를 더 구비하는 것을 특징으로 하는 병렬인터페이스 시스템.
- N개의 송수신블록을 구비한 병렬인터페이스의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법에 있어서,(a)기준 클럭 신호를 수신측 반도체 장치로 송신하는 단계;(b)제1 모드에서 N비트의 훈련 데이터의 각 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐에 기초하여 상기 N개의 송수신 블록들 각각에 대응하는 송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 단계; 및(c)제2 모드에서는 상기 수신측 반도체 장치로 송신된 상기 N비트의 병렬데이터 중 어느 하나의 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐 정보에 기초하여, 상기 N개의 송수신 블록들 각각에 대응하는 송신측 반도체 장치의 송신 샘플링 클럭 신호의 위상을 제어하는 단계를 구비하는 것을 특징으로 하는 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법
- 제15항에 있어서, 상기 (b)단계는,(b1)다수의 서로 다른 위상 값을 갖는 상기 송신 샘플링 클럭 신호에 동기하여, 상기 훈련데이터 신호를 상기 수신측 반도체 장치로 송신하는 단계;(b2)상기 송신된 훈련데이터 신호들을 송신측 반도체 장치의 소정의 수신 샘플링 클럭 신호에 동기하여 수신하는 단계; 및(b3)상기 훈련데이터 신호와 상기 (b2)단계에서 수신된 훈련데이터 신호들을 비교한 결과에 기초하여, 상기 송수신 블록들 각각의 상기 송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 단계를 구비하는 것을 특징으로 하는 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법
- 제15항에 있어서, 상기 (b)단계는,(b4)소정의 주파수를 갖는 상기 송신 샘플링 클럭 신호에 동기하여 상기 소정의 훈련데이터 신호를 상기 수신측 반도체 장치로 송신하는 단계;(b5)다수의 서로 다른 위상 값을 갖는 송신측 반도체 장치의 수신 샘플링 클럭 신호에 동기하여 상기 송신된 훈련데이터 신호를 수신하는 단계; 및(b6)상기 훈련 데이터 신호와 상기 (b5)단계에서 수신된 훈련데이터 신호들을 비교한 결과에 기초하여, 상기 송신측 반도체 장치의 수신 샘플링 클럭 신호의 위상을 제어하는 단계를 구비하는 것을 특징으로 하는 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법
- 제15항에 있어서, 상기 (c)단계는,상기 위상 스큐 정보를 상기 수신측 반도체 장치로부터 상기 N개의 송수신 블록들 중에서 대응하는 어느 하나의 송수신 블록으로 수신하는 단계를 포함하는 것을 특징으로 하는 N비트의 병렬 데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제15항에 있어서, 상기 (c)단계는,상기 위상 스큐 정보를 별도의 위상 정보 수신기를 통하여 실시간으로 수신하는 단계를 포함하는 것을 특징으로 하는 N비트의 병렬 데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제1 반도체장치와 제2 반도체장치를 구비하며, 제1송신 또는 제1수신 샘플링 클럭 신호에 동기되어 상기 제1반도체 장치로부터 상기 제2 반도체 장치 사이로 기준 클럭 신호와 N비트 병렬 데이터 신호가 송수신되는 병렬인터페이스를 사용하는 시스템의 병렬데이터 신호와 상기 기준 클럭 신호 간의 스큐 보상 방법에 있어서,(a)기준 클럭 신호를 상기 제2반도체 장치로 송신하는 단계;(b)제1 모드에서 N비트의 훈련 데이터의 각 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐에 기초하여 상기 N비트의 병렬데이터 각각에 대응하는 제1송신 샘플링 클럭 신호의 위상을 개별적으로 제어하는 단계; 및(c)제2 모드에서는 상기 제2 반도체 장치로 송신된 상기 N비트의 병렬데이터 중 어느 하나의 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐 정보에 기초하 여, 상기 N비트의 병렬데이터 각각에 대응하는 상기 제1송신 샘플링 클럭 신호의 위상을 일괄적으로 제어하는 단계를 구비하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제20항에 있어서, 상기 (c)단계는,(c1)제1송신 샘플링 클럭 신호에 기초하여 상기 제2반도체 장치로 송신된 기준 클럭 신호와 N비트의 병렬데이터 신호를 수신하는 단계; 및(c2)상기 수신된 N비트의 병렬데이터 신호들 중에서 적어도 하나의 비트 데이터와 상기 기준 클럭 신호 간의 위상 스큐 정보를 검출하고, 검출된 위상 스큐 정보를 상기 제1반도체 장치로 송신하는 단계를 구비하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제21항에 있어서, 상기 (c2) 단계는,상기 수신된 기준 클럭 신호에 기초하여 적어도 2개의 서로 다른 위상을 갖는 제2 수신 샘플링 클럭 신호를 생성하는 단계; 및상기 생성된 적어도 2개의 서로 다른 위상을 갖는 제2 수신 샘플링 클럭 신호들에 동기하여 상기 수신된 N비트의 병렬데이터 신호들 중에서 적어도 하나의 비트 데이터를 샘플링한 결과에 기초하여 상기 위상 스큐 정보를 검출하여 상기 제1 반도체 장치로 송신하는 단계를 구비하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제22항에 있어서, 상기 (c2) 단계는,상기 기준 클럭 신호와 동상 및 반 주기의 위상 차를 갖는 상기 제2 수신 샘플링 클럭 신호들로 샘플링하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제22항에 있어서, 상기 (c2)단계는,상기 제1반도체 장치로부터 수신된 제어 명령에 기초하여 상기 위상 스큐 정보가 검출된 데이터 라인을 통하여 상기 제1반도체 장치로 송신하는 단계를 포함하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제22항에 있어서, 상기 (c2)단계는,상기 위상 스큐 정보를 별도의 위상 정보 송신 라인을 통하여 실시간으로 상기 제1반도체 장치로 송신하는 단계를 포함하는 것을 특징으로 하는 병렬인터페이스를 사용하는 시스템의 N비트 병렬데이터 신호와 기준 클럭 신호 간의 스큐 보상 방법.
- 제15항 내지 제25항 중의 어느 한 항에 기재된 방법을 실행하기 위한 프로그램을 기록한 기록매체.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060056563A KR100915387B1 (ko) | 2006-06-22 | 2006-06-22 | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 |
TW096121941A TW200818211A (en) | 2006-06-22 | 2007-06-15 | A semiconductor device, a parallel interface system and methods thereof |
US11/812,438 US7907693B2 (en) | 2006-06-22 | 2007-06-19 | Semiconductor device, a parallel interface system and methods thereof |
US12/929,627 US8335291B2 (en) | 2006-06-22 | 2011-02-04 | Semiconductor device, a parallel interface system and methods thereof |
US13/483,719 US8780668B2 (en) | 2006-06-22 | 2012-05-30 | Semiconductor device, a parallel interface system and methods thereof |
US13/714,473 US8842794B2 (en) | 2006-06-22 | 2012-12-14 | Semiconductor device, a parallel interface system and methods thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060056563A KR100915387B1 (ko) | 2006-06-22 | 2006-06-22 | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070121465A true KR20070121465A (ko) | 2007-12-27 |
KR100915387B1 KR100915387B1 (ko) | 2009-09-03 |
Family
ID=38873572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060056563A KR100915387B1 (ko) | 2006-06-22 | 2006-06-22 | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 |
Country Status (3)
Country | Link |
---|---|
US (4) | US7907693B2 (ko) |
KR (1) | KR100915387B1 (ko) |
TW (1) | TW200818211A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9330742B2 (en) | 2013-08-09 | 2016-05-03 | SK Hynix Inc. | Semiconductor device and system including the same |
KR20160121115A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 스큐 제거 동작을 수행하는 반도체 장치 |
US9485081B2 (en) | 2013-03-14 | 2016-11-01 | Samsung Display Co., Ltd. | Apparatus for compensating for skew between data signals and clock signal |
US11948621B2 (en) | 2021-07-28 | 2024-04-02 | Samsung Electronics Co., Ltd. | Memory devices, memory systems having the same, and operating methods thereof |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100915387B1 (ko) | 2006-06-22 | 2009-09-03 | 삼성전자주식회사 | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 |
TWI385927B (zh) * | 2007-09-14 | 2013-02-11 | Realtek Semiconductor Corp | 時間交錯式時脈資料回復電路及方法 |
US8743715B1 (en) | 2011-01-24 | 2014-06-03 | OnPath Technologies Inc. | Methods and systems for calibrating a network switch |
US9235537B2 (en) * | 2011-10-26 | 2016-01-12 | Rambus Inc. | Drift detection in timing signal forwarded from memory controller to memory device |
US9197531B1 (en) * | 2012-05-09 | 2015-11-24 | Altera Corporation | Methods and apparatus of time stamping for multi-lane protocols |
US9772651B2 (en) | 2012-09-14 | 2017-09-26 | Samsung Electronics Co., Ltd. | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system including the use of a switch command defining an adjustment delay for a data signal |
US9009362B2 (en) | 2012-12-20 | 2015-04-14 | Intel Corporation | Variable-width command/address bus |
KR102088453B1 (ko) * | 2013-12-02 | 2020-03-12 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9742689B1 (en) * | 2013-12-27 | 2017-08-22 | Inphi Corporation | Channel negotiation for a high speed link |
KR102166908B1 (ko) | 2014-02-13 | 2020-10-19 | 삼성전자주식회사 | 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 |
US11310075B2 (en) * | 2014-04-02 | 2022-04-19 | Aten International Co., Ltd. | Asymmetric duplex transmission device and switching system thereof |
CN105264814B (zh) * | 2014-04-22 | 2019-03-15 | 京微雅格(北京)科技有限公司 | Lvds数据恢复方法及电路 |
KR102234594B1 (ko) | 2014-08-01 | 2021-04-05 | 삼성전자주식회사 | 스큐 보상 회로 및 스큐 보상 회로의 동작 방법 |
US10222302B1 (en) | 2014-11-06 | 2019-03-05 | Mayeaux Holding Llc | Cyclonic system for enhanced separation in fluid sample probes and the like |
US9432025B1 (en) * | 2014-11-28 | 2016-08-30 | Altera Corporation | Techniques for reducing skew between clock signals |
US9909956B1 (en) | 2014-12-03 | 2018-03-06 | Mayeaux Holding Llc | Cyclonic system for enhanced separation of fluid samples and the like, and method therefore |
TWI554037B (zh) * | 2015-04-16 | 2016-10-11 | 群聯電子股份有限公司 | 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法 |
CN105045752B (zh) * | 2015-07-02 | 2018-04-24 | 中国电子科技集团公司第四十一研究所 | 一种基于宽口sram存储的高速ad数据pxi总线传输解析方法 |
US9666253B2 (en) * | 2015-09-18 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Dual rail memory, memory macro and associated hybrid power supply method |
US9474034B1 (en) * | 2015-11-30 | 2016-10-18 | International Business Machines Corporation | Power reduction in a parallel data communications interface using clock resynchronization |
US10048316B1 (en) * | 2017-04-20 | 2018-08-14 | Qualcomm Incorporated | Estimating timing slack with an endpoint criticality sensor circuit |
KR102447493B1 (ko) * | 2017-12-04 | 2022-09-26 | 삼성전자주식회사 | 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법 |
US10418125B1 (en) * | 2018-07-19 | 2019-09-17 | Marvell Semiconductor | Write and read common leveling for 4-bit wide DRAMs |
KR20200032807A (ko) | 2018-09-18 | 2020-03-27 | 삼성디스플레이 주식회사 | 수신기 및 이를 포함하는 송수신기 |
US11467620B1 (en) * | 2018-12-12 | 2022-10-11 | Cadence Design Systems, Inc. | Architecture and methodology for tuning clock phases to minimize latency in a serial interface |
EP3748512B1 (en) * | 2019-06-06 | 2023-08-02 | Infineon Technologies AG | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device |
KR102654417B1 (ko) * | 2019-10-24 | 2024-04-05 | 주식회사 엘엑스세미콘 | 표시장치에서의 데이터 통신 방법 |
KR20220167851A (ko) | 2021-06-14 | 2022-12-22 | 삼성디스플레이 주식회사 | 송수신 장치 및 그 구동 방법 |
KR20220167849A (ko) * | 2021-06-14 | 2022-12-22 | 삼성디스플레이 주식회사 | 송수신기 및 그 구동 방법 |
CN116055928B (zh) * | 2023-04-03 | 2023-06-02 | 深圳市紫光同创电子有限公司 | 一种数据采样方法、装置、电子设备以及存储介质 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933623A (en) * | 1995-10-26 | 1999-08-03 | Hitachi, Ltd. | Synchronous data transfer system |
KR0153952B1 (ko) * | 1995-12-16 | 1998-11-16 | 양승택 | 고속 디지털 데이터 리타이밍 장치 |
US5917760A (en) * | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
US6128749A (en) * | 1998-11-03 | 2000-10-03 | Intel Corporation | Cross-clock domain data transfer method and apparatus |
US6647506B1 (en) * | 1999-11-30 | 2003-11-11 | Integrated Memory Logic, Inc. | Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle |
JP3758953B2 (ja) * | 2000-07-21 | 2006-03-22 | 富士通株式会社 | スキュー補正装置 |
JP2002091478A (ja) * | 2000-09-18 | 2002-03-27 | Pioneer Electronic Corp | 音声認識システム |
WO2002054648A2 (en) * | 2000-12-30 | 2002-07-11 | Vitesse Semiconductor Corporation | Data de-skew method and system |
US6719366B2 (en) * | 2001-04-19 | 2004-04-13 | Jon Lane | Railroad passenger seat |
US6874097B1 (en) * | 2001-06-01 | 2005-03-29 | Maxtor Corporation | Timing skew compensation technique for parallel data channels |
US6920540B2 (en) * | 2001-10-22 | 2005-07-19 | Rambus Inc. | Timing calibration apparatus and method for a memory device signaling system |
JP2004127147A (ja) | 2002-10-07 | 2004-04-22 | Hitachi Ltd | デスキュー回路およびそれを用いたディスクアレイ制御装置 |
JP3926368B2 (ja) * | 2002-12-11 | 2007-06-06 | 富士通株式会社 | 位相誤同期検出回路 |
US7209531B1 (en) * | 2003-03-26 | 2007-04-24 | Cavium Networks, Inc. | Apparatus and method for data deskew |
JP2004328063A (ja) | 2003-04-21 | 2004-11-18 | Renesas Technology Corp | シリアルデータ受信回路 |
US7720107B2 (en) * | 2003-06-16 | 2010-05-18 | Cisco Technology, Inc. | Aligning data in a wide, high-speed, source synchronous parallel link |
US7240249B2 (en) * | 2003-06-26 | 2007-07-03 | International Business Machines Corporation | Circuit for bit skew suppression in high speed multichannel data transmission |
KR100546368B1 (ko) * | 2003-08-22 | 2006-01-26 | 삼성전자주식회사 | 센터링 에러를 일으키는 클럭 스큐를 자체적으로 보상하는메모리 장치 및 그 클럭 스큐 보상 방법 |
US6894551B2 (en) * | 2003-09-05 | 2005-05-17 | Micron Technology, Inc. | Multiphase clock generators |
DE10344818B4 (de) * | 2003-09-27 | 2008-08-14 | Qimonda Ag | Vorrichtung zum Kalibrieren der relativen Phase zweier Empfangssignale eines Speicherbausteins |
JP4456432B2 (ja) * | 2004-08-02 | 2010-04-28 | 富士通株式会社 | 基準信号を用いて同期伝送を行う装置および方法 |
CA2603360A1 (en) * | 2005-03-29 | 2006-10-05 | Janssen Pharmaceutica, N.V. | Piperazinyl substituted cyclohexane 1,4-diamines |
JP4718933B2 (ja) * | 2005-08-24 | 2011-07-06 | 富士通株式会社 | 並列信号のスキュー調整回路及びスキュー調整方法 |
US7577861B2 (en) * | 2005-12-30 | 2009-08-18 | Intel Corporation | Duty cycle rejecting serializing multiplexer for output data drivers |
US7571340B2 (en) * | 2006-06-13 | 2009-08-04 | Intel Corporation | Eliminating receiver clock drift caused by voltage and temperature change in a high-speed I/O system that uses a forwarded clock |
KR100915387B1 (ko) | 2006-06-22 | 2009-09-03 | 삼성전자주식회사 | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 |
KR101206503B1 (ko) | 2006-06-30 | 2012-11-29 | 삼성전자주식회사 | 스큐 제거 회로 및 그에 의한 스큐 제거 방법 |
-
2006
- 2006-06-22 KR KR1020060056563A patent/KR100915387B1/ko active IP Right Grant
-
2007
- 2007-06-15 TW TW096121941A patent/TW200818211A/zh unknown
- 2007-06-19 US US11/812,438 patent/US7907693B2/en active Active
-
2011
- 2011-02-04 US US12/929,627 patent/US8335291B2/en active Active
-
2012
- 2012-05-30 US US13/483,719 patent/US8780668B2/en active Active
- 2012-12-14 US US13/714,473 patent/US8842794B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9485081B2 (en) | 2013-03-14 | 2016-11-01 | Samsung Display Co., Ltd. | Apparatus for compensating for skew between data signals and clock signal |
US9330742B2 (en) | 2013-08-09 | 2016-05-03 | SK Hynix Inc. | Semiconductor device and system including the same |
KR20160121115A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 스큐 제거 동작을 수행하는 반도체 장치 |
US11948621B2 (en) | 2021-07-28 | 2024-04-02 | Samsung Electronics Co., Ltd. | Memory devices, memory systems having the same, and operating methods thereof |
Also Published As
Publication number | Publication date |
---|---|
TW200818211A (en) | 2008-04-16 |
US20130100998A1 (en) | 2013-04-25 |
US8780668B2 (en) | 2014-07-15 |
US8335291B2 (en) | 2012-12-18 |
KR100915387B1 (ko) | 2009-09-03 |
US20110135030A1 (en) | 2011-06-09 |
US20070297552A1 (en) | 2007-12-27 |
US8842794B2 (en) | 2014-09-23 |
US7907693B2 (en) | 2011-03-15 |
US20130135956A1 (en) | 2013-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100915387B1 (ko) | 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치 | |
US6907552B2 (en) | Relative dynamic skew compensation of parallel data lines | |
US9379921B2 (en) | Method for performing data sampling control in an electronic device, and associated apparatus | |
US6937681B2 (en) | Skew correction apparatus | |
EP2384474B1 (en) | Active calibration for high-speed memory devices | |
JP5121712B2 (ja) | ビット・スキュー防止方法およびシステム | |
US7495487B2 (en) | Delay-locked loop (DLL) system for determining forward clock path delay | |
US8681918B2 (en) | High jitter and frequency drift tolerant clock data recovery | |
KR20090123933A (ko) | 바이어스 및 랜덤 지연 소거 | |
US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
US8711018B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
US7243253B1 (en) | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster | |
US7428283B2 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
JP2018006863A (ja) | 受信回路、受信装置および受信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 11 |