KR102654417B1 - 표시장치에서의 데이터 통신 방법 - Google Patents

표시장치에서의 데이터 통신 방법 Download PDF

Info

Publication number
KR102654417B1
KR102654417B1 KR1020190132607A KR20190132607A KR102654417B1 KR 102654417 B1 KR102654417 B1 KR 102654417B1 KR 1020190132607 A KR1020190132607 A KR 1020190132607A KR 20190132607 A KR20190132607 A KR 20190132607A KR 102654417 B1 KR102654417 B1 KR 102654417B1
Authority
KR
South Korea
Prior art keywords
data
sampling
microcontroller
clock
clk
Prior art date
Application number
KR1020190132607A
Other languages
English (en)
Other versions
KR20210048670A (ko
Inventor
최용우
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020190132607A priority Critical patent/KR102654417B1/ko
Priority to US17/077,353 priority patent/US11138917B2/en
Priority to CN202011145049.8A priority patent/CN112712769A/zh
Priority to TW109136930A priority patent/TW202118270A/zh
Publication of KR20210048670A publication Critical patent/KR20210048670A/ko
Application granted granted Critical
Publication of KR102654417B1 publication Critical patent/KR102654417B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

일 실시예는 마이크로컨트롤러와 소스리드아웃회로 사이의 데이터 통신에 관한 것으로서, 슬레이브의 클럭회로가 불필요하여 슬레이브회로의 크기 및 소비전력이 감소할 수 있다.

Description

표시장치에서의 데이터 통신 방법{DATA COMMUNICATION METHOD IN DISPLAY DEVICE}
본 실시예는 마이크로컨트롤러와 소스리드아웃회로 사이의 데이터 통신 기술에 관한 것이다.
디스플레이장치에서 내부 회로 사이에서는 많은 데이터들이 송수신될 수 있다. 그 데이터에는, 패널에 표시될 이미지에 대한 정보를 포함하는 영상데이터 또는 상기 이미지를 표시하기 위하여 내부 회로를 제어하는 제어데이터가 포함될 수 있다. 그래서 데이터를 주고받기 위한 규약도 필요하다. 예를 들어 그 규약은 통신이 동기화 방식 또는 비동기화 방식인지여부나, 통신 방식이 동기화인 경우 어떤 순서로 데이터를 주고받을 것인지를 포함할 수 있다.
일반적으로 디스플레이장치의 내부 회로 사이에서의 데이터 통신은 SPI(serial peripheral interface) 또는 I2C(inter-integrated circuit)에 기반할 수 있다. SPI 또는 I2C 방식에서는, 클럭의 한 주기이상의 지연이 마스터(master)와 슬레이브(slave)사이의 통신에서 발생하면, 마스터는 수신한 데이터를 읽을 수 없다. 이러한 지연의 우려 때문에, SPI 또는 I2C 방식에서는 통신 속도를 높이는데 제약이 따를 수 있다. 이를 해결하기 위하여 슬레이브는 마스터로 데이터를 보낼 때 클럭도 함께 전송할 수 있다.
그러나 슬레이브가 클럭을 전송하게 되면, 슬레이브는 내부에 클럭을 생성하는 회로를 포함하여야만 한다. 슬레이브가 내부에 클럭회로를 포함하게 되면, 슬레이브 회로의 크기가 커지게 된다. SPI 또는 I2C 방식에서는 하나의 마스터가 다수의 슬레이브와 통신하게 되므로, 다수의 슬레이브가 내부에 클럭회로를 하나씩 포함하게 되면, 전체 시스템적으로 디스플레이장치의 크기가 커질 수 있다.
또한 클럭회로 역시 전력을 소비하기 때문에, 클럭회로가 있는 만큼 소비전력도 상응하여 높아질 수 있다.
이와 관련하여 본 실시예에서는 회로의 크기를 줄이고 소비전력을 낮추도록 개선된 디스플레이장치의 데이터 통신 방법을 제공하고자 한다.
이러한 배경에서, 본 실시예의 일 목적은, 슬레이브가 마스터로 클럭없이 데이터를 보내더라도 마스터가 데이터를 복원하는 기술을 제공하는 것이다.
본 실시예의 다른 목적은, 위상이 다른 복수의 복제클럭을 사용하여 수신된 데이터를 샘플링함으로써 마스터가 데이터를 복원하는 기술을 제공하는 것이다.
본 실시예의 또 다른 목적은, 데이터에 사전에 약속된 신호형태를 추가함으로써 마스터가 데이터를 바이트 또는 단어 단위로 정렬하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 실시예는, 제1 데이터를 송신하고, 제2 데이터를 수신하는 마이크로컨트롤러; 및 상기 제2 데이터를 생성하여 상기 마이크로컨트롤러로 송신하는 소스리드아웃회로를 포함하고, 상기 마이크로컨트롤러는, 복수의 샘플링포인트를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제2 데이터를 샘플링하여 복수의 샘플링데이터를 생성하며, 상기 복수의 샘플링데이터로부터 상기 제2 데이터를 복원하는 표시장치를 제공한다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 복수의 샘플링클럭을 생성하고, 상기 복수의 샘플링포인트를 상기 복수의 샘플링클럭에서 결정할 수 있다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 클럭과 상기 클럭에 동기화된 상기 제1 데이터를 송신하고, 상기 클럭으로부터 상기 클럭의 위상과 다른 위상을 가지는 상기 복수의 샘플링클럭을 생성할 수 있다.
상기 표시장치에서, 상기 복수의 샘플링포인트는, 상기 복수의 샘플링클럭의 상승에지 또는 하강에지를 포함할 수 있다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 상기 복수의 샘플링데이터 중 다수를 차지하는 데이터를 획득하며, 상기 획득된 데이터를 상기 제2 데이터를 복원하기 위하여 사용할 수 있다.
상기 표시장치에서, 상기 복수의 샘플링포인트의 개수는, 적어도 N(N은 3이상의 자연수)개일 수 있다.
상기 표시장치에서, 상기 다수는, 과반수를 의미할 수 있다.
상기 표시장치에서, 상기 복수의 샘플링클럭은, 서로에 대하여 균등한 위상차를 가지고, 상기 클럭의 주파수와 동일한 주파수를 가질 수 있다.
상기 표시장치에서, 상기 제2 데이터는, 일정시간 지연되어 마이크로컨트롤러로 도달하고, 상기 마이크로컨트롤러는, 상기 복수의 샘플링포인트에 따라 상기 지연된 제2 데이터를 샘플링할 수 있다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 상기 제2 데이터를 일정단위로 구분하고, 상기 구분된 제2 데이터를 샘플링할 수 있다.
상기 표시장치에서, 상기 제2 데이터는, 상기 구분을 위한 시작시점을 알려주는 패턴데이터를 포함하고, 상기 마이크로컨트롤러는, 상기 패턴데이터를 기준으로 상기 제2 데이터를 구분하기 시작할 수 있다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 상기 소스리드아웃회로로 리드명령를 송신하고, 상기 리드명령의 송신 이후에 상기 제2 데이터의 수신을 위해 대기할 수 있다.
상기 표시장치에서, 상기 마이크로컨트롤러는, 상기 복수의 샘플링데이터를 직렬 형식에서 병렬 형식으로 변환할 수 있다.
상기 표시장치에서, 상기 복수의 샘플링클럭 중 하나는, 상기 클럭일 수 있다.
다른 실시예는, 제1 데이터를 수신하고, 상기 복수의 샘플링포인트를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제1 데이터를 샘플링하여 복수의 샘플링데이터를 생성하는 데이터정렬부; 및 상기 복수의 샘플링데이터 중 다수를 차지하는 제2 데이터를 생성하고, 상기 제2 데이터로부터 상기 제1 데이터를 복원하는 데이터선택부를 포함하는 마이크로컨트롤러를 제공한다.
상기 마이크로컨트롤러에서, 클럭을 수신하고, 상기 클럭으로부터 복수의 샘플링클럭을 생성하는 클럭복제부를 포함하고, 상기 데이터정렬부는, 상기 복수의 샘플링포인트를 상기 복수의 샘플링클럭에서 결정할 수 있다.
상기 마이크로컨트롤러에서, 상기 샘플링포인트는, 상기 클럭의 상승에지 또는 하강에지를 포함할 수 있다.
상기 마이크로컨트롤러에서, 선입선출 방식으로 상기 복수의 샘플링데이터가 저장되거나 상기 복수의 샘플링데이터가 상기 데이터선택부로 독출되는 저장부를 포함할 수 있다.
상기 마이크로컨트롤러에서, 상기 제1 데이터의 파형은, 일 구간을 포함하고, 상기 복수의 샘플링클럭의 파형은, 유효구간을 포함하고, 상기 데이터정렬부는, 상기 유효구간이 상기 일 구간이내이면, 상기 일 구간의 데이터를 상기 복수의 샘플링데이터로서 생성할 수 있다.
상기 마이크로컨트롤러에서, 상기 데이터정렬부는, 상기 유효구간이 상기 일 구간을 벗어나면, 상기 일 구간의 데이터와 상이한 데이터를 상기 복수의 샘플링데이터로서 생성할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 클럭이 슬레이브에서 마스터로의 데이터 송신에서 사용되지 않아서 슬레이브의 클럭회로가 필요없고 이에 따라 슬레이브 회로의 크기가 감소할 수 있다.
그리고, 본 실시예에 의하면, 슬레이브의 클럭회로가 필요없어지는 만큼 그로 인한 소비전력도 낮아질 수 있다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 종래에 마이크로컨트롤러, 소스리드아웃회로 및 패널의 연결을 나타내는 도면이다.
도 3은 일 실시예에 따른 마이크로컨트롤러, 소스리드아웃회로 및 패널의 연결을 나타내는 도면이다.
도 4는 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로 사이의 통신을 나타내는 제1 예시도이다.
도 5는 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로 사이의 통신을 나타내는 제2 예시도이다.
도 6은 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로가 송수신하는 클럭과 데이터의 파형을 나타내는 도면이다.
도 7은 일 실시예에 따른 마이크로컨트롤러가 지연된 슬레이브데이터를 샘플링하는 것을 설명하는 도면이다.
도 8은 일 실시예에 따른 오류가 있는 샘플링을 설명하는 도면이다.
도 9는 일 실시예에 따른 오류가 없는 샘플링을 설명하는 도면이다.
도 10은 일 실시예에 따른 마이크로컨트롤러가 슬레이브데이터를 정렬하는 것을 설명하는 도면이다.
도 11은 일 실시예에 따른 마이크로컨트롤러의 구성도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 1을 참조하면, 표시장치(100)는 패널(110), 소스리드아웃회로(SRIC; source readout IC, 120), 게이트구동회로(GDIC; gate driving IC, 130) 및 타이밍컨트롤러(TCON; timing controller, 140)를 포함할 수 있다.
패널(110)에는 복수의 데이터라인(DL) 및 복수의 게이트라인(GL)이 배치되고, 복수의 화소가 배치될 수 있다. 화소는 복수의 서브화소(SP; Sub-Pixel)로 구성될 수 있다. 여기서, 서브화소는 R(red), G(green), B(blue), W(white) 등일 수 있다. 하나의 화소는 RGB의 서브화소(SP)로 구성되거나, RGBG의 서브화소(SP)로 구성되거나, RGBW의 서브화소(SP) 등으로 구성될 수 있다. 이하에서는, 설명의 편의상, 하나의 화소는 RGB의 서브화소(SP)로 구성되는 것으로 설명한다.
소스리드아웃회로(120), 게이트구동회로(130) 및 타이밍컨트롤러(140)는 패널(110)에 영상을 표시하기 위한 신호들을 생성하는 장치이다.
게이트구동회로(130)는 턴온전압 혹은 턴오프전압의 게이트구동신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)는 데이터라인(DL)과 연결된다. 그리고, 턴오프전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)와 데이터라인(DL)의 연결은 해제된다.
소스리드아웃회로(120)는 내부에 소스드라이버를 포함할 수 있다. 소스드라이버는 데이터라인(DL)을 통해 서브화소(SP)로 데이터전압을 공급할 수 있다. 데이터라인(DL)으로 공급되는 데이터전압은 게이트구동신호에 따라 서브화소(SP)로 공급될 수 있다.
또한 소스리드아웃회로(120)는 내부에 리드아웃회로(ROIC; readout IC)를 포함할 수 있다. 리드아웃회로는 소스드라이버와 함께 소스리드아웃회로(120)에 내장될 수 있다. 리드아웃회로는 서브화소(SP) 주변의 전극을 구동하여 터치입력을 센싱할 수 있다. 스리드아웃회로(120)는 터치라인(TL)을 통해 전극을 구동하고 전극으로부터 나온 아날로그신호를 수신할 수 있다.
소스리드아웃회로(120)는 테이프오토메이티드본딩(TAB: Tape Automated Bonding) 타입 또는 칩온글래스(COG: Chip On Glass) 타입으로 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 패널(110)에 직접 형성될 수도 있으며, 실시예에 따라서, 패널(110)에 집적화되어 형성될 수도 있다. 또한, 소스리드아웃회로(120는 칩온필름(COF: Chip On Film) 타입으로 구현될 수도 있다.
타이밍컨트롤러(140)는 게이트구동회로(130 및 소스리드아웃회로(120)로 제어신호를 공급할 수 있다. 예를 들어, 타이밍컨트롤러(140)는 스캔이 시작되도록 하는 게이트제어신호(GCS)를 게이트구동회로(130)로 송신할 수 있다. 그리고, 타이밍컨트롤러(140)는 영상데이터(RGB)를 소스리드아웃회로(120)로 출력할 수 있다. 또한, 타이밍컨트롤러(140)는 소스리드아웃회로(120)가 각 서브화소(SP)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 송신할 수 있다. 또한, 타이밍컨트롤러(140)는 소스리드아웃회로(120)가 각 서브화소(SP)의 전극을 구동하여 터치입력을 센싱하도록 제어하는 터치제어신호(TCS)를 송신할 수 있다.
도 2는 종래에 마이크로컨트롤러, 소스리드아웃회로 및 패널의 연결을 나타내는 도면이다.
도 2를 참조하면, 종래에 표시장치(10)는 마이크로컨트롤러(MCU; micro controller unit, 15)를 더 포함할 수 있다. 소스리드아웃회로(12)는 복수로 구성되어 표시장치(100)에 포함될 수 있다.
마이크로컨트롤러(15)와 소스리드아웃회로(12)는 SPI(serial peripheral interface) 방식 또는 I2C(inter-integrated circuit) 방식에 기반하여 통신할 수 있다. SPI 또는 I2C 방식에서 통신 주체들은 마스터와 슬레이브로 동작할 수 있는데, 마이크로컨트롤러(15)는 마스터로서, 복수의 소스리드아웃회로(12)는 슬레이브로서, 각각 동작할 수 있다.
제1 통신라인(LN1) 및 제2 통신라인(LN2)은 두 개의 신호라인으로 구성되는 차동신호라인일 수 있고, 오픈드레인(open-drain)으로 구동되는 단일신호라인일 수 있다.
마이크로컨트롤러(15)는 제1 통신라인(LN1)을 통해 복수의 소스리드아웃회로(12)에 마스터클럭(CLKm)울 송신할 수 있다. 마스터클럭(CLKm)은 마이크로컨트롤러(150)에서 생성될 수 있다. 마스터클럭(CLKm)은 마스터데이터(MDAT)와 동기화되고, 마스터데이터(MDAT)는 마스터클럭(CLKm)에 맞춰 송신될 수 있다. 또한 복수의 소스리드아웃회로(12)는 제1 통신라인(LN1)을 통해 마이크로컨트롤러(15)로 슬레이브클럭(CLKs)을 송신할 수 있다. 슬레이브클럭(CLKs)은 소스리드아웃회로(12)에서 생성될 수 있다. 슬레이브클럭(CLKs)은 슬레이브데이터(SDAT)와 동기화되고, 슬레이브데이터(SDAT)는 슬레이브클럭(CLKs)에 맞춰 송신될 수 있다.
마이크로컨트롤러(15)는 제2 통신라인(LN2)을 통해 복수의 소스리드아웃회로(12)에 마스터데이터(MDAT)를 송신할 수 있다. 마스터데이터(MDAT)는 마스터인 마이크로컨트롤러(15)가 소스리드아웃회로(12)로 송신하는 데이터를 의미할 수 있다. 또한 복수의 소스리드아웃회로(12)는 제2 통신라인(LN2)을 통해 마이크로컨트롤러(15)로 슬레이브데이터(SDAT)를 송신할 수 있다. 여기서 슬레이브데이터(SDAT)는 제1 통신라인(LN1)의 슬레이브클럭(CLKs)과 동기화될 수 있다. 그리고 슬레이브데이터(SDAT)는 슬레이브인 복수의 소스리드아웃회로(12)가 마이크로컨트롤러(15)로 송신하는 데이터를 의미할 수 있다.
이와 같이, 양방향 통신에서 클럭-예를 들어 마스터클럭(CLKm) 및 슬레이브클럭(CLKs)-을 데이터-예를 들어 마스터데이터(MDAT) 및 슬레이브데이터(SDAT)-와 동기화하는 방식은 슬레이브에서 클럭을 만드는 회로를 필요로 할 수 있다. 슬레이브가 복수인 경우, 클럭회로가 각각의 슬레이브에 있다면, 전체 회로의 크기는 이 클럭회로들 때문에 커질 수 있다.
한편 복수의 소스리드아웃회로(12)는 패널(11)과 연결될 수 있다. 각각의 소스리드아웃회로(12)는 패널(11)에서 일정하게 구분된 영역을 할당받고, 할당받은 영역에 존재하는 서브화소(SP)들과 데이터라인(DL) 및 터치라인(TL)을 통해 연결될 수 있다.
도 3은 일 실시예에 따른 마이크로컨트롤러, 소스리드아웃회로 및 패널의 연결을 나타내는 도면이다.
도 3을 참조하면, 일 실시예에 따른 표시장치(100)는 슬레이브인 복수의 소스리드아웃회로(120)에서 마이크로컨트롤러(150)로 송신되는 클럭을 포함하지 않을 수 있다. 즉, 슬레이브에서 마스터로의 통신방향은 클럭의 동기화를 이용하지 않을 수 있다.
마이크로컨트롤러(150)는 제1 통신라인(LN1)을 통해 복수의 소스리드아웃회로(120)에 클럭(CLK)울 송신할 수 있다. 클럭(CLK)은 마이크로컨트롤러(150)에서 생성될 수 있다. 클럭(CLK)은 마스터데이터(MDAT)와 동기화되고, 마스터데이터(MDAT)는 클럭(CLK)에 맞춰 송신될 수 있다. 그러나 소스리드아웃회로(120)는 제1 통신라인(LN1)을 통해 마이크로컨트롤러(150)로 어떠한 클럭도 송신하지 않을 수 있다.
마이크로컨트롤러(150)는 제2 통신라인(LN2)을 통해 복수의 소스리드아웃회로(120)에 마스터데이터(MDAT)를 송신할 수 있다. 또한 복수의 소스리드아웃회로(120)는 제2 통신라인(LN2)을 통해 마이크로컨트롤러(150)로 슬레이브데이터(SDAT)를 송신할 수 있다. 여기서 슬레이브데이터(SDAT)는 클럭과 동기화되지 않을 수 있다.
이와 같이, 양방향 통신 중 슬레이브에서 마스터로의 통신에서 클럭이 사용되지 않으면, 슬레이브는 클럭을 만드는 회로를 필요로 하지 않을 수 있다. 따라서 클럭회로가 사라진만큼 슬레이브 회로가 작아질 수 있다.
도 4는 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로 사이의 통신을 나타내는 제1 예시도이다.
도 4를 참조하면, 마이크로컨트롤러(150)와 소스리드아웃회로(120)는 I2C 방식에 기반하여 통신할 수 있다. I2C 통신에서 마이크로컨트롤러(150)는 마스터로서, 복수의 소스리드아웃회로(120)는 슬레이브로서 동작할 수 있다. 도 3에서 마이크로컨트롤러(150)와 소스리드아웃회로(120) 사이의 통신은 I2C 방식일 수 있다.
제1 통신라인(LN1) 및 제2 통신라인(LN2)은 마이크로컨트롤러(150)와 복수의 소스리드아웃회로(120)를 연결할 수 있다. 제1 통신라인(LN1) 및 제2 통신라인(LN2)은 공통 버스(common bus)로 구성될 수 있다.
마이크로컨트롤러(150)는 SCL단자를 통해 클럭(CLK)을 소스리드아웃회로(120)로 송신할 수 있다. 그리고 마이크로컨트롤러(150)는 SDA단자를 통해 마스터데이터(MDAT)를 소스리드아웃회로(120)로 송신할 수 있다. 반대로 소스리드아웃회로(120)는 SDA단자를 통해 슬레이브데이터(SDAT)를 마이크로컨트롤러(150)로 송신할 수 있다.
도 5는 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로 사이의 통신을 나타내는 제2 예시도이다.
도 5를 참조하면, 마이크로컨트롤러(150)와 소스리드아웃회로(120)는 SPI 방식에 기반하여 통신할 수 있다. SPI 통신에서 마이크로컨트롤러(150)는 마스터로서, 복수의 소스리드아웃회로(120)는 슬레이브로서 동작할 수 있다.
마이크로컨트롤러(150)는 CLK_P단자를 통해 클럭(CLK)을 소스리드아웃회로(120)로 송신할 수 있다. 또한 마이크로컨트롤러(150)는 MOSI단자를 통해 마스터데이터(MDAT)를 소스리드아웃회로(120)로 송신할 수 있다. 또한 소스리드아웃회로(120)는 MISO단자를 통해 슬레이브데이터(SDAT)를 마이크로컨트롤러(150)로 송신할 수 있다. 그리고 마이크로컨트롤러(150)는 SS단자를 통해 셀렉션신호(SEL)를 소스리드아웃회로(120)로 송신함으로써, 데이터송수신을 위하여 복수의 소스리드아웃회로(120) 중 하나를 선택할 수 있다.
여기서 클럭(CLK), 마스터데이터(MDAT) 및 슬레이브데이터(SDAT)를 전송하는 통신라인은 공통 버스로 구성될 수 있다.
도 6은 일 실시예에 따른 마이크로컨트롤러와 소스리드아웃회로가 송수신하는 클럭과 데이터의 파형을 나타내는 도면이다.
도 6을 참조하면, 마스터인 마이크로컨트롤러와 슬레이브인 소스리드아웃회로는 클럭(CLK)을 이용하여 동기화 통신을 수행할 수 있다.
마이크로컨트롤러는 클럭(CLK) 및 마스터데이터(MDAT)를 생성할 수 있다. 클럭(CLK)는 내부의 오실레이터(미도시)가 생성한 클럭신호로부터 생성될 수 있다. 마이크로컨트롤러는 마스터데이터(MDAT)를 클럭(CLK)에 맞춰 소스리드아웃회로로 송신할 수 있다. 예를 들어 마스터데이터(MDAT)는 클럭(CLK)이 저레벨에서 고레벨이 바뀌는 상승에지(rising edge)에서 동기화될 수 있다. 소스리드아웃회로는 클럭(CLK)의 상승에지 타이밍에서 마스터데이터(MDAT)의 값을 읽을 수 있다. 또한 마스터데이터(MDAT)는 클럭(CLK)이 고레벨에서 저레벨로 바뀌는 하강에지(falling edge)에서 동기화될 수 있다. 소스리드아웃회로는 클럭(CLK)의 하강에지 타이밍에서 마스터데이터(MDAT)의 값을 읽을 수 있다.
소스리드아웃회로는 지연된 클럭(CLK) 및 지연된 마스터데이터(MDAT)를 수신할 수 있다. 여기서 클럭(CLK)과 마스터데이터(MDAT)는 마스터에서 동일한 타이밍에 동일한 경로를 거쳐 목적지 슬레이브로 전송되므로, 클럭(CLK)의 지연시간과 마스터데이터(MDAT)의 지연시간은 동일할 수 있다. 본 도면에서 그 지연시간은 Td로 나타날 수 있다.
소스리드아웃회로는 슬레이브데이터(SDAT)를 생성할 수 있다. 종래에 소스리드아웃회로는 마이크로컨트롤러가 마스터데이터(MDAT)를 송신하기 위하여 사용한 클럭(CLK)에 맞춰 슬레이브데이터(SDAT)를 마이크로컨트롤러로 송신할 수 있다. 예를 들어 슬레이브데이터(SDAT)는 마이크로컨트롤러가 생성한 클럭(CLK)의 상승에지 또는 하강에지에서 동기화되어 마이크로컨트롤러로 송신될 수 있다.
소스리드아웃회로와 마찬가지로, 마이크로컨트롤러 역시 지연된 슬레이브데이터(SDAT)를 수신할 수 있다. 여기서 소스리드아웃회로가 마이크로컨트롤러가 생성한 클럭(CLK)을 이용하여 슬레이브데이터(SDAT)를 마이크로컨트롤러로 송신하면, 슬레이브데이터(SDAT)는 클럭(CLK)을 기준으로 마스터데이터(MDAT)의 지연시간 Td만큼 한 번 더 지연될 수 있다. 따라서 슬레이브데이터(SDAT)의 지연시간은 2Td(Td+Td=2Td)일 수 있다.
클럭(CLK)을 기준으로 마스터데이터(MDAT) 및 슬레이브데이터(SDAT)를 같이 비교하면, 마스터데이터(MDAT)는 클럭(CLK)과 동기화되고 동일한 지연을 가지고 있어서 소스리드아웃회로가 마스터데이터(MDAT)를 읽는데 문제가 없지만, 슬레이브데이터(SDAT)는 클럭(CLK)에 비하여 2Td만큼 지연되어서 마이크로컨트롤러가 슬레이브데이터(SDAT)를 읽는데 문제가 있을 수 있다. 예를 들어 소스리드아웃회로는 클럭(CLK)의 4번의 상승에지에서 제1 내지 4 송신비트(TXD1 내지 TXD4)를 모두 샘플링(sampling)했으나, 마이크로컨트롤러는 제1 내지 4 수신비트(RXD1 내지 RXD4)를 샘플링해야 함에도 오로지 제1 내지 3 수신비트(RXD1 내지 RXD3)만을 샘플링할 수 있다.
따라서 종래에 마스터인 마이크로컨트롤러와 슬레이브인 소스리드아웃회로는 슬레이브데이터(SDAT)를 송신하기 위하여 마스터데이터(MDAT)의 송신에 사용된 클럭(CLK)을 이용했기 때문에, 마이크로컨트롤러에서 슬레이브데이터(SDAT)를 제대로 샘플링하지 못하여 데이터를 제대로 읽지 못하는 문제를 야기할 수 있다.
도 7은 일 실시예에 따른 마이크로컨트롤러가 지연된 슬레이브데이터를 샘플링하는 것을 설명하는 도면이다.
도 7을 참조하면, 마이크로컨트롤러는 클럭(CLK) 및 클럭(CLK)에 동기화된 제1 데이터를 송신하고, 제2 데이터를 수신할 수 있다. 소스리드아웃회로는 상기 제2 데이터를 생성하여 마이크로컨트롤러로 송신할 수 있다. 마이크로컨트롤러는 복수의 샘플링포인트(sampling point)를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제2 데이터를 샘플링하여 복수의 샘플링데이터를 생성하며, 상기 복수의 샘플링데이터로부터 상기 제2 데이터를 복원할 수 있다.
여기서 상기 제1 데이터는 마스터데이터(MDAT)에 대응할 수 있다. 상기 제2 데이터는 슬레이브데이터(SDAT)에 대응할 수 있다. 상기 제2 데이터의 복원은, 상기 제2 데이터를 복수의 샘플링포인트의 타이밍에서 샘플링하여 복수의 샘플링데이터를 생성하고 복수의 샘플링데이터를 비교 및 선택함으로써 구현될 수 있다. 복수의 샘플링데이터를 비교 및 선택한 결과는, 상기 제2 데이터 즉, 슬레이브데이터(SDAT)와 동일한 값을 포함하게 될 수 있다.
구체적으로 지연된 슬레이브데이터(SDAT)가 마이크로컨트롤러로 송신되면, 슬레이브데이터(SDAT)는 마이크로컨트롤러에 의하여 샘플링될 수 있다.
슬레이브데이터(SDAT)는 일정시간-예를 들어 2Td-만큼 지연되어 마스터인 마이크로컨트롤러로 송신될 수 있다. 슬레이브데이터(SDAT)는 마이크로컨트롤러에서 마스터데이터(MDAT)의 송신에 사용된 클럭(CLK)보다 지연되어 도착하지만, 클럭(CLK)의 주파수와 동일한 주파수를 가질 수 있다
그리고 마이크로컨트롤러는 슬레이브데이터(SDAT)를 샘플링하여 읽어낼 수 있다. 슬레이브데이터(SDAT)의 샘플링 타이밍을 결정하기 위하여 마이크로컨트롤러는 복제된 클럭을 이용할 수 있다.
마이크로컨트롤러는 적어도 2개 이상의 복제된 클럭을 생성할 수 있다. 바람직하게 마이크로컨트롤러는 3개 이상의 복제된 클럭을 생성하여 슬레이브데이터(SDAT)를 샘플링할 수 있다. 상기 복수의 복제된 클럭에 의하여 슬레이브데이터(SDAT) 중 어느 하나의 비트가 샘플링되면 복수의 샘플링값이 나오는데, 복수의 샘플링값은 샘플링 횟수만큼 0 또는 1을 가질 수 있다. 마이크로컨트롤러는 0 또는 1 중에서 최종적인 비트값을 확정해야 하는데, 복수의 샘플링값에서 나온 0 또는 1 중에서 다수적으로-예를 들어 과반수 이상의 비율로-나온 것을 상기 최종적인 비트값으로 확정할 수 있다. 따라서 후보군-샘플링값의 개수-이 늘어나야 0 또는 1 중에서 어느 것이 높은 빈도로 나오는지 확정될 수 있으므로, 샘플링에 필요한 복제된 클럭은 적어도 2개 이상일 수 있다. 바람직하게, 0 및 1 중 어느 하나가 다른 것보다 우세하거나 더 빈번하게 나와야하므로 복제된 클럭은 2개 이상의 홀수개일 수 있다. 복수의 샘플링값에서 최종적인 비트값을 확정하는 것은 추후 설명한도록 한다.
클럭의 복제를 위하여, 마이크로컨트롤러는 슬레이브데이터(SDAT)를 수신하면, 마스터데이터(MDAT)를 위해 이전에 생성한 클럭(CLK)을 복제하여 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)을 생성할 수 있다. 마이크로컨트롤러는 복제의 대상이 된 클럭(CLK) 그대로를 샘플링클럭(CLK_1, CLK_2, CLK_3) 중 하나로 이용할 수 있다.
샘플링클럭(CLK_1, CLK_2, CLK_3)은 서로 위상차를 가질 수 있고, 상기 위상차는 각 샘플링클럭에 대하여 균등할 수 있다. 예를 들어 샘플링클럭(CLK_1, CLK_2, CLK_3)의 위상차는 모두 θ1로 동일하고, θ1는 120도가 될 수 있다. 즉, 제1 샘플링클럭(CLK_1)과 제2 샘플링클럭(CLK_2) 사이의 위상차, 제2 샘플링클럭(CLK_2)과 제3 샘플링클럭(CLK_3) 사이의 위상차, 제1 샘플링클럭(CLK_1)과 제3 샘플링클럭(CLK_3) 사이의 위상차는 각각 120도의 θ1일 수 있다.
마이크로컨트롤러는 샘플링클럭(CLK_1, CLK_2, CLK_3)을 이용하여 슬레이브데이터(SDAT)를 샘플링할 수 있다. 마이크로컨트롤러는 샘플링클럭(CLK_1, CLK_2, CLK_3) 각각의 에지에서 슬레이브데이터(SDAT)를 읽을 수 있다. 샘플링 시점은 상승에지 또는 하강에지이든지 무관하다. 여기서는 편의상 상승에지를 기준으로 설명할 수 있다.
예를 들어 마이크로컨트롤러는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)의 상승에지에서 슬레이브데이터(SDAT)의 제1 수신비트(RXD1)를 샘플링할 수 있다. 마이크로컨트롤러는 각 클럭의 상승에지에서 제1 수신비트(RXD1)를 읽을 수 있다. 이어서 마이크로컨트롤러는 다른 수신비트(RXD2, RXD3)를 각 클럭의 상승에지에서 샘플링하여 읽을 수 있다.
도 8은 일 실시예에 따른 오류가 있는 샘플링을 설명하는 도면이다.
도 8을 참조하면, 슬레이브데이터(SDAT)를 샘플링하기 위하여 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)은 일정한 조건을 가질 수 있다. 상기 조건은 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 일정구간이 슬레이브데이터(SDAT)의 데이터구간과 겹쳐져야 한다는 것일 수 있다. 상기 데이터구간은 소스리드아웃회로가 보내는 터치데이터를 포함하는 영역으로서, 비트구간(Tb)을 포함할 수 있다. 동시에 상기 조건은 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 일정구간이 슬레이브데이터(SDAT)의 비트구간(Tb)과 겹쳐져야 한다는 의미일 수 있다. 상기 일정구간은, 마이크로컨트롤러가 슬레이브데이터(SDAT)를 인식하기 위한 유효구간으로 정의될 수 있다. 상기 유효구간이 상기 비트구간(Tb)이내에 있어야만, 상기 비트구간(Tb)의 비트값은 정확히 샘플링될 수 있다. 만약 상기 유효구간이 상기 비트구간(Tb)이내에 있지 않으면, 상기 비트구간(Tb)의 비트값을 샘플링하는데 있어서 오류가 발생할 수 있다.
마이크로컨트롤러는 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)이 유효구간을 가지도록 클럭을 복제할 수 있다. 상기 유효구간은 시간의 범위일 수 있고, 셋업구간(Ts)과 홀드구간(Th)을 포함할 수 있다. 마이크로컨트롤러가 어떤 샘플링 시점-예를 들어 상승에지-에서 샘플링하기 위해서는, 상기 샘플링 시점을 기준으로 양 옆의 셋업구간(Ts)과 홀드구간(Th)이 비트구간(Tb)이내에 들어와야만 할 수 있다.
셋업구간(Ts)과 홀드구간(Th)은, 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 레벨이 변동하고 상기 변동된 레벨이 안정화되는 구간이며 올바른 샘플링데이터가 나오기 위한 유효구간일 수 있다. 셋업구간(Ts)은 샘플링클럭의 상승에지 이전에 슬레이브데이터(SDAT)가 안정화되어 있어야 하는 최소시간일 수 있다. 홀드구간(Th)은 샘플링클럭의 상승에지 이후에 슬레이브데이터(SDAT)가 안정화되어 있어야 하는 최소시간일 수 있다. 또는 셋업구간(Ts) 및 홀드구간(Th)은 하강에지의 이전과 이후를 기준으로 슬레이브데이터(SDAT)가 안정화되어 있어야 하는 최소시간일 수 있다. 셋업구간(Ts) 및 홀드구간(Th)은 상승에지 또는 하강에지에서의 샘플링이 올바르기 위한 유효구간이 될 수 있다.
마이크로컨트롤러의 데이터정렬부는, 상기 유효구간이 슬레이브데이터(SDAT)의 데이터구간을 벗어나면, 상기 데이터구간에 포함된 데이터와 상이한 데이터를 복수의 샘플링데이터로 생성할 수 있다.
즉, 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 셋업구간(Ts) 및 홀드구간(Th)이 비트구간(Tb)을 벗어나면, 그 클럭에 의한 샘플링은 오류이고 마이크로컨트롤러는 그에 따라 오류의 샘플링값을 획득할 수 있다. 예를 들어 본 도면에서 제1 샘플링클럭(CLK_1)은 비트구간(Tb)을 벗어낫기 때문에, 제1 샘플링클럭(CLK_1)에 의한 제1 샘플링값은 오류를 가질 수 있다. 마이크로컨트롤러는 오류의 샘플링값을 획득하게 된다.
마이크로컨트롤러의 데이터정렬부는 상기 유효구간이 슬레이브데이터(SDAT)의 데이터구간이내이면, 상기 데이터구간에 포함된 데이터를 복수의 샘플링데이터로 생성할 수 있다.
즉, 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 셋업구간(Ts) 및 홀드구간(Th)이 비트구간(Tb)이내이면, 그 클럭에 의한 샘플링은 정상이고 마이크로컨트롤러는 그에 따라 정상적인 샘플링값을 획득할 수 있다. 예를 들어 본 도면에서 제2 샘플링클럭(CLK_2)은 비트구간(Tb)을 벗어나지 않기 때문에, 제2 샘플링클럭(CLK_2)에 의한 제2 샘플링값은 정상적이다. 마이크로컨트롤러는 정상적인 샘플링값을 획득할 수 있다. 제3 샘플링클럭(CLK_3)에 의한 제3 샘플링값 역시 정상적이다.
마이크로컨트롤러는 복수의 샘플링값 중 하나를 선택하고 상기 선택된 샘플링값을 슬레이브데이터(SDAT)로 결정할 수 있다. 복수의 샘플링값은 0 또는 1의 비트값이 될 수 있는데, 마이크로컨트롤러는 2개의 비트값 중 과반이 넘은 비트값을 최종적으로 선택할 수 있다. 상기 선택된 샘플링값은 0과 1 중에서 어느 하나가 될 수 있다.
예를 들어 마이크로컨트롤러가 소스리드아웃회로로부터 슬레이브데이터(SDAT)를 수신하면, 샘플링클럭(CLK_1, CLK_2, CLK_3)을 생성하고 샘플링클럭(CLK_1, CLK_2, CLK_3)을 통해 슬레이브데이터(SDAT)를 샘플링하여 제1 내지 3 샘플링값을 추출할 수 있다. 제1 내지 3 샘플링값은 0 또는 1의 비트값이 될 수 있고, 어느 하나의 비트값을 중복적으로 가질 수 있다. 본 도면에서, 마이크로컨트롤러가 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)를 서로 동일한 위상차를 가지는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)으로 샘플링하고 제2 수신비트(RXD2)의 값이 0이라면, 제1 샘플링클럭(CLK_1)에 의하여 샘플링된 제1 샘플링값은 1, 제2 샘플링클럭(CLK_2)에 의하여 샘플링된 제2 샘플링값은 0, 제3 샘플링클럭(CLK_3)에 의하여 샘플링된 제3 샘플링값은 0일 수 있다.
제1 샘플링값이 1로서 다른 샘플링값과 다른 이유는, 제1 샘플링클럭(CLK_1)의 셋업구간(Ts) 및 홀수신부(121)이 제2 수신비트(RXD2)의 비트구간(Tb)을 벗어나서 제1 샘플링값이 오류를 가지기 때문이다. 만약 제1 샘플링클럭(CLK_1)의 셋업구간(Ts) 및 홀드구간(Th)이 제2 수신비트(RXD2)의 비트구간(Tb)이내에 있고 제1 샘플링값이 정상적이라면, 제1 샘플링값은 0이 될 수 있다. 그러나 제1 샘플링값은 오류를 가지기 때문에 0이 아니라 1이 된다.
또한 마이크로컨트롤러는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)을 통해 상기 예시에서 {1,0,0}의 제1 내지 3 샘플링값을 획득할 수 있었다. 하지만 마이크로컨트롤러가 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)의 타이밍을 상기 예시와 다르게 한다면, {0,0,0}, {0,0,1}, {0,1,0}의 제1 내지 3 샘플링값을 획득할 수 있다.
따라서 제1 내지 3 샘플링값이 {0,0,0}, {0,0,1}, {0,1,0}, {1,0,0} 이 되면, 마이크로컨트롤러는 0과 1의 비트값 중 과반이 넘게 나온 0의 비트값을 선택하여 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)의 비트값으로 결정할 수 있다. 1의 샘플링값은 오류인데, 그 샘플링값을 도출한 샘플링클럭의 유효구간-셋업구간(Ts) 및 홀드구간(Th)-이 비트구간(Tb)을 벗어난채로 제2 수신비트(RXD2)를 샘플링했기 때문일 수 있다.
반대로 마이크로컨트롤러가 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)를 서로 동일한 위상차를 가지는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)으로 샘플링하고 제2 수신비트(RXD2)의 값이 1이고, 제1 내지 3 샘플링값이 {0,1,1}, {1,0,1}, {1,1,0}, {1,1,1} 이 되면, 마이크로컨트롤러는 0과 1 중 과반이 넘게 나온 1을 선택하여 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)의 비트값으로 결정할 수 있다. 0의 샘플링값은 오류인데, 그 샘플링값을 도출한 샘플링클럭의 유효구간-셋업구간(Ts) 및 홀드구간(Th)-이 비트구간(Tb)을 벗어난채로 제2 수신비트(RXD2)를 샘플링했기 때문일 수 있다.
위와 같이 마이크로컨트롤러는 복수의 샘플링값으로부터 최종적인 슬레이브데이터(SDAT)를 결정-0과 1의 비트값 중에서 어느 하나를 선택-하므로, 샘플링값이 많을수록 0과 1의 빈도가 확연하게 드러날 수 있다. 예를 들어 샘플링값이 2개이고 {0.1} 또는 {1,0}의 조합이라면, 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)가 0과 1의 비트값 중에서 어느 것인지 판정하기 어려울 수 있다. 그러나 샘플링값이 많다면, 오류가 있는 샘플링값보다 정상적인 샘플링값이 더 많이 분포할 것이므로, 마이크로컨트롤러는 더 자주 출현한 비트값을 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)로 결정할 수 있다.
도 9는 일 실시예에 따른 오류가 없는 샘플링을 설명하는 도면이다.
도 9를 참조하면, 슬레이브데이터(SDAT)를 샘플링하기 위한 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 조건-셋업구간(Ts)과 홀드구간(Th)이 비트구간(Tb)이내에 맞춰져 있을 것-은 모두 만족될 수 있다.
예를 들어 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)의 셋업구간(Ts) 및 홀드구간(Th)이 비트구간(Tb)이내이면, 그 클럭의 샘플링은 정상이고 마이크로컨트롤러는 그에 따라 정상적인 샘플링값을 획득할 수 있다. 본 도면에서 제1 샘플링클럭(CLK_1)은 비트구간(Tb)을 벗어나지 않기 때문에, 제1 샘플링클럭(CLK_1)에 의한 제1 샘플링값은 정상적이다. 마이크로컨트롤러는 정상적인 샘플링값을 획득할 수 있다. 제2 및 3 샘플링클럭(CLK_2, CLK_3)에 의한 제2 및 3 샘플링값 역시 정상적이다.
오류가 없는 모두 정상적인 복수의 샘플링값이 추출된 경우라도, 마이크로컨트롤러는 복수의 샘플링값 중 하나를 선택하고 상기 선택된 샘플링값을 슬레이브데이터(SDAT)로 결정할 수 있다. 오류가 있는 경우에 복수의 샘플링값은 0 또는 1의 비트값이 교차로 나올 수 있지만, 오류가 없는 경우에 복수의 샘플링값은 0과 1의 비트값 중 어느 하나만이 단일하게 나올 수 있다. 마이크로컨트롤러는 단일하게 나온 비트값을 선택할 수 있다.
예를 들어 마이크로컨트롤러가 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)를 서로 동일한 위상차를 가지는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)으로 샘플링하고 제2 수신비트(RXD2)의 값이 0이고 제1 내지 3 샘플링값이 {0,0,0}이 되면, 마이크로컨트롤러는 0과 1 중 단일하게 나온 0을 선택하여 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)의 비트값으로 결정할 수 있다. 이 경우 제1 내지 3 샘플링값은 정상적이고 오류를 가지지 않는다.
제1 내지 3 샘플링값이 0으로서 단일하게 나온 이유는, 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)의 셋업구간(Ts) 및 홀드구간(Th)이 모두 제2 수신비트(RXD2)의 비트구간(Tb)이내에서 동기화되었기 때문이다.
반대로 마이크로컨트롤러가 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)를 서로 동일한 위상차를 가지는 제1 내지 3 샘플링클럭(CLK_1, CLK_2, CLK_3)으로 샘플링하고 제2 수신비트(RXD2)의 값이 1이고 제1 내지 3 샘플링값이 {1,1,1}이 되면, 마이크로컨트롤러는 0과 1 중 단일하게 나온 1을 선택하여 슬레이브데이터(SDAT)의 제2 수신비트(RXD2)의 비트값으로 결정할 수 있다. 이 경우 제1 내지 3 샘플링값은 정상적이고 오류를 가지지 않는다.
도 10은 일 실시예에 따른 마이크로컨트롤러가 슬레이브데이터를 정렬하는 것을 설명하는 도면이다.
도 10을 참조하면, 마이크로컨트롤러는 슬레이브데이터(SDAT)를 데이터단위-예를 들어 바이트(byte) 또는 단어(word)-로 정렬할 수 있다. 마이크로컨트롤러는 데이터정렬을 통해 슬레이브데이터(SDAT)를 바이트 또는 단어단위로 인식할 수 있다.
슬레이브데이터(SDAT)의 정렬을 위하여, 마이크로컨트롤러는 슬레이브데이터(SDAT)에서 특정한 패턴을 찾을 수 있다. 상기 패턴은 슬레이브데이터(SDAT)의 최상위비트(MSB; most significant bit) 영역에 위치할 수 있다. 마이크로컨트롤러가 상기 패턴을 인식하면, 상기 패턴이 나온 뒤의 일련의 비트들을 일정 단위로 구분하고 상기 구분된 비트들을 바이트 또는 단어로서 인식할 수 있다.
예를 들어 슬레이브데이터(SDAT)는 제1 내지 3 수신비트(RXD1 내지 RXD3)와 그 앞에 시작데이터(start data)를 포함할 수 있다. 시작데이터는 일련의 비트열이 될 수 있다. 본 도면에서 시작데이터는 {1,1,0,1}로 나타날 수 있다. 마이크로컨트롤러가 시작데이터를 찾으면, 시작데이터 이후의 제1 내지 3 수신비트(RXD1 내지 RXD3)를 바이트 또는 단어로 정렬할 수 있다. 상기 시작데이터는 정렬이 시작되는 시점으로서, 슬레이브데이터(SDAT)의 정렬을 위한 패턴에 대응할 수 있다.
한편 마스터인 마이크로컨트롤러는 슬레이브데이터(SDAT)가 슬레이브인 소스리드아웃회로로부터 전송되는 시점을 예측할 수 있다. 소스리드아웃회로는 마이크로컨트롤러로부터 리드명령(read command)을 수신한 이후 슬레이브데이터(SDAT)를 전송하므로, 마이크로컨트롤러는 항상 수신을 대기하지 않고 리드명령을 송신한 이후에 비로소 수신을 대기할 수 있다.
예를 들어 마이크로컨트롤러가 시점T1에서 리드명령을 소스리드아웃회로로 송신하면, 마이크로컨트롤러는 슬레이브데이터(SDAT)의 수신을 대기할 수 있다. 이후, 소스리드아웃회로가 시점T1’에서 슬레이브데이터(SDAT)의 출력을 시작할 수 있다.
마이크로컨트롤러는 슬레이브데이터(SDAT)의 수신을 예측할 수 있다. 마이크로컨트롤러는 수신이전에 리드명령을 송신하므로, 어느 시점에 슬레이브데이터(SDAT)가 도착할지 예측할 수 있다. 여기서 SDAT‘는 마이크로컨트롤러가 예측한 슬레이브데이터를 나타낼 수 있다.
마이크로컨트롤러는 슬레이브데이터(SDAT‘)가 시점T2에 마이크로컨트롤러로 도달할 것으로 예측하지만, 실제 슬레이브데이터(SDAT)는 시점T2’에 마이크로컨트롤러로 도달할 수 있다. 슬레이브데이터(SDAT)의 전송은 2Td만큼 지연될 수 있고, 슬레이브데이터(SDAT)는 시점T2에서 2Td만큼 늘어난 시점T2’에 마이크로컨트롤러에 도달할 수 있다.
도 11은 일 실시예에 따른 마이크로컨트롤러의 구성도이다.
도 11을 참조하면, 마이크로컨트롤러(150)는 클럭복제부(151), 데이터정렬부(152), 복수의 저장부(153) 및 복수의 데이터선택부(154)를 포함할 수 있다. 데이터정렬부(152)는 제1 데이터를 수신하고, 복수의 샘플링포인트를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제1 데이터를 샘플링하여 복수의 샘플링데이터를 생성할 수 있다. 데이터선택부(154)는 상기 복수의 샘플링데이터 중 다수를 차지하는 제2 데이터를 생성하고, 상기 제2 데이터로부터 상기 제1 데이터를 복원할 수 있다.
여기서 상기 제1 데이터는 슬레이브데이터(SDAT)에 대응할 수 있다. 상기 제2 데이터는 복수의 샘플링데이터 중 하나로서 다수를 차지하는 샘플링데이터에 대응하고, 종국적으로는 상기 제1 데이터 즉, 슬레이브데이터(SDAT)와 동일한 값을 포함하게 될 수 있다.
마이크로컨트롤러(150)는 슬레이브데이터(SDAT)를 수신하고, 슬레이브데이터(SDAT)는 각각의 데이터정렬부(152)로 전달될 수 있다.
클럭복제부(151)는 클럭(CLK)을 수신하고, 클럭(CLK)을 복제하여 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)을 생성할 수 있다. 복수의 샘플링클럭(CLK_1, CLK_2, CLK_3)은 데이터정렬부(152) 및 저장부(153)로 전달될 수 있다.
각각의 데이터정렬부(152)는 샘플링클럭(CLK_1, CLK_2, CLK_3) 중 전달받은 샘플링클럭을 기준으로 데이터를 정렬할 수 있다. 먼저 데이터정렬부(152)는 데이터의 시작지점을 인식하여 데이터를 구분할 수 있다. 데이터정렬부(152)는 상기 전달받은 샘플링클럭으로 데이터를 비트별로 샘플링하여 샘플링값을 생성할 수 있다. 데이터정렬부(152)는 전체 비트에 대한 샘플링값을 모아서 샘플링값세트를 생성할 수 있다. 상기 샘플링값세트는 직렬 형식일 수 있다. 데이터정렬부(152)는 직렬 형식의 샘플링값세트를 병렬 형식으로 변환할 수 있다.
예를 들어 제1 샘플링클럭(CLK_1)을 전달받은 데이터정렬부(152)는 슬레이브데이터(SDAT)에서 시작데이터를 찾고 슬레이브데이터(SDAT)를 바이트 또는 단어단위로 구분할 수 있다. 그리고 데이터정렬부(152)는 상기 구분된 데이터를 비트별로 샘플링하여 제1 샘플링값을 생성할 수 있다. 데이터정렬부(152)는 전체 비트에 대한 제1 샘플링값을 모아서 제1 샘플링값세트를 생성할 수 있다. 데이터정렬부(152)는 제1 샘플링값세트를 직렬 형식에서 병렬 형식으로 변환할 수 있다.
병렬 형식의 슬레이브데이터(SDAT)-샘플링값세트-는 저장부(153)에 저장되고, 데이터선택부(154)는 저장부(153)에서 샘플링값세트를 독출할 수 있다. 저장부(153)의 저장과 독출은 선입선출(FIFO; first in first out) 방식으로 수행될 수 있다. 선입선출을 위하여 저장부(153)는 내부에 복수의 플립플롭(flip flop) 또는 시프트 레지스터(shift register)를 포함할 수 있다. 저장부(153)는 클럭(CLK_S)을 입력받아 플립플롭 또는 시프트 레지스터를 작동시킬 수 있고, 샘플링값세트를 저장하거나 데이터선택부(154)로 출력할 수 있다.
예를 들어, 선입선출 방식으로, 병렬 형식의 제1 샘플링값세트는 저장부(153)에 저장되다가 저장부(153)로부터 시프트(shift)되어 출력될 수 있다. 제2 및 3 샘플링값세트 역시 해당 저장부(153)에 저장되다가 출력될 수 있다.
그러면 데이터선택부(154)는 저장부(153)로부터 복수의 병렬 형식의 슬레이브데이터(SDAT)-샘플링값세트-를 수신하고, 상기 복수의 샘플링값세트를 비트별로 비교하여, 각 비트에서 다수로 출현하거나 과반이 넘게 출현한 비트값을 선택할 수 있다. 데이터선택부(154)는 각 비트에서 선택된 비트값만을 모아서 읽어야 할 슬레이브데이터(SDAT)로 결정할 수 있다.
예를 들어 도 7에서와 같이, 슬레이브데이터(SDAT)는 제1 내지 3 수신비트(RXD1 ~ RXD3)로 구성되고 제1 내지 3 수신비트(RXD1 ~ RXD3)는 {0,1,0}의 비트값을 가질 수 있다. 그리고 데이터정렬부(152)는 제1 샘플링클럭(CLK_1)을 가지고 제1 내지 3 수신비트(RXD1 ~ RXD3)별로 슬레이브데이터(SDAT)를 샘플링함으로써, {1,1,0}의 비트값을 가지는 제1 샘플링값세트를 생성할 수 있다. 마찬가지로 데이터정렬부(152)는 제2 샘플링클럭(CLK_2)을 기반으로 {0,1,0}의 제2 샘플링값세트를 생성하고 제3 샘플링클럭(CLK_3)을 기반으로 {0,1,0}의 제3 샘플링값세트를 생성할 수 있다. 데이터정렬부(152)는 제1 내지 3 샘플링값세트를 병렬 형식으로 변환할 수 있다.
여기서 제1 샘플링클럭(CLK_1)에 의한 제1 수신비트(RXD1)의 샘플링값이 0이 아니고 1인데, 이것은 오류가 발생한 것임을 의미할 수 있다. 상술한 바와 같이, 오류의 발생은 제1 샘플링클럭(CLK_1)의 유효범위가 제1 수신비트(RXD1)의 비트구간을 벗어나기 때문일 수 있다.
이 경우 데이터선택부(154)는 각 수신비트를 위한 샘플링값을 확정할 수 있다. {1,1,0}의 제1 샘플링값세트, {0,1,0}의 제2 샘플링값세트 및 {0,1,0}의 제3 샘플링값세트 중에서, 데이터선택부(154)는 각 수신비트별로 비트값을 비교할 수 있다. 제1 수신비트(RXD1)를 3번 샘플링한 결과, 1이 1번 0이 2번으로서, 0의 빈도는 과반이 넘는다. 데이터선택부(154)는 제1 수신비트(RXD1)를 위하여 0의 비트값을 선택할 수 있다.
마찬가지로 제2 수신비트(RXD2)를 3번 샘플링한 결과, 1이 3번으로서, 1의 빈도는 과반이 넘는다. 데이터선택부(154)는 제2 수신비트(RXD2)를 위하여 1의 비트값을 선택할 수 있다. 제3 수신비트(RXD3)를 3번 샘플링한 결과, 0이 3번으로서, 0의 빈도는 과반이 넘는다. 데이터선택부(154)는 제3 수신비트(RXD3)를 위하여 0의 비트값을 선택할 수 있다.
따라서 데이터선택부(154)는 제1 내지 3 수신비트(RXD1 ~ RXD3)에서 선택된 비트값을 모은 {0,1,0}을 읽어야할 슬레이브데이터(SDAT)로 결정할 수 있다.
이와 같이 일부 샘플링에서 오류가 있더라도, 데이터선택부(154)는 오류의 샘플링값을 다른 샘플링값들과 비교하여 다수 출현한 샘플링값을 선택함으로써, 정상적인 샘플링을 담보할 수 있다.

Claims (20)

  1. 제1 데이터를 송신하고, 제2 데이터를 수신하는 마이크로컨트롤러; 및
    상기 제2 데이터를 생성하여 상기 마이크로컨트롤러로 송신하는 소스리드아웃회로를 포함하고,
    상기 마이크로컨트롤러는, 복수의 샘플링포인트(sampling point)를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제2 데이터를 샘플링하여 복수의 샘플링데이터를 생성하며, 상기 복수의 샘플링데이터로부터 상기 제2 데이터를 복원하는 표시장치.
  2. 제1항에 있어서,
    상기 마이크로컨트롤러는, 복수의 샘플링클럭을 생성하고, 상기 복수의 샘플링포인트를 상기 복수의 샘플링클럭에서 결정하는 표시장치.
  3. 제2항에 있어서,
    상기 마이크로컨트롤러는, 클럭과 상기 클럭에 동기화된 상기 제1 데이터를 송신하고, 상기 클럭으로부터 상기 클럭의 위상과 다른 위상을 가지는 상기 복수의 샘플링클럭을 생성하는 표시장치.
  4. 제2항에 있어서,
    상기 복수의 샘플링포인트는, 상기 복수의 샘플링클럭의 상승에지 또는 하강에지를 포함하는 표시장치.
  5. 제1항에 있어서,
    상기 마이크로컨트롤러는, 상기 복수의 샘플링데이터 중 다수를 차지하는 데이터를 획득하며, 상기 획득된 데이터를 상기 제2 데이터를 복원하기 위하여 사용하는 표시장치.
  6. 제2항에 있어서,
    상기 복수의 샘플링포인트의 개수는, 적어도 N(N은 3이상의 자연수)개인 표시장치.
  7. 제5항에 있어서,
    상기 다수는, 과반수를 의미하는 표시장치.
  8. 제3항에 있어서
    상기 복수의 샘플링클럭은, 서로에 대하여 균등한 위상차를 가지고, 상기 클럭의 주파수와 동일한 주파수를 가지는 표시장치.
  9. 제1항에 있어서
    상기 제2 데이터는, 일정시간 지연되어 마이크로컨트롤러로 도달하고,
    상기 마이크로컨트롤러는, 상기 복수의 샘플링포인트에 따라 상기 지연된 제2 데이터를 샘플링하는 표시장치.
  10. 제1항에 있어서
    상기 마이크로컨트롤러는, 상기 제2 데이터를 일정단위로 구분하고, 상기 구분된 제2 데이터를 샘플링하는 표시장치.
  11. 제10항에 있어서
    상기 제2 데이터는, 상기 구분을 위한 시작시점을 알려주는 패턴데이터를 포함하고,
    상기 마이크로컨트롤러는, 상기 패턴데이터를 기준으로 상기 제2 데이터를 구분하기 시작하는 표시장치.
  12. 제1항에 있어서
    상기 마이크로컨트롤러는, 상기 소스리드아웃회로로 리드명령(read command)를 송신하고, 상기 리드명령의 송신 이후에 상기 제2 데이터의 수신을 위해 대기하는 표시장치.
  13. 제1항에 있어서
    상기 마이크로컨트롤러는, 상기 복수의 샘플링데이터를 직렬 형식에서 병렬 형식으로 변환하는 표시장치.
  14. 제3항에 있어서
    상기 복수의 샘플링클럭 중 하나는, 상기 클럭인 표시장치.
  15. 제1 데이터를 수신하고, 복수의 샘플링포인트를 결정하고, 상기 복수의 샘플링포인트의 타이밍에서 상기 제1 데이터를 샘플링하여 복수의 샘플링데이터를 생성하는 데이터정렬부; 및
    상기 복수의 샘플링데이터 중 다수를 차지하는 제2 데이터를 생성하고, 상기 제2 데이터로부터 상기 제1 데이터를 복원하는 데이터선택부를 포함하는 마이크로컨트롤러.
  16. 제15항에 있어서
    클럭을 수신하고, 상기 클럭으로부터 복수의 샘플링클럭을 생성하는 클럭복제부를 포함하고,
    상기 데이터정렬부는, 상기 복수의 샘플링포인트를 상기 복수의 샘플링클럭에서 결정하는 마이크로컨트롤러.
  17. 제16항에 있어서
    상기 샘플링포인트는, 상기 클럭의 상승에지 또는 하강에지를 포함하는 마이크로컨트롤러.
  18. 제15항에 있어서
    선입선출(FIFO; first in first out) 방식으로 상기 복수의 샘플링데이터가 저장되거나 상기 복수의 샘플링데이터가 상기 데이터선택부로 독출되는 저장부를 포함하는 마이크로컨트롤러.
  19. 제16항에 있어서
    상기 제1 데이터의 파형은, 일 구간을 포함하고,
    상기 복수의 샘플링클럭의 파형은, 유효구간을 포함하고,
    상기 데이터정렬부는, 상기 유효구간이 상기 일 구간이내이면, 상기 일 구간의 데이터를 상기 복수의 샘플링데이터로서 생성하는 마이크로컨트롤러.
  20. 제19항에 있어서
    상기 데이터정렬부는, 상기 유효구간이 상기 일 구간을 벗어나면, 상기 일 구간의 데이터와 상이한 데이터를 상기 복수의 샘플링데이터로서 생성하는 마이크로컨트롤러.
KR1020190132607A 2019-10-24 2019-10-24 표시장치에서의 데이터 통신 방법 KR102654417B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190132607A KR102654417B1 (ko) 2019-10-24 2019-10-24 표시장치에서의 데이터 통신 방법
US17/077,353 US11138917B2 (en) 2019-10-24 2020-10-22 Display device and micro-controller unit for data communication
CN202011145049.8A CN112712769A (zh) 2019-10-24 2020-10-23 显示装置和数据通信用的微控制器单元
TW109136930A TW202118270A (zh) 2019-10-24 2020-10-23 顯示裝置和資料通信用的微控制器單元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190132607A KR102654417B1 (ko) 2019-10-24 2019-10-24 표시장치에서의 데이터 통신 방법

Publications (2)

Publication Number Publication Date
KR20210048670A KR20210048670A (ko) 2021-05-04
KR102654417B1 true KR102654417B1 (ko) 2024-04-05

Family

ID=75542897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190132607A KR102654417B1 (ko) 2019-10-24 2019-10-24 표시장치에서의 데이터 통신 방법

Country Status (4)

Country Link
US (1) US11138917B2 (ko)
KR (1) KR102654417B1 (ko)
CN (1) CN112712769A (ko)
TW (1) TW202118270A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052049A1 (en) 2022-09-05 2024-03-14 Becton Dickinson France An autoinjector for automatic injection of a product into an injection site

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230139A (ja) 2008-03-20 2009-10-08 Anapass Inc ブランク期間にクロック信号を伝送するディスプレイ装置及び方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058318A1 (en) * 2000-10-27 2002-07-25 Silicon Image Method and apparatus for recovering n times oversampled data by selection of n phase shifted sampling clocks out of n*x interpolated clocks according to the relative values of the sampled data
JP4442508B2 (ja) * 2005-04-28 2010-03-31 株式会社デンソー Ａ／ｄ変換装置
KR100661828B1 (ko) * 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
KR100915387B1 (ko) * 2006-06-22 2009-09-03 삼성전자주식회사 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
KR101427580B1 (ko) * 2007-10-16 2014-08-07 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 구동 방법
KR101590342B1 (ko) * 2008-12-08 2016-02-02 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
KR102126546B1 (ko) * 2013-12-30 2020-06-24 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
US9582441B2 (en) * 2014-02-27 2017-02-28 Infineon Technologies Ag Clockless serial slave device
KR102565297B1 (ko) 2016-10-17 2023-08-10 엘지디스플레이 주식회사 터치 표시 장치, 터치 시스템, 터치 마스터 및 통신 방법
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230139A (ja) 2008-03-20 2009-10-08 Anapass Inc ブランク期間にクロック信号を伝送するディスプレイ装置及び方法

Also Published As

Publication number Publication date
US11138917B2 (en) 2021-10-05
CN112712769A (zh) 2021-04-27
KR20210048670A (ko) 2021-05-04
US20210125536A1 (en) 2021-04-29
TW202118270A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
KR101322119B1 (ko) 액정표시장치
CN103377628B (zh) 液晶显示器及其驱动方法
KR101310919B1 (ko) 액정표시장치
KR101325362B1 (ko) 액정표시장치
CN101763831B (zh) 液晶显示器及其驱动方法
KR101323703B1 (ko) 액정표시장치
KR101174768B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR102621926B1 (ko) 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102025026B1 (ko) Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템
TW200408195A (en) Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
KR101577821B1 (ko) 액정표시장치
CN110677230B (zh) 时钟恢复装置和源极驱动器
US9007357B2 (en) Methods and apparatus for processing serialized video data for display
CN101673524B (zh) 数据解偏移装置及传输数据的解偏移方法
KR102654417B1 (ko) 표시장치에서의 데이터 통신 방법
KR20220064032A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
JP4917901B2 (ja) 受信装置
KR101696467B1 (ko) 액정표시장치
US11367374B2 (en) Display device and microcontroller included therein
US10943560B2 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
KR20190070504A (ko) 표시장치, 데이터 구동부 및 스큐 보정 방법
US20070257877A1 (en) Method and circuit for transferring data stream across multiple clock domains

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant