JP4323170B2 - 自動スキュー補償機能付き受信装置 - Google Patents
自動スキュー補償機能付き受信装置 Download PDFInfo
- Publication number
- JP4323170B2 JP4323170B2 JP2002576341A JP2002576341A JP4323170B2 JP 4323170 B2 JP4323170 B2 JP 4323170B2 JP 2002576341 A JP2002576341 A JP 2002576341A JP 2002576341 A JP2002576341 A JP 2002576341A JP 4323170 B2 JP4323170 B2 JP 4323170B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- data
- ber
- sampling circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0045—Correction by a latch cascade
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
−入力信号のタイミング不確実性
−受信レジスタ内の準安定性として知られる現象、これは実際のモデムCMOSシステムではレジスタ内部の位相ノイズ;
−クロックシンセサイザまたは回復システムの位相ノイズを含むチャネル内のノイズ;
−ビットエラーレベル要求。
xは入力信号が閾値に交差する時間とサンプリング点との時間差、
σはシステム内のノイズのRMS値であって、チャネル、駆動装置、および受信装置内のノイズの合計である。
本発明の最も基本的な形態の動作は、当業者に容易に理解でき、MathCAD(登録商標)などのツールを使って行うことができる。より複雑な実施例の動作は、図1に示す受信装置の機能を考慮することで理解できる。次にこの受信装置の動作について、ただし一般性を損なうことなく、説明する。
Claims (25)
- 高速データ相互接続用受信装置であって、
デジタル信号を受信して、受信信号の連続した信号コピーを与えるための複数のサンプリング回路を備えるサンプリングシステムと;
各ビット間隔がいくつかのサンプリング回路にカバーされるようにサンプリング回路を時間内に行き渡らせるためのクロックを生成するクロック生成器と;
入力信号が閾値に交差する時間的な点を検出する遷移検出器と;
サンプリング回路を制御し、遷移検出器によって得られるデータを用いて受信信号の目視図の目を追跡するコントローラとを備え、
受信装置は、最小ビットエラー率を有する信号を生成するサンプリング回路を、複数のサンプリング回路におけるBER値を用いて判定されるBER分布に基づき選択するよう形成され、前記BER分布内の極小点に最も近いサンプリング回路をデータ受信で用いるサンプリング回路と定義することを特徴とする受信装置。 - サンプリングシステムは、時間をあけて連続する信号コピーを与える、一組の遅延または1つの可変遅延に接続する少なくとも1つのサンプリング回路を備えることを特徴とする、請求項1に記載の受信装置。
- クロック生成器は、時間をあけて連続する信号コピーを与えるための、複数のクロック位相を生成する多相クロック生成器であることを特徴とする、請求項1に記載の受信装置。
- サンプリングシステムは、時間をあけて連続する信号コピーを与える、複数のサンプリング回路に接続された一組の遅延を備えることを特徴とする、請求項1に記載の受信装置。
- 各信号コピーに対するビットエラー値を比較して、最小ビットエラー率を有する信号コピーを選択する論理ネットワークをさらに備えることを特徴とする、請求項1乃至4のいずれか1項に記載の受信装置。
- 信号コピーは時間間隔が均一であることを特徴とする、請求項1乃至5のいずれか1項に記載の受信装置。
- BER分布はRMSチャネルノイズに対して決定されることを特徴とする、請求項1乃至6のいずれか1項に記載の受信装置。
- BER分布が一続きのデータストリーム内において複数のクロック周期にわたって定義されることを特徴とする、請求項1乃至7のいずれか1項に記載の受信装置。
- 二つ以上の複数のサンプリング回路は、出力に多数決論理を設けて並列に配置されることを特徴とする、請求項1乃至8のいずれか1項に記載の受信装置。
- BERは次のように決定されることを特徴とする請求項9に記載の受信装置であり、
nはサンプリング回路数であって:
xは入力信号が閾値に交差する時間とサンプリング点との時間差であって;
Cは2項係数であって;
kは指数であって、1<k<nであり;
P(x)は正確な論理状態を収集する確率である。 - 遅延に対するビットエラーを判定する手段と;
最小ビットエラーを持つコピーに対応する遅延を判定する手段と;
これにより判定された遅延を他のサンプリング回路に適用する手段とをさらに備えることを特徴とする、請求項1乃至10のいずれか1項に記載の受信装置。 - サンプリング回路は、レジスタ、フリップフロップ、ラッチ、サンプルホールド、または追跡およびホールド装置として与えられることを特徴とする、請求項1乃至11のいずれか1項に記載の受信装置。
- レイテンシー調整素子のパイプラインをさらに備えることを特徴とする、請求項1乃至12のいずれか1項に記載の受信装置。
- 上記遅延素子は、データ経路、クロック信号経路、あるいはデータ経路とクロック信号経路の両方に組み込まれることを特徴とする、請求項2乃至13のいずれか1項に記載の受信装置。
- BER関数はビット間隔対RMSチャネルノイズ比に対して決定されることを特徴とする、請求項1乃至14のいずれか1項に記載の受信装置。
- 必要な数のサンプリング回路はチャネルノイズ量に応じて決定されることを特徴とする、請求項15に記載の受信装置。
- 1ビット当たりのサンプリング回路の数は14から20であることを特徴とする、請求項1乃至16のいずれか1項に記載の受信装置。
- 受信装置は、選択されたサンプリング回路からの少なくとも1つの信号コピーをフィードバックし、閾値電圧源を制御し、信号コピーにおける1と0の値の数を釣り合わせるように形成されることを特徴とする、請求項1乃至17のいずれか1項に記載の受信装置。
- 複数の並列バス上に配置される、請求項1乃至18のいずれか1項に記載の複数の受信装置。
- 高速データ相互接続のための方法であって、
1組の遅延または1つの可変遅延に接続する、データをサンプリングする少なくとも1つのサンプリング回路を与え;
所定の時間間隔でサンプリング回路を計時して、少なくとも1ビット間隔をカバーする時間をあけて連続する信号コピーを与えるためのクロックを生成し;
サンプリングされた信号の目視図の目を追跡し、
最小ビットエラー率を有する信号コピーを生成するサンプリング回路を、異なるサンプリング回路におけるBER値を用いて判定されるBER分布に基づき選択し、前記BER分布内の極小点に最も近いサンプリング回路を定義することを特徴とする方法。 - 複数のサンプリング回路は、多相クロックが生成する複数のクロック位相によって計時されることを特徴とする、請求項20に記載の方法。
- データがまずサンプリングされ、その後、そのデータをサンプリングした最適時間をBER関数が極小を取る点と判定することを特徴とする、請求項20乃至21のいずれかに記載の方法。
- 時間をあけた信号コピーが、一組の遅延または1つの可変遅延を用いて生成され、信号コピーを合成する工程は、遅延に対するビットエラーを判定し、最小ビットエラーを有するコピーに対応する遅延を判定する工程を備え、これによってデータをサンプリングする工程は判定された遅延に対応する時間に行われることを特徴とする、請求項20に記載の方法。
- さらに、BER関数はビット間隔対RMSチャネルノイズ比に対して決定されて、1ビット当たりのサンプリング回路数を定義することを特徴とする、請求項20乃至23のいずれか1項に記載の方法。
- 請求項1乃至19のいずれか1項に記載の1つの受信装置または複数の受信装置を用いる通信チャネル。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0107692A GB0107692D0 (en) | 2001-03-27 | 2001-03-27 | Receiver with optimised bit error rate |
US31721601P | 2001-09-06 | 2001-09-06 | |
GB0131100A GB2375274A (en) | 2001-03-27 | 2001-12-31 | Receiver with automatic skew compensation |
PCT/RU2002/000120 WO2002078228A2 (en) | 2001-03-27 | 2002-03-26 | Receiver with recovery circuit using oversampling and majority decision |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004535092A JP2004535092A (ja) | 2004-11-18 |
JP4323170B2 true JP4323170B2 (ja) | 2009-09-02 |
Family
ID=27256126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002576341A Expired - Fee Related JP4323170B2 (ja) | 2001-03-27 | 2002-03-26 | 自動スキュー補償機能付き受信装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1386441B1 (ja) |
JP (1) | JP4323170B2 (ja) |
AU (1) | AU2002311704A1 (ja) |
DE (1) | DE60201030T2 (ja) |
WO (1) | WO2002078228A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088890A1 (en) * | 2004-03-15 | 2005-09-22 | Igor Anatolievich Abrosimov | Eye tracking and expansion using oversampled signals |
WO2005099164A1 (en) * | 2004-04-01 | 2005-10-20 | Igor Anatolievich Abrosimov | Clock recovery in an oversampled serial communications system |
JP7255790B2 (ja) | 2018-06-15 | 2023-04-11 | 三菱重工業株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5140620A (en) * | 1989-09-20 | 1992-08-18 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
JP3109587B2 (ja) * | 1998-03-12 | 2000-11-20 | 日本電気株式会社 | オーバーサンプリング型クロックリカバリ回路 |
EP1061691A3 (en) * | 1999-06-15 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Digital pll circuit for burst-mode data and optical receiving circuit using the same |
-
2002
- 2002-03-26 JP JP2002576341A patent/JP4323170B2/ja not_active Expired - Fee Related
- 2002-03-26 DE DE60201030T patent/DE60201030T2/de not_active Expired - Fee Related
- 2002-03-26 WO PCT/RU2002/000120 patent/WO2002078228A2/en active IP Right Grant
- 2002-03-26 EP EP02738994A patent/EP1386441B1/en not_active Expired - Fee Related
- 2002-03-26 AU AU2002311704A patent/AU2002311704A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2002078228A2 (en) | 2002-10-03 |
DE60201030D1 (de) | 2004-09-23 |
EP1386441B1 (en) | 2004-08-18 |
JP2004535092A (ja) | 2004-11-18 |
AU2002311704A1 (en) | 2002-10-08 |
AU2002311704A8 (en) | 2002-10-08 |
WO2002078228A3 (en) | 2003-07-31 |
DE60201030T2 (de) | 2005-08-18 |
EP1386441A2 (en) | 2004-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10432389B2 (en) | Receiver with enhanced clock and data recovery | |
Horowitz et al. | High-speed electrical signaling: Overview and limitations | |
US7961823B2 (en) | System and method for adjusting multiple control loops using common criteria | |
US5903605A (en) | Jitter detection method and apparatus | |
US8396105B2 (en) | Data communication circuit with equalization control | |
US8837656B2 (en) | Phase detection method and circuit | |
CN113676309B (zh) | 使用三个反馈路径的二阶时钟恢复 | |
US6760389B1 (en) | Data recovery for non-uniformly spaced edges | |
EP1672829B1 (en) | Method and apparatus for reception of data over digital transmission link | |
JP5954160B2 (ja) | クロック・データリカバリィ方法および回路 | |
KR102384609B1 (ko) | 멀티 레인 데이터 수신기의 클럭 데이터 복구 | |
US6546063B1 (en) | Asynchronous clock for adaptive equalization | |
US7173993B2 (en) | Method for sampling phase control | |
CN113728552B (zh) | 无时钟恢复情况下的可变增益放大器与采样器偏移校准 | |
US8249199B2 (en) | Low jitter and high bandwidth clock data recovery | |
US8761325B2 (en) | Digital receivers | |
CN110612500A (zh) | 多线路时偏的测量和校正方法 | |
US20030014683A1 (en) | Receiver with automatic skew compensation | |
JP4323170B2 (ja) | 自動スキュー補償機能付き受信装置 | |
US7113560B1 (en) | Serial link scheme based on delay lock loop | |
Choi et al. | A 0.99-pJ/b 15-Gb/s counter-based adaptive equalizer using single comparator in 28-nm CMOS | |
US7242739B2 (en) | Method and apparatus for multiphase, fast-locking clock and data recovery | |
CN116054990B (zh) | 参数自适应的高速SerDes相位跟踪方法及其系统 | |
US20240187204A1 (en) | Clock recovery with loop delay cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080321 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080321 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |