DE60201030T2

DE60201030T2 - Empfänger mit einer rückgewinnungsschaltung mittels überabtastung und mehrheitsentscheidung

Info

Publication number: DE60201030T2
Application number: DE60201030T
Authority: DE
Inventors: Igor Anatolievich Abrosimov; Roger Alexander DEAS
Original assignee: Acuid Corp Guernsey Ltd
Current assignee: Acuid Corp Guernsey Ltd
Priority date: 2001-03-27
Filing date: 2002-03-26
Publication date: 2005-08-18
Anticipated expiration: 2022-03-27
Also published as: AU2002311704A8; WO2002078228A3; AU2002311704A1; JP2004535092A; JP4323170B2; EP1386441B1; DE60201030D1; WO2002078228A2; EP1386441A2

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf eine Signalübertragung, insbesondere auf die Übersendung und den Empfang digitaler Signale. Weiter insbesondere bezieht sich die vorliegende Erfindung auf sowohl die statische als auch die dynamische Laufzeitkompensationen in Hochgeschwindigkeits-Übertragungskanälen oder Schnittstellen.
Die vorliegende Erfindung ist insbesondere anwendbar auf Schnittstellen zwischen integrierten Schaltkreisen und für Hochgeschwindigkeitsübertragungen, die dynamische Laufzeitkompensation erfordern.
Hintergrund der Erfindung
Eine allgemein bekannte Form von Übertragungssystemen schließt Digitalsignale ein, die Daten darstellen, die über Leitungen oder andere Übertragungsmedien gesandt werden, was als Übertragungskanal bezeichnet wird. Da die Entfernungen zwischen einem Sender und einem Empfänger relativ groß sein können, kann das Digitalsignal, das über den Übertragungskanal übertragen wird, „Störimpulse" oder „Rauschen" aufnehmen.
Gegenwärtig sind verschiedene Faktoren, welche die maximale Datenrate eines Digitalempfängers beschränken, bekannt, darunter sind

– Ungenauigkeit der zeitlichen Koordinierung innerhalb des Eingangssignals;
– das Phänomen, bekannt als Metastabilität innerhalb der Empfangsregister, welches in modernen CMOS-Systemen in der Realität ein Phasenrauschen innerhalb des Registers ist;
– das Rauschen im Kanal einschließlich des Phasenrauschens des Taktsynthesizers oder des Wiederherstellungssystems;
– die erforderliche Bitfehlerstufe.

Diese Probleme sind im Stand der Technik durch mehrere Herangehensweisen behandelt worden.
Eine Herangehensweise war es, einen Digitaldatenempfänger zu verwenden, welcher ein analoges Filterteil einschließt, das ein Eingangssignal aufbereitet. Das analoge Filterteil entfernt Rauschen und unerwünschte Frequenzkomponenten vom Signal. In einem konventionellen Datenempfänger hat der Filterschaltkreis eine festgelegte Bandbreite, die eingerichtet ist, die erwartete Baudrate des eingehenden Signals anzupassen und die Signalqualität und die Qualität der empfangenen Daten zu optimieren.
Die Signalqualität ist nachteilig beeinflusst durch sowohl Intersymbolinterferenz (ISI) und Störungen vom benachbarten Kanal (ACI). Analoge Filterschaltkreise sind gewöhnlich angewandt um ISI, ACI oder anderes elektronisches Rauschen, das mit Digitalsignalübersendungen verbunden ist, zu reduzieren. ISI wird reduziert wenn die Filterbandbreite vergrößert wird und ACI wird reduziert wenn die Bandbreite verringert wird. Unglücklicherweise erhöhen herkömmliche Bandbreitenfilter schon an sich den Betrag von ISI, wenn sie so eingestellt werden, dass ACI reduziert wird, und umgekehrt. Konventionelle analoge Filterschaltkreise in digitalen Empfängern sind als solche gewöhnlicher Weise auf eine weniger-als-optimal-Bandbreite im Hinblick auf ISI und ACI, welche oft a priori unbekannt sind, eingestellt.
Die Bandbreitengenauigkeit konventionell einstellbarer Analogfilter liegt nur bei rund 10%. Obwohl eine solche Genauigkeit ausreichend sein dürfte, es einem Digitalempfänger zu ermöglichen, eine Symbolsynchronisation zu erreichen, könnte die Bandbreitenungenauigkeit eine inakzeptable Bitfehlerrate (BER) erzeugen, welche aus übermäßiger ISI oder ACI resultiert. Um die BER in einigen Anwendungsfällen zu minimieren, könnte es notwendig sein, eine Bandbreitengenauigkeit zu erhalten, welche innerhalb von 5% oder weniger liegt. Unglücklicherweise reagieren konventionelle festgesetzte Bandbreitenfilter nicht auf Schwankungen in BER, ISI oder ACI.
Wir werden nun im Detail die Auswirkungen der unterschiedlichen Rauschquellen am Signal ins Auge fassen, betrachtet über eine kurze Zeitperiode, also ohne Umgebungsveränderung. Für eine Klarheit und Einfachheit des Verständnisses wird dieses Gebiet unter Verwendung elementarer Wahrscheinlichkeitstheorie beschrieben, welches ein weit verbreitet angewandtes Werkzeug in der technischen Handhabung dieser Probleme ist. Diese Theorie wird oft voruniversitär gelehrt und vertieft als einführendes Thema für Elektronikingenieurkurse im ersten Jahr, und diese, die bewandert sind auf dem Gebiet, werden innig vertraut damit sein.
Datenfehler in einem Kanal mit Gauss-verteiltem Phasen- und Amplituden-Rauschen können als rauschloser idealer Kanal betrachtet werden und mit einem Rauschen, das einem Taktsignal zugeordnet ist, welches die Wahrscheinlichkeitsverteilung des Abtastzeitpunktes wie in 3 gezeigt zur Folge hat. Symbole S0, S1 und S2 repräsentieren Symbole am Eingang des Empfängers, der die Daten zu einen Zeitpunkt abtastet, welcher um den Moment x gemäß der Gaussverteilung symmetrisch verteilt ist und durch folgende Formel beschrieben ist:
Somit haben wir einen Kanal, mit drei aufeinander folgenden Symbolen, S0, S1 und S2. In 3 ist die zeitliche Verteilung des Abtastzeitpunktes für S1 gezeigt, aber in der Realität hat jedes Symbol eine ähnliche Kurve, so dass wir den Datenstrom als eine Serie von Symbolen betrachten können, wobei jedes dieser Symbole durch eine Serie von Verteilungen abgetastet wird. Dies ist deutlich in 5 gezeigt.
Die Bitfehlerrate (BER) kann als eine Wahrscheinlichkeit, ein falsches Symbol abzutasten, berechnet werden und sie ist gleich der Wahrscheinlichkeit, ein anderes als das S1 Kanalsymbol abzutasten (gestricheltes Feld in 3) multipliziert mit der Wahrscheinlichkeit, dass Symbol 1 einen unterschiedlichen Wert hat, welcher bei einer Binärkodierung mit gleich verteilten Nullen und Einsen gleich 0,5 ist. Dies kann durch die folgende Formel beschrieben werden:
Für die in 3 gezeigte Verteilung ist die BER-Funktion in 4 gezeigt.
Die BER-Kurve hat ein Minimum in der Mitte des Bitintervalls, wie in 4 für ein Symbol gezeigt. Für eine Serie von Symbolen wird diese BER-Kurve eine periodische Funktion mit einer Periode gleich einem Bitintervall. Dies ist in 5 gezeigt.
Der Wert an den Minima hängt von der Verteilungsweite σ ab. Ein Graph der resultierenden Funktion ist in 6 gezeigt.
Das Verhältnis von Signal zu Rauschen kann in dB berechnet werden, für eine Bitweite w und RMS-Schwankung gemäß der Formel:
Für ein einzelnes Flip-Flop ist die Wahrscheinlichkeit, einen logischen Zustand zu fassen (entweder von einer 0 zu einer 1, oder von einer 1 zu einer 0), eine Funktion der Zeitdifferenz zwischen dem Abtastzeitpunkt und dem Zeitpunkt, an dem das Signal den Schwellwert durchschreitet. Die Funktion kann näherungsweise angegeben werden wie folgt:
wobei P(x) eine Wahrscheinlichkeit ist, den korrekten logischen Zustand zu erfassen,
x eine Zeitdifferenz zwischen dem Moment, zu dem das Eingangssignal den Schwellwert durchschreitet, und dem Abtastzeitpunkt ist,
σ der RMS-Wert von Rauschen in einem System ist, welches die Zusammenkunft von Rauschen im Kanal, Treiber und Empfänger ist.
7 ist ein Diagramm, das eine grafische Darstellung dieser Wahrscheinlichkeitsfunktion zeigt, genommen von einer Schnittstelle, die ein eingebautes SSTL16857-Register verwendet, als durchgezogene Linie, und die theoretische Funktion als gepunktete Linie. In diesem Fall ist der Wert von σ gleich 21 Pikosekunden, von der Beobachtung des gemessenen Signals mit seinem Rauschen. Diese Verteilung ist P(x) = 1 – P(– x).
Zusätzlich zur Rauschverteilung des Signals müssen wir die Auswirkungen der Änderungen von Umgebungsbedingungen betrachten, die nicht durch die gleiche BER-Analyse betrachtet werden kann, da die Zeitperiode, die benötigt wird um die Umgebung zu berücksichtigen, um viele Größenordnungen länger ist als die Zeitperiode, die beteiligt ist in der Berücksichtigung von Phasen- und Kanalrauschen.
In einem Datenübertragungskanal kann die Intaktheit der empfangenen Daten festgestellt werden, indem ein Augendiagramm so wie in 2 verwendet wird. Das Auge im absoluten Zentrum ist das Gebiet, in dem die Daten stabil und abgetastet sind. Das Augendiagramm zeigt die Zeit im x-Bereich, in Picosekunden in 2, und die Spannung oder den Strom im y-Bereich, in mV in 2. Um die Daten sicher zu empfangen ist es notwendig, die Daten abzutasten (das ist nahe einem Tor im Zeitbereich) mit dem Schalt-Schwellwert des Tors so nahe wie möglich zum Zentrum des Auges. Eine Technik zum Aufspüren des Zentrums des Auges im Spannungs- oder Strom-Bereich ist in US Patentanmeldung 60/315, 907 beschrieben. Die vorliegende Erfindung bezieht sich darauf, wie das Auge im Zeitbereich aufgespürt werden kann.
Das Problem, das durch diese Erfindung angesprochen wird, entsteht in sehr schnellen Hochgeschwindigkeitssystemen, in denen jedes Signal sich zeitlich bewegen kann aufgrund von Änderungen der Umgebungsbedingungen, zusätzlich zu Bewegungen aufgrund von Kanalrauschen, wie es bereits betrachtet worden ist. Wenn z. B. ein Signal bei 10 GHz schaltet, dann kann die Auswirkung in einem solchen Fall, dass irgendeiner die Hand nahe zur Signalbahn legt, verursachen, dass das Signal sich zeitlich durch mehr als eine Taktperiode bewegt, ähnlich wie wenn das Signal entlang eines Kabels wandert und das Kabel gebogen ist, dann wird das Signal mehr Zeit oder weniger Zeit benötigen um anzukommen. Niederfrequentes Rauschen, Vibration, Temperaturdrift, Ladung, Änderungen der Spannungsversorgung und andere Quellen haben alle die Auswirkungen, das Signal zeitlich zu verzerren. Das bedeutet, dass das statische Bild, das durch das Augendiagramm repräsentiert wird, nicht repräsentativ für eine dynamische Umgebungsbedingung ist. Die Änderung der Umgebungsbedingung kann betrachtet werden als eine langfristige Veränderung der ganzen Wahrscheinlichkeitsverteilung des Kanals, das ist die Veränderungen der in 5 gezeigten Serie von Verteilungen. Weil diese Verteilung sich verändert, wachsen die Fehler an, wenn der Abtastzeitpunkt absolut in der Zeit festgesetzt ist: das Signal ist nicht mehr an den Minima der BER-Kurven abgetastet, somit wachsen die Bitfehler als eine Funktion der Veränderung. Sogar kleine Veränderungen können vollständig die Fähigkeit des Kanals zerstören, irgendwelche Daten mit seiner maximalen Datenrate zu übertragen.
Mehrere Techniken sind im Stand der Technik bekannt, die Datenabtastposition aufzuspüren und zu optimieren.
Diese schließen das Integrieren der Augenmuster-Übergänge über eine längere Zeitperiode ein. Einige Taktabtastmodelle verwenden nur eine anfängliche Übergangsreferenz um das Aufspüren der Taktabtastposition in einem weniger vorteilhaften Teil des Augenmusters zu verhindern.
Das Erzeugen von mehreren Signalabtastungen im Zeitablauf (over-sampling) und das Verknüpfen der Abtastungen in einer Mehrheitsentscheidungslogik um das wahrscheinlichste Ergebnis zu bestimmen, ist bekannt und z. B. in US 4,771,421 , US 4,241,311 , US 4,965,884 , US 5,018,142 und EP 0797,326 , EP 0575,000 verwendet.
So beschreibt US 4,771,421 ein System, das Abtastmittel umfasst, welche Eingänge haben, die mit Ausgängen von Schieberegistern verbunden sind, um einen Hinweis auf einen speziellen Binärwert zu machen, wenn mehr als eine vorbestimmte Anzahl von Ausgängen von Schieberegistern einen Ein-Bit-Wert zeigen. Keine BER-Verteilung ist in Erwägung gezogen.
US 4,241,311 beschreibt ein System, das Mittel zum Abtasten eines Signals zu Zeiten des Taktsignals umfasst, und wendet den Strom abgetasteter Signalbits auf ein digitales Schieberegister und auf Majoritätsgatter an. Eine Selektion des besten Exemplars ist nicht offenbart.
In US 4,965,884 ist ein System beschrieben, das Abtastmittel umfasst und Mittel zur Auswahl einer Datenabtastung, welche eine Mehrheit der Datenabtastung repräsentiert.
US 5,018,142 beschreibt ein System, das einen Abtaster umfasst zum Abtasten eingehender Signale und zum Verwenden von Majoritätsschaltkreisen, um den Wert von Abtastungen zu ändern, die nicht Teil einer Mehrheit sequentieller Abtastungen desselben Wertes sind.
US 6,127,864 beschreibt ein System, das Daten zu drei unterschiedlichen Zeiten abtastet und auch ein Majoritätssignal zum vierten Zeitpunkt ausgibt. Keine BER-Bestimmung wird durchgeführt.
EP 0575,000 beschreibt ein System, das eine Majoritätslogikanordnung zur Bestimmung von Daten aus einem verrauschten Datensignal hat, welches die Datenabtastungen, die in ein Schieberegister hineingehen und dieses verlassen, und einen Übergang zwischen dem „1"-Zustand und dem „0"-Zustand überwacht.
EP 0797,326 beschreibt ein Verfahren, das die Schritte aufweist: Empfang eines Signals, Abtastung des Signals mit einer vorbestimmten Abtastrate, Erzeugen einer zweiten und einer dritten Abtastung durch Schieben der ersten Abtastung, woraufhin die Abtastungen miteinander verglichen werden und ein Majoritätsabtastwert erhalten wird, der den korrekten Signalwert repräsentiert.
Obwohl die oben beschriebenen Herangehensweisen eine Überabtastung mehrerer Signale beinhalten, ist keine BER-Verteilungsfunktion eines Signals in den oben beschriebenen Techniken in Erwägung gezogen. Auch soll es verstanden werden, dass es in Hochgeschwindigkeitsverbindungen absolut nicht offensichtlich ist, dass das Majoritätssignal eine bessere Qualität haben würde als separate Signale kombiniert durch Majorität. Aufgrund der höheren Datenrate, die in Hochgeschwindigkeitsverbindungen erforderlich ist, ist die Kanalbandbreite meist belegt durch Daten, welches es unmöglich macht, sich auf Majoritätsentscheidungen zu verlassen ohne die präzise Bestimmung der Abtastposition im Hinblick auf das Augenfenster.
Gemäß einer anderen Herangehensweise wird die Bitfehlerrate für ein Signal gemessen, das als dasjenige bestimmt wurde, das die geringste BER durch Majorität hat, verglichen mit jedem der wiederholt empfangenen Muster.
In EP 0193,332 ist eine Vorrichtung zur Verarbeitung eines Datensignals beschrieben, in dem ein besonderes Signalmuster mit der geringsten Fehlerrate durch Majoritätslogik bestimmt ist. Das Signalmuster wird wiederholt übertragen und verarbeitet in einem Empfänger durch Messen der Bitfehlexrate in einem Übertragungspfad mit dem Majoritätssignalmuster, das gleichbedeutend als Referenz verwendet wird. Auf diese Weise werden die Signalexemplare durch einen Übertrager erzeugt, nicht durch ein Abtastsystem, daher können die Exemplare in der Frequenz, Rauschcharakteristik, usw. unterschiedlich sein.
In EP 1 061 691 umfasst eine digitalter PLL Schaltkreis einen Abtastschaltkreis zum Abtasten empfangener Burst-Mode-Daten unter Verwendung mehrphasiger Taktsignale. Der Kopf der Bitmuster ist durch Verwendung eines Idenfikationsmusters ermittelt und daraufhin werden Bits durch Aufspüren des Auges des Augendiagramms abgetastet und, unter Annahme, dass jedes Bit im Mittelpunkt seines entsprechenden Bitfensters abgetastet wird, für eine Reihe nachfolgender Bits. Zu diesem Zweck ist eine Vielzahl von Takten ausgewählt, so dass die höchste Wahrscheinlichkeit, zum Mittelpunkt jedes Bits zu kommen, erhalten wird. Jedoch bezieht sich die Bestimmung der BER, die in EP 1 061 691 durchgeführt wird, tatsächlich auf ein Bitmuster im ganzen und nicht auf eine Bestimmung der BER für jedes einzelne Signalexemplar. Darüber hinaus wird keine Selektion des Abtastpunktes basierend auf der BER-Bestimmung durchgeführt.
Gemäß der Herangehensweise in US 5,140,620 wird der optimale Abtastpunkt durch statistische Mittel bestimmt, wie jenes, welches das Minimum der „Bitfehlerrate" (BER) liefert, welches die Durchschnittszahl der unrichtig empfangenen Bits pro empfangenem Datenbit angibt. Der nominale Abtastpunkt (Registerausgang) ist bestimmt aus dem Takt-Run-in und eine Bitfehlerrate für eine Anzahl von Datenlinien ist bestimmt durch Verwendung des nominalen Abtastzeitpunktes. Danach wird der Abtastzeitpunkt (selektierter Registerausgang) in einer ersten Richtung angehoben bis es keine Verbesserung in der Bitfehlerrate mehr gibt. Wenn dies nicht zu einer verbesserten Bitfehlerrate führt, wird der Abtastpunkt in der entgegengesetzten Richtung angehoben, bis keine Verbesserung mehr erzielt wird. Wenn es keine Verbesserung mehr in beide Richtungen gibt, ist der nominale Abtastpunkt das Optimum. Obwohl dieses Verfahren auf einer BER-Bestimmung basiert, werden nur lokale Extrema erhalten bei Abwesenheit der vollen BER-Verteilung über den Datenkanal, welches verhindert, dass das gesamte Bild erhalten wird, und daher werden die Daten an der falschen Position abgetastet, wenn das Minimum der BER-Verteilung sich bewegt.
In US 4,891,812 ist ein Verfahren beschrieben, das die Schritte aufweist: Erzeugen eines Majoritätssignals aus wenigstens drei Signalen, Bestimmen der BER für jedes Signal durch bitweisen Vergleich mit dem Majoritätssignal und Auswählen entweder wenigstens eines der Signale oder des Majoritätssignals. Noch einmal, die Signale kommen über separate Kanäle und sind erzeugt durch einen Übertrager, nicht durch ein Abtastsystem, somit verbessert das System nicht die Qualität des empfangenen Signals sondern wählt ein Signal besserer Qualität unter mehreren Signalen. Die BER wird aus unterschiedlichen Kanälen im Hinblick auf das Majoritätssignal bestimmt und gibt nicht die BER-Verteilung innerhalb eines separaten Kanals als eine Funktion der Abtasttaktphase wieder.
Gemäß der US 4,432,094 , umfasst ein Verfahren zum Abtasten des Signals zu verschiedenen Zeitpunkten und ein Bestimmen des Signals mit der niedrigsten Informationsfehlerrate durch Majorität. Aber die Abtastungen werden bei Vielfachen der Informationstaktfrequenz genommen, das die Verwendung dieser Technik in Hochgeschwindigkeits-Interfaces nicht erlaubt, da es unmöglich ist, Vielfachfrequenzen zu erzeugen, wenn die Informationstaktfrequenz schon nahe bei der maximal erreichbaren in dieser bestimmten Technologie ist.
Gemäß den oben beschriebenen und weiteren Patenten, so wie z. B. US 6,111,911 , wird ein hoher Grad einer Chipcodesynchronisation verwendet um die Datenbitposition zu takten. Übertrager übertragen ein Datenbit in Synchronisation mit dem Chipcodeschema, was es erlaubt, dass die Chippostion als ein Hinweis für die damit zusammenhängende Datenbitposition benutzt wird. Da die optimale Position, in der ein Datenbit abzutasten ist, bekannt ist, ist jener Teil der Bitfehlexratenverluste eliminiert. Empirisch ermittelte Ergebnisse dieser Technik haben praktische Verbesserungen der Fehlerrate im Vergleich zum Träger-zu-Rauschen-Verhältnis im Falle des minimal erfassbaren Signals gezeigt. Diese Technik ist auf jedes DSSS-System (direct sequence spread spectrum), in dem ein hoher Grad der Synchronisation schon an sich erreicht wird, anwendbar, vorausgesetzt das Datum wird in Synchronisation mit dem Chipcodetakt übertragen.
Aber insbesondere in Hochgeschwindigkeitsdatenübertragungen ist solch eine Synchronisation sehr oft nicht wirkungsvoll, während die Bitfehlerrate durch die gegenwärtigen Anwendung-Systemanforderungen festgelegt ist. Je strikter diese Anforderungen sind umso geringer ist die Datenrate, die die gewünschte Bitfehlerhöhe liefert. Ein spezieller Fall davon kommt zur Anwendung, wo ein Datenübertragungskanal eine Taktrückgewinnung verwendet, das bedeutet, der Takt ist rückgewonnen aus dem Signal, wie oben in US 4,891,812 erörtert ist, und dieses ist verwendet um die empfangenen Daten zu zwischenzuspeichern. Diese Herangehensweise reduziert in eingeschränktem Maße die Wirkung des niederfrequenten Rauschens, wie z. B. Änderungen des Umgebungsbedingungen. Aber das Problem bei dieser Herangehensweise ist es, dass der ganze Fehler im Taktrückgewinnungssystem oder in den Phasendetektoren zum Rauschen im Kanal hinzugefügt wird und für besonders hochfrequente Anwendungen wird diese Ungenauigkeit ein signifikantes Problem.
Aufgabe der vorliegenden Erfindung
Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein verbessertes System für die Übertragung digitaler Daten in einem verrauschten Kanal vorzusehen.
Es ist eine weitere Hauptaufgabe der vorliegenden Erfindung, statisch und dynamisch die Laufzeitverzögerung auszugleichen, die durch das Kanalrauschen, Herstellungstoleranzen und Veränderungen in der Kanallänge verursacht ist.
Es ist eine weitere Aufgabe der Erfindung, eine verbesserte wirtschaftliche Vorrichtung zum Übertragen und Empfangen von Daten bei hohen Bitraten, die für Chip-zu-Chip- und Hochgeschwindigkeitsdatenübertragungen erforderlich sind, vorzusehen.
Es ist noch eine weitere Aufgabe der Erfindung, ein verbessertes hochgenaues und zuverlässiges Lesen von Daten bei hohen Geschwindigkeiten, die zur Verarbeitung von digitalen Signalen in Datenübertragungssystemen geeignet sind, vorzusehen.
Es ist eine weitere Aufgabe der Erfindung, einen verbesserten und hochkompakten Empfangsschaltkreis mit geringer Ungenauigkeit in der zeitlichen Koordinierung vorzusehen, der wirtschaftlich in einem integrierten Halbleiterschaltkreis ausgeführt werden kann.
Es ist eine weitere Aufgabe der Erfindung, eine Ausgangsschnittstelle für einen Digitalempfänger vorzusehen, die den Datenfluss durch den Empfänger mit einer Transmissionsrate des Signals bei einer niedrigen Bitfehlerstu£e vorsieht.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, dass der Kanal die Herstellungstoleranzen reduziert, die benötigt sind für seine Ausführung auf Grund des Systems, das sich an die Umgebung anpasst, in der es arbeitet.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, die Fehler in der zeitlichen Koordinierung im Taktrückgewinnungsprozess in einer seriellen Datenübertragungsverbindung zu reduzieren.
Diese und weitere Aufgaben werden gelöst durch einen Empfänger, der eine Vielzahl von Abtastern verwendet, die an eine Vielzahl von Komparatoren gekoppelt sind, wobei die Merkmale des Kanals zum Kompensieren der Laufzeitverzögerung innerhalb des Kanals durch Verändern der Timingcharakteristika des Signals verwendet werden.
Mit einem Komparator meinen wir eine Logikfunktion, die eine Ausgabe erzeugt, die proportional zur Ähnlichkeit eines Eingangs zu anderen Eingängen oder seinem Komplement ist. Die hier betrachteten Komparatoren erzeugen den Wert der Nummer der Eingänge, die ungleich mit denjenigen sind, die im Majoritätszustand sind. Der absolut einfachste Komparator ist eine XOR (Exclusiv Oder)-Funktion mit zwei Eingängen, und für ein Element mit drei Eingängen ist die Logikfunktion (E) in 11 gezeigt.
Eine besondere Form der Erfindung ist geeignet zur Übertragung digitaler Signale bei Rapid IO^®, 3GIO, Infiniband^®, Gigabit Ethernet und anderen Standards von Hochgeschwindigkeitsdatenverbindungen.
Zusammenfassung der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und auf ein Verfahren, das die Schaltcharakteristika innerhalb der Empfangsregister verwendet um die Wesensmerkmale des Kanals zu bestimmen und um die Laufzeitverzögerungen innerhalb des Kanals durch Andern der Kennlinien der zeitlichen Koordination des Signals auszugleichen. Die vorliegende Erfindung schließt verschiedene Anwendungen der gleichen Innovation ein: das Reduzieren eines Fehlers in der zeitlichen Koordination durch Kombination einer Vielzahl von Registern um ein zusammengesetztes Register mit einer reduzierten Stufe internen Rauschens zu erzeugen.
In ihrer grundlegendsten Form verwendet die Erfindung eine Vielzahl von Registern in solcher Weise, dass ihre Wahrscheinlichkeitsverteilungen verbunden sind, so dass die Gesamtverteilung enger ist als die Verteilung irgendeines der Register, wenn es alleine arbeitet. Ein Register in diesem Zusammenhang ist im Allgemeinen, aber nicht notwendigerweise, ein Datenabtaster und kann nur transitive Registertrennlinien haben, so wie z. B. ein dynamisches Flip-Flop oder ein Speichergatter.
Die Erfindung umfasst eine Serie von Registern, welche die Daten abtasten, wobei jedes Register zeitlich leicht versetzt ist, z. B. mit einer variablen Verzögerung zwischen Registern, so wie in 8, oder statischen Verzögerungen so wie in 9. In der absolut einfachsten Ausbildungsform braucht kein ausgeprägtes Verzögerungselement sein, da, wenn ein Satz von Registern im selben Augenblick getriggert wird, ihr internes Phasenrauschen sie veranlasst, zu verschiedenen Zeitpunkten zwischenzuspeichern als eine Funktion der Verteilung, die in 3 gezeigt ist.
In einer weiter verfeinerten Ausbildungsform ordnet die vorliegende Erfindung die Vielzahl von Registern zeitlich in Abständen an, durch Verwenden von Verzögerungselementen oder durch eine Leitung mit einer innewohnenden Verzögerung, und wendet die Ausgänge dieser Register auf ein logisches Netzwerk an, um zu bestimmen, welches Register die niedrigste Bitfehlerrate aufweist. Dieser Satz von Verzögerungselementen kann verwirklicht werden durch Verwenden eines mehrphasigen Taktgenerators um die Zwischenräume zwischen den Registern gleichzumachen.
So ist nach einem Aspekt der Erfindung ein Empfänger vorgesehen, der eine Vielzahl von Abtastern zum Datenabtasten umfasst, gekoppelt mit einem Satz von Verzögerungseinrichtungen zum Vorsehen einer Serie von Signalexemplaren, wobei jedes Exemplar durch ein vorbestimmtes Zeitintervall verschoben wird, wenigstens ein Mittel zum Vergleichen von Signalen, die durch besagte Abtaster zwischengespeichert werden, ein Mittel, so wie z. B. ein Multiplexer, zur Auswahl eines Signalexemplars mit minimaler BER und einem Mittel, so wie z. B. eine Zustandsmaschine zum Bestimmen der Nummer des Signalexemplars mit minimaler BER, und optional eine Leitung zum Latenzabgleich.
Nach einen weiteren Aspekt der Erfindung umfasst ein Empfänger eine Vielzahl von Abtastern zum Abtasten von Daten, Vorsehen einer Serie von simultanen Signalexemplaren, wenigstens ein Mittel zum Vergleichen von Signalen, welche durch besagte Abtaster zwischengespeichert sind, ein Mittel zum Auswählen eines Signalexemplars mit minimaler BER, ein Mittel zum Bestimmen der Nummer des Signalexemplars mit minimaler BER, und optional eine Leitung zum Latenzabgleich.
Nach noch einem weiteren Aspekt der Erfindung umfasst ein Empfänger wenigstens einen Abtaster zum Abtasten von Daten, welche gekoppelt sind mit einen Satz von Verzögerungen, oder einer variablen Verzögerung, Vorsehen einer Serie von zeitlich beabstandeten Signalexemplaren, wenigstens ein Mittel zum Vergleichen von Signalexemplaren, ein Mittel zum Selektieren eines Signalexemplares mit minimaler BER, ein Mittel zum Bestimmen der Verzögerung entsprechend dieses Exemplars, und ein Mittel zum Anwenden der erhaltenden Verzögerung auf andere Abtaster beim Abtasten von Daten.
Der vorgeschlagene Empfänger sieht eine Hochgeschwindigkeitsübersendung von Daten vor, wobei die übersandten Daten in dem Moment zwischengespeichert werden, wenn das Signal die maximale Stabilität hat.
Vorzugsweise sind die Abtaster als Register, Flip Flops, Latches, Track-and-Hold-, Sample-Hold-Abtastglieder, usw. ausgeführt.
Vorzugsweise sind Komparatoren als XORs wie in 10, oder als Majoritätselemente oder derartiges ausgeführt, und verwenden ein Schaltschema so wie in 11 gezeigt, um einen Fehlerausgang (E) zu erzeugen, der der Anzahl Bits entspricht, welche von der Mehrzahl der Eingangsbits abweichen, in 11 für drei Eingänge gezeigt.
Nach einen weiteren Aspekt ist ein Verfahren einer Hochgeschwindigkeitsverbindung vorgesehen, das das Merkmal der Metastabilität verwendet, das Phasenrauschen innerhalb des Registers ist, innerhalb der Empfangsregister um die Wesensmerkmale des Kanals zu messen und um die Herstelltoleranzen innerhalb des Kanals durch Änderung der Kennlinien der zeitlichen Koordinierung des Signals zu kompensieren.
Nach noch einem weiteren Aspekt ist ein Datenübertragungskanal vorgesehen, der einen Empfänger der vorliegen Erfindung verwendet.
Kurze Beschreibung der Zeichnungen
Für ein besseres Verstehen der vorliegenden Erfindung und der Vorteile davon und um zu zeigen, wie dieselbe bewerkstelligt werden kann, wird nun im Wege eines Beispiels ohne Verlust an Allgemeingültigkeit auf die beigefügten Zeichnungen Bezug genommen, in welchen:
1 ein Blockdiagram einer erweiterten Ausgestaltung der vorliegenden Erfindung zeigt, um einen Empfänger zu bilden;
2 ein Augendiagramm für einen Kanal zeigt, der bei 12.5 Gbps läuft mit einer Augenöffnungsamplitude von 20 mV und 55 ps.
3 die Abtastpunktverteilung für ein Bit S1 in einem seriellen Datenstrom zeigt.
4 eine Bitfehlerratenverteilung in Übereinstimmung mit der zeitlichen Lage innerhalb des Bitrahmens des aktuellen Abtastpunktes zeigt.
5 die Serien einer Bitfehlerratenverteilungen für einen seriellen Datenstrom zeigt.
6 die Stufe der Bitfehlerrate zeigt, bei der der Abtastzeitpunkt auf den Minima der Bitfehlerratenverteilung liegt, als eine Funktion des Verhältnisses von Bitintervall zu RMS-Kanalrauschen.
7 die theoretische (gepunktet) und experimentelle (durchgezogen) Wahrscheinlichkeit ist, einen logischen Zustand zu fassen, der von 0 zu 1 sich bewegt als eine Funktion der Zeitdifferenz zwischen dem Abtastzeitpunkt und dem Zeitpunkt, an dem das Eingangssignal den Schwellwert durchkreuzt, in dem Fall zu dem der Abtaster unter Verwendung eines SSTL16857-Registers ausgeführt war.
8 ein Blockdiagramm eine Ausgestaltung der vorliegenden Erfindung mit Verwendung einer variablen Verzögerung zwischen den Abtastern zeigt.
9 ein Diagramm vom im Blockdiagramm in 1 dargestellten Abtaster 2 zeigt.
10 eine Übergangsanzeigevorrichtung gemäß einem der beispielhaften Ausführungsformen der Erfindung zeigt.
11 einen logischen Block mit drei Eingängen zum Erzeugen einer Fehlerausgabe zeigt, welche die Anzahl der Bits ist, welche von der Mehrzahl der Eingabebits abweicht, und Q, welches der Mehrheits-Element-Ausgang ist, und E, welches die orthogonale Funktion von Q ist.
12 die Familie der Funktionen der Bitfehlerratenverteilung für eine Serie von Bits zeigt, am Ausgang des Majoritätselementes, für unterschiedliche Breiten des Majoritätselementes, wo das ganze Rauschen außerhalb des Abtasters ist.
13 die Familie der Funktionen der Bitfehlerratenverteilung für eine Serie von Bits zeigt, am Ausgang des Majoritätselements, für unterschiedliche Breiten des Majoritätselements, wo das ganze Rauschen innerhalb des Abtasters ist. Die Bedeutung hiervon kann klarer verstanden werden durch 14, welches die gleichen Kurven mit einer linearen Skalierung zeigt anstelle einer log-Skala und mit einer Skalierung.
15 die BER gegenüber einer Anzahl von Abtastern pro Bit zeigt, gleichverteilt über das Bitintervall, als eine Funktion des Verhältnisses des Bitintervalls zu RMS-Rauschen.
16 die Kurvenschar für die Wahrscheinlichkeit des Ausgangsübergang-Sensorausgangs zeigt, welche eine 1 ist, wenn 16 Taktphasen verwendet werden um das Zeitintervall zwischen Abtastern zu kontrollieren. Jede Kurve in dieser Figur steht für ein besonderes Verhältnis des Bitintervalls zu RMS-Rauschen.
17 die effektive Baudrate für einen Kanal gemäß der vorliegenden Erfindung zeigt, als eine Funktion der Größe des Datenpakets (für jede Kurve ist die Paketgröße in Bits), für einen Beispielkanal mit 10 ps RMS-Rauschen.
18 die gleiche Information wie in 17 zeigt, aber mit 64 Bit des Protokolloverheads wie abgeleitet von jedem Paket, um eine Kurvenschar zu anzugeben, welche die aktuellen Datenraten zeigt ausschließlich des Protokolls, unter den gleichen Bedingungen eines 10 ps RMS-Rauschens.
Detaillierte Beschreibung der Erfindung
Die Erfindung wird nun im Detail beschrieben ohne Beschränkung der Allgemeingültigkeit der vorliegenden Erfindung mit Hilfe einer beispielhaften Ausführungsform und beigefügten Zeichnungen.
Die wirklich einfachste Ausgestaltung der vorliegenden Erfindung umfasst mehrere Abtaster, die parallel verwendet werden mit einer Majoritätslogik am Ausgang. Dies wird den Effekt einer Vereinigung der BER-Wahrscheinlichkeitsverteilung haben, so dass, wenn die Abtaster von einem ähnlichen Typ sind, die resultierende BER-Verteilung enger ist als für irgendeinen einzelnen Abtaster. Der Abtaster in diesem Fall würde normalerweise ein Flip-Flop sein, ein einfacher Typ eines Registers. Die Logik, diese Register zu kombinieren, ist in 11 für drei Flip-Flops gezeigt. Der Vorteil der Erhöhung der Anzahl der erforderlichen Flip-Flops wird später in einer komplizierteren Ausführungsform gezeigt, aber das gleiche Prinzip ist für alle Ausführungsformen der vorliegenden Erfindungen anwendbar.
Eine zweite Ausgestaltung der vorliegenden Erfindung verwendet das gleiche Prinzip, einen Einzelbit selbstkalibrierenden Empfänger, wie in 8 vorgesehen, auszuführen, mit drei monotonen Verzögerungs-Feineinstellern 61, 62 und 63, einen Übergangsdetektor 66, zwei Abtaster mit Leitungseinstellern 67 und 68, Kontrollern 69 und Ausgangsmultiplexer 70.
Der Kontroller in diesem Fall kann eine vergleichsweise einfache Zustandsmaschine sein, welche kontinuierlich den Feineinsteller am Eingang des Übergangsdetektors abtastet und Werte entsprechend der Minima dieser Funktion misst und abspeichert. Der bevorzugte Bereich dieser Feineinsteller sollte nicht geringer sein als zwei Kanalsymbolintervalle um mehr als ein lokales Minimum zu ermöglichen. Die Abtastung braucht nur bei einer niedrigen Frequenz vorgesehen sein, wie z. B. 20 KHz, welches ein einfaches Filtern der vom Übergangsdetektorsignal empfangenen Daten zulässt.
Am Ende jedes Abtastzyklus des Feineinstellers am Eingang des Übergangdetektors wird die Koordinate des Wertes, der am nächsten zum mittleren Minimum liegt, in einen der Feineinsteller am Eingang des Abtasters geladen. Beide Abtaster arbeiten aufeinander folgend. Wenn das Abtasten beendet ist und ein neuer Wert der Lage des Minimums bestimmt ist, wird der Ersatzfeineinsteller auf die entsprechende Position gesetzt. Dann schaltet der Ausgangsmultiplexer zu diesem Kanal. Wenn die neue Position zum unterschiedlichen Bit gehört, muss eine geeignete Leitungsanpassung vorgesehen werden. Die Tiefe des Leitungseinstellers sollte genügen um alle möglichen Laufzeitverzögerungswerte abzudecken. Die anfängliche Position nach dem Einschalten oder einem Reset sollte in der Mitte sein.
Kontinuierliche Überwachung des Eingangs erlaubt es, dass die Unsicherheit der zeitlichen Koordinierung am Eingang kompensiert wird, was in Folge von Drift oder niederfrequentem Rauschen herrührend von Umgebungsveränderungen kommt.
Der Abtaster kann auf verschiedene Arten ausgeführt sein. Der einfachste ist ein einzelnes Flip-Flop, aber um die Leistung zu erhöhen oder die Bitfehlerrate zu reduzieren können mehrere Flip-Flops parallel verwendet werden mit einer Mehrheitslogik am Ausgang, die gleich Eins sein wird, wenn mehr als die Hälfte der Eingänge gleich Eins sind. Eine ungerade Anzahl von Flip-Flops sollen mit einer Gesamtanzahl 2n + 1 verwendet werden. Die resultierende Bitfehlerfunktion ist beschrieben als:
Ausdrucke der verschiedenen resultierenden Bitfehlerfunktionen sind in den 13 und 14 bereitgestellt. Die Wahl der Anzahl der Abtaster ist festgelegt durch die BER-Kurven, insbesondere ein Ausdruck so wie in 15 gezeigt, in der BER über der Anzahl der Abtaster für verschiedene Rauschhöhen aufgetragen ist: jede Kurve in 15 ist für ein besonderes Verhältnis von Bitintervall zu RMS-Rauschen. Dies zeigt, dass 16 Abtaster genügen, um bei einem Verhältnis von Bitintervall zu RMS-Rauschen gleich 8 zu arbeiten, wie z. B. ein Kanal mit 10 ps RMS-Schwankung mit einem 80 ps Bitintervall. Wird dieser Wert reduziert, so wird dies entsprechend den Kurven in 15 zu weniger als 16 Abtastern führen, was die Bitfehlerrate des Kanals erhöhen wird.
Um zu ermöglichen, dass die grobe Bitfehlerrate des Kanals, ausgeführt gemäß der vorliegenden Erfindung, effizient ohne Datenfehler verwendet wird, sollten fehlerkorrigierende Codes, wie z. B. Viterbi oder Blockcodes verwendet werden, mit entweder Fehlerkorrektur oder Neuübertragung der Daten im Falle eines Bitfehlers. Die Kanal-Nutzlast-Kurven, so wie 17 und 18 gezeigt, werden verwendet, um die nützliche Datenkapazität des Kanals, die diese Fehlererkennungs- oder -korrekturtechniken enthält, zu bestimmen.
Eine Mehrzahl der beschriebenen Einheiten kann verwendet weiden, um einen weiten Parallelbus zu verwirklichen. In diesem Fall wird nach dem Einschalten ein spezielles Verfahren für die Korrektur der Tiefe der Leitungseinsteller an den unterschiedlichen Bits verwendet, um dieselbe Latenz zu erreichen. Es gibt viele Arten Bits anzupassen, so wie in Standardprotokollen wie Infiniband beschrieben. Eine einfache Lösung ist es, ein Schema „Nullen-zu-allen-Einsen" zu verwenden, aber für komplexe Laufzeitverzögerungseinstellung, so wie die in anderen Patenten durch die gleichen Erfinder beschriebenen musterabhängigen Einstellungen kann die Ausblendfunktion der vorliegenden Erfindung verwendet werden um individuelle Bits in einem Datenstrom zu selektieren.
Für eine bessere Stabilität ist vorzugsweise Kodierung verwendet um den Zeitraum zwischen Statusänderungen oder Flip-Flop-Umschaltungen zu beschränken. Ein geeignetes Mittel, dies zu tun, ist eine 8b/10b-Kodierung zu verwenden, welche weit verbreitet in der Industrie verwendet wird um einen gleichstromausgeglichenen Code zu erreichen, mit einer beschränkten Frequenzbandbreite durch Erzwingen von Änderungen in der Datenpolarität mit Verwendung von Kodiertechniken.
In 1 ist ein Blockdiagramm einer dritten und verbesserten Ausführungsform eines Empfängers gemäß der Erfindung gezeigt. Vorzugsweise umfasst der Empfänger Abtaster 2, Majoritätselemente und Übergangsdetektoren 3, 4, 5, Datenselektor 6, Kontroller 7 und ein Element 8 zur Einstellung der Leitungslatenz, welches als ein FIFO arbeitet.
Vorzugsweise sind die Abtaster 2 als ein Satz von Registern zum Zwischenspeichern von Daten ausgeführt, wie detaillierter in 9 gezeigt. Wie in 9 gezeigt, sind Register 31, 32, 33, 34 mit einem Satz von Verzögerungseinrichtungen 35, 36, 37 gekoppelt um eine Serie von Signalexemplaren zu liefern, wobei jedes Exemplar durch ein vorbestimmtes Zeitintervall verschoben wird. Diese Register liefern ein Signal zu verschiedenen Zeitpunkten gemäß der in 5 gezeigten fortlaufenden BER-Funktion.
Abtaster können auch auf andere Weise ausgeführt werden. Die einfachste ist ein einfaches Flip-Flop, aber um die Leistung zu erhöhen oder die Bitfehlerrate zu reduzieren, können mehrere Flip-Flops parallel verwendet werden mit einer Mehrheitslogik am Ausgang entsprechend der grundlegendsten Ausgestaltungsform der vorliegenden Erfindung. D. h. die Erfindung kann auf eine verschachtelte Weise angewandt werden.
Die Ausgänge der Abtaster 2 sind an die Eingänge der Mehrheitselemente 3, 4, 5 angeschlossen, wobei der Ausgang eines jeden der Mehrheitselemente gleich „1" ist, wenn mehr als die Hälfte der Eingänge gleich „1" sind und „0", wenn mehr als die Hälfte der Eingänge gleich „0" ist. Eine ungerade Anzahl Abtaster soll in Verbindung mit jedem Mehrheitselement mit einer Gesamtmenge 2n + 1 verwendet werden.
Ein Empfänger wie in 1 gezeigt umfasst gemäß der vorliegenden Erfindung einen Satz von Logikelementen 3, 4, 5 um einen Wert Q entsprechend der Werte an der Mehrzahl seiner Eingänge (D0, D1, D2) und eine Zahl E von Eingängen, welche den Wert unterschiedlich zum Wert an der Mehrzahl der Eingänge haben, zu liefern.
Ein detailliertes Beispiel dieser Logikelemente ist für k = 3 in 11 gezeigt, und es ist eine einfache Angelegenheit, dieses auszudehnen um irgendeine Anzahl von Eingängen, die die Majoritätsfunktion verwenden, abzudecken. Die Techniken zum Ausdehnen von Logikfunktionen sind weit verbreitet. Für eine gerade Anzahl von Eingängen ist die Funktion einfach ein XOR. Die Logikfunktion ist, wenn alle Eingänge Null oder alle Eingänge Eins sind, so ist der Ausgang Null. Wenn nur ein Eingang Null ist oder nur ein Eingang Eins ist, so ist der Ausgang Eins. Wenn nur zwei Eingänge Eins oder nur zwei Eingänge Null sind und die Anzahl der Eingänge größer als drei ist, so ist der Ausgang Zwei, und so weiter. Diese Logik kann künstlich durch Standardwerkzeuge hergestellt werden, so wie diejenigen von Synopsis und anderen EDA Händlern oder kann ohne Schwierigkeit manuell abgeleitet werden.
Das Logikelement in 11 besteht aus drei AND Elementen 41, 42, 43, die an ein OR Element 47 gekoppelt sind, welches einen Wert Q liefert entsprechend dem Wert an der Mehrzahl der Eingänge von AND Elementen 41, 42, 43 und NAND Element 44 und OR Element 45, die gekoppelt sind an AND Element 46, das die Summe E von AND Elementen liefert, welches einen Eingangswert hat, der unterschiedlich zum Wert an der Mehrzahl der Eingänge ist.
Der Empfänger in 1 umfasst weiterhin einen Datenauswähler oder Multiplexer 6 um ein Exemplar des Signals mit minimaler BER zu wählen, eine Zustandsmaschine 7 um eine Nummer des Exemplars mit minimaler BER zu bestimmen und eine Leitung 8 zum Latenzabgleich.
Gemäß der Erfindung ist für eine bessere Leistung des Übertragungskanals das Bitintervall durch mehrere in zeitlichen Abständen angeordnete Abtaster abgedeckt, wobei der Abtaster, der am nächsten zum Minimum in BER-Funktion liegt, vorzugsweise als der Abtaster gewählt wird, der zum Datenempfang verwendet wird.
Eine besonders nützliche Methode Abtaster zeitlich auszudehnen ist die Verwendung eines Mehrphasentaktes. Clocktrees können einen Mehrphasentakt aufgrund ihrer Verzögerung erzeugen oder der Takt kann ausgeführt werden, indem ein Ringoszillator verwendet wird, wobei jede Taktphase von jeder Inverterstufe des Oszillators genommen wird. Einige spezielle Phasenteiler können für eine feinere Auflösung verwendet werden. Mit dem Mehrphasentakt wird der Abtastzeitpunkt von jedem der Register zeitlich ausgedehnt aufgrund der Tatsache, dass sie zu leicht unterschiedlichen Zeitpunkten getaktet werden.
Ein weiterer nützlicher Aspekt der vorliegenden Erfindung ist, dass die Ausgänge der Abtaster ihnen selbst über eine Anzahl von Zyklen die Gleichspannungsvorspannung im Signal anzeigen. Diese Information kann verwendet werden, unter Verwendung der in US Patentanmeldung 60/315,907 beschriebenen Erfindung, um die Spannungs- oder Stromschwelle innerhalb des Augendiagramms aufzuspüren.
Die Verwendung der Abtasterausgänge zum Erreichen dieses Zweckes sollte für einen Fachmann der Signalverarbeitung klar sein, aber kurz zusammengefasst, wenn der Bitstrom mit einen gleichstromausgeglichenen Code, so wie zum Beispiel phasenmodulierte Codes, 8b/10b Kodierung, oder 16b/20b Kodierung, verschlüsselt ist, dann sollte der Wert eines jeden der Abtaster zu 50% Eins und zu 50% Null sein. Wenn die Durchschnittssumme der Einsen größer als 50% ist, dann sollte der Schwellwert erhöht weiden, wie zum Beispiel durch Senken der Grenzspannung oder Steuern der Referenz in eine Differentialstufe. Wenn die Durchschnittssumme kleiner als 50% ist, dann ist der Schwellwert zu hoch und die Referenzspannung sollte erniedrigt werden. Ähnlicher Ausgleich kann mit Stromsteuerungssystemen bewerkstelligt werden. Ledigliches Verwenden eines Registers und Mittelwertbildung über eine Anzahl von Zyklen liefert einen Schleifengang, der länger sein kann als die Periode des Rauschens, insbesondere in realen Systemen, in denen das Rauschen durch andere Logik, wie zum Beispiel Energieversorgungsrauschen, verursacht werden – in modernen Niederspannungs-Gleichstromwandlern arbeiten diese schon bei Frequenzen um 10 MHz, so dass rasche Einstellung des Schwellwertes notwendig ist. Die vorliegende Erfindung liefert die Eingangsdaten von jedem einzelnen Takt um diese Regelung auszuführen: Wenn die Abtaster zeitlich ausgedehnt sind, dann werden ihre Ausgänge durch eine Funktion verteilt, die dem Integral einer Gaussfunkion für jeden Datenübergang angenähert ist, diese ist eine symmetrische Funktion um den Schwellwert, wie zum Beispiel den 0,5 Wert in 7. Jede Tendenz des Schwellwertes, sich im Augendiagramm zu bewegen, wird sofort gesehen durch die Unausgeglichenheit in der Verteilung dieser Abtastungen, was dem Auge des Augendiagramms ermöglicht, in der Y-Domäne in einer zyklusweisen Basis aufgespürt zu werden, parallel zur normalen Arbeitsweise des Kanals.
Arbeitsweise
Die Arbeitweise der vorliegenden Erfindung in ihrer grundlegendsten Art kann einfach von einem Fachmann verstanden werden und kann unterstützt sein durch Verwendung von Werkzeugen wie MathCAD^®. Die Arbeitsweise der komplizierteren Ausgestaltungen kann durch Betrachten der Funktion des in 1 gezeigten Empfängers verstanden werden. Die Arbeitsweise dieses Empfängers wird nun ohne Aufgabe der Allgemeingültigkeit beschrieben.
Um die zeitliche Position zu identifizieren, bei welcher die BER-Funktion minimal ist, können mehrere Herangehensweisen verwendet werden. Durch zeitliche Ausdehnung der Abtaster kann eine Information bestimmt werden, in welche Richtung das Signal sich zeitlich bewegt, und diese Information kann vom Kontrollen verwendet werden um Leitungsverzögerungen einzuführen und um das Auge des Augendiagramms über eine Vielzahl von Taktzyklen aufzuspüren. Es ist nicht wesentlich, diese Abtaster über mehr als eine Bitperiode oder sogar über eine Bitperiode zeitlich ausgedehnt zu lassen.
Wenn der Abtaster mit der niedrigsten Bitfehlerrate sich auf die obere Grenze zubewegt, dann soll er zum ersten Abtaster springen um sich weiterhin auf den Abtaster mit der minimalen Bitfehlerrate zuzubewegen, dann ist es erforderlich, zwei Bits in einem Zyklus einzunehmen: eines vom ersten Abtaster und eines vom letzten Abtaster, und Daten vom ersten Abtaster in die nachfolgenden Taktzyklen zu nehmen.
Wenn der Abtaster mit der minimalen Bitfehlerrate sich auf die untere Grenze zubewegt, wird das Gegenteil ausgeführt, wobei eine Abtastung fallengelassen wird durch Sprung vom ersten Abtaster zur letzten Abtastung in zwei aufeinander folgenden Taktzyklen.
Wenn jedoch die zeitliche Verzögerung zwischen den Abtastern nicht gut definiert ist, dann können zusätzliche Abtaster hinzugefügt werden um ein Überlappen von nachfolgenden Bitintervallen vorzusehen.
Eine Herangehensweise gemäß der Erfindung ist es, mehrere Abtaster pro Eingangsreihe mit unterschiedlichen Verzögerungen vom Eingang zum Abtaster zu verwenden. Diese Verzögerungsglieder können in einen Datenpfad, in einen Taktsignalpfad oder in beide Pfade implementiert werden.
Gemäß der in 9 gezeigten beispielhaften Ausführungsform nimmt jedes Flip-Flop 31, 32, 33, 34 unabhängige Abtastungen ihrer Eingänge zu verschiedenen Zeitpunkten vor, wobei ein Intervall umfasst ist, das breiter als ein Einbitsymbolintervall ist.
Jedes Flip-Flop kann durch eine Funktion P(x + x_n) definiert werden, wie in 3 gezeigt, wobei x_n eine Differenz in den Abtastzeitpunkten zwischen dem ersten Abtaster und dem Abtaster n ist, entsprechend:
Alle k nachfolgenden Eingänge werden zu Logikelement 3, 4, 5 durchgehenlassen. Der E Ausgang von jeden Logikelement wird weitergeleitet zu einer Zustandsmaschine 7, die das Logikelement mit minimaler Fehlerhöhe bestimmt. Die Nummer dieses Elementes wird weitergeleitet zu Ausgangsmultiplexer 6, der das Datensignal Q von diesen Element zum Ausgang weiterleitet. Die Zustandsmaschine 7 zählt Einsen von jedem der Logikelemente 3, 4, 5 usw. in einer bestimmten Zeitperiode. Dann vergleicht sie die Zahlen um den Kanal zu finden, der die niedrigste Nummer erzeugt. Diese Kanalnummer wird kodiert und zum Datenauswähler 6 weitergegeben, so dass das Datum von diesem Abtaster ausgewählt und zum Ausgangsleitungseinsteller weitergeleitet wird, verwendet als ein FIFO 8. Dieses FIFO kann in einer bevorzugten Ausgestaltung keines, eines oder zwei Symbole in einem Zyklus aufnehmen, um den Abtastern zu erlauben, zu springen wie bereits für den Fall erklärt, dass der Abtaster mit der niedrigsten BER über die Bitrahmengrenzen bewegt wird.
Die Zustandsmaschine 7 arbeitet auch in der Weise, dass die Leitungstiefe am Ausgang des Empfängers geregelt wird, wenn ein neues ausgewähltes Majoritätselement ein Bitintervall vom vorher verwendeten Element entfernt ist. Dabei sieht eine kontinuierliche Überwachung der Eingänge der Zustandsmaschine eine Kompensation der Ungenauigkeit der zeitlichen Koordinierung am Empfängereingang und seinem Drift oder niederfrequenten Rauschen auf Grund von Umgebungsveränderungen vor.
Ein Einzelbitkanal des Empfängers gemäß der Erfindung mit k = 3 ist in 5 gezeigt. Eine Mehrzahl von Empfängern kann für parallele Busse verwendet werden. In diesem Fall sollen anfängliche Leitungswerte während des Initialisierungsvorgangs aktualisiert werden um die gleiche Latenz an jedem Bit vorzusehen.
Gesamt-Abtasterrauschen kann für alle Abtaster als unabhängig betrachtet werden. Ein Anteil dieses Rauschens, welcher durch den Abtaster selbst verursacht wird, ist unabhängig voneinander, während das Rauschen, das durch Taktgenerator, Signalübermittler und Kanalmedium erzeugt wird, auf alle Abtaster simultan angewendet wird.
Um die technische Wirkung, die bei Verwendung von Majoritätselementen erreicht wird, zu analysieren, sollen beide extremsten Alternativen, wenn der Anteil des Abtasterrauschens 100% und 0% ist, betrachtet werden.
Wenn das dem Abtaster anhaftende Rauschen 100% ist, hängt der BER-Wert am Ausgang des Majoritätselements signifikant von der Anzahl der Abtaster, die für das Element verwendet werden, wie in 6 für k = 1, 3, 5 gezeigt ist, ab. In dieser Figur wird die obere Kurve bei Verwendung eines Abtasters für jedes Majoritätselement, die mittlere Kurve bei Verwendung von drei Abtastern pro Majoritätselement, und die untere Kurve bei Verwendung von fünf Abtastern erhalten.
Wenn das dem Abtaster anhaftende Rauschen vernachlässigbar ist, bewirkt die Zahl der Abtaster, die für die Majoritätsfunktion verwendet werden, keine signifikanten Änderungen in der resultierenden BER, wie in 7 gezeigt.
Der gemittelte und genormte E-Ausgang des Majoritätselements hängt auch nicht signifikant von der Zahl der Majoritätselementeingänge ab, wie in 8 gezeigt.
In der Erwartung, dass der größte Teil des Rauschens zu Treiber, Kanalmedium und Taktgenerator gehört, ist es klar, dass es bevorzugt ist, die minimale Anzahl von Eingängen an den Majoritätselementen zu verwenden, welche drei ist.
Der resultierende BER-Wert ist unterschiedlich für eine unterschiedliche Anzahl von über das Bitintervall gleich verteilten Abtastern und für ein unterschiedliches Verhältnis zwischen Bitintervall und RMS-Rauschwert. Diese Funktionen sind vorhanden in 9, in der die Anzahl der Abtaster auf der horizontalen Achse und das Verhältnis zwischen Bitintervall und σ ein Index der BER-Funktion ist. Es ist klar durch dieses Bild, dass die optimale Anzahl von Abtastern pro Bit annähernd 16 ist.
Eine vereinfachte alternative Anordnung ist in 8 gezeigt. Gemäß dieser Ausgestaltung enthält ein Einzelbitempfänger drei monotone Verzögerungs-Feineinsteller 61, 62, 63, Übergang 66, zwei Abtaster 64, 65 mit Leitungsreglern 67, 68, Kontroller 69 und Ausgangsmultiplexer 70.
Die Rückkopplungsschleife oder Detektor 66 wird verwendet um die Position des besten Abtastzeitpunktes zu regeln. Dieser Detektor kann z. B. wie in 11 ausgeführt sein. Zwei unabhängige Flip-Flops 11, 12 tasten ihre Eingänge simultan ab. Jedes Flip-Flop ist definiert durch die oben beschriebene P(x)-Funktion.
Die Zustandsmaschine 69 tastet kontinuierlich den Feineinsteller 63 am Eingang des Übergangsdetektors 66 ab und misst und behält Werte, die zu den Minima jener Funktion korrespondieren. Der bevorzugte Bereich dieser Feineinsteller sollte nicht kleiner sein als zwei Kanalsymbolintervalle, um zu ermöglichen, dass mehr als ein lokales Minimum erhalten wird. Das Abtasten muss nur bei einer niedrigen Frequenz, so wie z. B. 20 KHz, vorgesehen sein um ein leichtes Filtern der empfangenen Daten vom Übergangsdetektorsignal zu ermöglichen. Am Ende eines jeden Zyklus der Abtastung des Feineinstellers am Eingang des Übergangdetektors wird die Koordinate des Wertes, der sich am nächsten zum mittleren Minimum befindet, in einen der Feineinsteller am Eingang des Abtasters geladen. Beide Abtaster 64, 65 arbeiten nacheinander. Wenn das Abtasten beendet ist und ein neuer Wert der Position des Minimums bestimmt ist, wird der Ersatzfeineinsteller auf die korrespondierende Position gesetzt und dann schaltet der Ausgangsmultiplexer 70 zu diesem Kanal. Wenn die neue Position des Minimums zum anderen Bit gehört, muss eine geeignete Leitungsregelung vorgesehen werden. Die Tiefe des Leitungsreglers 67, 68 sollte ausreichend sein um alle möglichen Laufzeitverzögerungswerte abzudecken. Die anfängliche Position nach dem Einschalten oder nach einem „Reset" sollte in der Mitte sein.
Kontinuierliches Überwachen des Eingangs ermöglicht es, dass eine Ungenauigkeit in der zeitlichen Koordinierung am Eingang kompensiert wird, einschließlich der Ungenauigkeit auf Grund von Drift oder niederfrequentem Rauschen auf Grund von Umgebungsveränderungen.
Somit sieht die vorliegende Erfindung Verbesserungen hinsichtlich der Bitfehlerrate gegenüber Kanal- und registereigenen Rauschen vor. Diese Verbesserung ist ein Ergebnis einer intelligenten Anordnung von Schaltkreiselementen und Anwendung des Merkmals der Metastabilität (mit welcher wir die Wahrscheinlichkeitsverteilung des Übergangsphasenrauschens im Inneren eines Registers meinen) innerhalb der Empfangsregister um die Kennlinien des Kanals zu messen und um Herstelltoleranzen innerhalb des Kanals durch Verändern der Merkmale der zeitlichen Koordinierung des Signals auszugleichen.
Der Vorteil der vorliegenden Erfindung ist derjenige, dass das Datenbit an der optimalen Position abgetastet wird und dabei ist es möglich, für eine vorgegebene Bitfehlerrate ein System vorzusehen, das ein minimales Bitintervall hat, in welchem die Datenrate bis auf wenige σ pro Bit, wie z. B. 4 σ, erhöht werden kann, wobei σ der RMS-Rauschwert in einem System ist, welches ein Gesamtrauschen im Kanal, Treiber und Empfänger ist.
In einer anderen Ausführungsform können die Abtaster und ihre zugehörige Logik über eine Leitung gesandt werden, so wie in FIFOs oder durch einen Datenpfad.
In ihrer grundlegendsten Form tastet die vorliegende Erfindung die Daten ab und dann bestimmt nachfolgend die Logik, welche die beste Zeit war um diese Daten abgetastet zu haben, mit vollständigem Rückblick. Dies ist ein fundamentaler Aspekt der hochentwickelten Ausführungsformen der vorliegenden Erfindung. Dies ist völlig gegensätzlich zu gegenwärtigen Verfahren, die den Anschluss einiger spezieller Detektoren an den Kanal erfordern, oder ergänzende Empfänger mit Sensoren, die versuchen, zukünftige Änderungen im Kanal als eine Funktion vergangener Daten zu kompensieren. In der vorliegenden Erfindung tasten wir zuerst die Daten ab und kompensieren später.
Ein anderer Vorteil dieser Erfindung ist, dass die Korrektur des Schwellwertes bestimmt wird indem die gleichen Abtaster wie für das Abtasten der aktuellen Daten verwendet werden, nicht eine Kopie dieser Abtaster. Dies bedeutet, dass die Korrektur, die angewandt wird, so exakt wie erforderlich sein kann.
Die ganze Kompensation, die hierin beschrieben ist, ist vorzugsweise unter ausschließlicher Verwendung digitaler Schaltkreise ausgeführt, sogar die Schwellwertregelung, die eine Ladungspumpe sein kann.
Empirische Ergebnisse bei der Anwendung der vorliegenden Erfindung haben große praktische Verbesserungen in der Fehlerrate gegenüber dem Gesamtrauschen und beträchtliche Reduzierungen der Ungenauigkeiten der zeitlichen Koordinierung gezeigt.
In einigen Logikfamilien kann ein metastabiler Zustand eine Schwingung des Registers verursachen. Metastabilität wird mathematisch als ein asymptotischer Zeitpunkt betrachtet, bei welchem, während er angenähert wird, der Ausgang des Registers exponentiell länger braucht, um in einen bekannten Zustand zu regeln. Dies gilt für Phasenrauschen, bei dem die Ausgänge des Registers in der Anhäufung über viele Abtastungen berücksichtigt werden. Ein anderes Phänomen kann in Logikfamilien existieren, in denen die Verdrahtungsverzögerungen innerhalb des Registers im Vergleich zur Torschaltgeschwindigkeit kurz sind, in welchem Fall ein positiver Rückkopplungszustand existieren kann. Unter diesem Umstand kann das Register schwingen, während der metastabile Punkt angenähert wird. Dies kann durch ein besseres Layout korrigiert werden, in der Weise, dass die hier verwendeten Register einen Punkt des maximalen Phasenrauschens an ihrem mittleren Übergangspunkt aufweisen und nicht in ein selbst aufrechterhaltendes Schwingen übergehen.

Claims

Ein Empfänger für Hochgeschwindigkeitsdatenzusammenschaltung, umfassend – ein Abtastsystem zum Empfang eines Digitalsignals, welches eine Vielzahl von Abtastern (67, 69) umfasst, um eine Serie von Signalkopien des empfangenen Signals vorzusehen, – einen Taktgenerator zur Erzeugung von Takten zum zeitlichen Spreizen der Abtastungen, so das jedes Bitintervall durch mehrere Abtastungen abgedeckt ist, – einen Übergangsdetektor um den Zeitpunkt zu detektieren, zu dem das Eingangssignal die Ansprechschwelle durchläuft; – eine Steuereinrichtung (69) zum Steuern der Abtastungen, wobei die Steuereinrichtung das Auge des Augendiagramms des empfangenen Signals aufspürt, wobei sie die Daten nutzt, welche sie vom Übergangsdetektor erhalten hat; dadurch gekennzeichnet, dass der Abtaster, der ein Signal produziert, das die niedrigste Bitfehlerrate (BER) aufweist, ausgewählt wird basierend auf der BER-Verteilung, welche bestimmt ist durch Nutzen der BER-Werte für verschiedene Abtaster, um den Abtaster, der am nächsten zum Minimum in besagter BER-Verteilung liegt, als den Abtaster zu definieren, der zum Datenempfang benutzt wird.
Ein Empfänger gemäß Anspruch 1, wobei das Abtastsystem wenigstens einen Abtaster umfasst, der an einen Satz von Verzögerungen oder an eine variable Verzögerung gekoppelt ist, um eine Serie von zeitlich mit Zwischenraum angeordneten Signalkopien vorzusehen.
Ein Empfänger gemäß Anspruch 1, wobei das Abtastsystem eine Vielzahl von Abtastern und einen mehrphasigen Taktgenerator zum Erzeugen mehrfacher Taktphasen umfasst, um eine Serie von zeitlich mit Zwischenraum angeordneten Signalkopien vorzusehen.
Ein Empfänger gemäß Anspruch 1, wobei das Abtastsystem eine Vielzahl von Abtastern umfasst, welche an einem Satz von Verzögerungen gekoppelt sind, um eine Vielzahl von zeitlich mit Zwischenraum angeordneten Signalkopien vorzusehen.
Ein Empfänger gemäß einem der Ansprüche 1 bis 4, weiterhin umfassend ein Logiknetzwerk, das die Werte der Bitfehler bezüglich jeder Signalkopie vergleicht, um die Signalkopie mit der geringsten Bitfehlerrate auszuwählen.
Ein Empfänger gemäß einem der Ansprüche 1 bis 5, wobei die Signalkopien zeitlich gleichförmig mit Zwischenraum angeordnet sind.
Ein Empfänger gemäß einem der Ansprüche 1 bis 6, wobei die BER-Funktion in Abhängigkeit vom RMS-Kanalrauschen bestimmt ist.
Ein Empfänger gemäß einem der Ansprüche 1 bis 7, wobei die kontinuierliche BER-Verteilung über mehrfache Taktzyklen in einer Datenstromfolge definiert ist.
Ein Empfänger gemäß Anspruch 5, weiterhin umfassend ein Mittel zum Bestimmen der Bitfehler in Abhängigkeit der Verzögerung, ein Mittel zum Bestimmen der Verzögerung entsprechend einer Kopie mit minimalen Bitfehler; und ein Mittel zum Zuführen der hierbei bestimmten Verzögerung zu anderen Abtastern.
Ein Empfänger gemäß einem der Ansprüche 1 bis 9, wobei die BER-Funktion in Abhängigkeit vom Verhältnis von Bitintervall zu RMS-Kanalrauschen festgelegt ist, um die geforderte Anzahl von Abtastern festzulegen, welche vom Betrag des Kanalrauschens abhängt.
Ein Verfahren einer Hochgeschwindigkeitsdatenzusammenschaltung, umfassend: – Vorsehen wenigstens eines Abtasters (64, 65) um Daten abzutasten, gekoppelt mit einem Satz von Verzögerungen oder einer variablen Verzögerung (61, 62); – Erzeugen von Takten, um den oder die Abtaster zu vorbestimmten Zeitintervallen zu takten, um eine Serie von zeitlich mit Zwischenraum angeordneten Signalkopien vorzusehen, die wenigstens ein Bitintervall abdecken; – Aufspüren des Auges des Augendiagramms des abgetasteten Signals; dadurch gekennzeichnet, dass das Verfahren weiterhin umfasst Auswählen des Abtasters, der das Signal produziert, das die niedrigste Bitfehlerrate (BER) aufweist, basierend auf der BER-Verteilung, die dadurch festgelegt ist, dass BER-Werte für verschiedene Abtaster genutzt werden, um den Abtaster zu definieren, der am nächsten zum Minimum der besagten BER-Verteilung liegt.
Ein Verfahren gemäß Anspruch 11, wobei eine Vielzahl von Abtastern durch Mehrfach-Taktphasen getaktet ist, welche durch einen Mehrphasentakt erzeugt sind.
Ein Verfahren gemäß Anspruch 11 oder 12, wobei die Daten erst abgetastet werden und dann, nachfolgend, die beste Zeit, um diese Daten abgetastet zu haben, als der Punkt festgelegt wird, an dem die BER-Funktion ihr Minimum aufweist.
Ein Verfahren gemäß Anspruch 11, wobei die zeitlich mit Zwischenraum angeordneten Signalkopien durch Verwenden eines Satzes von Verzögerungen oder einer variablen Verzögerung produziert werden, wobei der Schritt der Kombination von Signalkopien das Bestimmen der Bitfehler in Abhängigkeit von den Verzögerungen und das Bestimmen der Verzögerung entsprechend einer Kopie mit minimalem Bitfehler umfasst; und wobei der Schritt des Abtastens von Daten zu einer Zeit vollzogen wird, welche zu der hierbei festgelegten Verzögerung korrespondiert.
Ein Verfahren gemäß einem der Ansprüche 11 bis 14, wobei weiterhin die BER-Funktion in Abhängigkeit vom Verhältnis von Bitintervall zu RMS-Kanalrauschen festgelegt ist, um die Anzahl der Abtaster pro Bit zu definieren.
Ein Kommunikationssystem, welches einen Empfänger oder eine Vielzahl von Empfängern gemäß einem der Ansprüche 1 bis 10 umfasst.