JP4706885B2 - クロック・データ再生回路およびその制御方法 - Google Patents
クロック・データ再生回路およびその制御方法 Download PDFInfo
- Publication number
- JP4706885B2 JP4706885B2 JP2009508929A JP2009508929A JP4706885B2 JP 4706885 B2 JP4706885 B2 JP 4706885B2 JP 2009508929 A JP2009508929 A JP 2009508929A JP 2009508929 A JP2009508929 A JP 2009508929A JP 4706885 B2 JP4706885 B2 JP 4706885B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- monitor
- signal
- phase
- discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
Description
【技術分野】
【０００１】
本発明は、受信したディジタル信号を識別点で識別してデータを再生するクロック・データ再生回路（CDR: Clock and data recovery）およびその制御方法に関し、特には、ＩＣ化に適した位相同期ループ（PLL: Phase Locked Loop）を道いてデータを再生するクロック・データ再生回路およびその制御方法に関する。
【背景技術】
【０００２】
データ通信の大容量化に伴い、更なる伝送速度の高速化が進んでいる。近年では、伝送速度が４０Ｇｂ／ｓ以上の通信システムも盛んに報告されている。また、一般的に、ディジタル通信システムでは、受信信号からクロック信号を生成し、そのクロック信号で受信信号を識別してデータを再生するクロック・データ再生回路が用いられている。特に近年では、ＩＣ化に適した位相同期ループを用いたクロック・データ再生回路が広く使用されている。
【０００３】
しかしながら、通信速度が高速になるにつれ、従来では問題とはならなかった様々な要因が、受信波形の劣化に大きく影響を及ぼしている。このため、符号誤りのない安定した通信システムを実現することが困難になってきている。
【０００４】
例えば、光通信システムでは、伝送路である光ファイバの偏波分散および波長分散、および、光増幅中継器で発生するＡＳＥ（amplified spontaneous emission）に起因する雑音により、受信波形が劣化する。このため、受信回路でのデータの再生が困難になり、安定した通信が困難になってきている。
【０００５】
また、メタリック伝送システムでは、伝送信号の高周波成分の劣化に起因する符号間干渉、および、コネクタなどの伝送路中の不連続点における伝送信号の反射により、受信波形が劣化する。このため、光通信システムと同様に、受信回路でのデータ再生が困難となってきている。
【０００６】
さらに、受信信号の波形劣化以外にも、受信信号を識別する識別器の識別点が、最適な識別点からずれてしまうという問題があった。これは、受信信号からクロック信号を生成するクロック生成回路の内部オフセットや遅延ばらつきに起因する。なお、識別点は、クロック信号にて決定される識別位相と、識別レベルとの組み合わせである。
【０００７】
この問題を解決するために、外部から手動でクロック・データ再生回路の識別点を調整する方法が従来から存在する。しかしながら、受信波形の劣化は、伝送路の状態によって時刻と共に変化する。このため、この方法では、識別点を最適な点に調整することは困難であった。このような背景から、信号を受信しながら自動的に識別点を最適な点に調整する方法が期待されている。
【０００８】
この課題を解決するために、特許文献１には、受信波形のアイ開口をモニタして、識別器の識別点を最適な点に自動で制御するディジタル信号受信装置が記載されている。
【特許文献１】
特開平１０−１３３９６号公報 （第６頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載のディジタル信号受信装置では、クロック生成回路と識別器とが各々独立した構成になっている。このため、識別器の識別点を最適化できても、クロック生成回路の動作点を最適化することができない。このため、受信波形が大きく崩れた場合や、ジッタおよび雑音に対する動作マージンが劣化し、安定したクロック信号を生成することができなくなるという問題があった。
［発明の目的］
本発明の目的は、上記の課題である、安定したクロック信号を生成することができないという問題を解決するクロック・データ再生回路およびその制御方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明によるクロック・データ再生回路は、受信信号をクロック信号で識別し、該識別結果を示す再生データを生成する主識別器を有し、前記主識別器の識別結果を用いて前記受信信号および前記クロック信号の位相を比較し、該比較結果を示す位相比較信号を出力する比較器と、前記比較器から出力された前記位相比較信号が示す比較結果に応じた周波数の前記クロック信号を生成する生成手段と、前記受信信号から分岐されたモニタ信号と、前記主識別器が生成した再生データとに基づいて、前記主識別器の最適な識別点を検出し、該検出結果に基づいて前記主識別器の識別点を調整するモニタ手段と、を含む。
【００１１】
また、本発明によるクロック・データ再生回路の制御方法は、前記クロック・データ再生回路の制御方法であって、前記クロック・データ再生回路の処理を、前記受信信号を受信しながらバックグラウンドで繰り返す。
【発明の効果】
【００１２】
本発明によれば、安定したクロック信号を生成することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図２】位相比較器の具体例を示した回路図である。
【図３】モニタクロック位相可変器の具体例を示した回路図である。
【図４Ａ】最適識別点制御の動作を説明するための説明図である。
【図４Ｂ】最適識別点制御の動作を説明するための説明図である。
【図４Ｃ】最適識別点制御の動作を説明するための説明図である。
【図４Ｄ】最適識別点制御の動作を説明するための説明図である。
【図５】モニタ識別点の走査を説明するためのアイパターン図である。
【図６】クロック・データ再生回路の動作例を説明するためのフローチャートである。
【図７】本発明の第２の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図８】本発明の第３の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図９】位相比較器の位相比較特性と入力位相オフセット調整端子に入力される制御信号との関係を示した図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照して詳細に説明する。
〔第１の実施形態〕
図１は、本発明の第１の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【００１５】
図１において、クロック・データ再生回路は、主信号オフセット調整器１００と、位相同期ループ２００と、アイ開口モニタ部３００とを含む。位相同期ループ２００は、主信号識別器１を有する位相比較器２と、位相比較信号オフセット調整器３と、ループフィルタ４と、電圧制御発振器５とを含む。アイ開口モニタ部３００は、モニタ識別器８と、モニタ信号オフセット調整器９と、モニタクロック位相可変器１１と、エラー検出回路１２と、最適識別点制御回路１３とを含む。ここで、ループフィルタ４および電圧制御発振器５は、生成部を構成する。
【００１６】
主信号オフセット調整器１００は、レベル調整手段の一例である。主信号オフセット調整器１００は、受信信号から分岐された主信号のレベルを調整する。これは、主信号識別器１の識別レベルを調整するためである。
【００１７】
具体的には、主信号オフセット調整器１００は、最適識別点制御回路１３から、主信号識別器１の識別レベルを制御するための主信号識別レベル制御信号２０を受け付ける。そして、主信号オフセット調整器１００は、その主信号識別レベル制御信号２０に応じて、主信号のレベルを調整する。
【００１８】
位相同期ループ２００は、再生クロックを生成し、主信号を再生クロックで識別し、その識別結果を示す再生データを生成する。
【００１９】
主信号識別器１は、主信号を再生クロックで識別し、その識別結果を示す再生データを生成する。また、位相比較器２は、主信号識別器１の識別結果を用いて主信号および再生クロックの位相を比較する。そして、位相比較器２は、その比較結果を示す位相比較信号を出力する。
【００２０】
位相比較器２は、例えば、図２で示したようなHogge型位相比較器（米国特許第４,５３５,４５９号明細書参照）にて構成される。つまり、位相比較器２は、フリップフロップ２ａおよび２ｂと、排他的論理和回路２ｃおよび２ｄと、加算器２ｅとを含む。また、フリップフロップ２ａおよび２ｂと、排他的論理和回路２ｃおよび２ｄとは、主信号識別器１を構成する。
［００２１］
フリップフロップ２ａは、主信号オフセット調整器１００にて調整された主信号を再生クロックＣＬＫで識別する。フリップフロップ２ｂは、フリップフロップ２ａの出力信号を再生クロックＣＬＫの反転クロックで識別する。
［００２２］
排他的論理和回路２ｃは、主信号とフリップフロップ２ａの出力信号とを受け付け、それらの信号の排他的論理和を求める。また、排他的論理和回路２ｄは、フリップフロップ２ａおよび２ｂの出力信号を受け付け、それらの信号の排他的論理和を求める。加算器２ｅは、二つの排他的論理和回路２ｃおよび２ｄの出力信号の差を求め、その差を位相比較信号として出力する。
［００２３］
図１に戻る。位相比較信号オフセット調整器３は、位相調整手段の一例である。位相比較信号オフセット調整器３は、位相比較器２から出力された位相比較信号のオフセットを調整する。これは、主信号識別器１の識別位相を調整するためである。
［００２４］
具体的には、位相比較信号オフセット調整器３は、最適識別点制御回路１３から、主信号識別器１の識別位相を制御するための主信号識別位相制御信号２１を受け付ける。位相比較信号オフセット調整器３は、主信号識別位相制御信号２１に応じて、位相比較信号のオフセットを調整する。
［００２５］
ループフィルタ４および電圧制御発振器５で構成される生成部は、位相比較信号オフセット調整器３にて調整された位相比較信号が示す比較結果に応じた周波数の再生クロックを生成する。
［００２６］
具体的には、ループフィルタ４は、その位相比較信号が示す比較結果に応じた制御電圧を出力する。電圧制御発振器５は、ループフィルタ４から出力された制御電圧に応じた周波数の再生クロックを生成する。
［００２７］
アイ開口モニタ部３００は、受信信号から分岐されたモニタ信号２４と、主信号識別器１が生成した再生データとに基づいて、主信号識別器１の最適な識別点を検出する。また、アイ開口モニタ部３００、その検出結果に基づいて主信号識別器１の識別点を調整する。
［００２８］
モニタ識別器８は、モニタ信号２４をモニタクロック２５で識別し、その識別結果を示すモニタデータを生成する。
［００２９］
モニタ信号オフセット調整器９は、モニタレベル調整手段の一例である。モニタ信号オフセット調整器９は、モニタ信号２４のレベルを調整する。これは、モニタ識別器８の識別レベルを調整するためである。
［００３０］
具体的には、モニタ信号オフセット調整器９は、最適識別点制御回路１３から、モニタ識別器８の識別レベルを制御するためのモニタ識別レベル制御信号２２を受け付ける。そして、モニタ信号オフセット調整器９は、モニタ識別レベル制御信号２２に応じて、モニタ信号２４のレベルを調整する。
［００３１］
モニタクロック位相可変器１１は、モニタクロック位相調整手段の一例である。モニタクロック位相可変器１１は、再生クロックの位相を調整して、モニタクロック信号を生成する。これは、モニタ識別器８の識別位相を調整するためである。
［００３２］
具体的には、モニタクロック位相可変器１１は、最適識別点制御回路１３から、モニタ識別器８の識別位相を制御するためのモニタ識別位相制御信号２３を受け付ける。そして、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３に応じて、再生クロックの位相を調整して、モニタクロック信号を生成する。
［００３３］
エラー検出回路１２は、判定手段の一例である。エラー検出回路１２は、主信号識別器１にて生成された再生データと、モニタ識別器８にて生成されたモニタデータとに基づいて、モニタ識別器８の識別点と主信号識別器１の識別点とが、受信信号の同一のアイ開口に含まれるか否かを判定する。以下、主信号識別器１の識別点を主信号識別点と称し、モニタ識別器８の識別点をモニタ識別点と称することもある。
［００３４］
エラー検出回路１２は、排他的論理和回路１２ａと、平均値回路１２ｂと、コンパレータ１２ｃとを含む。
［００３５］
排他的論理和回路１２ａは、再生データとモニタデータとの排他的論理和を求める。
［００３６］
平均値回路１２ｂは、排他的論理和回路１２ａの出力信号の所定期間における平均値を求める。
［００３７］
コンパレータ１２ｃは、比較手段の一例である。コンパレータ１２ｃは、平均値回路１２ｂにて求められた平均値が予め定められたエラー閾値Ｖｒｅｆより大きいか否かを判定する。その平均値がエラー閾値Ｖｒｅｆより大きいと、モニタデータに符号誤りがあり、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれていないことを示す。一方、また、その平均値がエラー閾値Ｖｒｅｆ以下であると、モニタデータに符号誤りがなく、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれていることを示す。
【００３８】
最適識別点制御回路１３は、制御手段の一例である。最適識別点制御回路１３は、モニタ信号オフセット調整器９の調整量と、モニタクロック位相可変器１１の調整量とを順次調整する。これにより、モニタ識別点が走査される。
【００３９】
また、最適識別点制御回路１３は、その走査されたモニタ識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、主信号識別器１の最適な識別点を検出する。この最適な識別点を検出する具体的な方法は、後述する。
【００４０】
最適識別点制御回路１３は、モニタ識別点制御回路１３ａと、最適識別点検出回路１３ｂと、主信号識別点制御回路１３ｃとを含む。ここで、最適識別点検出回路１３ｂは、様々な計算アルゴリズムに対応できるようにＣＰＵで構成されることが望ましい。これは、最適識別点検出回路１３ｂがエラー検出回路１２の検出結果に基づいて最適な識別子を計算するためである。
【００４１】
主信号識別点制御回路１３ｃは、主信号識別器１の識別レベルを制御するための主信号識別レベル制御信号２０と、主信号識別器１の識別位相を制御するための主信号識別位相制御信号２１を生成する。また、主信号識別点制御回路１３ｃは、主信号識別レベル制御信号２０を、主信号オフセット調整器１００に出力し、主信号識別位相制御信号２１を、位相比較信号オフセット調整器３に出力する。位相比較信号オフセット調整器３は、位相比較信号に主信号識別位相制御信号２１を加算して、位相同期ループ２００を伝搬する信号のオフセットを制御することで、主信号識別器１の識別位相を制御する。
【００４２】
ここで、主信号識別点制御回路１３ｃは、アナログ電圧を発生する回路である。主信号識別点制御回路１３ｃは、例えば、ＤＡコンバータを用いて所望の電圧を発生させて、主信号識別レベル制御信号２０および主信号識別位相制御信号２１を生成することができる。
【００４３】
モニタ識別点制御回路１３ａは、モニタ識別器８の識別レベルを制御するためのモニタ識別レベル制御信号２２と、モニタ識別器８の識別位相を制御するためのモニタ識別位相制御信号２３を生成する。モニタ識別点制御回路１３ａは、モニタ識別レベル制御信号２２を、モニタ信号オフセット調整器９に出力し、モニタ識別位相制御信号２３をモニタクロック位相可変器１１に出力する。
【００４４】
ここで、モニタ識別点制御回路１３ａは、主信号識別点制御回路１３ｃと同様に、ＤＡコンバータを用いて、モニタ識別レベル制御信号２２を生成する。また、モニタ識別点制御回路１３ａは、モニタ識別位相制御信号２３が電圧信号の場合、ＤＡコンバータを用いて、モニタ識別位相制御信号２３を生成する。また、モニタ識別点制御回路１３ａは、モニタ識別位相制御信号２３がディジタル信号の場合、または、モニタ識別位相制御信号２３がディジタル信号を含む場合、最適識別点検出回路１３ｂから出力された制御信号を、モニタ識別位相制御信号２３としてモニタクロック位相可変器１１に転送する。
【００４５】
最適識別点検出回路１３ｂは、モニタ識別点制御回路１３ａに制御信号を出力して、モニタ識別器８の識別点を位相方向および振幅方向に順次調整する。最適識別点検出回路１３ｂは、その調整を行いながら、その調整された識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、受信信号のアイ開口および主信号識別器１の最適な識別点を検出する。また、最適識別点検出回路１３ｂは、その検出結果に応じて、主信号識別器１の識別点が最適な識別点になるように、主信号識別点制御回路１３ｃを制御する。
【００４６】
次に、モニタクロック位相可変器１１を詳細に説明する。モニタクロック位相可変器１１は、モニタ識別点制御回路１３ａから受け付けたモニタ識別位相制御信号２３に応じて、位相同期ループ２００で生成された再生クロックの位相を調整して、モニタクロック２５を生成する。
【００４７】
例えば、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３を電圧信号として受け付け、その電圧に応じた調整量で位相を調整して、モニタクロック２５を生成する。
【００４８】
また、モニタクロック位相可変器１１は、位相補間器(Phase Interpolator)含む構成にすることもできる。このとき、モニタクロック位相可変器１１は、再生クロックから多相クロックを生成し、位相補間器が、その多相クロックから中間位相の前記モニタクロックを生成する。
【００４９】
図３は、モニタクロック位相可変器１１の位相補間器の構成例を示した回路図である。
【００５０】
図３において、モニタクロック位相可変器１１は、二つの差動回路を含む。各差動回路には、個別に電流源が接続されている。また、各電流源の電流比は、ｍ：ｎとする。
【００５１】
一方の差動回路には、再生クロックが入力クロックＣＬＫ１およびＣＬＫ１ｂａｒとして入力される。また、他方の差動回路には、入力クロックＣＬＫ１から位相が９０度遅れた再生クロックが入力ＣＬＫ２およびＣＬＫ２ｂａｒとして入力される。クロックＣＬＫ１の波形をｓｉｎθとすれば、クロックＣＬＫ２の波形はｃｏｓθと表わすことができる。ここで、入力クロックＣＬＫ１およびＣＬＫ１ｂａｒと、入力ＣＬＫ２およびＣＬＫ２ｂａｒとのそれぞれは、多相クロックの各相を示す。
【００５２】
このとき、出力クロックＣＬＫ３の波形（ｋsinΘ）は、（１）式で与えられる。
【００５３】
【数１】
但し、
【００５４】
【数２】
である。
【００５５】
よって、モニタクロック位相可変器１１は、電流比ｍ：ｎを変えることで、二つのクロックＣＬＫ１およびＣＬＫ２の位相を調整することが可能になる。また、この位相補間器の出力クロックＣＬＫ３およびＣＬＫ３ｂａｒは、モニタクロック２５としてモニタ識別器８に出力される。
【００５６】
なお、説明を簡単にするため、図３には９０度の位相調整を行う回路を示したが、３６０度の位相調整を行う回路も構成することができる。この場合、差動回路のそれぞれは、入力クロックと差動回路の入力端子との間に切換スイッチを有し、差動回路のそれぞれに入力されるクロックを反転させることができるようにすればよい。この場合、切換スイッチの切換信号は、モニタ識別位相制御信号２３である。
【００５７】
次に、図４ないし図６を用いて、第１の実施形態のクロック・データ再生回路の動作例を詳細に説明する。図４は、主信号識別器の識別点を最適化する過程を示した受信信号のアイパターン図である。図４では、受信信号の波形が歪み、立ち上がりおよび立ち下がりが鈍っている。なお、受信信号は、広がりのある線で描かれている。
【００５８】
図４Ａは、主信号識別点３０と、受信波形３１とが示されている。主信号識別点３０は、最適な識別点への調整が行われる前の状態（初期状態）の主信号識別器１の識別点を示している。主信号識別点３０は、位相同期ループ２００が生成した再生クロックの位相タイミングと、受信信号の振幅の中央レベルとで設定されている。
【００５９】
主信号識別点３０は、受信信号の劣化または位相同期ループ２００の内部オフセットや遅延ばらつきのために、受信波形３１のアイ開口の中央からずれている。
【００６０】
次に、図４Ｂで示すように、主信号識別点３０が固定された状態で、モニタ識別点３２が位相方向ならびに振幅方向に走査される。
【００６１】
図５は、モニタ識別点の走査を説明するための図である。図５に示すように、アイ開口が、例えば、位相方向に等間隔で並んだＮ本の線と、振幅方向に等間隔で並んだＭ本の線とで区分される。また、そのＮ本の線のそれぞれと、Ｍ本の線のそれぞれとＮ×Ｍ個の交点がモニタ識別点３２の候補である。そして、モニタ識別点３２が、位相方向にｎ＝０からｎ＝Ｎ−１まで走査され、その後、振幅方向にｍ＝０からｍ＝Ｍ−１まで走査される。
【００６２】
以下、主信号識別点３０を最適化する動作をさらに詳細に説明する。
【００６３】
図６は、主信号識別点３０を最適化する動作を説明するためのフローチャートである。
【００６４】
モニタ識別点制御回路１３は、ステップＳ１０１で、ｍ＝０にセットする。また、モニタ識別点制御回路１３は、ステップＳ１０２で、ｎ＝０にセットする。
【００６５】
続いて、モニタ識別点制御回路１３は、モニタ識別点（ｎ,ｍ）に対応したモニタ識別レベル制御信号２２およびモニタ識別位相制御信号２３を生成する。モニタ識別点制御回路１３は、モニタ識別レベル制御信号２２をモニタ信号オフセット調整器９に出力し、モニタ識別位相制御信号２３をモニタクロック位相可変器１１に出力する。
【００６６】
モニタ信号オフセット調整器９は、モニタ識別レベル制御信号２２を受け付けると、モニタ識別レベル制御信号２２に応じて、モニタ識別点の位相方向の位置がｎになるようにモニタ信号のレベルを制御する。
【００６７】
また、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３を受け付けると、モニタ識別位相制御信号２３に応じて、モニタ識別点の振幅方向の位置がｍになるようにモニタ信号の位相を制御する（ステップＳ１０３）。
【００６８】
そして、モニタ識別器８は、そのモニタ識別点（ｎ,ｍ）でモニタ信号２４を識別する。エラー検出回路１２は、主信号識別器１から再生データを受け付け、モニタ識別器８からモニタデータを受け付ける。エラー検出回路１２は、再生データおよびモニタデータの排他的論理和を求める。エラー検出回路１２は、それらのデータが同一符号の場合、Ｌｏｗ信号を出力し、異符号の場合、Ｈｉｇｈ信号を出力する。これにより、再生データおよびモニタデータの符号誤りを示すエラーパルスが得られる。さらに、エラー検出回路１２は、そのエラーパルスの平均値を求める。（ステップＳ１０４）。
【００６９】
エラー検出回路１２では、コンパレータ１２ｃは、そのエラーパルスの平均値とエラー閾値Ｖｒｅｆとをコンパレータで比較して、その平均値がエラー閾値Ｖｒｅｆより大きいか否かを判定する（ステップＳ１０５）。
【００７０】
その平均値がエラー閾値Ｖｒｅｆより大きい場合、エラー検出回路１２は、符号誤りがあると判断して、Ｈｉｇｈ信号を最適識別点検出回路１３ｂに出力する（ステップＳ１０６）。なお、この場合、モニタ識別点３２は、主信号識別点３０のアイ開口から外れている。
【００７１】
一方、その平均値がエラー閾値Ｖｒｅｆ以下の場合、エラー検出回路１２は、符号誤りがないと判断して、Ｌｏｗ信号を最適識別点検出回路１３ｂに出力する（ステップＳ１０７）。なお、この場合、モニタ識別点３２は、主信号識別点３０のアイ開口から外れている
その後、最適識別点検出回路１３ｂは、ｎをインクリメントする（ステップＳ１０８）。そして、最適識別点検出回路１３ｂは、ｎ＝Ｎか否かを調べる（ステップＳ１０９）。最適識別点検出回路１３ｂは、ｎ＝Ｎでない場合、ステップＳ１０３を実行する。また、最適識別点検出回路１３ｂは、ｎ＝Ｎである場合、ステップＳ１１０に移行して、ｍをインクリメントする（ステップＳ１１０）。
【００７２】
そして、最適識別点検出回路１３ｂは、ｍ＝Ｍか否かを調べる（ステップＳ１１１）。最適識別点検出回路１３ｂは、ｍ＝Ｍでない場合、ステップＳ１０２を実行する。
【００７３】
以上の処理が、ｍ＝Ｍになるまで繰り返される。これにより、最適識別点検出回路１３ｂは、受信信号のアイ開口をモニタすることが可能になる。以下では、このアイ開口をモニタする一連の処理をプロセス１（図４Ｂ参照）と呼ぶ。
【００７４】
なお、本実施の形態では、エラー検出回路１２は、エラーパルスの平均値とエラー閾値Ｖｒｅｆとを比較した。しかしながら、エラー検出回路１２は、排他的論理和回路１２ａの出力するパルス数をデジタルカウンタでカウントし、そのカウント値と、予め定めたエラー閾値パルス数とを比較してもよい。
【００７５】
ステップＳ１１１において、最適識別点検出回路１３ｂは、ｍ＝Ｍの場合、図４Ｃに示すように、アイ開口に入る最大の真円３３を求める（ステップＳ１１２）。そして、最適識別点検出回路１３ｂは、真円３３の中心点を最適識別点３４に設定する（ステップＳ１１３）。これは、中心点が、振幅方向の雑音、位相方向のジッタに対して最も動作マージンが確保できると推定されるからである。
【００７６】
このようにして、最適識別点検出回路１３ｂが、主信号識別器１の最適な識別点をプロセス１で得られたアイ開口の情報に基づいて計算する。これにより、現在受信している受信信号の最適な識別点が検出される。以下、この最適な識別点を検出する処理をプロセス２と呼ぶ。
【００７７】
なお、本実施形態では、最適識別点検出回路１３ｂは、真円３３を求める際、アイパターンの振幅および再生クロックの周期をリスケーリングして、振幅と位相とを数値的な対応付けを行うものとする。例えば、最適識別点検出回路１３ｂは、アイパターンの振幅を１ユニットとし、クロックの周期を２ユニットとする。なお、ユニットは、長さの単位である。
【００７８】
また、上記の例では、真円を用いて最適な識別点が検出されたが、最適な識別点を検出する計算アルゴリズムは、この計算アルゴリズムに限らず適宜変更可能である。例えば、最適識別点検出回路１３ｂは、真円の代わりに、楕円や長方形を用いてもよい。また、最適識別点検出回路１３ｂは、アイ開口の位相方向の長さが最大となる識別レベルを検出し、その位相方向の二等分点を最適な識別点に設定してもよい。また、最適識別点検出回路１３ｂは、アイ開口の振幅方向の長さが最大となる識別位相を検出し、その位相振幅の二等分点を最適な識別点に設定してもよい。
【００７９】
次に、最適識別点検出回路１３ｂは、ステップＳ１１３を終了すると、ステップＳ１１４を実行する。最適識別点検出回路１３ｂは、ステップＳ１１３で検出した最適な識別点を示す主信号識別レベル制御信号２０と主信号識別位相制御信号２１を主信号識別点制御回路１３ｃから出力する。これより、図４Ｄで示すように、主信号識別器１の識別点が、プロセス２で求められた最適な識別点に設定される。
【００８０】
このとき、主信号識別点の識別レベルの設定は、主信号識別点制御回路１３ｃが、主信号識別レベル制御信号２０を用いて主信号オフセット調整器１００を制御することで行なわれる。一方、主信号識別点の識別位相の設定は、主信号識別点制御回路１３ｃが、主信号識別位相制御信号２１を、位相比較信号オフセット調整器３にフィードバックを施すことで行われる。このとき、位相比較信号オフセット調整器３は、主信号識別位相制御信号２１をオフセット電圧として位相比較信号に加算することで、位相同期ループ２００を伝搬する信号にオフセットを与える。これにより、位相同期ループ２００の定常位相誤差が制御され、主信号識別点の識別位相が最適な識別位相に設定される。
【００８１】
以上の動作によって、初期の主信号識別点３０は、最適化された主信号識別点３５に変化される。以下では、最適な識別点を設定する一連の処理をプロセス３と呼ぶ。
【００８２】
プロセス３が終了すると、ステップＳ１０１が実行され、その後、ステップＳ１０１ないしＳ１１４が繰り返される。これにより、クロック・データ再生回路の処理、具体的には、主信号識別点の最適化を、受信信号を受信しながらバックグラウンドで繰り返すことが可能になる。
【００８３】
なお、本発明において最も重要なことは、位相比較器２が主信号識別器１を有するクロック・データ再生回路を構成していることである。このため、プロセス３（ステップＳ１１４）が行われることで、主信号識別点の最適化だけでなく、位相同期ループ２００を構成する位相比較器２の動作点も最適化されることである。その結果、ジッタおよび雑音に対する動作マージンが向上する。
［００８４］
このように、プロセス１からプロセス３までの処理が繰り返し行なわれることで、最適な識別点で動作するクロック・データ再生回路を実現することができる。また、アイ開口モニタ部３００は、位相同期ループ２００と独立して動作することが可能である。したがって、受信信号の受信や再生などが停止されなくても、バックグラウンドで最適識別点が検出され、その最適識別点が主信号識別器１にフィードバックされる。よって、受信信号の受信や再生が停止されなくても、など、符号誤りのない安定したクロック・データ再生回路を実現することが可能になる。
［００８５］
次に効果を説明する。
［００８６］
本実施形態では、位相比較器２は、主信号識別器１を有する。主信号識別器１は、受信信号をクロック信号で識別し、その識別結果を示す再生データを生成する。位相比較器２は、主信号識別器１の識別結果を用いて受信信号および再生クロックの位相を比較し、その比較結果を示す位相比較信号を出力する。生成部は、位相比較器２から出力された位相比較信号が示す比較結果に応じた周波数の再生クロックを生成する。アイ開口モニタ部３００は、受信信号から分岐されたモニタ信号と、主信号識別器１が生成した再生データとに基づいて、主信号識別器１の最適な識別点を検出する。また、アイ開口モニタ部３００は、その検出結果に基づいて主信号識別器１の識別点を調整する。
［００８７］
この場合、位相比較器２は、主信号識別器１を有し、主信号識別器１の識別結果を用いて受信信号および再生クロックの位相を比較する。生成部は、その比較結果に応じた周波数の再生クロックを生成する。また、主信号識別器１の最適な識別点が検出され、その検出結果に基づいて、主信号識別器１の識別点が調整される。
［００８８］
したがって、主信号識別器１の識別点を最適化することで、位相比較器２の動作点も最適化することが可能になる。よって、再生クロックを生成する生成部の動作点も最適化することが可能になるので、安定した再生クロックを生成することが可能になる。
［００８９］
また、本実施形態では、位相比較信号オフセット調整器３は、位相比較器２から出力された位相比較信号のオフセットを調整する。アイ開口モニタ部３００は、位相比較信号オフセット調整器３の調整量を調整して、主信号識別器１の識別位相を調整する。
【００９０】
この場合、容易に生成部の動作点も最適化することが可能になる。
【００９１】
また、本実施形態では、主信号オフセット調整器１００は、受信信号のレベルを調整する。アイ開口モニタ部は、主信号オフセット調整器１００の調整量を調整して、主信号識別器１の識別レベルを調整する。
【００９２】
この場合、容易に主信号識別器１の識別レベルを調整することが可能になる。
【００９３】
また、本実施形態では、モニタ識別器８は、モニタ信号をモニタクロック２５で識別し、その識別結果を示すモニタデータを生成する。エラー検出回路１２は、モニタデータと再生データとに基づいて、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれているか否かを判定する。モニタ信号オフセット調整器９は、モニタ信号２４のレベルを調整する。モニタクロック位相可変器１１は、再生クロックの位相を調整してモニタクロック２５を生成する。最適識別点制御回路１３は、モニタ信号オフセット調整器９の調整量と、前記モニタクロック位相可変器の調整量とを順次調整して、モニタ識別点を順次調整する。また、最適識別点制御回路１３は、そのモニタ識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、主信号識別器１の最適な識別点を検出する。
【００９４】
この場合、受信信号の再生動作が停止されなくても、バックグラウンドでクロック・データ再生回路を動作させることが可能になる。
【００９５】
また、本実施形態では、モニタクロック位相可変器１１は、位相補間器を含み、再生クロック信号から多相クロックを生成する。また、その位相補間器が、多相クロック信号から中間位相のモニタクロック信号を生成する。
【００９６】
この場合、モニタクロック位相可変器１１をディジタル制御することが可能になる。
【００９７】
また、本実施形態では、排他的論理和回路１２ａは、モニタデータと再生データとの排他的論理和を求める。平均値回路１２ｂは、排他的論理和回路１２ａの出力信号の所定期間における平均値を求める。コンパレータ１２ｃは、平均値回路１２ｂが求めた平均値が予め定められた閾値より大きいか否かを判定して、モニタ識別器８の識別点がアイ開口に含まれるか否かを判定する。
【００９８】
この場合、モニタ識別器８の識別点がアイ開口に含まれるか否かの判定精度を向上させることが可能になる。
〔第２の実施形態〕
図７は、本発明の第２の実施形態のクロック・データ再生回路を示したブロック図である。図７において、クロック・データ再生回路は、図１で示した構成から、位相比較信号オフセット調整器３を除いた構成を有する。また、電圧制御発振器５に、主信号識別位相制御信号２１を受け付ける中心周波数制御端子５ａが備わっている。
【００９９】
本実施形態のクロック・データ再生回路の行う処理と、第１の実施形態のクロック・データ再生回路の行う処理との相違点は、以下のものである。
【０１００】
最適識別点制御回路１３が、電圧制御発振器５の中心周波数を調整して、主信号識別器１の識別位相を調整することである。
【０１０１】
具体的には、最適識別点制御回路１３は、主信号識別位相制御信号２１を電圧制御発振器５の中心周波数制御端子５ａに出力する。電圧制御発振器５は、中心周波数制御端子５ａが受け付けた主信号識別位相制御信号２１に応じて、再生クロックの中心周波数を調整する。
【０１０２】
上記の相違点を除けば、本実施形態のクロック・データ再生回路は、第１の実施形態のクロック・データ再生回路と同じである。このため、最適識別点を検出する処理などには、第１の実施形態と同様な方法を適用することができる。
【０１０３】
次に効果を説明する。
【０１０４】
本実施形態においても、生成部（具体的には、電圧制御発振器５）の中心周波数が制御されるので、位相同期ループ２００を伝搬する信号にオフセットを与えることが可能になる。このため、第１の実施形態と同様に、位相同期ループ２００の定常位相誤差を制御することが可能になり、主信号識別器１の識別位相および位相同期ループ２００を構成する位相比較器２の動作点を最適化することが可能になる。
〔第３の実施形態〕
図８は、本発明の第３の実施形態のクロック・データ再生回路を示すブロック図である。図８において、クロック・データ再生回路は、図１で示した構成から、位相比較信号オフセット調整器３を除いた構成を有する。また、位相比較器２には、主信号識別位相制御信号２１を受け付ける入力位相オフセット調整端子２ｆが備わっている。
【０１０５】
本実施形態のクロック・データ再生回路の行う処理と、第１の実施形態のクロック・データ再生回路の行う処理との相違点は、以下のものである。
【０１０６】
主信号識別器１は、再生クロックの位相を調整し、その調整した再生クロックで主信号を識別する。また、最適識別点制御回路１３は、主信号識別器１の調整量を調整して、主信号識別器１の識別位相を調整する。
【０１０７】
具体的には、最適識別点制御回路１３は、位相比較器２の入力位相オフセット調整端子２ｆに出力する。位相比較器２の主信号識別器１は、入力位相オフセット調整端子２ｆが受け付けた主信号識別位相制御信号２１に応じて、再生クロックの位相を調整する。
【０１０８】
ここで、位相比較器２として図２で示した位相比較器を用いる場合、例えば、主信号識別器１は、フリップフロップ２ａないし２ｂのクロック入力端子の前に遅延回路を設け、その遅延量を主信号識別位相制御信号２１によって制御するようにすることで実現できる。
【０１０９】
図９は、位相比較器２の位相比較特性と入力位相オフセット調整端子２ｆに入力される制御信号との関係を示した図である。図９に示されるように、入力位相オフセット調整端子２ｆへの制御信号を制御することで、位相比較特性は左右に平行移動する。位相同期ループ２００には、位相比較器の出力が０になるようにフィードバックが掛かるため、位相比較特性を左右に平行移動させることで、位相同期ループ２００の入力位相オフセットを調整することができる。本実施形態では、この特性を利用して、主信号識別器の識別位相を調整することが特徴である。
【０１１０】
本実施形態においても、第１および第２の実施形態と同様に、主信号識別器１の識別点と、位相比較器２の動作点の両方を最適化することが可能になる。
【０１１１】
この出願は、２００７年３月３０日に出願された日本出願特願２００７−０９０４４５号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【０００１】
本発明は、受信したディジタル信号を識別点で識別してデータを再生するクロック・データ再生回路（CDR: Clock and data recovery）およびその制御方法に関し、特には、ＩＣ化に適した位相同期ループ（PLL: Phase Locked Loop）を道いてデータを再生するクロック・データ再生回路およびその制御方法に関する。
【背景技術】
【０００２】
データ通信の大容量化に伴い、更なる伝送速度の高速化が進んでいる。近年では、伝送速度が４０Ｇｂ／ｓ以上の通信システムも盛んに報告されている。また、一般的に、ディジタル通信システムでは、受信信号からクロック信号を生成し、そのクロック信号で受信信号を識別してデータを再生するクロック・データ再生回路が用いられている。特に近年では、ＩＣ化に適した位相同期ループを用いたクロック・データ再生回路が広く使用されている。
【０００３】
しかしながら、通信速度が高速になるにつれ、従来では問題とはならなかった様々な要因が、受信波形の劣化に大きく影響を及ぼしている。このため、符号誤りのない安定した通信システムを実現することが困難になってきている。
【０００４】
例えば、光通信システムでは、伝送路である光ファイバの偏波分散および波長分散、および、光増幅中継器で発生するＡＳＥ（amplified spontaneous emission）に起因する雑音により、受信波形が劣化する。このため、受信回路でのデータの再生が困難になり、安定した通信が困難になってきている。
【０００５】
また、メタリック伝送システムでは、伝送信号の高周波成分の劣化に起因する符号間干渉、および、コネクタなどの伝送路中の不連続点における伝送信号の反射により、受信波形が劣化する。このため、光通信システムと同様に、受信回路でのデータ再生が困難となってきている。
【０００６】
さらに、受信信号の波形劣化以外にも、受信信号を識別する識別器の識別点が、最適な識別点からずれてしまうという問題があった。これは、受信信号からクロック信号を生成するクロック生成回路の内部オフセットや遅延ばらつきに起因する。なお、識別点は、クロック信号にて決定される識別位相と、識別レベルとの組み合わせである。
【０００７】
この問題を解決するために、外部から手動でクロック・データ再生回路の識別点を調整する方法が従来から存在する。しかしながら、受信波形の劣化は、伝送路の状態によって時刻と共に変化する。このため、この方法では、識別点を最適な点に調整することは困難であった。このような背景から、信号を受信しながら自動的に識別点を最適な点に調整する方法が期待されている。
【０００８】
この課題を解決するために、特許文献１には、受信波形のアイ開口をモニタして、識別器の識別点を最適な点に自動で制御するディジタル信号受信装置が記載されている。
【特許文献１】
特開平１０−１３３９６号公報 （第６頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載のディジタル信号受信装置では、クロック生成回路と識別器とが各々独立した構成になっている。このため、識別器の識別点を最適化できても、クロック生成回路の動作点を最適化することができない。このため、受信波形が大きく崩れた場合や、ジッタおよび雑音に対する動作マージンが劣化し、安定したクロック信号を生成することができなくなるという問題があった。
［発明の目的］
本発明の目的は、上記の課題である、安定したクロック信号を生成することができないという問題を解決するクロック・データ再生回路およびその制御方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明によるクロック・データ再生回路は、受信信号をクロック信号で識別し、該識別結果を示す再生データを生成する主識別器を有し、前記主識別器の識別結果を用いて前記受信信号および前記クロック信号の位相を比較し、該比較結果を示す位相比較信号を出力する比較器と、前記比較器から出力された前記位相比較信号が示す比較結果に応じた周波数の前記クロック信号を生成する生成手段と、前記受信信号から分岐されたモニタ信号と、前記主識別器が生成した再生データとに基づいて、前記主識別器の最適な識別点を検出し、該検出結果に基づいて前記主識別器の識別点を調整するモニタ手段と、を含む。
【００１１】
また、本発明によるクロック・データ再生回路の制御方法は、前記クロック・データ再生回路の制御方法であって、前記クロック・データ再生回路の処理を、前記受信信号を受信しながらバックグラウンドで繰り返す。
【発明の効果】
【００１２】
本発明によれば、安定したクロック信号を生成することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図２】位相比較器の具体例を示した回路図である。
【図３】モニタクロック位相可変器の具体例を示した回路図である。
【図４Ａ】最適識別点制御の動作を説明するための説明図である。
【図４Ｂ】最適識別点制御の動作を説明するための説明図である。
【図４Ｃ】最適識別点制御の動作を説明するための説明図である。
【図４Ｄ】最適識別点制御の動作を説明するための説明図である。
【図５】モニタ識別点の走査を説明するためのアイパターン図である。
【図６】クロック・データ再生回路の動作例を説明するためのフローチャートである。
【図７】本発明の第２の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図８】本発明の第３の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【図９】位相比較器の位相比較特性と入力位相オフセット調整端子に入力される制御信号との関係を示した図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照して詳細に説明する。
〔第１の実施形態〕
図１は、本発明の第１の実施形態のクロック・データ再生回路の構成を示したブロック図である。
【００１５】
図１において、クロック・データ再生回路は、主信号オフセット調整器１００と、位相同期ループ２００と、アイ開口モニタ部３００とを含む。位相同期ループ２００は、主信号識別器１を有する位相比較器２と、位相比較信号オフセット調整器３と、ループフィルタ４と、電圧制御発振器５とを含む。アイ開口モニタ部３００は、モニタ識別器８と、モニタ信号オフセット調整器９と、モニタクロック位相可変器１１と、エラー検出回路１２と、最適識別点制御回路１３とを含む。ここで、ループフィルタ４および電圧制御発振器５は、生成部を構成する。
【００１６】
主信号オフセット調整器１００は、レベル調整手段の一例である。主信号オフセット調整器１００は、受信信号から分岐された主信号のレベルを調整する。これは、主信号識別器１の識別レベルを調整するためである。
【００１７】
具体的には、主信号オフセット調整器１００は、最適識別点制御回路１３から、主信号識別器１の識別レベルを制御するための主信号識別レベル制御信号２０を受け付ける。そして、主信号オフセット調整器１００は、その主信号識別レベル制御信号２０に応じて、主信号のレベルを調整する。
【００１８】
位相同期ループ２００は、再生クロックを生成し、主信号を再生クロックで識別し、その識別結果を示す再生データを生成する。
【００１９】
主信号識別器１は、主信号を再生クロックで識別し、その識別結果を示す再生データを生成する。また、位相比較器２は、主信号識別器１の識別結果を用いて主信号および再生クロックの位相を比較する。そして、位相比較器２は、その比較結果を示す位相比較信号を出力する。
【００２０】
位相比較器２は、例えば、図２で示したようなHogge型位相比較器（米国特許第４,５３５,４５９号明細書参照）にて構成される。つまり、位相比較器２は、フリップフロップ２ａおよび２ｂと、排他的論理和回路２ｃおよび２ｄと、加算器２ｅとを含む。また、フリップフロップ２ａおよび２ｂと、排他的論理和回路２ｃおよび２ｄとは、主信号識別器１を構成する。
［００２１］
フリップフロップ２ａは、主信号オフセット調整器１００にて調整された主信号を再生クロックＣＬＫで識別する。フリップフロップ２ｂは、フリップフロップ２ａの出力信号を再生クロックＣＬＫの反転クロックで識別する。
［００２２］
排他的論理和回路２ｃは、主信号とフリップフロップ２ａの出力信号とを受け付け、それらの信号の排他的論理和を求める。また、排他的論理和回路２ｄは、フリップフロップ２ａおよび２ｂの出力信号を受け付け、それらの信号の排他的論理和を求める。加算器２ｅは、二つの排他的論理和回路２ｃおよび２ｄの出力信号の差を求め、その差を位相比較信号として出力する。
［００２３］
図１に戻る。位相比較信号オフセット調整器３は、位相調整手段の一例である。位相比較信号オフセット調整器３は、位相比較器２から出力された位相比較信号のオフセットを調整する。これは、主信号識別器１の識別位相を調整するためである。
［００２４］
具体的には、位相比較信号オフセット調整器３は、最適識別点制御回路１３から、主信号識別器１の識別位相を制御するための主信号識別位相制御信号２１を受け付ける。位相比較信号オフセット調整器３は、主信号識別位相制御信号２１に応じて、位相比較信号のオフセットを調整する。
［００２５］
ループフィルタ４および電圧制御発振器５で構成される生成部は、位相比較信号オフセット調整器３にて調整された位相比較信号が示す比較結果に応じた周波数の再生クロックを生成する。
［００２６］
具体的には、ループフィルタ４は、その位相比較信号が示す比較結果に応じた制御電圧を出力する。電圧制御発振器５は、ループフィルタ４から出力された制御電圧に応じた周波数の再生クロックを生成する。
［００２７］
アイ開口モニタ部３００は、受信信号から分岐されたモニタ信号２４と、主信号識別器１が生成した再生データとに基づいて、主信号識別器１の最適な識別点を検出する。また、アイ開口モニタ部３００、その検出結果に基づいて主信号識別器１の識別点を調整する。
［００２８］
モニタ識別器８は、モニタ信号２４をモニタクロック２５で識別し、その識別結果を示すモニタデータを生成する。
［００２９］
モニタ信号オフセット調整器９は、モニタレベル調整手段の一例である。モニタ信号オフセット調整器９は、モニタ信号２４のレベルを調整する。これは、モニタ識別器８の識別レベルを調整するためである。
［００３０］
具体的には、モニタ信号オフセット調整器９は、最適識別点制御回路１３から、モニタ識別器８の識別レベルを制御するためのモニタ識別レベル制御信号２２を受け付ける。そして、モニタ信号オフセット調整器９は、モニタ識別レベル制御信号２２に応じて、モニタ信号２４のレベルを調整する。
［００３１］
モニタクロック位相可変器１１は、モニタクロック位相調整手段の一例である。モニタクロック位相可変器１１は、再生クロックの位相を調整して、モニタクロック信号を生成する。これは、モニタ識別器８の識別位相を調整するためである。
［００３２］
具体的には、モニタクロック位相可変器１１は、最適識別点制御回路１３から、モニタ識別器８の識別位相を制御するためのモニタ識別位相制御信号２３を受け付ける。そして、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３に応じて、再生クロックの位相を調整して、モニタクロック信号を生成する。
［００３３］
エラー検出回路１２は、判定手段の一例である。エラー検出回路１２は、主信号識別器１にて生成された再生データと、モニタ識別器８にて生成されたモニタデータとに基づいて、モニタ識別器８の識別点と主信号識別器１の識別点とが、受信信号の同一のアイ開口に含まれるか否かを判定する。以下、主信号識別器１の識別点を主信号識別点と称し、モニタ識別器８の識別点をモニタ識別点と称することもある。
［００３４］
エラー検出回路１２は、排他的論理和回路１２ａと、平均値回路１２ｂと、コンパレータ１２ｃとを含む。
［００３５］
排他的論理和回路１２ａは、再生データとモニタデータとの排他的論理和を求める。
［００３６］
平均値回路１２ｂは、排他的論理和回路１２ａの出力信号の所定期間における平均値を求める。
［００３７］
コンパレータ１２ｃは、比較手段の一例である。コンパレータ１２ｃは、平均値回路１２ｂにて求められた平均値が予め定められたエラー閾値Ｖｒｅｆより大きいか否かを判定する。その平均値がエラー閾値Ｖｒｅｆより大きいと、モニタデータに符号誤りがあり、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれていないことを示す。一方、また、その平均値がエラー閾値Ｖｒｅｆ以下であると、モニタデータに符号誤りがなく、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれていることを示す。
【００３８】
最適識別点制御回路１３は、制御手段の一例である。最適識別点制御回路１３は、モニタ信号オフセット調整器９の調整量と、モニタクロック位相可変器１１の調整量とを順次調整する。これにより、モニタ識別点が走査される。
【００３９】
また、最適識別点制御回路１３は、その走査されたモニタ識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、主信号識別器１の最適な識別点を検出する。この最適な識別点を検出する具体的な方法は、後述する。
【００４０】
最適識別点制御回路１３は、モニタ識別点制御回路１３ａと、最適識別点検出回路１３ｂと、主信号識別点制御回路１３ｃとを含む。ここで、最適識別点検出回路１３ｂは、様々な計算アルゴリズムに対応できるようにＣＰＵで構成されることが望ましい。これは、最適識別点検出回路１３ｂがエラー検出回路１２の検出結果に基づいて最適な識別子を計算するためである。
【００４１】
主信号識別点制御回路１３ｃは、主信号識別器１の識別レベルを制御するための主信号識別レベル制御信号２０と、主信号識別器１の識別位相を制御するための主信号識別位相制御信号２１を生成する。また、主信号識別点制御回路１３ｃは、主信号識別レベル制御信号２０を、主信号オフセット調整器１００に出力し、主信号識別位相制御信号２１を、位相比較信号オフセット調整器３に出力する。位相比較信号オフセット調整器３は、位相比較信号に主信号識別位相制御信号２１を加算して、位相同期ループ２００を伝搬する信号のオフセットを制御することで、主信号識別器１の識別位相を制御する。
【００４２】
ここで、主信号識別点制御回路１３ｃは、アナログ電圧を発生する回路である。主信号識別点制御回路１３ｃは、例えば、ＤＡコンバータを用いて所望の電圧を発生させて、主信号識別レベル制御信号２０および主信号識別位相制御信号２１を生成することができる。
【００４３】
モニタ識別点制御回路１３ａは、モニタ識別器８の識別レベルを制御するためのモニタ識別レベル制御信号２２と、モニタ識別器８の識別位相を制御するためのモニタ識別位相制御信号２３を生成する。モニタ識別点制御回路１３ａは、モニタ識別レベル制御信号２２を、モニタ信号オフセット調整器９に出力し、モニタ識別位相制御信号２３をモニタクロック位相可変器１１に出力する。
【００４４】
ここで、モニタ識別点制御回路１３ａは、主信号識別点制御回路１３ｃと同様に、ＤＡコンバータを用いて、モニタ識別レベル制御信号２２を生成する。また、モニタ識別点制御回路１３ａは、モニタ識別位相制御信号２３が電圧信号の場合、ＤＡコンバータを用いて、モニタ識別位相制御信号２３を生成する。また、モニタ識別点制御回路１３ａは、モニタ識別位相制御信号２３がディジタル信号の場合、または、モニタ識別位相制御信号２３がディジタル信号を含む場合、最適識別点検出回路１３ｂから出力された制御信号を、モニタ識別位相制御信号２３としてモニタクロック位相可変器１１に転送する。
【００４５】
最適識別点検出回路１３ｂは、モニタ識別点制御回路１３ａに制御信号を出力して、モニタ識別器８の識別点を位相方向および振幅方向に順次調整する。最適識別点検出回路１３ｂは、その調整を行いながら、その調整された識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、受信信号のアイ開口および主信号識別器１の最適な識別点を検出する。また、最適識別点検出回路１３ｂは、その検出結果に応じて、主信号識別器１の識別点が最適な識別点になるように、主信号識別点制御回路１３ｃを制御する。
【００４６】
次に、モニタクロック位相可変器１１を詳細に説明する。モニタクロック位相可変器１１は、モニタ識別点制御回路１３ａから受け付けたモニタ識別位相制御信号２３に応じて、位相同期ループ２００で生成された再生クロックの位相を調整して、モニタクロック２５を生成する。
【００４７】
例えば、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３を電圧信号として受け付け、その電圧に応じた調整量で位相を調整して、モニタクロック２５を生成する。
【００４８】
また、モニタクロック位相可変器１１は、位相補間器(Phase Interpolator)含む構成にすることもできる。このとき、モニタクロック位相可変器１１は、再生クロックから多相クロックを生成し、位相補間器が、その多相クロックから中間位相の前記モニタクロックを生成する。
【００４９】
図３は、モニタクロック位相可変器１１の位相補間器の構成例を示した回路図である。
【００５０】
図３において、モニタクロック位相可変器１１は、二つの差動回路を含む。各差動回路には、個別に電流源が接続されている。また、各電流源の電流比は、ｍ：ｎとする。
【００５１】
一方の差動回路には、再生クロックが入力クロックＣＬＫ１およびＣＬＫ１ｂａｒとして入力される。また、他方の差動回路には、入力クロックＣＬＫ１から位相が９０度遅れた再生クロックが入力ＣＬＫ２およびＣＬＫ２ｂａｒとして入力される。クロックＣＬＫ１の波形をｓｉｎθとすれば、クロックＣＬＫ２の波形はｃｏｓθと表わすことができる。ここで、入力クロックＣＬＫ１およびＣＬＫ１ｂａｒと、入力ＣＬＫ２およびＣＬＫ２ｂａｒとのそれぞれは、多相クロックの各相を示す。
【００５２】
このとき、出力クロックＣＬＫ３の波形（ｋsinΘ）は、（１）式で与えられる。
【００５３】
【数１】
【００５４】
【数２】
【００５５】
よって、モニタクロック位相可変器１１は、電流比ｍ：ｎを変えることで、二つのクロックＣＬＫ１およびＣＬＫ２の位相を調整することが可能になる。また、この位相補間器の出力クロックＣＬＫ３およびＣＬＫ３ｂａｒは、モニタクロック２５としてモニタ識別器８に出力される。
【００５６】
なお、説明を簡単にするため、図３には９０度の位相調整を行う回路を示したが、３６０度の位相調整を行う回路も構成することができる。この場合、差動回路のそれぞれは、入力クロックと差動回路の入力端子との間に切換スイッチを有し、差動回路のそれぞれに入力されるクロックを反転させることができるようにすればよい。この場合、切換スイッチの切換信号は、モニタ識別位相制御信号２３である。
【００５７】
次に、図４ないし図６を用いて、第１の実施形態のクロック・データ再生回路の動作例を詳細に説明する。図４は、主信号識別器の識別点を最適化する過程を示した受信信号のアイパターン図である。図４では、受信信号の波形が歪み、立ち上がりおよび立ち下がりが鈍っている。なお、受信信号は、広がりのある線で描かれている。
【００５８】
図４Ａは、主信号識別点３０と、受信波形３１とが示されている。主信号識別点３０は、最適な識別点への調整が行われる前の状態（初期状態）の主信号識別器１の識別点を示している。主信号識別点３０は、位相同期ループ２００が生成した再生クロックの位相タイミングと、受信信号の振幅の中央レベルとで設定されている。
【００５９】
主信号識別点３０は、受信信号の劣化または位相同期ループ２００の内部オフセットや遅延ばらつきのために、受信波形３１のアイ開口の中央からずれている。
【００６０】
次に、図４Ｂで示すように、主信号識別点３０が固定された状態で、モニタ識別点３２が位相方向ならびに振幅方向に走査される。
【００６１】
図５は、モニタ識別点の走査を説明するための図である。図５に示すように、アイ開口が、例えば、位相方向に等間隔で並んだＮ本の線と、振幅方向に等間隔で並んだＭ本の線とで区分される。また、そのＮ本の線のそれぞれと、Ｍ本の線のそれぞれとＮ×Ｍ個の交点がモニタ識別点３２の候補である。そして、モニタ識別点３２が、位相方向にｎ＝０からｎ＝Ｎ−１まで走査され、その後、振幅方向にｍ＝０からｍ＝Ｍ−１まで走査される。
【００６２】
以下、主信号識別点３０を最適化する動作をさらに詳細に説明する。
【００６３】
図６は、主信号識別点３０を最適化する動作を説明するためのフローチャートである。
【００６４】
モニタ識別点制御回路１３は、ステップＳ１０１で、ｍ＝０にセットする。また、モニタ識別点制御回路１３は、ステップＳ１０２で、ｎ＝０にセットする。
【００６５】
続いて、モニタ識別点制御回路１３は、モニタ識別点（ｎ,ｍ）に対応したモニタ識別レベル制御信号２２およびモニタ識別位相制御信号２３を生成する。モニタ識別点制御回路１３は、モニタ識別レベル制御信号２２をモニタ信号オフセット調整器９に出力し、モニタ識別位相制御信号２３をモニタクロック位相可変器１１に出力する。
【００６６】
モニタ信号オフセット調整器９は、モニタ識別レベル制御信号２２を受け付けると、モニタ識別レベル制御信号２２に応じて、モニタ識別点の位相方向の位置がｎになるようにモニタ信号のレベルを制御する。
【００６７】
また、モニタクロック位相可変器１１は、モニタ識別位相制御信号２３を受け付けると、モニタ識別位相制御信号２３に応じて、モニタ識別点の振幅方向の位置がｍになるようにモニタ信号の位相を制御する（ステップＳ１０３）。
【００６８】
そして、モニタ識別器８は、そのモニタ識別点（ｎ,ｍ）でモニタ信号２４を識別する。エラー検出回路１２は、主信号識別器１から再生データを受け付け、モニタ識別器８からモニタデータを受け付ける。エラー検出回路１２は、再生データおよびモニタデータの排他的論理和を求める。エラー検出回路１２は、それらのデータが同一符号の場合、Ｌｏｗ信号を出力し、異符号の場合、Ｈｉｇｈ信号を出力する。これにより、再生データおよびモニタデータの符号誤りを示すエラーパルスが得られる。さらに、エラー検出回路１２は、そのエラーパルスの平均値を求める。（ステップＳ１０４）。
【００６９】
エラー検出回路１２では、コンパレータ１２ｃは、そのエラーパルスの平均値とエラー閾値Ｖｒｅｆとをコンパレータで比較して、その平均値がエラー閾値Ｖｒｅｆより大きいか否かを判定する（ステップＳ１０５）。
【００７０】
その平均値がエラー閾値Ｖｒｅｆより大きい場合、エラー検出回路１２は、符号誤りがあると判断して、Ｈｉｇｈ信号を最適識別点検出回路１３ｂに出力する（ステップＳ１０６）。なお、この場合、モニタ識別点３２は、主信号識別点３０のアイ開口から外れている。
【００７１】
一方、その平均値がエラー閾値Ｖｒｅｆ以下の場合、エラー検出回路１２は、符号誤りがないと判断して、Ｌｏｗ信号を最適識別点検出回路１３ｂに出力する（ステップＳ１０７）。なお、この場合、モニタ識別点３２は、主信号識別点３０のアイ開口から外れている
その後、最適識別点検出回路１３ｂは、ｎをインクリメントする（ステップＳ１０８）。そして、最適識別点検出回路１３ｂは、ｎ＝Ｎか否かを調べる（ステップＳ１０９）。最適識別点検出回路１３ｂは、ｎ＝Ｎでない場合、ステップＳ１０３を実行する。また、最適識別点検出回路１３ｂは、ｎ＝Ｎである場合、ステップＳ１１０に移行して、ｍをインクリメントする（ステップＳ１１０）。
【００７２】
そして、最適識別点検出回路１３ｂは、ｍ＝Ｍか否かを調べる（ステップＳ１１１）。最適識別点検出回路１３ｂは、ｍ＝Ｍでない場合、ステップＳ１０２を実行する。
【００７３】
以上の処理が、ｍ＝Ｍになるまで繰り返される。これにより、最適識別点検出回路１３ｂは、受信信号のアイ開口をモニタすることが可能になる。以下では、このアイ開口をモニタする一連の処理をプロセス１（図４Ｂ参照）と呼ぶ。
【００７４】
なお、本実施の形態では、エラー検出回路１２は、エラーパルスの平均値とエラー閾値Ｖｒｅｆとを比較した。しかしながら、エラー検出回路１２は、排他的論理和回路１２ａの出力するパルス数をデジタルカウンタでカウントし、そのカウント値と、予め定めたエラー閾値パルス数とを比較してもよい。
【００７５】
ステップＳ１１１において、最適識別点検出回路１３ｂは、ｍ＝Ｍの場合、図４Ｃに示すように、アイ開口に入る最大の真円３３を求める（ステップＳ１１２）。そして、最適識別点検出回路１３ｂは、真円３３の中心点を最適識別点３４に設定する（ステップＳ１１３）。これは、中心点が、振幅方向の雑音、位相方向のジッタに対して最も動作マージンが確保できると推定されるからである。
【００７６】
このようにして、最適識別点検出回路１３ｂが、主信号識別器１の最適な識別点をプロセス１で得られたアイ開口の情報に基づいて計算する。これにより、現在受信している受信信号の最適な識別点が検出される。以下、この最適な識別点を検出する処理をプロセス２と呼ぶ。
【００７７】
なお、本実施形態では、最適識別点検出回路１３ｂは、真円３３を求める際、アイパターンの振幅および再生クロックの周期をリスケーリングして、振幅と位相とを数値的な対応付けを行うものとする。例えば、最適識別点検出回路１３ｂは、アイパターンの振幅を１ユニットとし、クロックの周期を２ユニットとする。なお、ユニットは、長さの単位である。
【００７８】
また、上記の例では、真円を用いて最適な識別点が検出されたが、最適な識別点を検出する計算アルゴリズムは、この計算アルゴリズムに限らず適宜変更可能である。例えば、最適識別点検出回路１３ｂは、真円の代わりに、楕円や長方形を用いてもよい。また、最適識別点検出回路１３ｂは、アイ開口の位相方向の長さが最大となる識別レベルを検出し、その位相方向の二等分点を最適な識別点に設定してもよい。また、最適識別点検出回路１３ｂは、アイ開口の振幅方向の長さが最大となる識別位相を検出し、その位相振幅の二等分点を最適な識別点に設定してもよい。
【００７９】
次に、最適識別点検出回路１３ｂは、ステップＳ１１３を終了すると、ステップＳ１１４を実行する。最適識別点検出回路１３ｂは、ステップＳ１１３で検出した最適な識別点を示す主信号識別レベル制御信号２０と主信号識別位相制御信号２１を主信号識別点制御回路１３ｃから出力する。これより、図４Ｄで示すように、主信号識別器１の識別点が、プロセス２で求められた最適な識別点に設定される。
【００８０】
このとき、主信号識別点の識別レベルの設定は、主信号識別点制御回路１３ｃが、主信号識別レベル制御信号２０を用いて主信号オフセット調整器１００を制御することで行なわれる。一方、主信号識別点の識別位相の設定は、主信号識別点制御回路１３ｃが、主信号識別位相制御信号２１を、位相比較信号オフセット調整器３にフィードバックを施すことで行われる。このとき、位相比較信号オフセット調整器３は、主信号識別位相制御信号２１をオフセット電圧として位相比較信号に加算することで、位相同期ループ２００を伝搬する信号にオフセットを与える。これにより、位相同期ループ２００の定常位相誤差が制御され、主信号識別点の識別位相が最適な識別位相に設定される。
【００８１】
以上の動作によって、初期の主信号識別点３０は、最適化された主信号識別点３５に変化される。以下では、最適な識別点を設定する一連の処理をプロセス３と呼ぶ。
【００８２】
プロセス３が終了すると、ステップＳ１０１が実行され、その後、ステップＳ１０１ないしＳ１１４が繰り返される。これにより、クロック・データ再生回路の処理、具体的には、主信号識別点の最適化を、受信信号を受信しながらバックグラウンドで繰り返すことが可能になる。
【００８３】
なお、本発明において最も重要なことは、位相比較器２が主信号識別器１を有するクロック・データ再生回路を構成していることである。このため、プロセス３（ステップＳ１１４）が行われることで、主信号識別点の最適化だけでなく、位相同期ループ２００を構成する位相比較器２の動作点も最適化されることである。その結果、ジッタおよび雑音に対する動作マージンが向上する。
［００８４］
このように、プロセス１からプロセス３までの処理が繰り返し行なわれることで、最適な識別点で動作するクロック・データ再生回路を実現することができる。また、アイ開口モニタ部３００は、位相同期ループ２００と独立して動作することが可能である。したがって、受信信号の受信や再生などが停止されなくても、バックグラウンドで最適識別点が検出され、その最適識別点が主信号識別器１にフィードバックされる。よって、受信信号の受信や再生が停止されなくても、など、符号誤りのない安定したクロック・データ再生回路を実現することが可能になる。
［００８５］
次に効果を説明する。
［００８６］
本実施形態では、位相比較器２は、主信号識別器１を有する。主信号識別器１は、受信信号をクロック信号で識別し、その識別結果を示す再生データを生成する。位相比較器２は、主信号識別器１の識別結果を用いて受信信号および再生クロックの位相を比較し、その比較結果を示す位相比較信号を出力する。生成部は、位相比較器２から出力された位相比較信号が示す比較結果に応じた周波数の再生クロックを生成する。アイ開口モニタ部３００は、受信信号から分岐されたモニタ信号と、主信号識別器１が生成した再生データとに基づいて、主信号識別器１の最適な識別点を検出する。また、アイ開口モニタ部３００は、その検出結果に基づいて主信号識別器１の識別点を調整する。
［００８７］
この場合、位相比較器２は、主信号識別器１を有し、主信号識別器１の識別結果を用いて受信信号および再生クロックの位相を比較する。生成部は、その比較結果に応じた周波数の再生クロックを生成する。また、主信号識別器１の最適な識別点が検出され、その検出結果に基づいて、主信号識別器１の識別点が調整される。
［００８８］
したがって、主信号識別器１の識別点を最適化することで、位相比較器２の動作点も最適化することが可能になる。よって、再生クロックを生成する生成部の動作点も最適化することが可能になるので、安定した再生クロックを生成することが可能になる。
［００８９］
また、本実施形態では、位相比較信号オフセット調整器３は、位相比較器２から出力された位相比較信号のオフセットを調整する。アイ開口モニタ部３００は、位相比較信号オフセット調整器３の調整量を調整して、主信号識別器１の識別位相を調整する。
【００９０】
この場合、容易に生成部の動作点も最適化することが可能になる。
【００９１】
また、本実施形態では、主信号オフセット調整器１００は、受信信号のレベルを調整する。アイ開口モニタ部は、主信号オフセット調整器１００の調整量を調整して、主信号識別器１の識別レベルを調整する。
【００９２】
この場合、容易に主信号識別器１の識別レベルを調整することが可能になる。
【００９３】
また、本実施形態では、モニタ識別器８は、モニタ信号をモニタクロック２５で識別し、その識別結果を示すモニタデータを生成する。エラー検出回路１２は、モニタデータと再生データとに基づいて、モニタ識別点と主信号識別点とが、受信信号の同一のアイ開口に含まれているか否かを判定する。モニタ信号オフセット調整器９は、モニタ信号２４のレベルを調整する。モニタクロック位相可変器１１は、再生クロックの位相を調整してモニタクロック２５を生成する。最適識別点制御回路１３は、モニタ信号オフセット調整器９の調整量と、前記モニタクロック位相可変器の調整量とを順次調整して、モニタ識別点を順次調整する。また、最適識別点制御回路１３は、そのモニタ識別点のそれぞれに対応するエラー検出回路１２の判定結果に基づいて、主信号識別器１の最適な識別点を検出する。
【００９４】
この場合、受信信号の再生動作が停止されなくても、バックグラウンドでクロック・データ再生回路を動作させることが可能になる。
【００９５】
また、本実施形態では、モニタクロック位相可変器１１は、位相補間器を含み、再生クロック信号から多相クロックを生成する。また、その位相補間器が、多相クロック信号から中間位相のモニタクロック信号を生成する。
【００９６】
この場合、モニタクロック位相可変器１１をディジタル制御することが可能になる。
【００９７】
また、本実施形態では、排他的論理和回路１２ａは、モニタデータと再生データとの排他的論理和を求める。平均値回路１２ｂは、排他的論理和回路１２ａの出力信号の所定期間における平均値を求める。コンパレータ１２ｃは、平均値回路１２ｂが求めた平均値が予め定められた閾値より大きいか否かを判定して、モニタ識別器８の識別点がアイ開口に含まれるか否かを判定する。
【００９８】
この場合、モニタ識別器８の識別点がアイ開口に含まれるか否かの判定精度を向上させることが可能になる。
〔第２の実施形態〕
図７は、本発明の第２の実施形態のクロック・データ再生回路を示したブロック図である。図７において、クロック・データ再生回路は、図１で示した構成から、位相比較信号オフセット調整器３を除いた構成を有する。また、電圧制御発振器５に、主信号識別位相制御信号２１を受け付ける中心周波数制御端子５ａが備わっている。
【００９９】
本実施形態のクロック・データ再生回路の行う処理と、第１の実施形態のクロック・データ再生回路の行う処理との相違点は、以下のものである。
【０１００】
最適識別点制御回路１３が、電圧制御発振器５の中心周波数を調整して、主信号識別器１の識別位相を調整することである。
【０１０１】
具体的には、最適識別点制御回路１３は、主信号識別位相制御信号２１を電圧制御発振器５の中心周波数制御端子５ａに出力する。電圧制御発振器５は、中心周波数制御端子５ａが受け付けた主信号識別位相制御信号２１に応じて、再生クロックの中心周波数を調整する。
【０１０２】
上記の相違点を除けば、本実施形態のクロック・データ再生回路は、第１の実施形態のクロック・データ再生回路と同じである。このため、最適識別点を検出する処理などには、第１の実施形態と同様な方法を適用することができる。
【０１０３】
次に効果を説明する。
【０１０４】
本実施形態においても、生成部（具体的には、電圧制御発振器５）の中心周波数が制御されるので、位相同期ループ２００を伝搬する信号にオフセットを与えることが可能になる。このため、第１の実施形態と同様に、位相同期ループ２００の定常位相誤差を制御することが可能になり、主信号識別器１の識別位相および位相同期ループ２００を構成する位相比較器２の動作点を最適化することが可能になる。
〔第３の実施形態〕
図８は、本発明の第３の実施形態のクロック・データ再生回路を示すブロック図である。図８において、クロック・データ再生回路は、図１で示した構成から、位相比較信号オフセット調整器３を除いた構成を有する。また、位相比較器２には、主信号識別位相制御信号２１を受け付ける入力位相オフセット調整端子２ｆが備わっている。
【０１０５】
本実施形態のクロック・データ再生回路の行う処理と、第１の実施形態のクロック・データ再生回路の行う処理との相違点は、以下のものである。
【０１０６】
主信号識別器１は、再生クロックの位相を調整し、その調整した再生クロックで主信号を識別する。また、最適識別点制御回路１３は、主信号識別器１の調整量を調整して、主信号識別器１の識別位相を調整する。
【０１０７】
具体的には、最適識別点制御回路１３は、位相比較器２の入力位相オフセット調整端子２ｆに出力する。位相比較器２の主信号識別器１は、入力位相オフセット調整端子２ｆが受け付けた主信号識別位相制御信号２１に応じて、再生クロックの位相を調整する。
【０１０８】
ここで、位相比較器２として図２で示した位相比較器を用いる場合、例えば、主信号識別器１は、フリップフロップ２ａないし２ｂのクロック入力端子の前に遅延回路を設け、その遅延量を主信号識別位相制御信号２１によって制御するようにすることで実現できる。
【０１０９】
図９は、位相比較器２の位相比較特性と入力位相オフセット調整端子２ｆに入力される制御信号との関係を示した図である。図９に示されるように、入力位相オフセット調整端子２ｆへの制御信号を制御することで、位相比較特性は左右に平行移動する。位相同期ループ２００には、位相比較器の出力が０になるようにフィードバックが掛かるため、位相比較特性を左右に平行移動させることで、位相同期ループ２００の入力位相オフセットを調整することができる。本実施形態では、この特性を利用して、主信号識別器の識別位相を調整することが特徴である。
【０１１０】
本実施形態においても、第１および第２の実施形態と同様に、主信号識別器１の識別点と、位相比較器２の動作点の両方を最適化することが可能になる。
【０１１１】
この出願は、２００７年３月３０日に出願された日本出願特願２００７−０９０４４５号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (9)
- 受信信号をクロック信号で識別し、該識別結果を示す再生データを生成する主識別器を有し、前記主識別器の識別結果を用いて前記受信信号および前記クロック信号の位相を比較し、該比較結果を示す位相比較信号を出力する比較手段と、
前記比較手段から出力された前記位相比較信号が示す比較結果に応じた周波数の前記クロック信号を生成する生成手段と、
前記受信信号から分岐されたモニタ信号と、前記主識別器が生成した再生データとに基づいて、前記主識別器の最適な識別点を検出し、該検出結果に基づいて前記主識別器の識別点を調整するモニタ手段と、を含むクロック・データ再生回路。 - 請求の範囲１に記載のクロック・データ再生回路において、
前記比較手段から出力された位相比較信号のオフセットを調整するオフセット調整手段を含み、
前記モニタ手段は、前記オフセット調整手段の調整量を調整して、前記主識別器の識別位相を調整する、クロック・データ再生回路。 - 請求の範囲１に記載のクロック・データ再生回路において、
前記モニタ手段は、前記生成手段の中心周波数を調整して、前記主識別器の識別位相を調整する、クロック・データ再生回路。 - 請求の範囲１に記載のクロック・データ再生回路において、
前記主識別器は、前記クロック信号の位相を調整し、該調整したクロック信号で前記受信信号を識別し、
前記モニタ手段は、前記主識別器の調整量を調整して、前記主識別器の識別位相を調整する、クロック・データ再生回路。 - 請求の範囲１ないし４のいずれか１項に記載のクロック・データ再生回路において、
前記受信信号のレベルを調整するレベル調整手段を含み、
前記モニタ手段は、前記レベル調整手段の調整量を調整して、前記主識別器の識別レベルを調整する、クロック・データ再生回路。 - 請求の範囲１ないし５のいずれか１項に記載のクロック・データ再生回路において、
前記モニタ手段は、
前記モニタ信号をモニタクロック信号で識別し、該識別結果を示すモニタデータを生成するモニタ識別器と、
前記モニタ識別器にて生成されたモニタデータと、前記主識別器にて生成された再生データとに基づいて、前記モニタ識別器の識別点と前記主識別器の識別点とが、前記受信信号の同一のアイ開口に含まれているか否かを判定する判定手段と、
前記モニタ信号のレベルを調整するモニタレベル調整手段と、
前記クロック信号の位相を調整して前記モニタクロック信号を生成するモニタクロック位相調整手段と、
前記モニタレベル調整手段の調整量と、前記モニタ位相調整手段の調整量とを順次調整して、前記モニタ識別器の識別点を順次調整し、該識別点のそれぞれに対応する前記判定手段の判定結果に基づいて、前記主識別器の最適な識別点を検出する制御手段と、を含む、クロック・データ再生回路。 - 請求の範囲６に記載のクロック・データ再生回路において、
前記モニタクロック位相調整手段は、位相補間器を含み、前記クロック信号から多相クロックを生成し、前記位相補間器が、前記多相クロック信号から中間位相の前記モニタクロック信号を生成する、クロック・データ再生回路。 - 請求の範囲６または７に記載のクロック・データ再生回路において、
前記判定手段は、
前記モニタデータと前記再生データとの排他的論理和を求める排他的論理和回路と、
前記排他的論理和回路の出力信号の所定期間における平均値を求める算出手段と、
前記算出手段が求めた平均値が予め定められた閾値より大きいか否かを判定して、前記モニタ識別器の識別点が前記アイ開口に含まれるか否かを判定する比較手段と、を含むクロック・データ再生回路。 - 請求の範囲１ないし８のいずれか１項に記載のクロック・データ再生回路の制御方法であって、
前記クロック・データ再生回路の処理を、前記受信信号を受信しながらバックグラウンドで繰り返す、クロック・データ再生回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009508929A JP4706885B2 (ja) | 2007-03-30 | 2008-01-16 | クロック・データ再生回路およびその制御方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007090445 | 2007-03-30 | ||
| JP2007090445 | 2007-03-30 | ||
| JP2009508929A JP4706885B2 (ja) | 2007-03-30 | 2008-01-16 | クロック・データ再生回路およびその制御方法 |
| PCT/JP2008/050387 WO2008126429A1 (ja) | 2007-03-30 | 2008-01-16 | クロック・データ再生回路およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008126429A1 JPWO2008126429A1 (ja) | 2010-07-22 |
| JP4706885B2 true JP4706885B2 (ja) | 2011-06-22 |
Family
ID=39863588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009508929A Active JP4706885B2 (ja) | 2007-03-30 | 2008-01-16 | クロック・データ再生回路およびその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8238503B2 (ja) |
| JP (1) | JP4706885B2 (ja) |
| WO (1) | WO2008126429A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8761325B2 (en) * | 2010-06-28 | 2014-06-24 | Ben WILLCOCKS | Digital receivers |
| US9591374B2 (en) * | 2010-06-30 | 2017-03-07 | Warner Bros. Entertainment Inc. | Method and apparatus for generating encoded content using dynamically optimized conversion for 3D movies |
| US8134393B1 (en) | 2010-09-29 | 2012-03-13 | Motorola Solutions, Inc. | Method and apparatus for correcting phase offset errors in a communication device |
| US8917803B1 (en) | 2011-05-03 | 2014-12-23 | Xilinx, Inc. | Circuits and methods for characterizing a receiver of a communication signal |
| US8995514B1 (en) * | 2012-09-28 | 2015-03-31 | Xilinx, Inc. | Methods of and circuits for analyzing a phase of a clock signal for receiving data |
| JP5991181B2 (ja) * | 2012-12-12 | 2016-09-14 | 富士通株式会社 | 受信回路 |
| JP6032080B2 (ja) * | 2013-03-22 | 2016-11-24 | 富士通株式会社 | 受信回路及び受信回路の制御方法 |
| JP2015103850A (ja) | 2013-11-21 | 2015-06-04 | 富士通株式会社 | 通信システム、受信機およびアイ開口測定方法 |
| US11588487B1 (en) * | 2021-09-29 | 2023-02-21 | Faraday Technology Corp. | Eye opening monitor device and operation method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137550A (ja) * | 1988-11-18 | 1990-05-25 | Fujitsu Ltd | 受信系最適化方式 |
| JPH1168674A (ja) * | 1997-08-12 | 1999-03-09 | Toshiba Corp | 光受信器 |
| JP2003018140A (ja) * | 2001-07-05 | 2003-01-17 | Fujitsu Ltd | 伝送装置 |
| JP2003318872A (ja) * | 2002-04-19 | 2003-11-07 | Nef:Kk | リタイミング回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218771A (en) * | 1978-12-04 | 1980-08-19 | Rockwell International Corporation | Automatic clock positioning circuit for a digital data transmission system |
| US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| US4538283A (en) * | 1983-07-26 | 1985-08-27 | Rockwell International Corporation | Adaptive equalizer suitable for use with fiber optics |
| US4821297A (en) * | 1987-11-19 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital phase locked loop clock recovery scheme |
| JP2817785B2 (ja) | 1996-06-20 | 1998-10-30 | 日本電気株式会社 | 自動識別点制御識別器およびその制御方法 |
| US5896391A (en) * | 1996-12-19 | 1999-04-20 | Northern Telecom Limited | Forward error correction assisted receiver optimization |
| JP3039526B2 (ja) | 1998-07-22 | 2000-05-08 | 日本電気株式会社 | Ｐｌｌ回路 |
| JP3856101B2 (ja) | 2001-09-03 | 2006-12-13 | 日本電気株式会社 | 受信波形整形機能を有する光受信装置 |
| WO2004051950A1 (ja) | 2002-12-05 | 2004-06-17 | Fujitsu Limited | ディジタル信号受信装置、該ディジタル信号受信装置を有する光伝送装置及び識別点制御方法 |
| JP3995094B2 (ja) | 2003-10-08 | 2007-10-24 | 日本電信電話株式会社 | アイ開口モニタ |
-
2008
- 2008-01-16 WO PCT/JP2008/050387 patent/WO2008126429A1/ja active Application Filing
- 2008-01-16 US US12/529,439 patent/US8238503B2/en active Active
- 2008-01-16 JP JP2009508929A patent/JP4706885B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137550A (ja) * | 1988-11-18 | 1990-05-25 | Fujitsu Ltd | 受信系最適化方式 |
| JPH1168674A (ja) * | 1997-08-12 | 1999-03-09 | Toshiba Corp | 光受信器 |
| JP2003018140A (ja) * | 2001-07-05 | 2003-01-17 | Fujitsu Ltd | 伝送装置 |
| JP2003318872A (ja) * | 2002-04-19 | 2003-11-07 | Nef:Kk | リタイミング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008126429A1 (ja) | 2008-10-23 |
| US8238503B2 (en) | 2012-08-07 |
| US20100023826A1 (en) | 2010-01-28 |
| JPWO2008126429A1 (ja) | 2010-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4706885B2 (ja) | クロック・データ再生回路およびその制御方法 | |
| US6545507B1 (en) | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability | |
| US7634035B2 (en) | Phase comparison circuit and clock recovery circuit | |
| US7457391B2 (en) | Clock and data recovery unit | |
| KR100734738B1 (ko) | 클록 데이터 복원 시스템, 클록 생성 시스템 및 클록신호의 재샘플링 방법 | |
| US20110216863A1 (en) | Receiving apparatus and method for setting gain | |
| JP4782575B2 (ja) | データ周波数によって位相オフセットを調節するクロック復元装置及び方法 | |
| US7099407B2 (en) | Phase frequency synchronism circuitry and optical receiver | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| EP2924910B1 (en) | Apparatus and method for clock and data recovery | |
| US20120121052A1 (en) | Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit | |
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| CN102299786B (zh) | 数字接收机 | |
| EP2856648B1 (en) | Distortion tolerant clock and data recovery system | |
| US10432203B2 (en) | Signal recovery circuit, optical module, and signal recovery method | |
| KR20200000322A (ko) | 타이밍 복구 제공 장치 및 방법 | |
| US7120838B2 (en) | Method and unit for deskewing signals | |
| CN113541915B (zh) | 一种宽动态范围的快速时钟恢复实现方法及装置 | |
| JP5540472B2 (ja) | シリアルデータ受信機、利得制御回路および利得制御方法 | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| US20030223520A1 (en) | System for clock and data recovery | |
| JP2005086789A (ja) | クロックデータリカバリ回路 | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| CN111865303B (zh) | 一种时钟鉴相方法及装置 | |
| JP4956989B2 (ja) | クロック同期方法およびクロック同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4706885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |