JP4782575B2 - データ周波数によって位相オフセットを調節するクロック復元装置及び方法 - Google Patents

Description

本発明は、クロック復元装置に係り、特に、ジッタトレランスを改善するためのクロック復元装置及び方法に関する。

図１は、一般的なクロック復元装置１００のブロック図である。図１に示すように、前記クロック復元装置１００は、サンプラ１１０、位相検出器１２０、クロック位相変調器１３０、及びデマルチプレクサ１４０を備える。

前記サンプラ１１０は、入力されるシリアルデータをサンプリングする。前記位相検出器１２０は、前記サンプルデータから入力シリアルデータの位相を検出する。前記クロック位相変調器１３０は、前記検出された位相によって基準クロック信号ＲＥＦＣＬＫの位相を変調して、変調されたクロック信号を生成する。これにより、前記サンプラ１１０は、前記変調されたクロック信号に同期して、前記入力シリアルデータをサンプリングする。前記デマルチプレクサ１４０は、前記変調されたクロック信号に同期して、サンプリングされたシリアルデータを並列データに変換する。

このようなクロック復元装置１００が高速データ受信システムに適用されるとき、入力シリアルデータ信号の位相情報、すなわち、トランジションエッジ情報は、前記入力シリアルデータ信号を正しく受信できるクロック信号の生成に重要な役割を行う。しかし、一般的なクロック復元装置１００では、前記位相検出器１２０から検出される位相を平均的に見て、前記変調されたクロック信号のエッジを、前記入力シリアルデータ信号の立ち上がりエッジ及び立ち下がりエッジの中央（入力シリアルデータ信号アイ（input serial data signal eye）の中央）の位置に合わせて、入力シリアルデータ信号をサンプリングする。

しかし、受信されたデータが伝送線路のロス特性によってＩＳＩ（Ｉｎｔｅｒ Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ジッタを含んでいる場合には、高周波数データと低周波数データとが同じ位置でトランジションし始めるとしても、振幅が相異なるので、トランジションエッジの中心が相異なる。

図２は、低周波数データ信号と高周波数データ信号とのエッジ位置を説明するための図面である。図２のように、高周波数データ信号は、振幅が小さいので、エッジの中心が相対的に左側１０に位置し、低周波数データ信号は、振幅が大きいので、エッジの中心が相対的に右側２０に位置する。

したがって、従来のクロック復元装置１００は、高周波数データ信号が受信され続けた後に、低周波数データ信号が受信される場合、またはその逆の場合に、サンプリングのために、前記クロック位相変調器１３０で変調されたクロック信号のエッジが、当初の高周波数データ信号及び低周波数データ信号に該当する位置にある。この場合、データ信号の周波数が変更された後のデータ信号に対するタイミングマージンが足りないことがあるので、データの受信エラーを発生し得るという問題点がある。

本発明が解決しようとする技術的課題は、ジッタトレランス限界を増大させるために、入力データ信号のトランジションエッジの発生頻度に適応的にサンプリングクロックエッジ位置を調節できるクロック復元装置を提供することである。

本発明が解決しようとする他の技術的課題は、入力データ信号の周波数によってサンプリングクロック信号の位相オフセットを調節するクロック復元方法を提供することである。

前記課題を達成するための本発明に係るクロック復元装置は、サンプラ、位相比較器、エッジカウンタ、調節部及びクロック位相変調器を備えることを特徴とする。前記サンプラは、変調されたクロック信号に同期させ、入力データ信号をサンプリングしてサンプルデータを生成する。前記位相比較器は、前記サンプルデータから前記入力データ信号のトランジションエッジの位置を計算し、前記計算されたデータのエッジ位置と前記変調されたクロック信号のエッジ位置とを比較する。前記エッジカウンタは、前記サンプルデータから前記入力データ信号のエッジ頻度をカウントする。前記調節部は、前記比較結果及び前記カウント結果によって、前記変調されたクロック信号の位相を高める第１調節信号、及び前記変調されたクロック信号の位相を低める第２調節信号を生成する。前記クロック位相変調器は、前記第１調節信号及び前記第２調節信号によって入力クロック信号の位相を調節して、前記変調されたクロック信号を生成する。

前記入力データ信号は、シリアルデータ信号であり、前記クロック復元装置は、前記変調されたクロック信号によってサンプリングされた入力データ信号を並列データ信号に変換するデシリアライザをさらに備えることを特徴とする。前記クロック復元装置は、所定基準のクロック信号の周波数を逓倍し、前記逓倍されたクロック信号を前記入力クロック信号として生成する位相同期ループ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）をさらに含むことを特徴とする。

前記調節部は、前記カウント結果によって、前記入力データ信号の周波数が高いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より高めるために、前記第１調節信号は大きく、前記第２調節信号は小さくし、前記入力データ信号の周波数が低いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より低めるために、前記第１調節信号は小さく、前記第２調節信号は大きくすることを特徴とする。

前記の他の課題を達成するための本発明に係るクロック復元方法は、変調されたクロック信号に同期させ、入力データ信号をサンプリングしてサンプルデータを生成するステップと、前記サンプルデータから前記入力データ信号のトランジションエッジ位置を計算するステップと、前記計算されたデータのエッジ位置と前記変調されたクロック信号のエッジ位置とを比較するステップと、前記サンプルデータから前記入力データ信号のエッジ頻度をカウントするステップと、前記比較結果及び前記カウント結果によって前記変調されたクロック信号の位相を高める第１調節信号、及び前記変調されたクロック信号の位相を低める第２調節信号を生成するステップと、前記第１調節信号及び前記第２調節信号によって入力クロック信号の位相を調節して、前記変調されたクロック信号を生成するステップと、を含むことを特徴とする。

本発明に係るクロック復元装置は、入力データ信号のエッジ発生頻度によって、すなわち、周波数が高いときには、サンプリングクロック信号の位相を右側に調節し、周波数が低いときには、サンプリングクロック信号の位相を左側に調節するので、入力データ信号の周波数が瞬間的に変わるときにも、エラーなしにデータを安定的に受信でき、これにより、既存の構造に比べてジッタトレランスレベルを改善できる。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。

以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。

図３は、本発明の一実施形態に係るクロック復元装置３００のブロック図である。図３に示すように、前記クロック復元装置３００は、サンプラ３１０、位相比較器３２０、エッジカウンタ３３０、調節部３４０、ＰＬＬ ３５０、クロック位相変調器３６０、及びデシリアライザ３７０を備える。

前記クロック復元装置３００は、入力シリアルデータのトランジションエッジ発生頻度に応じてサンプリングクロックエッジ位置を調節できるように設計された。低周波数シリアルデータ信号から高周波数シリアルデータ信号に変更される場合、またはこれと逆の場合に、このような周波数の変更に適応されるように、サンプリングクロック信号のエッジ位置が調節される。

一般的に、入力データ信号の立ち上がりエッジ及び立ち下がりエッジの中央にサンプリングクロック信号のエッジが位置するように制御されるが、本発明では、図４とのように、前記入力データ信号の周波数が高いときには、サンプリングクロック信号のエッジ位置をデータ信号アイの中心より右側５０に位置させて、ジッタトレランスレベルを向上させる。前記入力データ信号の周波数が低いときには、サンプリングクロック信号のエッジ位置をデータ信号アイの中心より左側４０に位置させて、ジッタトレランスレベルを向上させる。

このように、前記入力データ信号の周波数によって変調されたクロック信号が前記サンプラ３１０に入力され、これにより、前記サンプラ３１０は、前記変調されたクロック信号に同期させて、前記入力シリアルデータをサンプリングしてサンプルデータを生成する。

前記変調されたクロック信号は、入力クロック信号の位相を変調する前記クロック位相変調器３６０で生成される。前記クロック位相変調器３６０は、前記入力データ信号の周波数によって変わる第１調節信号ＵＰ及び第２調節信号ＤＮを利用して、前記入力クロック信号の位相を調節することによって、前記変調されたクロック信号を生成する。前記クロック位相変調器３６０に利用される入力クロック信号は、所定基準クロック信号ＲＥＦＣＬＫであり得るか、または、前記ＰＬＬ ３５０で生成されるクロック信号ＰＣＬＫであり得る。前記ＰＬＬ ３５０は、前記所定基準クロック信号ＲＥＦＣＬＫに同期させ、その周波数を逓倍し、逓倍されたクロック信号ＰＣＬＫを生成する。

一方、前記入力データ信号の周波数によって変わる第１調節信号ＵＰ及び第２調節信号ＤＮを生成するために、前記位相比較器３２０は、前記サンプラ３１０から出力された前記サンプルデータから前記入力データ信号のトランジションエッジ位置を計算する。前記入力データ信号のトランジションエッジ位置の計算は、前記サンプルデータが所定臨界値より大きい（／小さい）方から小さい（／大きい）方に変わる時間をチェックすることによって計算され得る。また、前記位相比較器３２０は、前記計算された入力データ信号のエッジ位置と、前記クロック位相変調器３６０で変調されたクロック信号のエッジ位置とを比較する。このような比較のために、前記変調されたクロック信号が前記位相比較器３２０に入力されてもよいが、前記位相比較器３２０は、前記計算された入力データ信号のエッジ位置を一定期間平均し、その平均を前記変調されたクロック信号のエッジ位置として、現在計算される入力データ信号のエッジ位置と比較できる。

前記エッジカウンタ３３０は、前記サンプラ３１０から出力される前記サンプルデータから前記入力データ信号のエッジ頻度をカウントする。入力データ信号のトランジションの発生頻度を説明するための図面が図５に示されている。図５に示すように、前記エッジカウンタ３３０は、一定期間Ｔｃに前記入力データ信号の立ち上がりエッジまたは立ち下がりエッジをカウントする。例えば、前記サンプラ３１０から出力される前記サンプルデータが高周波数であるときには、前記エッジカウンタ３３０で生成されるカウント結果ＣＯＵＮＴが大きく（図５で７エッジ）、前記サンプルデータが低周波数であるときには、前記カウント結果ＣＯＵＮＴが小さい（図５で２エッジ）。

前記調節部３４０は、前記位相比較器３２０で生成された前記比較結果ＰＤと、前記エッジカウンタ３３０で生成された前記カウント結果ＣＯＵＮＴとによって、前記変調されたクロック信号の位相を高める第１調節信号ＵＰ及び前記変調されたクロック信号の位相を低める第２調節信号ＤＮを生成する。

すなわち、前記調節部３４０は、前記入力データ信号の周波数が高いときには、前記変調されたクロック信号の位相をデータ信号アイ中心より右側に高めるために、前記第１調節信号ＵＰは大きく、前記第２調節信号ＤＮは小さく調節する。また、前記調節部３４０は、前記入力データ信号の周波数が低いときには、前記変調されたクロック信号の位相をデータ信号アイ中心より左側に低めるために、前記第１調節信号ＵＰは小さく、前記第２調節信号ＤＮは大きく調節する。

図６は、一般的な復元クロックと本発明の復元クロックとの間の入力データ信号の周波数の変更による復元クロックエッジの位置を比較する図面である。図７のように、入力データ信号が高周波数から低周波数に変更されるとき、または低周波数から高周波数に変更されるとき、一般的な復元クロックのエッジ位置は、平均的にデータ信号アイの中央に徐々に動く。このとき、一定時間が過ぎた後には、最大０.５ＵＩ（Ｕｎｉｔ Ｉｎｔｅｒｖａｌ）のタイミングマージンを有しうるが、周波数が変更されるその瞬間にはタイミングマージンがないので、データ受信エラーを発生し得る。ここで、ＵＩは、入力データ信号の周期を言い、高周波数データ信号のエッジと低周波数データ信号のエッジとの差、すなわち、データ信号アイの中心の差が最大０.５ＵＩ発生する場合を仮定した。

本発明では、例えば、入力データ信号の周波数が高周波数であるとき、前記第１調節信号ＵＰは大きく、前記第２調節信号ＤＮは小さく調節することによって、図４のように、前記変調された復元クロック信号の位相を右側に高める。これにより、従来のように、前記変調された復元クロック信号のエッジ位置がデータ信号アイの中央に徐々に動かないように調節される。同様に、入力データ信号の周波数が低周波数であるときにも、前記第１調節信号ＵＰは小さく、前記第２調節信号ＤＮは大きく調節することによって、図４のように、前記変調された復元クロック信号の位相を左側に低める。すなわち、このときにも、従来のように、前記変調された復元クロック信号の位置がデータ信号アイの中央に沿って徐々に高まらないように調節される。これにより、結局、本発明では、入力データ信号の周波数が瞬間的に変更されても、復元クロックエッジの位置が高周波数データ信号アイの中心と低周波数データ信号アイの中心との中央に位置するので、いかなる場合にも０.２５ＵＩのタイミングマージンを維持できる。

前記デシリアライザ３７０は、前記クロック位相変調器３６０で変調されたクロック信号によってサンプリングされた入力シリアルデータ信号を並列データ信号に変換する。一般的に、入力シリアルデータ信号の周波数は高いので、前記のようにサンプリングクロック信号のジッタトレランスのレベルを高めるために、クロック復元のための回路が必要であり、これにより、安定的にサンプリングされたシリアルデータは、前記デシリアライザ３７０から並列データに周波数ダウンコンバーティングされ、並列データ信号は、後続する必要なデジタル処理回路で処理される。

一方、図３で、前記調節部３４０は、合成器３４１、ループフィルタ３４２及び調節信号発生器３４３を備える。前記合成器３４１は、位相比較器３２０で生成された前記比較結果ＰＤと、エッジカウンタ３３０で生成された前記カウント結果ＣＯＵＮＴとを合成する。すなわち、前記合成器３４１は、前記比較結果ＰＤと前記カウント結果ＣＯＵＮＴとを合算するか、または前記比較結果ＰＤから前記カウント結果ＣＯＵＮＴを減算でき、または、前記比較結果ＰＤと前記カウント結果ＣＯＵＮＴとに加重値を与えて合成しても良い。

前記ループフィルタ３４２は、前記合成器３４１の前記合成結果をＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）で平均化する。前記調節信号発生器３４３は、前記平均化された結果と臨界値とを比較して、前記第１調節信号ＵＰ及び前記第２調節信号ＤＮを生成する。すなわち、前記調節信号発生器３４３は、前記平均化された結果が前記臨界値より大きければ、前記第２調節信号ＤＮに相対的に前記第１調節信号ＵＰを増加させる。また、前記調節信号発生器３４３は、前記平均化された結果が前記臨界値より小さければ、前記第１調節信号ＵＰに相対的に前記第２調節信号ＤＮを増加させる。

前記第１調節信号ＵＰ及び前記第２調節信号ＤＮの生成のために、図７のような他の実施形態に係る図３の調節部３４０が利用され得る。図７に示すように、前記調節部３４０は、ループフィルタ３４５、合成器３４６及び調節信号発生器３４７を備える。

前記ループフィルタ３４５は、位相比較器３２０で生成された前記比較結果ＰＤをＬＰＦで平均化する。これにより、前記合成器３４６は、前記平均結果と、エッジカウンタ３３０で生成された前記カウント結果ＣＯＵＮＴとを合成する。

前記調節信号発生器３４７は、前記合成器３４６の前記合成結果と臨界値とを比較して、前記第１調節信号ＵＰ及び前記第２調節信号ＤＮを生成する。すなわち、前記調節信号発生器３４７は、前記合成器３４６の前記合成結果が前記臨界値より大きければ、前記第２調節信号ＤＮに相対的に前記第１調節信号ＵＰを増加させる。また、前記調節信号発生器３４７は、前記合成器３４６の前記合成結果が前記臨界値より小さければ、前記第１調節信号ＵＰに相対的に前記第２調節信号ＤＮを増加させる。

前述したように、本発明の実施形態に係るクロック復元装置３００では、位相比較器３２０がサンプルデータから入力データ信号のエッジ位置を計算して、前記計算されたデータのエッジ位置と変調されたクロック信号のエッジ位置とを比較し、エッジカウンタ３３０は、前記サンプルデータから前記入力データ信号トランジションエッジの頻度をカウントする。

これにより、調節部３４０は、前記比較結果ＰＤ及び前記カウント結果ＣＯＵＮＴによって、前記変調されたクロック信号の位相を高める第１調節信号ＵＰ、及び前記変調されたクロック信号の位相を低める第２調節信号ＤＮを生成し、クロック位相変調器３６０は、前記第１調節信号ＵＰ及び前記第２調節信号ＤＮによって入力クロック信号の位相を調節して、前記変調されたクロック信号を生成する。サンプラ３１０は、前記変調されたクロック信号に同期させて入力データ信号をサンプリングし、前記サンプルデータを生成する。

以上、図面及び明細書で最適の実施形態が開示された。ここでは特定の用語が使用されたが、これは、単に、本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的な思想により決まらねばならない。

本発明は、クロック復元装置に関連した技術分野に好適に適用され得る。

一般的なクロック復元装置のブロック図である。 低周波数データ信号及び高周波数データのエッジ位置を説明するための図面である。 本発明の一実施形態に係るクロック復元装置のブロック図である。 低周波数データ信号及び高周波数データ信号に対する相違なるクロックエッジ位置を説明するための図面である。 入力データ信号のトランジション発生頻度を説明するための図面である。 一般的な復元クロックと本発明の復元クロックとの間の入力データ信号の周波数の変更による復元クロックエッジの位置を比較する図面である。 図３の調節部の他の実施形態を示すブロック図である。

符号の説明

３００ クロック復元装置
３１０ サンプラ
３２０ 位相比較器
３３０ エッジカウンタ
３４０ 調節部
３４１ 合成器
３４２ ループフィルタ
３４３ 調節信号発生器
３５０ ＰＬＬ
３６０ クロック位相変調器
３７０ デシリアライザ
ＰＤ 比較結果
ＵＰ 第１調節信号
ＤＮ 第２調節信号
ＲＥＦＣＬＫ 所定基準クロック信号
ＰＣＬＫ クロック信号
ＣＯＵＮＴ カウント結果

Claims (16)

1. 変調されたクロック信号に同期させ、入力データ信号をサンプリングしてサンプルデータを生成するサンプラと、
   前記サンプルデータから前記入力データ信号のトランジションエッジの位置を計算し、前記計算されたデータのエッジ位置と前記変調されたクロック信号のエッジ位置とを比較する位相比較器と、
   前記サンプルデータから前記入力データ信号のエッジ頻度をカウントするエッジカウンタと、
   前記比較結果及び前記カウント結果によって前記変調されたクロック信号の位相を高める第１調節信号、及び前記変調されたクロック信号の位相を低める第２調節信号を生成する調節部と、
   前記第１調節信号及び前記第２調節信号によって入力クロック信号の位相を調節して、前記変調されたクロック信号を生成するクロック位相変調器と、を備えることを特徴とするクロック復元装置。
2. 前記入力データ信号は、シリアルデータ信号であり、
   前記クロック復元装置は、前記変調されたクロック信号によってサンプリングされた入力データ信号を並列データ信号に変換するデシリアライザをさらに備えることを特徴とする請求項１に記載のクロック復元装置。
3. 前記クロック復元装置は、
   所定基準のクロック信号の周波数を逓倍し、前記逓倍されたクロック信号を前記入力クロック信号として生成する位相同期ループをさらに備えることを特徴とする請求項１に記載のクロック復元装置。
4. 前記調節部は、
   前記カウント結果によって、前記入力データ信号の周波数が高いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より高めるために、前記第１調節信号は大きく、前記第２調節信号は小さくし、前記入力データ信号の周波数が低いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より低めるために、前記第１調節信号は小さく、前記第２調節信号は大きくすることを特徴とする請求項１に記載のクロック復元装置。
5. 前記調節部は、
   前記比較結果と前記カウント結果とを合成する合成器と、
   前記合成結果を平均化するループフィルタと、
   前記平均化された結果と臨界値とを比較して、前記第１調節信号及び前記第２調節信号を生成する調節信号発生器と、を備えることを特徴とする請求項４に記載のクロック復元装置。
6. 前記調節信号発生器は、
   前記平均化された結果が前記臨界値より大きければ、前記第２調節信号に相対的に前記第１調節信号を増加させ、そうでなければ、前記第１調節信号に相対的に前記第２調節信号を増加させることを特徴とする請求項５に記載のクロック復元装置。
7. 前記調節部は、
   前記比較結果を平均化するループフィルタと、
   前記平均結果と前記カウント結果とを合成する合成器と、
   前記合成結果と臨界値とを比較して、前記第１調節信号及び前記第２調節信号を生成する調節信号発生器と、を備えることを特徴とする請求項４に記載のクロック復元装置。
8. 前記調節信号発生器は、
   前記合成結果が前記臨界値より大きければ、前記第２調節信号に相対的に前記第１調節信号を増加させ、そうでなければ、前記第１調節信号に相対的に前記第２調節信号を増加させることを特徴とする請求項７に記載のクロック復元装置。
9. 変調されたクロック信号に同期させ、入力データ信号をサンプリングしてサンプルデータを生成するステップと、
   前記サンプルデータから前記入力データ信号のトランジションエッジ位置を計算するステップと、
   前記計算されたデータのエッジ位置と前記変調されたクロック信号のエッジ位置とを比較するステップと、
   前記サンプルデータから前記入力データ信号のエッジ頻度をカウントするステップと、
   前記比較結果及び前記カウント結果によって前記変調されたクロック信号の位相を高める第１調節信号、及び前記変調されたクロック信号の位相を低める第２調節信号を生成するステップと、
   前記第１調節信号及び前記第２調節信号によって入力クロック信号の位相を調節して、前記変調されたクロック信号を生成するステップと、を含むことを特徴とするクロック復元方法。
10. 前記入力データ信号は、シリアルデータ信号であり、
    前記クロック復元方法は、前記変調されたクロック信号によってサンプリングされた入力データ信号を並列データ信号に変換するステップをさらに含むことを特徴とする請求項９に記載のクロック復元方法。
11. 前記クロック復元方法は、
    所定基準のクロック信号の周波数を逓倍し、前記逓倍されたクロック信号を前記入力クロック信号として生成するステップをさらに含むことを特徴とする請求項９に記載のクロック復元方法。
12. 前記カウント結果によって、前記入力データ信号の周波数が高いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より高めるために、前記第１調節信号は大きく、前記第２調節信号は小さくし、前記入力データ信号の周波数が低いときには、前記変調されたクロック信号の位相をデータ信号アイの中心より低めるために、前記第１調節信号は小さく、前記第２調節信号は大きくすることを特徴とする請求項９に記載のクロック復元方法。
13. 前記クロック復元方法は、
    前記比較結果と前記カウント結果とを合成するステップと、
    前記合成結果を平均化するステップと、
    前記平均化された結果と臨界値とを比較して、前記第１調節信号及び前記第２調節信号を生成するステップと、を含むことを特徴とする請求項１２に記載のクロック復元方法。
14. 前記平均化された結果が前記臨界値より大きければ、前記第２調節信号に相対的に前記第１調節信号を増加させ、そうでなければ、前記第１調節信号に相対的に前記第２調節信号を増加させることを特徴とする請求項１３に記載のクロック復元方法。
15. 前記クロック復元方法は、
    前記比較結果を平均化するステップと、
    前記平均結果と前記カウント結果とを合成するステップと、
    前記合成結果と臨界値とを比較して、前記第１調節信号及び前記第２調節信号を生成するステップと、を含むことを特徴とする請求項１２に記載のクロック復元方法。
16. 前記合成結果が前記臨界値より大きければ、前記第２調節信号に相対的に前記第１調節信号を増加させ、そうでなければ、前記第１調節信号に相対的に前記第２調節信号を増加させることを特徴とする請求項１５に記載のクロック復元方法。

Images