KR20060090504A - 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법 - Google Patents

데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법 Download PDF

Info

Publication number
KR20060090504A
KR20060090504A KR1020050011440A KR20050011440A KR20060090504A KR 20060090504 A KR20060090504 A KR 20060090504A KR 1020050011440 A KR1020050011440 A KR 1020050011440A KR 20050011440 A KR20050011440 A KR 20050011440A KR 20060090504 A KR20060090504 A KR 20060090504A
Authority
KR
South Korea
Prior art keywords
control signal
signal
data
clock signal
phase
Prior art date
Application number
KR1020050011440A
Other languages
English (en)
Other versions
KR100674955B1 (ko
Inventor
히토시 오카무라
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011440A priority Critical patent/KR100674955B1/ko
Priority to US11/346,530 priority patent/US7499511B2/en
Priority to JP2006028749A priority patent/JP4782575B2/ja
Priority to TW095104009A priority patent/TWI313539B/zh
Publication of KR20060090504A publication Critical patent/KR20060090504A/ko
Application granted granted Critical
Publication of KR100674955B1 publication Critical patent/KR100674955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Abstract

데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원 장치 및 방법이 개시된다. 상기 클럭 복원 장치에서는, 위상 비교기가 샘플 데이터로부터 입력 데이터 에지 위치를 계산하여 상기 계산된 데이터 에지 위치와 변조된 클럭 신호의 에지 위치를 비교하고, 에지 카운터는 상기 샘플 데이터로부터 상기 입력 데이터 트랜지션 에지 빈도를 카운트한다. 이에 따라 조절부는 상기 비교 결과와 상기 카운트 결과에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호를 생성하고, 클럭 위상 변조기는 상기 제1 조절 신호 및 상기 제2 조절 신호에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성한다. 샘플러는 상기 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 상기 샘플 데이터를 생성한다.

Description

데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원 장치 및 방법{Clock recovery apparatus and method for adjusting phase offset according to data frequency}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 클럭 복원 장치의 블록도이다.
도 2는 저주파수 데이터와 고주파수 데이터의 에지 위치를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 클럭 복원 장치의 블록도이다.
도 4는 저주파수 데이터와 고주파수 데이터에 대한 서로 다른 클럭 에지 위치를 설명하기 위한 도면이다.
도 5는 입력 데이터의 트랜지션 발생 빈도를 설명하기 위한 도면이다.
도 6은 일반적인 복원 클럭과 본 발명의 복원 클럭 간의 입력 데이터의 주파수 변경에 따른 복원 클럭 에지의 위치를 비교하는 도면이다.
도 7은 도 3의 조절부의 다른 실시예를 나타내는 블록도이다.
본 발명은 클럭 복원 장치에 관한 것으로서, 특히 지터 톨러런스(jitter tolerance)를 개선하기 위한 클럭 복원 장치 및 방법에 관한 것이다.
도 1은 일반적인 클럭 복원 장치(100)의 블록도이다. 도 1을 참조하면, 상기 클럭 복원 장치(100)는 샘플러(sampler)(110), 위상 검출기(120), 클럭 위상 변조기(clock phase modulator)(130), 및 디먹스(demultiplxer)(140)를 구비한다.
상기 샘플러(110)는 입력되는 시리얼(serial) 데이터를 샘플링한다. 상기 위상 검출기(120)는 상기 샘플 데이터로부터 입력 시리얼 데이터의 위상을 검출한다. 상기 클럭 위상 변조기(130)는 상기 검출된 위상에 따라 기준 클럭 신호(REFCLK)의 위상을 변조하여 변조된 클럭 신호를 생성한다. 이에 따라, 상기 샘플러(110)는 상기 변조된 클럭 신호에 동기하여 상기 입력 시리얼 데이터를 샘플링한다. 상기 디먹스(140)는 상기 변조된 클럭 신호에 동기하여 샘플된 시리얼 데이터를 병렬 데이터로 변환한다.
이와 같은 클럭 복원 장치(100)가 고속 데이터 수신 시스템에 적용될 때, 입력 시리얼 데이터의 위상 정보, 즉, 트랜지션 에지(transition edge) 정보는 상기 입력 시리얼 데이터를 제대로 수신할 수 있는 클럭 신호를 생성하는데 중요한 역할을 한다. 그러나, 일반적인 클럭 복원 장치(100)에서는, 상기 위상 검출기(120)에서 검출되는 위상을 평균적으로 보아, 상기 변조된 클럭 신호의 에지가 상기 입력 데이터의 라이징(rising) 에지 및 폴링(falling) 에지의 한 가운데(입력 데이터 아이(eye)의 가운데)에 오도록 하여 입력데이터를 샘플링한다.
그러나, 수신된 데이터가 전송선로(transmission line)의 로스(loss) 특성으로 인하여 ISI(Inter Symbol Interference) 지터를 포함하고 있는 경우에는, 고주파수의 데이터 및 저주파수의 데이터가 같은 위치에서 트랜지션하기 시작한다 하더라도 진폭(amplitude)이 서로 다르기 때문에, 트랜지션 에지 중심이 서로 다르게 나타난다.
도 2는 저주파수 데이터와 고주파수 데이터의 에지 위치를 설명하기 위한 도면이다. 도 2와 같이, 고주파수의 데이터는 진폭이 작아서 에지 중심이 상대적으로 왼쪽(10)에 위치하고, 저주파수의 데이터는 진폭이 커서 에지 중심이 상대적으로 오른쪽(20)에 위치한다.
따라서, 종래의 클럭 복원 장치(100)는 고주파수 데이터가 계속 수신되다가 저주파수 데이터로 바뀌어 수신되는 경우, 또는 그 반대의 경우에, 샘플링을 위하여 상기 클럭 위상 변조기(130)에서 변조된 클럭 신호의 에지 위치가 당초 고주파수 데이터 및 저주파수 데이터에 해당하는 위치에 있기 때문에 데이터의 주파수가 변경된 후의 데이터에 대해 타이밍 마진(timing margin)이 부족할 수 있으므로, 이때 데이터 수신 에러를 발생할 수 있다는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 지터 톨러런스 한계를 증가시키기 위하여, 입력 데이터의 트랜지션 에지 발생 빈도에 적응적으로 샘플링 클럭 에지 위치를 조절할 수 있는 클럭 복원 장치를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 입력 데이터의 주파수에 따라 샘플링 클럭 신호의 위상 옵셋을 조절하는 클럭 복원 방법을 제공하는데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 클럭 복원 장치는, 샘플러, 위상 비교기, 에지 카운터, 조절부, 및 클럭 위상 변조기를 구비하는 것을 특징으로 한다. 상기 샘플러는 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 샘플 데이터를 생성한다. 상기 위상 비교기는 상기 샘플 데이터로부터 상기 입력 데이터의 트랜지션 에지 위치를 계산하여 상기 계산된 데이터 에지 위치와 상기 변조된 클럭 신호의 에지 위치를 비교한다. 상기 에지 카운터는 상기 샘플 데이터로부터 상기 입력 데이터의 에지 빈도를 카운트한다. 상기 조절부는 상기 비교 결과와 상기 카운트 결과에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호를 생성한다. 상기 클럭 위상 변조기는 상기 제1 조절 신호 및 상기 제2 조절 신호에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성한다.
상기 입력 데이터는, 시리얼 데이터이고, 상기 클럭 복원 장치는, 상기 변조된 클럭 신호에 따라 샘플링된 입력 데이터를 병렬데이터로 변환하는 디시리얼라이저를 더 포함하는 것을 특징으로 한다. 상기 클럭 복원 장치는, 소정 기준 클럭 신호의 주파수를 체배하여 상기 체배된 클럭신호를 상기 입력 클럭 신호로서 생성하는 PLL을 더 포함하는 것을 특징으로 한다.
상기 조절부는 상기 카운트 결과에 따라, 상기 입력 데이터의 주파수가 높을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 증가시키기 위하여 상기 제1 조절 신호는 크게 상기 제2 조절 신호는 작게 하고, 상기 입력 데이터의 주파수가 낮을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 감소시키기 위하여 상기 제1 조절 신호는 작게 상기 제2 조절 신호는 크게 하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 클럭 복원 방법은, 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 샘플 데이터를 생성하는 단계; 상기 샘플 데이터로부터 상기 입력 데이터의 트랜지션 에지 위치를 계산하는 단계; 상기 계산된 데이터 에지 위치와 상기 변조된 클럭 신호의 에지 위치를 비교하는 단계; 상기 샘플 데이터로부터 상기 입력 데이터의 에지 빈도를 카운트하는 단계; 상기 비교 결과와 상기 카운트 결과에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호을 생성하는 단계; 및 상기 제1 조절 신호 및 상기 제2 조절 신호에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 클럭 복원 장치(300)의 블록도이다. 도 3을 참조하면, 상기 클럭 복원 장치(300)는 샘플러(sampler)(310), 위상 비교기(phase comparator)(320), 에지 카운터(edge counter)(330), 조절부(controller)(340), PLL(Phase-Locked Loop:위상 동기 루프)(350), 클럭 위상 변조기(clock phase modulator)(360), 및 디시리얼라이저(de-serializer)(370)를 구비한다.
상기 클럭 복원 장치(300)는 입력 시리얼(serial) 데이터의 트랜지션 에지 발생 빈도에 적응적으로 샘플링 클럭 에지 위치를 조절할 수 있도록 제안되었다. 저주파수 시리얼 데이터에서 고주파수 시리얼 데이터로 변경되는 경우 또는 이와 반대의 경우에, 이와 같은 주파수 변경에 적응될 수 있도록 샘플링 클럭 신호의 에지 위치가 조절되도록 하였다.
일반적으로 입력 데이터의 라이징 에지와 폴링에지의 한 가운데에 샘플링 클럭 신호의 에지 위치가 오도록 제어되지만, 본 발명에서는 도 4와 같이, 상기 입력 데이터의 주파수가 높을 때에는, 샘플링 클럭 신호의 에지 위치를 데이터 아이 중심보다 오른쪽(50)에 위치되도록 하여 지터 톨러런스 레벨을 증가시킨다. 상기 입력 데이터의 주파수가 낮을 때에는, 샘플링 클럭 신호의 에지 위치를 데이터 아이 중심보다 왼쪽(40)에 위치되도록 하여 지터 톨러런스 레벨을 증가시킨다.
이와 같이 상기 입력 데이터의 주파수에 따라 변조된 클럭 신호가 상기 샘플러(310)로 입력되고, 이에 따라 상기 샘플러(310)는 상기 변조된 클럭 신호에 동기시켜 상기 입력 시리얼 데이터를 샘플링하여 샘플 데이터를 생성한다.
상기 변조된 클럭 신호는 입력 클럭 신호의 위상을 변조하는 상기 클럭 위상 변조기(360)에서 생성된다. 상기 클럭 위상 변조기(360)는 상기 입력 데이터의 주파수에 따라 달라지는 제1 조절 신호(UP) 및 제2 조절 신호(DN)를 이용하여 상기 입력 클럭 신호의 위상을 조절함으로써 상기 변조된 클럭 신호를 생성한다. 상기 클럭 위상 변조기(360)에 이용되는 입력 클럭 신호는 소정 기준 클럭 신호(REFCLK)일 수 있지만, 또는 상기 PLL(350)에서 생성되는 클럭 신호(PCLK)일 수도 있다. 상기 PLL(350)은 상기 소정 기준 클럭 신호(REFCLK)에 동기시키고, 그 주파수를 체배하여 체배된 클럭신호(PCLK)를 생성한다.
한편, 상기 입력 데이터의 주파수에 따라 달라지는 제1 조절 신호(UP) 및 제2 조절 신호(DN)를 생성하기 위하여, 상기 위상 비교기(320)는 상기 샘플러(310)에서 출력된 상기 샘플 데이터로부터 상기 입력 데이터의 트랜지션 에지 위치를 계산한다. 상기 입력 데이터의 트랜지션 에지 위치의 계산은 상기 샘플 데이터가 소정 임계치보다 큰(/작은) 쪽에서 작은(/큰) 쪽으로 바뀌는 시간을 체크함으로써 계산될 수 있다. 또한, 상기 위상 비교기(320)는 상기 계산된 입력 데이터의 에지 위치와 상기 클럭 위상 변조기(360)에서 변조된 클럭 신호의 에지 위치를 비교한다. 이와 같은 비교를 위하여 상기 변조된 클럭 신호가 상기 위상 비교기(320)로 입력될 수도 있지만, 상기 위상 비교기(320)는 상기 계산된 입력 데이터의 에지 위치들을 일정 기간 평균하여 그 평균을 상기 변조된 클럭 신호의 에지 위치로 보고, 현재 계산되는 입력 데이터의 에지 위치와 비교할 수 있다.
상기 에지 카운터(330)는 상기 샘플러(310)에서 출력되는 상기 샘플 데이터 로부터 상기 입력 데이터의 에지 빈도를 카운트한다. 입력 데이터의 트랜지션 발생 빈도를 설명하기 위한 도면이 도 5에 도시되어 있다. 도 5를 참조하면, 상기 에지 카운터(330)는 일정기간(Tc) 동안에 상기 입력 데이터의 라이징 에지 또는 폴링 에지를 카운트한다. 예를 들어, 상기 샘플러(310)에서 출력되는 상기 샘플 데이터가 고주파수일 때에는, 상기 에지 카운터(330)에서 생성되는 카운트 결과(COUNT)가 크고(도 5에서 7 에지들), 상기 샘플 데이터가 저주파수일 때에는 상기 카운트 결과(COUNT)가 작다(도 5에서 2 에지들).
상기 조절부(340)는 상기 위상 비교기(320)에서 생성된 상기 비교 결과(PD)와 상기 에지 카운터(330)에서 생성된 상기 카운트 결과(COUNT)에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호(UP) 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호(DN)를 생성한다.
즉, 상기 조절부(340)는 상기 입력 데이터의 주파수가 높을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 우측으로 증가시키기 위하여 상기 제1 조절 신호(UP)는 크게 상기 제2 조절 신호(DN)는 작게 조절한다. 또한, 상기 조절부(340)는 상기 입력 데이터의 주파수가 낮을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 좌측으로 감소시키기 위하여 상기 제1 조절 신호(UP)는 작게 상기 제2 조절 신호(DN)는 크게 조절한다.
도 6은 일반적인 복원 클럭과 본 발명의 복원 클럭 간의 입력 데이터의 주파수 변경에 따른 복원 클럭 에지의 위치를 비교하는 도면이다. 도 7과 같이, 입력 데이터가 고주파수에서 저주파수로 변경될 때 또는 저주파수에서 고주파수로 변경 될 때, 일반적인 복원 클럭의 에지 위치는 평균적으로 데이터 아이 중앙을 서서히 따라간다. 이때, 일정 시간이 지난 후에는 최대 0.5 UI(Unit Interval) 타이밍 마진을 가질 수 있으나, 주파수가 변경되는 그 순간에는 타이밍 마진이 없어 데이터 수신 에러를 발생할 수 있다. 여기서, UI는 입력 데이터의 주기를 말하고, 고주파수 데이터의 에지와 저주파수 데이터의 에지 간의 차이, 즉, 데이터 아이의 중심의 차이가 최대 0.5 UI가 발생하는 경우를 가정하였다.
본 발명에서는, 예를 들어, 입력 데이터의 주파수가 고주파수일 때, 상기 제1 조절 신호(UP)는 크게 상기 제2 조절 신호(DN)는 작게 조절함으로써, 도 4에서처럼 상기 변조된 복원 클럭 신호의 위상을 우측으로 증가시킨다. 이에 따라, 종래와 같이 상기 변조된 복원 클럭 신호의 에지 위치가 데이터 아이 중앙을 서서히 따라가지 않도록 조절된다. 마찬가지로, 입력 데이터의 주파수가 저주파수일 때에도, 상기 제1 조절 신호(UP)는 작게 상기 제2 조절 신호(DN)는 크게 조절함으로써, 도 4에서처럼 상기 변조된 복원 클럭 신호의 위상을 좌측으로 감소시킨다. 즉, 이때에도, 종래와 같이 상기 변조된 복원 클럭 신호의 위치가 데이터 아이 중앙을 따라 서서히 증가하지 않도록 조절된다. 이에 따라, 결국 본 발명에서는 입력 데이터의 주파수가 순간적으로 변경되더라도, 복원 클럭 에지 위치가 고주파수 데이터 아이 줌심과 저주파수 데이터 아이 중심의 가운데에 위치하므로 어떤 경우에도 0.25 UI 타이밍 마진을 유지할 수 있다.
상기 디시리얼라이저(370)는 상기 클럭 위상 변조기(360)에서 변조된 클럭 신호에 따라 샘플링된 입력 시리얼 데이터를 병렬데이터로 변환한다. 일반적으로 입력 시리얼 데이터의 주파수는 높기 때문에, 위와 같이 샘플링 클럭 신호의 지터 톨러런스 레벨을 높이기 위하여 클럭 복원을 위한 회로가 필요하고, 이에 따라 안정적으로 샘플된 시리얼 데이터는 상기 디시리얼라이저(370)에서 병렬데이터로 주파수 다운-컨버팅되고(down-converted), 병렬 데이터는 후속하는 필요한 디지털 처리 회로에서 처리된다.
한편, 도 3에서, 상기 조절부(340)는 합성기(mixer)(341), 루프 필터(342) 및 조절 신호 발생기(343)를 포함한다. 상기 합성기(341)는 위상 비교기(320)에서 생성된 상기 비교 결과(PD)와 에지 카운터(330)에서 생성된 상기 카운트 결과(COUNT)를 합성한다. 즉, 상기 합성기(341)는 상기 비교 결과(PD)와 상기 카운트 결과(COUNT)를 합산하거나 상기 비교 결과(PD)에서 상기 카운트 결과(COUNT)를 감산할 수 있고, 또는 상기 비교 결과(PD)와 상기 카운트 결과(COUNT)에 가중치를 주어 합성할 수도 있다.
상기 루프 필터(342)는 상기 합성기(341)의 상기 합성 결과를 LPF(Low Pass Filter)로 평균화한다. 상기 조절 신호 발생기(343)는 상기 평균화된 결과와 임계치를 비교하여 상기 제1 조절 신호(UP) 및 상기 제2 조절 신호(DN)를 생성한다. 즉, 상기 조절 신호 발생기(343)는 상기 평균화된 결과가 상기 임계치보다 크면 상기 제2 조절 신호(DN)에 상대적으로 상기 제1 조절 신호(UP)를 증가시킨다. 또한, 상기 조절 신호 발생기(343)는 상기 평균화된 결과가 상기 임계치보다 작으면, 상기 제1 조절 신호(UP)에 상대적으로 상기 제2 조절 신호(DN)를 증가시킨다.
상기 제1 조절 신호(UP) 및 상기 제2 조절 신호(DN) 생성을 위하여, 도 7과 같은 다른 실시예에 따른 도 3의 조절부(340)가 이용될 수 있다. 도 7을 참조하면, 상기 조절부(340)는 루프 필터(345), 합성기(346), 및 조절 신호 발생기(347)를 포함한다.
상기 루프 필터(345)는 위상 비교기(320)에서 생성된 상기 비교 결과(PD)를 LPF로 평균화한다. 이에 따라, 상기 합성기(346)는 상기 평균 결과와 에지 카운터(330)에서 생성된 상기 카운트 결과(COUNT)를 합성한다.
상기 조절 신호 발생기(347)는 상기 합성기(346)의 상기 합성 결과와 임계치를 비교하여 상기 제1 조절 신호(UP) 및 상기 제2 조절 신호(DN)를 생성한다. 즉, 상기 조절 신호 발생기(347)는 상기 합성기(346)의 상기 합성 결과가 상기 임계치보다 크면 상기 제2 조절 신호(DN)에 상대적으로 상기 제1 조절 신호(UP)를 증가시킨다. 또한, 상기 조절 신호 발생기(347)는 상기 합성기(346)의 상기 합성 결과가 상기 임계치보다 작으면, 상기 제1 조절 신호(UP)에 상대적으로 상기 제2 조절 신호(DN)를 증가시킨다.
위에서 기술한 바와 같이, 본 발명의 실시예에 따른 클럭 복원 장치(300)에서는, 위상 비교기(320)가 샘플 데이터로부터 입력 데이터 에지 위치를 계산하여 상기 계산된 데이터 에지 위치와 변조된 클럭 신호의 에지 위치를 비교하고, 에지 카운터(330)는 상기 샘플 데이터로부터 상기 입력 데이터 트랜지션 에지 빈도를 카운트한다.
이에 따라 조절부(340)는 상기 비교 결과(PD)와 상기 카운트 결과(COUNT)에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호(UP) 및 상기 변조 된 클럭 신호의 위상을 감소시키는 제2 조절 신호(DN)를 생성하고, 클럭 위상 변조기(360)는 상기 제1 조절 신호(UP) 및 상기 제2 조절 신호(DN)에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성한다. 샘플러(310)는 상기 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 상기 샘플 데이터를 생성한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 클럭 복원 장치는, 입력 데이터의 에지 발생 빈도에 따라, 즉, 주파수가 높을 때는 샘플링 클럭 신호의 위상을 오른쪽으로 조절하고 주파수가 낮을 때는 샘플링 클럭 신호의 위상을 왼쪽으로 조절하므로, 데이터의 주파수가 순간적으로 바뀔 때에도 에러 없이 데이터를 안정적으로 수신할 수 있고, 이에 따라 기존 구조에 비하여 지터 톨러런스 레벨(level)을 개선할 수 있는 효과가 있다.

Claims (16)

  1. 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 샘플 데이터를 생성하는 샘플러;
    상기 샘플 데이터로부터 상기 입력 데이터의 트랜지션 에지 위치를 계산하여 상기 계산된 데이터 에지 위치와 상기 변조된 클럭 신호의 에지 위치를 비교하는 위상 비교기;
    상기 샘플 데이터로부터 상기 입력 데이터의 에지 빈도를 카운트하는 에지 카운터;
    상기 비교 결과와 상기 카운트 결과에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호을 생성하는 조절부; 및
    상기 제1 조절 신호 및 상기 제2 조절 신호에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성하는 클럭 위상 변조기를 구비하는 것을 특징으로 하는 클럭 복원 장치.
  2. 제 1항에 있어서, 상기 입력 데이터는,
    시리얼 데이터이고,
    상기 클럭 복원 장치는,
    상기 변조된 클럭 신호에 따라 샘플링된 입력 데이터를 병렬데이터로 변환하는 디시리얼라이저를 더 포함하는 것을 특징으로 하는 클럭 복원 장치.
  3. 제 1항에 있어서, 상기 클럭 복원 장치는,
    소정 기준 클럭 신호의 주파수를 체배하여 상기 체배된 클럭신호를 상기 입력 클럭 신호로서 생성하는 PLL을 더 포함하는 것을 특징으로 하는 클럭 복원 장치.
  4. 제 1항에 있어서, 상기 조절부는,
    상기 카운트 결과에 따라, 상기 입력 데이터의 주파수가 높을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 증가시키기 위하여 상기 제1 조절 신호는 크게 상기 제2 조절 신호는 작게 하고, 상기 입력 데이터의 주파수가 낮을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 감소시키기 위하여 상기 제1 조절 신호는 작게 상기 제2 조절 신호는 크게 하는 것을 특징으로 하는 클럭 복원 장치.
  5. 제 4항에 있어서, 상기 조절부는,
    상기 비교 결과와 상기 카운트 결과를 합성하는 합성기;
    상기 합성 결과를 평균화하는 루프 필터; 및
    상기 평균화된 결과와 임계치를 비교하여 상기 제1 조절 신호 및 상기 제2 조절 신호를 생성하는 조절 신호 발생기를 포함하는 것을 특징으로 하는 클럭 복원 장치.
  6. 제 5항에 있어서, 상기 조절 신호 발생기는,
    상기 평균화된 결과가 상기 임계치보다 크면 상기 제2 조절 신호에 상대적으로 상기 제1 조절 신호를 증가시키고, 그렇지 않으면 상기 제1 조절 신호에 상대적으로 상기 제2 조절 신호를 증가시키는 것을 특징으로 하는 클럭 복원 장치.
  7. 제 4항에 있어서, 상기 조절부는,
    상기 비교 결과를 평균화하는 루프 필터;
    상기 평균 결과와 상기 카운트 결과를 합성하는 합성기; 및
    상기 합성 결과와 임계치를 비교하여 상기 제1 조절 신호 및 상기 제2 조절 신호를 생성하는 조절 신호 발생기를 포함하는 것을 특징으로 하는 클럭 복원 장치.
  8. 제 7항에 있어서, 상기 조절 신호 발생기는,
    상기 합성 결과가 상기 임계치보다 크면 상기 제2 조절 신호에 상대적으로 상기 제1 조절 신호를 증가시키고, 그렇지 않으면 상기 제1 조절 신호에 상대적으로 상기 제2 조절 신호를 증가시키는 것을 특징으로 하는 클럭 복원 장치.
  9. 변조된 클럭 신호에 동기시켜 입력 데이터를 샘플링하여 샘플 데이터를 생성하는 단계;
    상기 샘플 데이터로부터 상기 입력 데이터의 트랜지션 에지 위치를 계산하는 단계;
    상기 계산된 데이터 에지 위치와 상기 변조된 클럭 신호의 에지 위치를 비교하는 단계;
    상기 샘플 데이터로부터 상기 입력 데이터의 에지 빈도를 카운트하는 단계;
    상기 비교 결과와 상기 카운트 결과에 따라 상기 변조된 클럭 신호의 위상을 증가시키는 제1 조절 신호 및 상기 변조된 클럭 신호의 위상을 감소시키는 제2 조절 신호을 생성하는 단계; 및
    상기 제1 조절 신호 및 상기 제2 조절 신호에 따라 입력 클럭 신호의 위상을 조절하여 상기 변조된 클럭 신호를 생성하는 단계를 구비하는 것을 특징으로 하는 클럭 복원 방법.
  10. 제 9항에 있어서, 상기 입력 데이터는,
    시리얼 데이터이고,
    상기 클럭 복원 방법은,
    상기 변조된 클럭 신호에 따라 샘플링된 입력 데이터를 병렬데이터로 변환하는 단계를 더 포함하는 것을 특징으로 하는 클럭 복원 방법.
  11. 제 9항에 있어서, 상기 클럭 복원 방법은,
    소정 기준 클럭 신호의 주파수를 체배하여 상기 체배된 클럭신호를 상기 입 력 클럭 신호로서 생성하는 단계를 더 포함하는 것을 특징으로 하는 클럭 복원 방법.
  12. 제 9항에 있어서, 상기 카운트 결과에 따라, 상기 입력 데이터의 주파수가 높을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 증가시키기 위하여 상기 제1 조절 신호는 크게 상기 제2 조절 신호는 작게 하고, 상기 입력 데이터의 주파수가 낮을 때에는 상기 변조된 클럭 신호의 위상을 데이터 아이 중심보다 감소시키기 위하여 상기 제1 조절 신호는 작게 상기 제2 조절 신호는 크게 하는 것을 특징으로 하는 클럭 복원 방법.
  13. 제 12항에 있어서, 상기 클럭 복원 방법은,
    상기 비교 결과와 상기 카운트 결과를 합성하는 단계;
    상기 합성 결과를 평균화하는 단계; 및
    상기 평균화된 결과와 임계치를 비교하여 상기 제1 조절 신호 및 상기 제2 조절 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 클럭 복원 방법.
  14. 제 13항에 있어서, 상기 평균화된 결과가 상기 임계치보다 크면 상기 제2 조절 신호에 상대적으로 상기 제1 조절 신호를 증가시키고, 그렇지 않으면 상기 제1 조절 신호에 상대적으로 상기 제2 조절 신호를 증가시키는 것을 특징으로 하는 클럭 복원 방법.
  15. 제 12항에 있어서, 상기 클럭 복원 방법은,
    상기 비교 결과를 평균화하는 단계;
    상기 평균 결과와 상기 카운트 결과를 합성하는 단계; 및
    상기 합성 결과와 임계치를 비교하여 상기 제1 조절 신호 및 상기 제2 조절 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 클럭 복원 방법.
  16. 제 15항에 있어서, 상기 합성 결과가 상기 임계치보다 크면 상기 제2 조절 신호에 상대적으로 상기 제1 조절 신호를 증가시키고, 그렇지 않으면 상기 제1 조절 신호에 상대적으로 상기 제2 조절 신호를 증가시키는 것을 특징으로 하는 클럭 복원 방법.
KR1020050011440A 2005-02-07 2005-02-07 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법 KR100674955B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050011440A KR100674955B1 (ko) 2005-02-07 2005-02-07 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법
US11/346,530 US7499511B2 (en) 2005-02-07 2006-02-02 Clock recovery systems and methods for adjusting phase offset according to data frequency
JP2006028749A JP4782575B2 (ja) 2005-02-07 2006-02-06 データ周波数によって位相オフセットを調節するクロック復元装置及び方法
TW095104009A TWI313539B (en) 2005-02-07 2006-02-07 Clock recovery systems and methods for adjusting phase offset according to data frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011440A KR100674955B1 (ko) 2005-02-07 2005-02-07 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060090504A true KR20060090504A (ko) 2006-08-11
KR100674955B1 KR100674955B1 (ko) 2007-01-26

Family

ID=36914237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011440A KR100674955B1 (ko) 2005-02-07 2005-02-07 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법

Country Status (4)

Country Link
US (1) US7499511B2 (ko)
JP (1) JP4782575B2 (ko)
KR (1) KR100674955B1 (ko)
TW (1) TWI313539B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7983368B2 (en) * 2006-12-11 2011-07-19 International Business Machines Corporation Systems and arrangements for clock and data recovery in communications
US8098787B1 (en) * 2007-12-13 2012-01-17 Altera Corporation Method and apparatus for precision quantization of temporal spacing between two events
US8826062B2 (en) * 2011-05-23 2014-09-02 Intel Mobile Communications GmbH Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization
US8918666B2 (en) * 2011-05-23 2014-12-23 Intel Mobile Communications GmbH Apparatus for synchronizing a data handover between a first and second clock domain through FIFO buffering
JP5817516B2 (ja) * 2011-12-27 2015-11-18 富士通株式会社 受信回路
US8923463B1 (en) * 2013-08-29 2014-12-30 Xilinx, Inc. Offset calibration and adaptive channel data sample positioning
KR101786543B1 (ko) 2013-12-13 2017-10-18 인텔 코포레이션 오프셋 에지 샘플러들을 갖는 데이터 수신기 회로
KR102428498B1 (ko) * 2018-10-26 2022-08-04 매그나칩 반도체 유한회사 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템
CN115883049B (zh) * 2022-11-30 2023-07-18 深圳市云天数字能源有限公司 信号同步方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06296184A (ja) 1993-04-08 1994-10-21 Fujitsu Ltd クロック再生回路
US5761255A (en) 1995-11-30 1998-06-02 The Boeing Company Edge-synchronized clock recovery unit
US5812619A (en) 1996-02-28 1998-09-22 Advanced Micro Devices, Inc. Digital phase lock loop and system for digital clock recovery
SG74622A1 (en) 1998-03-31 2000-08-22 Motorola Inc Clock recovery circuit
GB2352373B (en) 1999-06-11 2004-02-18 Ibm PLL substitution by time measurement
JP2001339374A (ja) 2000-05-29 2001-12-07 Hitachi Ltd ビット同期装置およびその方法
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
JP3636657B2 (ja) * 2000-12-21 2005-04-06 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路とそのクロック制御方法
US7197098B2 (en) * 2000-12-29 2007-03-27 Intel Corporation High-speed serial data recovery
JP3789387B2 (ja) 2002-04-26 2006-06-21 富士通株式会社 クロック復元回路
KR100498229B1 (ko) 2002-10-17 2005-07-01 광주과학기술원 지터 절감 방법을 이용한 버스트-모드 클럭 및 데이터재생 장치
KR20050011760A (ko) * 2003-07-23 2005-01-31 삼성전자주식회사 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법
TWI226774B (en) * 2003-10-15 2005-01-11 Via Tech Inc Clock and data recovery circuit

Also Published As

Publication number Publication date
JP2006222957A (ja) 2006-08-24
TW200629711A (en) 2006-08-16
US7499511B2 (en) 2009-03-03
US20060190756A1 (en) 2006-08-24
JP4782575B2 (ja) 2011-09-28
KR100674955B1 (ko) 2007-01-26
TWI313539B (en) 2009-08-11

Similar Documents

Publication Publication Date Title
KR100674955B1 (ko) 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US7397876B2 (en) Methods and arrangements for link power reduction
US8792535B2 (en) Semiconductor device, receiver, transmitter, transceiver and communication system
US7868949B2 (en) Circuit arrangement and method for locking onto and/or processing data, in particular audio, T[ele]v[ision] and/or video data
US7683685B2 (en) System and method for implementing a digital phase-locked loop
US9130736B2 (en) Transceiver system having phase and frequency detector and method thereof
CN106656168B (zh) 时钟数据恢复装置及方法
EP2153523B1 (en) Frequency synchronization
US10409322B2 (en) Clock generating circuit, serial-parallel conversion circuit, and information processing device
EP2092681A1 (en) Method and circuit for receiving data
US6449017B1 (en) RGB self-alignment and intelligent clock recovery
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
KR100519352B1 (ko) 디지털 방송 수신기의 락 검출 장치 및 방법
Lu et al. A 2.7-Gb/s multiplexed-DLL-based CDR circuit for±10% clock-embedded spread-spectrum modulation depth
US7795924B2 (en) Phase detecting module and detecting method thereof
US8339207B2 (en) System and method for effectively implementing a loop filter device
WO2003081766A1 (en) Detection of frequency differences between signals
JP2008124709A (ja) 信号再生回路、受信装置、及び測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14