KR100519352B1 - 디지털 방송 수신기의 락 검출 장치 및 방법 - Google Patents

Abstract

본 발명은 디지털 방송 수신기에 관한 것으로, 특히 디지털 방송 수신기의 락 검출 장치 및 방법에 관한 것이다. 본 발명에 따르면 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부의 보다 나은 수렴 특성을 얻기 위한 락 검출 방법에 있어서, 상기 심볼 동기부의 타이밍 에러 검출기에서 채널 상태에 따라 계산된 타이밍 에러 신호의 평균 DC 전력을 계산하는 단계와, 상기 타이밍 에러 신호의 단위 지터 전력을 계산하는 단계와, 상기 계산된 평균 DC 전력과 단위 지터 전력을 비교하는 단계와, 상기 비교 결과에 따라 락/언락 카운트 신호를 생성하는 단계와, 상기 락/언락 카운트 신호를 각 Threshold 값까지 카운트하여 락/언락 신호를 생성하는 단계와, 상기 락/언락 신호를 통해 락 단계 제어 신호를 생성하는 단계를 포함하여 이루어짐으로써, 락 검출 오류를 방지하며 보다 빠르고 정확한 수렴 특성을 얻는 효과가 있다.

Description

디지털 방송 수신기의 락 검출 장치 및 방법{Apparatus and method for lock detection of digital broadcasting receiver}

본 발명은 디지털 방송 수신기에 관한 것으로, 특히 디지털 방송 수신기의 락 검출 장치 및 방법에 관한 것이다.

일반적으로 디지털 TV 케이블 채널의 전송 방식의 표준으로 선정된 QAM(Quadrature Amplitude Modulation) 수신기의 심볼 동기 블록은 심볼 열의 클럭을 재생하는 과정이므로 클럭 동기 또는 클럭 재생기라고도 불린다.

상기 심볼 동기의 목적은 수신된 데이터 열에 근거하여 수신기에서 심볼 천이 시점을 올바르고 정확하게 추정하는데 있다.

따라서, 이러한 심볼 동기 과정은 디지털 통신의 복조 과정에서 반드시 필요한 과정이며, 보다 나은 수렴 특성을 얻기 위해 락 검출기(Lock detector)를 사용한다.

상기 락 검출기를 포함한 심볼 동기부의 기능을 첨부한 도면을 통해 살펴보면 다음과 같다.

도 1은 일반적인 락 검출기를 포함한 QAM 복조기의 블록 다이어그램을 나타낸 도면이다.

도 1과 같이, 일반적인 QAM 복조기는 입력 신호와 수치 제어 발진기(NCO)(5)에서 출력된 소정 주파수의 신호와 곱하여 기저대역 신호를 출력하는 곱셈기(1)와, 상기 곱셈기(1)에서 출력된 기저대역 신호를 입력받아 샘플링하는 재표본기(2)와, 상기 재표본기(2)에서 출력된 신호를 입력받아 디코딩과 같은 신호 처리를 하기 위한 기저대역 신호 처리부(3)와, 상기 기저대역 신호 처리부(3)에서 출력된 신호에서 왜곡 보상을 해주는 반송파 동기부 및 채널 등화기(4)와, 상기 반송파 동기부 및 채널 등화기(4)에서 검출된 에러에 의해 정확한 기저대역 신호를 얻기 위한 주파수의 신호를 출력하는 수치제어 발진기(5)와, 상기 기저대역 신호 처리부(3)로부터 입력된 신호에서 심볼 천이 시점을 올바르게 추정하기 위한 심볼 동기부(6)와, 상기 심볼 동기부(6)의 수렴 상태를 검출하여 대역폭을 조정해 주기 위한 락 검출기(7)로 구성된다.

여기서, 상기 심볼 동기부(6)는 일반적으로 반송파 동기부 및 채널 등화기(4)의 앞단에 위치하여 후단의 반송파 동기부 및 채널 등화기(4)에 동기화된 심볼 데이터를 전달한다.

따라서 심볼 동기의 수렴 특성은 후단의 반송파 동기부 및 채널 등화기(4)의 수렴 특성에 영향을 주게 된다.

그러므로, 상기 심볼 동기부(6)의 수렴 특성은 빠른 초기 동기 포착과 정상에서 적은 지터 특성이 요구된다.

상기 빠른 동기 포착을 위해서는 심볼 동기 루프(Timing recovery loop)의 루프 대역 넓이(Loop bandwidth)가 넓어야 하고, 정상에서 적은 지터 특성을 얻기 위해선 반대로 심볼 동기 루프의 루프 대역 넓이가 좁아야 한다.

이러한 수렴 특성을 얻기 위해서는 초기에 넓은 루프 대역으로 동기를 포착하고, 정상에 수렴했을 때 락 검출기(7)를 이용하여, 루프 대역 넓이를 점진적으로 좁혀 나가는 방법을 사용한다.(이러한 방법을 Gear shifting이라 한다)

또한 반송파 동기부 및 채널 등화기(4)와 연동하여 보다 빠르고 정확한 수신기의 수렴 특성을 얻기 위해선 심볼 동기 루프의 수렴 상태에 대한 정보가 필요하다.

따라서, 심볼 동기부(6)의 락 검출기(7)는 수신기의 성능을 향상시키고 안정화하는데 필수적이며, 이러한 주요한 역할을 하는 락 검출기(7)는 정확한 감지 능력이 필수적으로 요구된다.

상기 락 검출기의 종래 기술에 따른 락 검출 알고리즘 및 구성을 첨부한 도 2를 통해 알아보면 다음과 같다.

도 2는 종래 기술에 따른 타이밍 락 검출기를 나타낸 블록도이다.

먼저, 도 2와 같이, 심볼 동기부(6)로 입력되는 기저대역 신호는 상기 심볼 동기부(6) 내부의 타이밍 에러 검출기(TED : Timing Error Detector)(61)로 입력된다.

QPSK(Quadrature Phase Shift Keying)나 QAM(Quadrature Amplitude Modulation) 시스템 구현시, 송수신기의 아날로그부 채널을 통과하면서 타이밍 주파수와 위상 오프셋이 발생하므로, 상기 심볼 동기부(6)의 타이밍 에러 검출기(61)는 기저대역 신호로부터 이러한 에러를 계산해 낸다.

상기 계산된 에러는 루프 필터(63)의 적분기(미도시)에 에러 값을 누적하여, 발진기(NCO(Number Controlled Oscillator) 또는 VCO(Voltage Controlled Oscillator))(65)를 제어함으로써 심볼 동기를 복구하게 된다.

이때, 재표본기(2)와 심볼 동기부(6)로 이루어진 폐 루프의 루프 대역 넓이는 폐 루프의 이득에 비례함으로, 상기 폐 루프의 이득을 타이밍 락 검출기(7)를 이용하여 단계적으로 조정함으로써 루프 대역 넓이를 제어할 수 있다.

도 2의 타이밍 락 검출기(7)는 루프 필터(63)에 연결되어, 상기 루프 필터(63)의 적분기에 누적되는 에러 값(X)의 분산을 구하여, 이를 비교기(71)에서 고정된 Threshold값과 비교함으로써 락 시점을 판단한다.

상기 락 신호는 락 제어기(73)에 전달되어 폐루프의 루프 대역 넓이가 선택되어 진다.

도 3은 종래 락 검출기의 원리를 설명하기 위해 나타낸 도면으로서, 도 3a는 타이밍 오프셋에 대한 수렴 곡선을 나타낸 도면이고, 도 3b는 타이밍 오프셋에 대한 수렴 곡선의 분산을 나타낸 도면이다.

도 3a를 통해, 기준 타이밍 오프셋 주파수에 수렴 이후 정상 상태에서 채널 상태(SNR)에 따라 잔류 지터의 크기도 달라짐을 알 수 있다.

도 3b를 통해, 루프 필터의 적분기에 누적되는 에러값(X)은 채널 상태(SNR)에 따라 수렴 후 정상 상태에서 채널 상태에 반비례하는 잔류 지터 특성으로 인해, 에러 값(X)의 분산도 채널 상태에 따라 변화함을 알 수 있다. 상기 에러 값(X)의 분산 Variance(X)는 E[X²]-E[X]² 식으로 구해진다.

이에 따라 종래 기술에 있어서는, 분산을 계산하는 하드웨어의 비용이 매우 크고, 채널 상태에 따라 수렴 후 분산의 값이 다르므로 고정된 Threshold 값은 잘못된 락 신호를 발생시켜 락 오류를 일으킬 수 있는 문제점이 있었다.

이와 같은 락 오류는 수렴 시간을 연장시킬 뿐만 아니라, 큰 타이밍 주파수와 위상 오프셋에 대하여 수렴을 불가능하게 할 수도 있다.

물론, SNR 계산기를 이용하여 적절한 Threshold 값을 구할 수도 있으나, SNR 계산기의 계산시간 만큼 심볼 동기부의 수렴 시간이 길어지게 되어, 적은 잔류 특성을 가지게 하는 것은 가능하나, 빠른 동기 포착 수렴 특성은 불가능해짐으로 락 검출기로써의 성능을 제대로 발휘할 수 없게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 수렴 정도를 판단하기 위해 고정된 기준값을 사용하지 않고 채널의 상태에 따라 계산된 타이밍 에러 값의 지터 전력을 기준값으로 사용함으로써, 락 오류를 방지하고 빠르고 정확한 수렴 특성을 얻는 타이밍 락 검출 장치 및 방법을 제시하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 방송 수신기의 락 검출 방법은, 상기 디지털 방송 수신기 내부 심볼 동기부의 타이밍 에러 검출기에서 채널 상태에 따라 계산된 타이밍 에러 신호의 평균 DC 전력을 계산하는 단계와, 상기 타이밍 에러 신호의 단위 지터 전력을 계산하는 단계와, 상기 계산된 평균 DC 전력과 단위 지터 전력을 비교하는 단계와, 상기 비교 결과에 따라 락/언락 카운트 신호를 생성하는 단계와, 상기 락/언락 카운트 신호를 각 Threshold 값까지 카운트하여 락/언락 신호를 생성하는 단계와, 상기 락/언락 신호를 통해 락 단계 제어 신호를 생성하는 단계를 포함하여 이루어지며, 상기 락 단계 제어 신호를 통해 상기 심볼 동기부의 루프 대역 선택부에 복수의 단계로 구성된 루프 대역 중 하나를 선택하는 것을 특징으로 한다.

심볼 데이터로부터 MSE를 구하여 채널 상태를 예측하는 단계와, 상기 예측된 채널 상태 값과 기 설정된 채널 상태 값을 비교하는 단계와, 상기 비교 결과 상기 예측된 채널 상태 값이 기 설정된 채널 상태 값 이상인 경우 채널 상태 조건 만족 신호를 생성하는 단계와, 상기 채널 상태 조건 만족 신호에 따라 최종 락 단계로 이동하는 단계를 더 포함하여 이루어짐을 특징으로 한다.

상기 평균 DC 전력을 계산하는 단계는, 매 심볼마다 발생한 타이밍 에러를 적분 구간 동안 누적하는 단계와, 상기 누적된 타이밍 에러를 적분 구간의 크기로 나누어 평균 DC를 구하는 단계와, 상기 평균 DC를 제곱하는 단계로 이루어짐을 특징으로 한다.

상기 단위 지터 전력을 계산하는 단계는, 매 심볼마다 발생한 타이밍 에러를 제곱하는 단계와, 상기 제곱값을 적분구간 동안 누적하는 단계와, 상기 누적된 값을 적분 구간의 크기로 나누어 평균 지터 전력을 구하는 단계와, 상기 평균 지터 전력을 샘플수로 나누는 단계로 이루어짐을 특징으로 한다.

상기 락/언락 카운트 신호를 생성하는 단계는, 상기 단위 지터 전력이 평균 DC 전력보다 크거나 같은 경우 락 카운트 신호를 출력하고, 상기 단위 지터 전력이 평균 DC 전력보다 작은 경우 언락 카운트 신호를 출력함을 특징으로 한다.

상기 락 신호 생성 단계는, 상기 락 카운트 신호를 카운트하여 증가된 카운터 값이 락 Threshold 값보다 같거나 크게되면 락 신호를 발생하고 리셋되는 단계가 반복되어 이루어짐을 특징으로 한다.

상기 언락 신호 생성 단계는, 상기 언락 카운트 신호를 카운트하여 감소된 카운터 값이 언락 Threshold 값보다 같거나 작게되면 언락 신호를 발생하고 리셋되는 단계가 반복되어 이루어짐을 특징으로 한다.

본 발명에 따른 디지털 방송 수신기의 락 검출 장치는, 상기 디지털 방송 수신기 내부 심볼 동기부의 타이밍 에러 검출기로부터 검출된 타이밍 에러 신호의 평균 DC 전력을 계산하기 위한 평균 DC 전력 계산부와, 상기 타이밍 에러 신호로부터 단위 지터 전력을 계산하기 위한 단위 지터 전력 계산부와, 상기 계산된 평균 DC 전력과 단위 지터 전력을 비교하여 락/언락 카운트 신호를 생성하기 위한 락/언락 카운트 신호 발생기와, 상기 락/언락 카운트 신호를 입력받아 각 Threshold 값까지 카운트하여 락 또는 언락 신호를 생성하는 신뢰도 카운터와, 상기 락/언락 신호를 통해 락 단계 선택 제어 신호를 생성하는 락 제어기를 포함하여 구성함을 특징으로 한다.

상기 락 검출기에, 채널 상태를 예측하여 상기 예측된 채널 상태 값이 기 설정된 채널 상태 값 이상인 경우 채널 상태 조건 만족 신호를 생성하는 채널 상태 예측기를 더 포함하여 구성함을 특징으로 한다.

이하 발명의 바람직한 실시예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.

도 4는 본 발명에 따른 락 검출 장치를 포함한 타이밍 복구 장치를 나타낸 블록도이다.

도 4와 같이, 본 발명에 따른 타이밍 복구 장치는, 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부(100)와, 락을 검출하는 타이밍 락 검출부(200)로 구성된다.

상기 심볼 동기부(100)는 다시 기저대역 신호를 입력 받아 타이밍 에러를 검출하는 타이밍 에러 검출부(101)와, 상기 타이밍 에러 값을 입력 받아 각 단계에 따라 루프 이득을 선택하여 타이밍 복구 루프 대역폭을 결정하는 이득 선택부(103)와, 검출된 에러값을 누적하여 이를 보정하기 위한 루프 필터(105)와, 상기 루프 필터(105)에서 출력된 보정 전압에 따른 샘플링 주파수를 출력하는 발진부(VCO 혹은 NCO)(107)로 구성된다.

다음으로, 상기 타이밍 락 검출부(200)는 다시 타이밍 에러 신호의 이상적인 심볼에서 검출된 타이밍 에러 성분의 전력을 통해 평균 DC 전력을 계산하는 평균 DC 전력 계산부(201)와, 타이밍 에러 신호의 AC 성분으로부터 단위 지터 전력을 계산하는 단위 지터 전력 계산부(203)와, 상기 평균 DC 전력과 단위 지터 전력을 비교하여 락/언락(Lock/Unlock) 카운트 신호를 발생하는 락/언락 카운트 신호 발생기(205)와, 상기 락/언락 카운트 신호를 입력받아 각 Threshold 레벨까지 카운트하여 락 또는 언락 신호를 출력하는 신뢰도 카운터 및 락 제어기와, 채널 상태(SNR) 조건 만족 신호를 상기 락 제어기에 보내는 채널 상태 예측기로 구성된 신뢰도 카운터, 락 제어기 및 채널 상태 예측기(207)로 구성된다.

이와 같이 구성된 본 발명에 따른 타이밍 복구 장치 중 먼저 본 발명의 핵심인 타이밍 락 검출 과정을 설명하면 다음과 같다.

상기 타이밍 에러 검출기(101)를 통해 검출된 타이밍 에러 신호의 성분은 크게 이상적인 심볼에서 검출된 타이밍 에러 성분과, 심볼에 추가된 백색 잡음에 의한 지터 성분으로 구분할 수 있다.

상기 타이밍 에러 신호를 주파수 도메인에서 관찰하면 이상적인 심볼에서 검출된 타이밍 에러 성분의 전력은 타이밍 에러의 평균 DC 전력으로 볼 수 있고, 심볼에 추가된 백색 잡음에 의한 지터 성분은 타이밍 에러의 AC 성분의 백색 잡음으로 볼 수 있다.

본 발명에 따르면, 상기 타이밍 에러로부터 평균 전력을 검출하여 타이밍 복구 루프의 락 정보로 이용하게 되는데 이를 첨부한 도면을 통해 설명하면 다음과 같다.

도 5a 내지 5c는 본 발명에 따른 타이밍 락 검출기의 동작 원리를 설명하기 위해 나타낸 것이다.

도 5a는 수렴 전에 주파수 도메인에서 전력 성분을 나타낸 것으로, 도 5a와 같이, 주파수 도메인에서 전력은 잔류 지터 전력과 이상적인 심볼 타이밍 에러 성분의 전력 및 단위 지터 전력으로 구분된다.

상기 잔류 지터 전력과 이상적인 심볼 타이밍 에러 성분의 전력의 합이 평균 DC 전력이고, 상기 단위 지터 전력은 타이밍 에러의 AC 성분의 백색 잡음이다.

상기 평균 DC 전력 성분은 타이밍 복구 루프의 수렴 시간이 지남에 따라 도 5b와 같이 감소하게 된다.

결국, 최종 수렴이 완료되면 도 5c와 같이, 평균 DC 전력 성분은 잔류 지터 성분만 존재하게 된다.

따라서, 상기 잔류 지터 성분의 크기를 예측하기 위하여 타이밍 에러의 AC 성분으로부터 단위 지터 전력을 구하고, 이를 평균 DC 전력 값과 비교함으로써 락/언락 신호를 생성할 수 있게 되는데, 이를 첨부한 도 6에 도시하였다.

도 6은 본 발명에 따른 타이밍 락 검출기를 구현하는 일실시예를 나타낸 도면이다.

도 6과 같이, 단위 지터 전력 계산부(203)에서 매 심볼마다 발생한 타이밍 에러의 제곱값을 취한 후 적분 구간동안 누적하고, 이를 적분 구간의 크기로 나누어 평균 지터 전력을 구한다.

상기 평균 지터 전력을 다시 샘플수로 나누어 단위 지터 전력을 계산하고, 상기 단위 지터 전력을 락/언락 카운트 신호 발생기(205)의 비교기(205a)로 입력한다.

또한, 평균 DC 전력 계산부(201)에서는 매 심볼마다 발생한 타이밍 에러를 적분 구간동안 누적하여, 이를 적분 구간의 크기로 나누어 평균 DC를 구한다.

상기 평균 DC 값을 제곱하여 평균 DC 전력을 계산하고, 이 값을 락/언락 카운트 신호 발생기(205)의 비교기(205a)로 입력한다.

상기 락/언락 카운트 신호 발생기(205)의 비교기(205a)에서는 상기 단위 지터 전력값과 평균 DC 전력 값을 비교하여 단위 지터 전력 값이 평균 DC 전력 값 보다 크거나 같으면 락 카운트 신호('0')를 발생하고, 단위 지터 전력 값이 평균 DC 전력 값 보다 작으면 언락 카운트 신호('1')를 생성한다.

상기 생성된 락/언락 카운트 신호를 신뢰도 카운터에 누적하여 타이밍 복구부의 락/언락을 판단하게 되는데 이를 첨부한 도 7을 통해 상세히 설명하면 다음과 같다.

도 7은 본 발명에 따른 채널 상태 예측기를 포함한 락 제어기와 신뢰도 카운터의 세부 블록도를 나타낸 도면으로, 이는 도 4의 신뢰도 카운터, 락 제어기 및 SNR 예측기를 나타내는 블록의 내부 구성을 나타낸 것이다.

도 7과 같이, 신뢰도 카운터(207a)는 락/언락 카운트 신호에 따라 카운터 값을 증가시키거나 감소시키기 위한 카운터(207aa)와, 상기 카운터(207aa)를 통해 증가 혹은 감소되는 카운터 값을 각각의 Threshold값과 비교하기 위한 비교기(CMP)(207ab)로 구성된다.

상기와 같이 구성된 신뢰도 카운터(207a)의 동작을 살펴보면 다음과 같다.

락/언락 카운트 신호 발생기(205)에서 발생된 락/언락 카운트 신호는 신뢰도 카운터(207a)의 카운터(207aa)로 입력된다.

만일, 상기 카운터(207aa)로 락 카운트 신호('0')가 입력된 경우, 상기 락 카운트 신호('0')를 카운트하여 카운트 값을 증가(+1)시킨다. 상기 증가되는 카운트 값을 비교기(207ab)를 통해 락 Threshold와 비교하게 되는데, 상기 비교 결과 증가된 카운트 값이 상기 락 Threshold와 같거나 크게 되면 락 신호를 발생시키고 상기 카운터(207aa)를 리셋한다.

상기 리셋된 카운터(207aa)는 다시 락 카운트 신호('0')에 따라 카운트 값이 증가(+1)되고 리셋되는 과정을 되풀이하게 되는데, 이는 이와 같은 락 신호가 입력되는 락 제어기(207b)를 통해 단계가 증가하는 락 단계 제어 신호를 생성하게 함으로써, 이후 루프 이득 선택부(103)에서 선택되는 루프 대역 넓이가 좁아져 정상 상태에서 좀 더 적은 지터 특성을 얻기 위한 기어 쉬프팅을 하기 위함이다.

또한, 상기 카운터(207aa)는 상기 카운터(207aa)로 언락 카운트 신호('1')가 입력된 경우, 상기 언락 카운트 신호('1')를 카운트하여 카운트 값을 감소(-1)시킨다. 상기 감소되는 카운트 값을 비교기(207ab)를 통해 언락 Threshold와 비교하여, 상기 언락 Threshold 보다 작거나 같게 되면 언락 신호를 발생시키고 상기 카운터(207aa)를 리셋한다.

상기 리셋된 카운터(207aa)는 마찬가지로 언락 카운트 신호('1')에 따라 카운트 값이 감소(-1)되고 리셋되는 과정을 되풀이하게 되는데, 이는 이와 같은 락 신호가 입력되는 락 제어기(207b)를 통해 단계가 감소하는 락 단계 제어 신호를 생성하게 함으로써 이후, 루프 이득 선택부(103)를 통해 선택되는 루프 대역 넓이가 넓어져 보다 빠른 초기 동기 포착을 하기 위함이다.

이와 같은 과정을 첨부한 도면을 통해 좀 더 상세히 설명하면 다음과 같다.

도 8a 내지 8b는 본 발명에 따른 락/언락 카운트 신호와 신뢰도 카운터의 실시예를 나타낸 도면이다.

도 8a는 본 발명에 따른 타이밍 오프셋에 대한 수렴 곡선의 분산값을 나타낸 도면으로, 도 8a와 같이, 평균 DC 전력 성분과 단위 지터 전력에 따라 락/언락 카운트 신호 구간이 나뉜다.

즉, 특정 채널 상태(SNR)에 따른 평균 DC 전력이 단위 지터 전력보다 큰 구간이 언락 카운트 신호('1')구간이며, 평균 DC 전력이 단위 지터 전력보다 작거나 같은 구간이 락 카운트 신호('0')구간이다.

상기 락/언락 카운트 신호에 대해 신뢰도 카운터에서의 신호 흐름을 나타낸 것이 도 8b이다.

도 8b와 같이, 언락 카운트 신호의 경우, 최초 0에서 카운트 값이 감소(-1)하게 되고, 상기 감소된 카운트 값이 언락 카운터 Threshold 값보다 같거나 적게되면 리셋된다. 이러한 과정이 반복됨으로써 앞서 설명한 바와 같이 루프 대역폭을 넓여간다.

상기와 같이, 단계별로 루프 대역폭을 넓여가다가, 평균 DC 전력이 단위 지터 전력보다 작거나 같은 경우가 발생하면 락 카운트 신호가 되어, 카운트 값이 즈가(+1)하게 된다. 상기 증가된 카운트 값이 락 카운터 Threshold 값보다 같거나 크게 되면 다시 리셋되고, 이러한 과정이 반복됨으로써 루프 대역폭을 좁혀가게 된다.

이와 같이, 락/언락 카운트 신호에 따라 락/언락 신호가 발생하면 상기 신호는 도 7의 락 제어기(207b) 내부의 락 상태 카운터(207ba)로 입력된다.

상기 락 제어기(207b)에서는 이득 선택부(103)의 이득(gain) 단계만큼 락 단계(step)를 갖는다. 즉, 상기 락/언락 신호에 따라 상기 락 단계를 증가시키거나 감소시키는 것이다.

이를 첨부한 도 9를 통해 설명하면 다음과 같다.

도 9는 본 발명에 따른 루프 이득 선택부의 내부 구성을 나타낸 블록도이다.

도 9와 같이, 루프 이득 선택부(103)는 타이밍 에러 검출기(101)로부터 출력된 타이밍 에러 신호를 입력 받아 각각의 단계(step)에 따른 이득을 곱하여 출력하는 이득 설정부(103a)와 상기 락 제어기(207b)에서 출력된 락 단계 제어 신호(step_mode)에 의해 상기 이득 설정부(103a)의 값 중 적절한 루프 이득을 선택하는 먹스부(103b)로 구성된다.

즉, 락 제어기(207b)를 통해 단계(step)가 선택되어 입력되면 상기 루프 이득 선택부(103)에서 상기 단계에 따른 이득을 곱하여 출력함으로써 루프 대역 넓이가 결정되는 것이다.

또한, 보다 신속하고 신뢰도 높은 락 처리를 위해 채널 상태(SNR) 예측기를 포함하여 구성하기도 한다.

즉, 도 7의 채널 상태 예측기(207c)는 보다 신속하고 신뢰도 높은 락 처리를 위해 추가된 블록으로서, 심볼 데이터로부터 MSE(Mean Square Error)를 구하여 채널 상태(SNR)를 예측하고, 일정 채널 상태 값 이상의 값이 예측되면 채널 상태 조건을 만족했다는 채널상태 조건 만족 신호를 락 제어기(207b)에 보내는 역할을 한다.

상기 락 제어기(207b)는 채널 상태 예측기로부터 채널 상태 조건 만족 신호를 입력받아 최종 락 단계로 조건부 이동을 수행하도록 하는 락 단계 제어 신호를 생성하도록 함으로써 보다 신속하고 신뢰도 높은 락 처리 기능을 수행하게 되는 것이다.

이와 같은 방법으로 수렴 상태에 따라 락이 검출되어 대역폭이 결정되면, 상기 대역폭에 따라 검출된 에러 값들은 루프 필터(105)에 누적되고, 상기 누적된 값들이 보정된다. 상기 보정된 값에 따라 발진부(107)에서 샘플링 주파수를 출력하게 되고, 상기 샘플링 주파수를 입력 받은 표본기에서 샘플링하게 된다.

한편, 본 발명은 VSB/QPSK/QAM 수신기 등 통신 분야에 적용 가능하다.

이상의 설명에서와 같이 본 발명에 따른 디지털 방송 수신기에서 락 검출 장치 및 방법은 다음과 같은 효과가 있다.

첫째, 고정된 기준 값을 사용하지 않고, 채널의 상태에 따라 계산된 단위 지터 전력 값과 평균 DC 전력 값을 사용함으로써 락 검출 오류를 방지하며 보다 빠르고 정확한 수렴 특성을 얻는 효과가 있다.

둘째, 본 발명에 따른 타이밍 락 검출기는 단독으로 타이밍 복구를 수행할 수 있을 뿐만 아니라, 채널 상태 예측기와 연동하여 락 검출 오류를 방지하고, 신속한 락(lock) 처리를 하는 효과가 있다.

셋째, 본 발명에 따른 타이밍 락 검출기는 신뢰도 카운터를 갖음으로써, 채널 상태에 따라 적절한 루프 대역폭을 단계적으로 선택하는 효과가 있다.

넷째, 윈도우 방식의 적분기를 사용함으로써 최소한의 하드웨어로 구현되는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

도 1은 일반적인 락 검출기를 포함한 QAM 복조기의 블록 다이어그램을 나타낸 도면

도 2는 종래 기술에 따른 타이밍 락 검출기를 나타낸 도면

도 3a 내지 3b는 종래 기술에 따른 타이밍 락 검출기의 동작 원리를 설명하기 위해 나타낸 도면

도 4는 본 발명에 따른 타이밍 락 검출기를 포함한 타이밍 복구 장치를 나타낸 블록도

도 5a 내지 5c는 본 발명에 따른 타이밍 락 검출기의 동작 원리를 설명하기 위해 나타낸 도면

도 6은 본 발명에 따른 타이밍 락 검출기의 일실시예를 나타낸 블록도

도 7은 본 발명에 따른 락 제어기, 신뢰도 카운터 및 채널 상태 예측기를 나타낸 블록도

도 8a 내지 8b는 본 발명에 따른 락/언락 카운터 신호와 신뢰도 카운터의 실시예에 따른 동작 관계를 나타낸 도면

도 9는 본 발명에 따른 루프 이득 선택부를 나타낸 블록도

- 도면의 주요 부분에 대한 부호의 설명 -

101 : 타이밍 에러 검출기 103 : 이득 선택부

105 : 루프 필터 107 : 발진부

201 : 평균 DC 전력 계산부 203 : 단위 지터 전력 계산부

205 : 락/언락 카운트 신호 발생기

207 : 신뢰도 카운터, 락 제어기 및 채널 상태 예측기

Claims (10)

1. 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부의 보다 나은 수렴 특성을 얻기 위한 락 검출 방법에 있어서,

   상기 심볼 동기부의 타이밍 에러 검출기에서 채널 상태에 따라 계산된 타이밍 에러 신호의 평균 DC 전력을 계산하는 단계와,

   상기 타이밍 에러 신호의 단위 지터 전력을 계산하는 단계와,

   상기 계산된 평균 DC 전력과 단위 지터 전력을 비교하는 단계와,

   상기 비교 결과에 따라 락/언락 카운트 신호를 생성하는 단계와,

   상기 락/언락 카운트 신호를 각 Threshold 값까지 카운트하여 락/언락 신호를 생성하는 단계와,

   상기 락/언락 신호를 통해 락 단계 제어 신호를 생성하는 단계를 포함하여 이루어지며, 상기 락 단계 제어 신호를 통해 상기 심볼 동기부의 루프 대역 선택부에 복수의 단계로 구성된 루프 대역 중 하나를 선택하는 것을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
2. 제 1 항에 있어서,

   심볼 데이터로부터 MSE를 구하여 채널 상태를 예측하는 단계와,

   상기 예측된 채널 상태 값과 기 설정된 채널 상태 값을 비교하는 단계와,

   상기 비교 결과 상기 예측된 채널 상태 값이 기 설정된 채널 상태 값 이상인 경우 채널 상태 조건 만족 신호를 생성하는 단계와,

   상기 채널 상태 조건 만족 신호에 따라 최종 락 단계로 이동하는 단계를 더 포함하여 이루어짐을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
3. 제 1 항에 있어서, 상기 평균 DC 전력을 계산하는 단계는,

   매 심볼마다 발생한 타이밍 에러를 적분 구간 동안 누적하는 단계와,

   상기 누적된 타이밍 에러를 적분 구간의 크기로 나누어 평균 DC를 구하는 단계와,

   상기 평균 DC를 제곱하는 단계로 이루어짐을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
4. 제 1 항에 있어서, 상기 단위 지터 전력을 계산하는 단계는,

   매 심볼마다 발생한 타이밍 에러를 제곱하는 단계와,

   상기 제곱값을 적분구간 동안 누적하는 단계와,

   상기 누적된 값을 적분 구간의 크기로 나누어 평균 지터 전력을 구하는 단계와,

   상기 평균 지터 전력을 샘플수로 나누는 단계로 이루어짐을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
5. 제 1 항에 있어서, 상기 락/언락 카운트 신호를 생성하는 단계는,

   상기 단위 지터 전력이 평균 DC 전력보다 크거나 같은 경우 락 카운트 신호를 출력하고, 상기 단위 지터 전력이 평균 DC 전력보다 작은 경우 언락 카운트 신호를 출력함을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
6. 제 1 항에 있어서, 상기 락 신호 생성 단계는,

   상기 락 카운트 신호를 카운트하여 증가된 카운터 값이 락 Threshold 값보다 같거나 크게되면 락 신호를 발생하고 리셋되는 단계가 반복되어 이루어짐을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
7. 제 1 항에 있어서, 상기 언락 신호 생성 단계는,

   상기 언락 카운트 신호를 카운트하여 감소된 카운터 값이 언락 Threshold 값보다 같거나 작게되면 언락 신호를 발생하고 리셋되는 단계가 반복되어 이루어짐을 특징으로 하는 디지털 방송 수신기의 락 검출 방법.
8. 수렴 정도에 따라 복수의 단계로 타이밍 복구 루프의 대역폭을 결정하는 심볼 동기부의 보다 나은 수렴 특성을 얻기 위한 락 검출기에 있어서,

   상기 심볼 동기부의 타이밍 에러 검출기로부터 검출된 타이밍 에러 신호의 평균 DC 전력을 계산하기 위한 평균 DC 전력 계산부와,

   상기 타이밍 에러 신호로부터 단위 지터 전력을 계산하기 위한 단위 지터 전력 계산부와,

   상기 계산된 평균 DC 전력과 단위 지터 전력을 비교하여 락/언락 카운트 신호를 생성하기 위한 락/언락 카운트 신호 발생기와,

   상기 락/언락 카운트 신호를 입력받아 각 Threshold 값까지 카운트하여 락 또는 언락 신호를 생성하는 신뢰도 카운터와,

   상기 락/언락 신호를 통해 락 단계 선택 제어 신호를 생성하는 락 제어기를 포함하여 구성함을 특징으로 하는 디지털 방송 수신기의 락 검출 장치.
9. 제 8 항에 있어서,

   채널 상태를 예측하여 상기 예측된 채널 상태 값이 기 설정된 채널 상태 값 이상인 경우, 채널 상태 조건 만족 신호를 생성하는 채널 상태 예측기를 더 포함하여 구성함을 특징으로 하는 디지털 방송 수신기의 락 검출 장치.
10. 제 9 항에 있어서,

    상기 채널 상태 조건 만족 신호를 입력받아 최종 락 단계로 이동하도록 하는 락 단계 제어 신호를 생성하는 락 제어기를 더 포함하여 구성함을 특징으로 하는 디지털 방송 수신기의 락 검출 장치.