JP2000174741A - 信号推定器を用いた位相同期ループ回路 - Google Patents

信号推定器を用いた位相同期ループ回路

Info

Publication number
JP2000174741A
JP2000174741A JP10345773A JP34577398A JP2000174741A JP 2000174741 A JP2000174741 A JP 2000174741A JP 10345773 A JP10345773 A JP 10345773A JP 34577398 A JP34577398 A JP 34577398A JP 2000174741 A JP2000174741 A JP 2000174741A
Authority
JP
Japan
Prior art keywords
signal
phase
estimator
replica
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10345773A
Other languages
English (en)
Other versions
JP3377035B2 (ja
Inventor
Yoko Omori
陽子 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34577398A priority Critical patent/JP3377035B2/ja
Priority to US09/454,403 priority patent/US6294960B1/en
Publication of JP2000174741A publication Critical patent/JP2000174741A/ja
Application granted granted Critical
Publication of JP3377035B2 publication Critical patent/JP3377035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H04L2027/0042—Correction of carrier offset using an equaliser the equaliser providing the offset correction per se

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 受信信号に含まれる位相変化を高精度かつ高
速に補正する。 【解決手段】 信号推定器１０３はビタビアルゴリズム
を用いて送信信号系列の推定を行なっていて、推定信号
１１６および最小パスメトリック信号１０５を出力す
る。切替器１１１は、制御信号１１９により制御され、
速い応答速度が必要となるＰＬＬ動作開始から一定期間
は最小パスメトリック履歴信号１０５を選択し、それ以
外の場合には推定信号１１６を選択する。レプリカ生成
器１１２は、切替器１１１からの出力信号を用いてレプ
リカ信号１１８を生成する。パスメトリック履歴信号１
０５を用いたレプリカ信号１１８の生成は、応答速度が
速いが精度が低く、推定信号１１６を用い場合には応答
速度は遅いが精度が高い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタル伝送を行
う通信システムにおいて、周波数オフセットやバースト
伝送における信号立ち上がりで発生する位相変動などに
起因する位相ずれを、受信信号から検出して補正するた
めの位相同期ループ回路に関し、特許に伝送路歪みによ
り著しく劣化した受信信号でも位相ずれを正しく検出し
補正することができる信号推定器を用いた位相同期ルー
プ回路に関する。
【０００２】
【従来の技術】デジタル伝送を行う通信システムでは、
受信機により受信された受信信号には、周波数オフセッ
トやバースト伝送における信号立ち上がりで発生する位
相変動などに起因する位相が含まれている場合がある。
この受信信号に含まれている位相ずれを検出し補正する
ために、受信機側には位相同期ループ回路が設けられて
いる。
【０００３】また、デジタル伝送を行う通信システムで
は、受信信号には、伝送路で発生する歪みの影響を受け
るため、その伝送路歪みにより劣化した受信信号を復元
するために受信機側には等価器や信号推定器が設けられ
ている。
【０００４】そのため、デジタル伝送を行う通信システ
ムにおける受信機側には、伝送路歪みを除去するととも
に位相ずれを補正するために、信号推定器を用いた位相
同期ループ回路が用いられている。
【０００５】特願平０９−１３５４５４の明細書に記載
されている従来の信号推定器を用いた位相同期ループ回
路の構成を図１３のブロック図を参照して説明する。
【０００６】この従来の信号推定器を用いた位相同期ル
ープ回路は、位相回転器１０２と、遅延素子１２０と、
信号推定器３０３と、レプリカ生成器１１２と、位相検
出器１１３と、フィルタ１１４と、ＶＣＯ（Ｖｏｌｔａ
ｇｅ ＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ：電
圧制御発信器）１１５とから構成されている。
【０００７】位相回転器１０２は、入力端子１０１から
入力された受信信号１１７の位相を、ＶＣＯ１１５によ
り生成された信号に基づいて回転させることにより受信
信号１１７に含まれている位相ずれの補正を行なってい
る。
【０００８】信号推定器３０３は、歪みを受けた受信信
号からビタビアルゴリズムを用いて送信信号系列の推定
を行ない推定信号１１６として出力している。
【０００９】レプリカ生成器１１２は、予め求められた
伝送路インパルス応答値と信号推定器３０３で推定され
た推定信号１１６との畳込み演算を行い受信信号１１７
のレプリカ信号１１８を生成し出力している。
【００１０】位相検出器１１３は、レプリカ生成器１１
２において生成されたレプリカ信号１１８と遅延素子１
２０の出力信号との位相差を検出している。この際に、
受信信号１１７に周波数オフセットが加わっていると時
間の経過と共に送受信間の位相が変化して行くため、位
相検出器１１３で検出される位相差も時間の経過と共に
変化して行くこととなる。
【００１１】レプリカ生成器１１２では畳込み演算に用
いられる伝送路インパルス応答値は一定であるため、信
号推定器３０３で誤りが発生しない限り位相変動のない
レプリカ信号１１８が出力されるが、遅延素子１２０の
出力信号は位相が変化するため、位相検出器１１３から
は、この位相差が出力されることとなる。
【００１２】遅延素子１２０は、位相回転器１０２から
出力された出力信号を、信号推定器３０３で発生する遅
延量と同じ遅延量だけ遅延させてから出力している。こ
のことにより、レプリカ生成器１１２から出力されるレ
プリカ信号１１８と遅延素子１２０の出力信号とのタイ
ミングを一致させている。
【００１３】フィルタ１１４は、位相検出器１１３によ
り検出された位相差をフィルタリングすることにより帯
域制限してＶＣＯ１１５に出力している。
【００１４】ＶＣＯ１１５は、フィルタ１１４からの出
力信号により周波数が制御される信号を位相回転器１０
２に出力している。
【００１５】ここで、位相検出器１１３、フィルタ１１
４、ＶＣＯ１１５、位相回転器１０２は、フィードバッ
クループ手段として動作している。
【００１６】次に、この従来の信号推定器を用いた位相
同期ループ回路の動作について説明する。
【００１７】入力端子１０１から入力された位相ずれを
含む受信信号１１７は、位相回転器１０２により位相が
回転され、遅延素子１２０と信号推定器３０３に出力さ
れる。位相同期ループ回路が動作開始した当初は、位相
回転器１０２から出力される出力信号には位相ずれが含
まれたままとなっている。
【００１８】信号推定器３０３では、位相回転された後
の受信信号からビタビアルゴリズムを用いて送信信号系
列の推定を行ない推定信号１１６として出力している。
遅延素子１２０では、位相回転器１０２から出力された
出力信号を、信号推定器３０３で発生する遅延量と同じ
遅延量だけ遅延させてから出力している。
【００１９】位相検出器１１３では、レプリカ生成器１
１２において生成されたレプリカ信号１１８と遅延素子
１２０の出力信号との位相差が検出される。この位相検
出器１１３により検出された位相差は、フィルタ１１４
により帯域制限された後に補正すべき位相差情報として
ＶＣＯ１１５へ入力される。そして、ＶＣＯ１１５の出
力信号が位相回転器１０２へ入力され受信信号１１７の
位相が回転することにより受信信号１１７に含まれてい
る位相ずれが補正される。
【００２０】この従来の信号推定器を用いた位相同期ル
ープ回路では、位相検出器１１３により検出される位相
差が減少するような方向へ制御が行われ、受信信号１１
７に含まれている周波数オフセットなどに起因する位相
ずれが吸収される。
【００２１】この従来の信号推定器を用いた位相同期ル
ープ回路では、位相同期ループ演算における位相誤差信
号を信号推定器３０３の推定系列信号からレプリカ信号
１１８を用いて生成しているので、伝送路歪みの大きい
受信信号でも精度の高い位相同期補正演算を行うことが
できる。
【００２２】通常のビタビアルゴリズムにおいて推定信
号を判定するには、パスメトリック値の中で一番小さい
パスを選び、そのパスから過去へある数（例えば１０シ
ンボル）までさかのぼった時のパスがどの状態になって
いるかで判定を行ういわゆるトレースバックが行なわれ
ている。この判定の結果出力されるのが推定信号１１６
である。
【００２３】そのため、図１３に示した従来の信号推定
器を用いた位相同期ループ回路では、信号推定器３０３
が系列推定により推定値が確定するまでにある程度の時
間的遅れが生じる。位相変化の速度が小さいときは信号
推定器３０３の信号推定遅延が大きくても問題なく動作
するが、初期引き込み時など位相変化の速度が大きくな
ると位相同期ループの位相追従が追いつけなくなり発散
してしまう。
【００２４】位相同期ループの位相追従特性を速くする
ための一つの方法として、図１３におけるフィルタ１１
４の周波数帯域を広げ位相同期ループの応答を速くする
方法がある。しかし、フィルタ１１４の周波数帯域を広
げることにより、雑音等の外乱の影響を受けやすくなる
ので位相ずれの追従精度が劣化する。
【００２５】位相同期ループの位相追従特性を速くする
ためのもう一つの方法としては、信号推定器３０３の推
定遅延時間を小さくすることにより応答速度を速くする
方法がある。しかし、信号推定器３０３の遅延を小さく
すると信号推定器３０３の推定能力も小さくなってしま
うため、推定された信号系列にエラーが多く含まれるこ
ととなり、レプリカ信号１１８が正しく生成できなくな
る。そのため、位相検出器１１３で求められる位相差情
報の品位が劣化する。
【００２６】このことはフィルタ１１４の周波数帯域を
広げることと同様に、位相同期ループの追従が受信信号
１１７に含まれる雑音や歪みの影響で乱れることとな
り、正確に位相を追従することができなくなる。
【００２７】位相同期ループの位相追従特性を速くする
ためのもう一つの方法としては、特願平１０−２３８６
２５の明細書に記載されているような、信号推定器の最
小パスメトリック情報を用いてレプリカ信号を生成を行
う方法がある。
【００２８】この従来の信号推定器を用いた位相同期ル
ープ回路の構成を図１４に示す。
【００２９】図１４に示した従来例と図１３に示した従
来例との違いは、信号推定器３０３が信号推定器１０３
に置き換わり、遅延素子１２０が遅延素子１０６に置き
換わっている点と、レプリカ生成器１１２に入力される
のが推定信号１１６ではなく信号推定器１０３により生
成された最小パスメトリック履歴信号１０５となってい
る点である。
【００３０】信号推定器１０３は、信号推定器３０３に
対して最小パスメトリック履歴信号１０５を出力する機
能が新たに加わったものである。
【００３１】通常のビタビアルゴリズムにおいて推定信
号１１６を判定する場合に、トレースバックを行わず
に、現時点のパスの状態から信号の仮推定を行った結果
が最小パスメトリック履歴信号１０５である。最小パス
メトリック履歴信号１０５はトレースバックを行わなず
に出力されるため、信号推定器１０３へ信号が入力され
てから最小パスメトリック履歴信号１０５が出力される
までの遅延が短い。
【００３２】そのため、図１４に示した従来例では、最
小パスメトリック履歴信号１０５を使用してレプリカ信
号１１８を生成することにより位相同期ループ回路全体
の遅延時間を短縮し、応答を高速化することができる。
【００３３】そして、遅延素子１０６の遅延時間は、位
相回転器１０２から出力された受信信号が信号推定器１
０３に入力されてから、信号推定器１０３において最小
パスメトリック履歴信号１０５が生成され、レプリカ生
成器１１２においてこの最小パスメトリック履歴信号１
０５を用いて受信信号が再現されるまでの遅延時間に相
当する時間となっている。
【００３４】この最小パスメトリック履歴信号１０５を
用いてレプリカ信号１１８の生成を行う従来の信号推定
器を用いた位相同期ループ回路では、レプリカ信号１１
８を生成するまでの遅延時間が短縮され応答は早くなる
が、推定途中の情報を使用するためレプリカ信号１１８
の信頼度が低くなり、伝播路の状態によっては推定途中
の誤りのため、正確に位相誤差を検出できずに発散して
しまう。
【００３５】
【発明が解決しようとする課題】上述した従来の信号推
定器を用いた位相同期ループ回路では、下記のようなう
問題点があった。 （１）推定信号を用いてレプリカ信号を生成する場合で
は、正確な位相誤差を検出することができるが応答速度
が遅いため、位相変化の速度が大きくなると位相同期ル
ープの位相追従が追いつけなくなり発散してしまう。 （２）最小パスメトリック履歴信号を用いてレプリカ信
号を生成する場合では、応答速度を高速化することがで
きるがレプリカ信号の信頼度が低くなり正確な位相誤差
を検出することができない。
【００３６】本発明の目的は、伝送路歪みを大きく受け
た受信信号をビタビアルゴリズムを用いた信号推定器を
用いて信号推定を行うシステムにおいて、受信信号に含
まれる位相変化を高精度かつ高速に補正することができ
る信号推定器を用いた位相同期ループ回路を提供するこ
とである。
【００３７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号推定器を用いた位相同期ループ回路
は、受信信号に含まれている位相ずれを検出して補正す
るとともに伝送路歪み除去するための、信号推定器を用
いた位相同期ループ回路であって、前記受信信号からビ
タビアルゴリズムを用いて送信信号系列の推定を行ない
推定信号として出力するとともにビタビアルゴリズムに
おいてトレースバックを行わずに現時点のパスの状態か
ら信号の仮推定を行った結果得られる最小パスメトリッ
ク履歴信号を出力している信号推定器と、制御信号がア
クティブの場合には前記推定信号を選択して出力し、前
記制御信号がインアクティブの場合には前記最小パスメ
トリック履歴信号を選択して出力する切替手段と、前記
切替手段により選択された信号を用いてレプリカ信号を
生成するレプリカ生成手段と、前記レプリカ信号と前記
受信信号とから前記受信信号に含まれている位相差を検
出して該位相差を補正するフィードバックループ手段
と、前記制御信号を、前記フィードバックループ手段が
動作開始してから予め定められた一定期間のみインアク
ティブとする制御信号生成手段とを有している。
【００３８】本発明は、フィードバックループ手段が動
作開始してから一定期間以内では、ビタビアルゴリズム
における最小パスメトリック履歴信号を用いてレプリカ
信号の生成を行ない、フィードバックループ手段が動作
開始してから一定期間経過後には、ビタビアルゴリズム
における推定信号を用いてレプリカ信号の生成を行なう
ようにしたものである。
【００３９】信号推定器では受信信号を入力してから推
定結果信号が出力されるまである程度の遅延を生じる
が、最小パスメトリック履歴情報はほとんど遅延するこ
となしに出力することができる。一方、推定信号は遅延
を生じる反面、最小パスメトリック履歴信号と比較して
信号の信頼度が高く、位相誤差がより正確に検出でき
る。
【００４０】したがって、フィードバックループ手段の
状態に応じて、これら２つの信号を使い分けることによ
って、フィードバックループ手段の動作開始から一定期
間以内には応答速度を速くすることができ、一定期間経
過した後の安定状態においてはより信頼度の高い位相誤
差情報を用いて位相ずれの補正を行うことができる。ま
た、本発明の他の信号推定器を用いた位相同期ループ回
路は、受信信号に含まれている位相ずれを検出して補正
するとともに伝送路歪み除去するための、信号推定器を
用いた位相同期ループ回路であって、前記受信信号から
ビタビアルゴリズムを用いて送信信号系列の推定を行な
い推定信号として出力するとともにビタビアルゴリズム
においてトレースバックを行わずに現時点のパスの状態
から信号の仮推定を行った結果得られる最小パスメトリ
ック履歴信号を出力している信号推定器と、制御信号が
アクティブの場合には前記推定信号を選択して出力し、
前記制御信号がインアクティブの場合には前記最小パス
メトリック履歴信号を選択して出力する切替手段と、前
記切替手段により選択された信号を用いてレプリカ信号
を生成するレプリカ生成手段と、前記レプリカ信号と前
記受信信号とから前記受信信号に含まれている位相差を
検出して該位相差を補正するフィードバックループ手段
と、前記制御信号を、前記フィードバックループ手段が
動作開始してから予め定められた一定期間である場合ま
たは前記フィードバックループ手段において検出された
位相差が予め定められた一定値以上の場合にインアクテ
ィブとする制御信号生成手段とを有している。
【００４１】本発明は、フィードバックループ手段が動
作開始してから予め定められた一定期間経過し、フィー
ドバックループ手段の動作が安定している場合でも、検
出された位相差がある一定値以上の場合には最小パスメ
トリック履歴信号を用いてレプリカ信号を生成するよう
にしたものである。
【００４２】したがって、フィードバックループ手段の
状態だけでなく追従すべき位相変動量に応じて応答速度
と位相補正の精度を切り替えることができる。
【００４３】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
【００４４】（第１の実施形態）図１は本発明の第１の
実施形態の信号推定器を用いた位相同期ループ回路の構
成を示すブロック図である。図１３、図１４中と同番号
は同じ構成要素を示す。
【００４５】本実施形態の信号推定器を用いた位相同期
ループ回路は、位相回転器１０２と、信号推定器１０３
と、遅延素子１０６、１０７と、切替器１０８、１１１
と、カウンタ１０９と、フィルタ１１０、１１４と、レ
プリカ生成器１１２と、位相検出器１１３と、ＶＣＯ１
１５とから構成されている。
【００４６】本実施形態の信号推定器を用いた位相同期
ループ回路は、図１４に示した従来の信号推定器を用い
た位相同期ループ回路に対して、切替器１０８、１１１
と、遅延素子１０７と、カウンタ１０９と、フィルタ１
１０が新たに追加されたものである。
【００４７】カウンタ１０９およびフィルタ１１０は、
制御信号生成手段を構成していて、切替器１０８、１１
１を制御するための信号である制御信号１１９を生成し
て出力している。
【００４８】切替器１１１では、制御信号１１９に基づ
いて、信号推定器１０３からの最小パスメトリック履歴
信号１０５と推定信号１０６のうちのどちらかを選択し
てレプリカ生成器１１２に出力している。
【００４９】遅延素子１０６、１０７は位相回転器１０
２の出力信号を信号推定器１０３およびレプリカ生成器
１１２で発生する遅延に相当する時間だけ遅延させて出
力している。
【００５０】すなわち、遅延素子１０６の遅延時間は、
位相回転器１０２から出力された受信信号が信号推定器
１０３に入力されてから、信号推定器１０３において最
小パスメトリック履歴信号１０５が生成され、レプリカ
生成器１１２においてこの最小パスメトリック履歴信号
１０５を用いて受信信号が再現されるまでの遅延時間に
相当する時間となっている。
【００５１】また、遅延素子１０７の遅延時間は、位相
回転器１０２から出力された受信信号が信号推定器１０
３に入力されてから、信号推定器１０３において推定信
号１１６が生成され、レプリカ生成器１１２においてこ
の推定信号１１６を用いて受信信号が再現されるまでの
遅延時間から、遅延素子１０６の遅延時間を引いた遅延
時間に相当する時間となっている。
【００５２】切替器１０８ではフィルタ１１０からの制
御信号１１９に基づいて、位相回転器１０２からの出力
信号に付加する遅延時間を切り替えている。このことに
より位相回転器１０２の出力信号のタイミングとレプリ
カ生成器１１２から出力される信号との同期をとること
ができる。
【００５３】図２は、図１に示したブロック図におい
て、受信信号１１７の中の位相ずれ成分のみに着目した
ときのブロック図である。
【００５４】図１の位相回転器１０２は図２では加算器
５０２で表すことができる。また、図１の信号推定器１
０３と遅延素子１０６、１０７とレプリカ生成器１１２
は図２では遅延素子５０３のみに代表することができ
る。また図１のＶＣＯ１１５は、図２では遅延素子５０
６と加算器５０５で構成される積分器として表すことが
できる。
【００５５】このように位相ずれ成分のみに着目する
と、信号推定器を用いた位相同期ループ回路は、通常の
ＰＬＬ回路のループ内に遅延素子５０３が加わったのみ
の構成として解釈することができる。従来の信号推定器
を用いた位相同期ループ回路と本実施形態の違いは図２
における遅延素子５０３の遅延時間にある。本実施形態
ではこの遅延時間を切り替えることができる。図２にお
ける位相同期ループの応答特性は遅延素子５０３の遅延
時間とフィルタ５０４の周波数特性によって決まる。位
相同期ループの応答速度を上げるには、フィルタ１１４
の帯域を広げることにより実現できるが、雑音等の外乱
の影響を受けやすくなるので応答精度が劣化する。一
方、遅延素子５０３の遅延時間を小さくすることによっ
ても位相同期ループの応答速度を高くすることができ
る。この場合、遅延時間を小さくしても信号推定器１０
３での推定が正常に行われていれば応答精度が劣化しな
いので、ＰＬＬの動作初期の引き込み時のように受信信
号の位相変動が大きいときでも、位相補正の制御がかか
るようになる。
【００５６】次に本実施形態の信号推定器を用いた位相
同期ループ回路の動作について詳細に説明する。
【００５７】以下の説明では、伝送路歪みのインパルス
応答を（ｈ0、ｈ1、ｈ2）の３シンボルに拡がっている
と仮定し、変調方式としてＢＰＳＫを用いて説明する。
また、信号推定器１０３は３タップのＭＬＳＥ（Ｍａｘ
ｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ Ｓｅｑｕｅｎｔｉａ
ｌ Ｅｓｔｉｍａｔｉｏｎ：最尤系列判定）を用いたも
のとし、図３に示すようにブランチの数は８つとなる。
【００５８】図３に示すビタビアルゴリズムにおいて、
８つのブランチメトリックは下記に示す式１から式８に
基づいて求められる。
【００５９】 ｂ0,n＝│ｒn−（−ｈ0−ｈ1−ｈ2）│2 ・・・ （１） ｂ1,n＝│ｒn−（＋ｈ0−ｈ1−ｈ2）│2 ・・・ （２） ｂ2,n＝│ｒn−（−ｈ0＋ｈ1−ｈ2）│2 ・・・ （３） ｂ3,n＝│ｒn−（＋ｈ0＋ｈ1−ｈ2）│2 ・・・ （４） ｂ4,n＝│ｒn−（−ｈ0−ｈ1＋ｈ2）│2 ・・・ （５） ｂ5,n＝│ｒn−（＋ｈ0−ｈ1＋ｈ2）│2 ・・・ （６） ｂ6,n＝│ｒn−（−ｈ0＋ｈ1＋ｈ2）│2 ・・・ （７） ｂ7,n＝│ｒn−（＋ｈ0＋ｈ1＋ｈ2）│2 ・・・ （８） ここで、ｒnはｎシンボル目に受信された受信信号であ
る。
【００６０】また、パスメトリックは下記に示す式９か
ら式１２に基づいて求められる。
【００６１】 ｓ0,n＝ｍｉｎ［（ｓ0,n-1＋ｂ0,n）、（ｓ2,n-1＋ｂ4,n）］ ・・・ （９ ） ｓ1,n＝ｍｉｎ［（ｓ0,n-1＋ｂ1,n）、（ｓ2,n-1＋ｂ5,n）］ ・・・ （１ ０） ｓ2,n＝ｍｉｎ［（ｓ1,n-1＋ｂ2,n）、（ｓ3,n-1＋ｂ6,n）］ ・・・ （１ １） ｓ3,n＝ｍｉｎ［（ｓ1,n-1＋ｂ3,n）、（ｓ3,n-1＋ｂ7,n）］ ・・・ （１ ２） さらに最小パスメトリックは下記に示す式１３に基づい
て求められ、ｎシンボル目の受信信号の仮推定値ｄnが
得られる。
【００６２】 ｓmin,n＝ｍｉｎ［ｓ0,n、ｓ1,n、ｓ2,n、ｓ3,n］ ・・・ （１３） 仮推定値ｄn-1およびはｄn-2、ｄnへつながるパスを過
去へさかのぼることにより得ることができる。これらの
仮推定値が最小パスメトリック履歴信号１０５として出
力される。また、最小パスメトリック値を持つパスから
トレースバックを行うことにより、信号推定器１０３で
の推定結果が推定信号１１６として出力端子１０４へ出
力される。
【００６３】本実施形態ではＰＬＬの収束に合わせてレ
プリカ信号１８を生成する際に使用する信号を切り替え
るが、この切り替えの制御方法について図４のフィルタ
特性を用いて説明する。
【００６４】周波数オフセットに代表されるような、定
常的な位相変動をＰＬＬを用いて追随する場合には、Ｐ
ＬＬ動作初期時の位相変動は大きいものの、ＰＬＬの収
束に合わせて位相変動も小さくなる。この収束までの時
間はＰＬＬの応答から計算できる。ここでＰＬＬの収束
までの時間をｔ1とする。
【００６５】図１に示したカウンタ１０９を用いてＰＬ
Ｌ動作開始時からの時間を計測し、図６に示すような特
性のフィルタ１１０を用いれば、入力される時間がｔ1
を超えたら制御信号１１９が変化し、この制御信号１１
９によって位相検出に用いられる情報の遅延時間と精度
を切り替えることができる。
【００６６】図１における切り替え器１１１では、この
制御信号１１９を受けて、制御信号１１９が”０”であ
れば最小パスメトリック履歴信号１０５を、制御信号１
１９が”１”であれば推定信号１１６を出力する。
【００６７】レプリカ生成器１１２では、切替器１１１
からの出力信号ｘn、ｘn-1、ｘn-2およびインパルス応
答（ｈ0、ｈ1、ｈ2）からレプリカ信号１１８が求めら
れる。このレプリカ生成器１１２の構成を図５に示す。
【００６８】このレプリカ生成器１１２は、図５に示す
ように、乗算器８０１〜８０３と、加算器８０４とから
構成されている。
【００６９】切替器１１１からの出力信号ｘn、ｘn-1、
ｘn-2とインパルス応答（ｈ0、ｈ1、ｈ2）は、乗算器８
０１〜８０３においてそれぞれ乗算され、加算器８０４
によりその乗算結果が加算されることにより畳み込み演
算が行われ、受信信号１１７のレプリカ信号１１８が生
成され出力端子８０５から位相検出器１１３に出力され
る。
【００７０】ここで、信号推定器１０３での推定結果お
よび仮推定結果が正しく推定されていれば、受信信号１
１７がレプリカ信号１１８として再現されることにな
り、このレプリカ信号１１８と実際に受信された受信信
号とを比較することで、周波数オフセット等のゆるやか
な周波数変化を検出することができる。
【００７１】次に位相検出器１１３の動作について説明
する。位相検出器１１３では、まず２次元の振幅値で表
されている受信信号およびレプリカ信号１１８を、その
２次元の振幅値(Ｉ、Ｑ)をアドレスとしてＲＯＭテーブ
ルを参照することで、振幅値と位相(ｒ、θ)に変換す
る。次にこのようにして求めたレプリカ信号１１８と位
相回転器１０２から出力された受信信号の位相を比較し
て、その位相差を出力する。
【００７２】位相検出器１１３の出力はフィルタ１１４
へ入力される。このフィルタ１１４の特性により、位相
同期ループの応答が決められる。代表的な二次フィルタ
としては、下記の式１４において示される伝達特性を持
ったフィルタを用いるとそのブロック図は図６のように
なる。
【００７３】 Ｆ（ｚ）＝α＋β／（１−ｚ-1） ・・・ （１４） 図６を参照すると、フィルタ１１４は、乗算器９０２、
９０３と、加算器９０４、９０５と、遅延素子９０６と
から構成されている。
【００７４】乗算器９０２は、位相検出器１１３からの
出力信号を入力端子９０１を介して入力し、係数αを乗
算している。乗算器９０３は、位相検出器１１３からの
出力信号を入力端子９０１を介して入力し、係数βを乗
算している。加算器９０４は、遅延素子９０６の出力信
号と乗算器９０３の出力信号との加算を行なっている。
遅延素子９０６は、加算器９０４の出力信号を一定時間
だけ遅延させて出力している。加算器９０５は、乗算器
９０２の出力信号と加算器９０４の出力信号を加算し
て、その加算結果を出力端子９０７を介してＶＣＯ１１
５に出力している。
【００７５】このフィルタ１１４では、係数αおよびβ
の値を変えることによりループ特性の減衰係数や固有周
波数を選ぶことができる。
【００７６】ＶＣＯ１１５は、図７に示すような積分器
で表すことができる。
【００７７】ＶＣＯ１１５は、図７を参照すると、加算
器１００２と遅延素子１００３とから構成されている。
【００７８】加算器１００２は、フィルタ１１４からの
出力信号を入力端子１００１を介して入力し、遅延素子
１００３からの出力を加算して、出力端子１００４を介
して位相回転器１０２に出力している。遅延素子１００
３は、加算器１００２の出力信号を一定時間だけ遅延さ
せて出力している。
【００７９】次に、位相回転器１０２の構成を図８に示
す。
【００８０】位相回転器１０２では、まずＶＣＯ１１５
の出力をＲＯＭテーブルで三角関数ｓｉｎθ、ｃｏｓθ
に変換する。次に下記の式１５、１６に示す三角関数の
加法定理を用いて受信信号(Ｉ、Ｑ)の位相をθだけ回転
させ回転後の信号(Ｉ'、Ｑ')を出力する。
【００８１】 Ｉ’＝Ｉｃｏｓθ−Ｑｓｉｎθ ・・・ （１５） Ｑ’＝Ｉｃｏｓθ＋Ｑｓｉｎθ ・・・ （１６） この三角関数の加法定理を用いた位相回転器１０２は、
図８に示すように、乗算器１１０５〜１１０８と、加算
器１１０９、１１１０とから構成されている。そして、
受信信号１１７の実数部Ｉは入力端子１１０１へ、虚数
部Ｑは入力端子１１０２へ、ＲＯＭテーブルの出力ｃｏ
ｓθは１１０３へ、ｓｉｎθは１１０４へ入力される。
位相回転後の受信信号(Ｉ'、Ｑ')は、出力端子１１１１
よりＩ'が、出力端子１１１２よりＱ'が出力される。
【００８２】本実施形態では、ＰＬＬ動作開始初期には
パスメトリック履歴信号１０５を用いてレプリカ信号１
１８が生成されるようにし、ＰＬＬが安定して位相変動
が小さくなった場合には推定信号１１６を用いてレプリ
カ信号１１８が生成される。そのため、ＰＬＬ動作開始
初期に発生する急激な位相変動に対しては早い応答で、
ＰＬＬ安定期の軽微な変動に対しては正確な位相検出に
よる応答で、動作できるようになる。
【００８３】本実施形態の信号推定器を用いた位相同期
ループ回路によれば、デジタル通信において、受信信号
に含まれる伝送路歪みを補正するためのＭＬＳＥやＤＤ
ＦＳＥ（Ｄｅｌａｙｅｄ Ｄｅｃｉｓｉｏｎ Ｆｅｅｄ
ｂａｃｋ Ｓｅｑｕｅｎｔｉａｌ Ｅｓｔｉｍａｔｉｏ
ｎ）を用いた受信装置で周波数オフセットなどの位相変
動を引き込み時には速い応答で、安定状態ではより正確
に補正することができる。
【００８４】従来はＭＬＳＥやＤＤＦＳＥを用いた受信
装置ではＭＬＳＥやＤＤＦＳＥの判定結果あるいは、最
小パスメトリック履歴情報のみを用いて位相変動の補正
を行っていたが、本実施形態では両者を適宜使い分けて
位相変動を補正するので、状況に応じてより適した位相
同期ループ回路の遅延時間とその精度を得ることができ
る。
【００８５】特に、伝送路歪みが大きいとＭＬＳＥやＤ
ＤＦＳＥの判定結果を出力するまでの遅延が増大し、か
つプリアンブル等で求めた周波数オフセットの誤差が増
大するので、従来技術と比べ応答の速さとその精度面で
の効果が大きくなる。
【００８６】（第２の実施形態）次に本発明の第２の実
施形態の信号推定器を用いた位相同期ループ回路につい
て説明する。
【００８７】上記第１の実施形態の信号推定器を用いた
位相同期ループ回路では、ＰＬＬの動作開始から一定期
間は応答速度を速くするために、パスメトリック履歴信
号１０５を用いてレプリカ信号１１８を生成するように
し、ＰＬＬが収束した後は精度を高くするために推定信
号１１６を用いてレプリカ信号１１８を生成するように
している。
【００８８】しかし、ＰＬＬで追随すべき位相変動が定
常的でなく、ＰＬＬ収束後も大きく受信信号１１７に含
まれる位相が変動する場合もある。このような場合で
も、その位相変動量に応じてＰＬＬの応答を適宜変化さ
せるようにしものが本実施形態である。
【００８９】本発明の第２の実施形態の信号推定器を用
いた位相同期ループ回路を図９を用いて説明する。
【００９０】本実施形態の信号推定器を用いた位相同期
ループ回路は、位相回転器１０２と、信号推定器１０３
と、遅延素子１０６、１０７と、切替器１０８、１１１
と、レプリカ生成器１１２と、位相検出器１１３と、カ
ウンタ１０９と、フィルタ１１０と、論理積回路２１４
と、フィルタ２１５と、フィルタ１１４と、ＶＣＯ１１
５とから構成されている。
【００９１】本実施形態の信号推定器を用いた位相同期
ループ回路は、図１に示した第１の実施形態の位相同期
ループ回路に対して、フィルタ２１５と論理積回路２１
４が新たに追加され、切替器１０８、１１１は、論理積
回路２１４から出力された制御信号１２０により切替え
制御が行われるようになったものである。
【００９２】論理積回路２１４は、カウンタ２１２とフ
ィルタ２１３で生成された信号と、位相検出器２１１と
フィルタ２１５で生成された信号との論理積を演算し、
制御信号１２０として出力している。
【００９３】フィルタ２１５の構成を図１０に示す。フ
ィルタ２１５は、絶対値検出部１２０２と、平均化フィ
ルタ１２０３と、レベル判定フィルタ１２０４とから構
成されている。
【００９４】位相検出器１１３で検出された位相誤差θ
が入力端子１２０１から入力されると絶対値検出部１２
０２において絶対値|θ|が検出され、平均化フィルタ１
２０３でその絶対値|θ|の平均化が行なわれることによ
り、雑音等で生じる値のばらつきが平均化される。
【００９５】平均化フィルタ１２０３の構成を図１１に
示す。平均化フィルタ１２０３は、加算器１４０２と、
乗算器１４０３と、遅延素子１４０４とから構成されて
いる。
【００９６】加算器１４０２は、入力端子１４０１を介
して絶対値検出部１２０２から入力された絶対値|θ|と
乗算器１４０３の出力を加算して、その加算結果を出力
端子１４０５を介してレベル判定フィルタ１２０４に出
力している。遅延素子１４０４は、加算器１４０２の出
力信号を一定時間だけ遅延して出力している。乗算器１
４０３は、遅延素子１４０４からの出力信号に係数γを
乗算して出力している。ここで、γは１以下の実数であ
る。
【００９７】平均化された位相誤差θの平均値θ'はレ
ベル判定フィルタ１２０４に入力され、大きな位相変動
が生じているか否かの判定結果が出力端子１２０５へ出
力される。すなわち、レベル判定フィルタ１２０４で
は、図１２に示すようなフィルタを通して、平均値θ'
の値がある一定の値θthより小さければ大きな位相変動
は生じていないとして”１”を、θthより大きければ位
相の変動量が大きいとして”０”を出力する。
【００９８】論理積回路２１４では、フィルタ２１３お
よびフィルタ２１５からの出力が共に”１”であれば推
定信号１１６を用いて、”０”であれば最小パスメトリ
ック履歴信号１０５を用いて位相誤差を検出するよう、
切替器２０８、２０９を切り替える。
【００９９】すなわち、位相検出器１１３で検出された
位相誤差θの絶対値が平均化後において一定値αよりも
小さく、かつＰＬＬ動作開始後一定時間が経過していれ
ば、ＰＬＬは収束し、かつ急激な位相変動はないとし
て、推定信号１１６を用いるよう切替器２０８、２０９
へ制御がかかる。一方、これ以外の場合にはＰＬＬへの
入力信号には急激な位相変動が生じているものとして、
最小パスメトリック履歴信号１０５を用いるよう切替器
２０８、２０９へ制御がかかることになる。
【０１００】以上の動作により、ＰＬＬの状態と追随す
べき位相変動量に応じて、ＰＬＬの遅延時間と精度を切
り替えることができる。
【０１０１】
【発明の効果】以上説明したように、本発明は、速い応
答速度が必要となる場合には最小パスメトリック履歴信
号を用いてレプリカ信号を生成するようにし、それ以外
の場合には推定信号を用いてレプリカ信号を生成するよ
うにしたので、受信信号に含まれる位相変化を高精度か
つ高速に補正することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の信号推定器を用いた
位相同期ループ回路の構成を示すブロック図である。
【図２】信号推定器を用いた位相同期ループ回路の構成
を説明するためのブロック図である。
【図３】ビタビアルゴリズムを適用した信号推定器１０
３のパスメトリック図である。
【図４】フィルタ１１０特性を示す図である。
【図５】図１中のレプリカ生成器１１２の構成を示した
ブロック図である。
【図６】図１中のフィルタ１１４の構成を示したブロッ
ク図である。
【図７】図１中のＶＣＯ１１５の構成を示すブロック図
である。
【図８】図１中の位相回転器１０２の構成を示すブロッ
ク図である。
【図９】本発明の第２の実施形態の信号推定器を用いた
位相同期ループ回路の構成を示すブロック図である。
【図１０】図９中のフィルタ２１５の構成を示すブロッ
ク図である。
【図１１】図１０中の平均化フィルタ１２０３の構成を
示すブロック図である。
【図１２】レベル判定フィルタ１２０４の特性を示す図
である。
【図１３】従来の信号推定器を用いた位相同期ループ回
路（特願平０９−１３５４５４）の構成を示すブロック
図である。
【図１４】従来の他の信号推定器を用いた位相同期ルー
プ回路（特願平１０−２３８６２５）の構成を示すブロ
ック図である。
【符号の説明】
１０１ 受信信号入力端子 １０２ 位相回転器 １０３ 信号推定器 １０４ 推定信号出力端子 １０５ 最小パスメトリック履歴信号 １０６、１０７ 遅延素子 １０８ 切替器 １０９ カウンタ １１０ フィルタ １１１ 切替器 １１２ レプリカ生成器 １１３ 位相検出器 １１４ フィルタ １１５ 電圧制御発振器（ＶＣＯ） １１６ 推定信号 １１７ 受信信号 １１８ レプリカ信号 １１９ 制御信号 １２０ 遅延素子 ２１４ 論理積回路 ２１５ フィルタ ５０１ 入力端子 ５０２ 加算器 ５０３ 遅延素子 ５０４ フィルタ ５０５ 加算器 ５０６ 遅延素子 ８０１〜８０３ 乗算器 ８０４ 加算器 ８０５ 出力端子 ９０１ 入力端子 ９０２、９０３ 乗算器 ９０４、９０５ 加算器 ９０６ 遅延素子 ９０７ 出力端子 １００１ 入力端子 １００２ 加算器 １００３ 遅延素子 １００４ 出力端子 １１０１〜１１０４ 入力端子 １１０５〜１１０８ 乗算器 １１０９、１１１０ 加算器 １１１１、１１１２ 出力端子 １２０１ 入力端子 １２０２ 絶対値検出部 １２０３ 平均化フィルタ １２０４ レベル判定フィルタ １２０５ 出力端子 １４０１ 入力端子 １４０２ 加算器 １４０３ 乗算器 １４０４ 遅延素子 １４０５ 出力端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 受信信号に含まれている位相ずれを検出
    して補正するとともに伝送路歪み除去するための、信号
    推定器を用いた位相同期ループ回路であって、 前記受信信号からビタビアルゴリズムを用いて送信信号
    系列の推定を行ない推定信号として出力するとともにビ
    タビアルゴリズムにおいてトレースバックを行わずに現
    時点のパスの状態から信号の仮推定を行った結果得られ
    る最小パスメトリック履歴信号を出力している信号推定
    器と、 制御信号がアクティブの場合には前記推定信号を選択し
    て出力し、前記制御信号がインアクティブの場合には前
    記最小パスメトリック履歴信号を選択して出力する切替
    手段と、 前記切替手段により選択された信号を用いてレプリカ信
    号を生成するレプリカ生成手段と、 前記レプリカ信号と前記受信信号とから前記受信信号に
    含まれている位相差を検出して該位相差を補正するフィ
    ードバックループ手段と、 前記制御信号を、前記フィードバックループ手段が動作
    開始してから予め定められた一定期間のみインアクティ
    ブとする制御信号生成手段とを有する、信号推定器を用
    いた位相同期ループ回路。
  2. 【請求項２】 前記制御信号生成手段が、 前記フィードバックループ手段が動作開始してからの時
    間を計測するカウンタと、 前記カウンタの値が予め定められた一定値より小さい場
    合には前記制御信号をインアクティブとし、前記カウン
    タの値が前記一定値以上となると前記制御信号をアクテ
    ィブとする手段とから構成されている請求項１記載の信
    号推定器を用いた位相同期ループ回路。
  3. 【請求項３】 受信信号に含まれている位相ずれを検出
    して補正するとともに伝送路歪み除去するための、信号
    推定器を用いた位相同期ループ回路であって、 前記受信信号からビタビアルゴリズムを用いて送信信号
    系列の推定を行ない推定信号として出力するとともにビ
    タビアルゴリズムにおいてトレースバックを行わずに現
    時点のパスの状態から信号の仮推定を行った結果得られ
    る最小パスメトリック履歴信号を出力している信号推定
    器と、 制御信号がアクティブの場合には前記推定信号を選択し
    て出力し、前記制御信号がインアクティブの場合には前
    記最小パスメトリック履歴信号を選択して出力する切替
    手段と、 前記切替手段により選択された信号を用いてレプリカ信
    号を生成するレプリカ生成手段と、 前記レプリカ信号と前記受信信号とから前記受信信号に
    含まれている位相差を検出して該位相差を補正するフィ
    ードバックループ手段と、 前記制御信号を、前記フィードバックループ手段が動作
    開始してから予め定められた一定期間である場合または
    前記フィードバックループ手段において検出された位相
    差が予め定められた一定値以上の場合にインアクティブ
    とする制御信号生成手段とを有する、信号推定器を用い
    た位相同期ループ回路。
  4. 【請求項４】 前記制御信号生成手段が、 前記フィードバックループ手段が動作開始してからの時
    間を計測するカウンタと、 前記カウンタの値が予め定められた一定値以上がどうか
    を判定する手段と、 前記フィードバック手段において検出された前記レプリ
    カ信号と前記受信信号の位相差の絶対値が予め定められ
    た一定値以上かどうかを判定する手段と、 前記カウンタの値が予め定められた一定値以上であり、
    かつ前記位相差の絶対値が予め定められた一定値より小
    さい場合のみ前記制御信号をアクティブとし、それ以外
    の場合には前記制御信号をインアクティブとする論理演
    算手段とから構成されている請求項３記載の信号推定器
    を用いた位相同期ループ回路。
  5. 【請求項５】 前記フィードバックループ手段が、 前記レプリカ信号と前記受信信号の位相差を検出する位
    相検出器と、 前記位相検出器により検出された位相差をフィルタリン
    グすることにより帯域制限して出力しているフィルタ
    と、 前記フィルタからの出力信号により周波数が制御される
    信号を生成して出力している電圧制御発振器と、 前記受信信号の位相を、前記電圧制御発振器により生成
    された信号に基づいて回転させることにより前記受信信
    号に含まれている位相ずれの補正を行なっている位相回
    転器とから構成されている請求項１から４のいずれか１
    項記載の信号推定器を用いた位相同期ループ回路。
  6. 【請求項６】 前記制御信号がインアクティブの場合に
    は、前記位相回転器から出力された受信信号が前記信号
    推定器に入力されてから、該信号推定器において最小パ
    スメトリック履歴信号が生成され、前記レプリカ生成器
    において該最小パスメトリック履歴信号を用いてレプリ
    カ信号が生成されるまでの遅延時間に相当する時間だけ
    前記位相回転器から出力された受信信号を遅延させて出
    力し、前記制御信号がアクティブの場合には、前記位相
    回転器から出力された受信信号が前記信号推定器に入力
    されてから、該信号推定器において推定信号が生成さ
    れ、前記レプリカ生成器において該推定信号を用いてレ
    プリカ信号が生成されるまでの遅延時間に相当する時間
    だけ前記位相回転器から出力された受信信号を遅延させ
    て出力する遅延時間切替手段をさらに有する請求項５記
    載の信号推定器を用いた位相同期ループ回路。
JP34577398A 1998-12-04 1998-12-04 信号推定器を用いた位相同期ループ回路 Expired - Fee Related JP3377035B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34577398A JP3377035B2 (ja) 1998-12-04 1998-12-04 信号推定器を用いた位相同期ループ回路
US09/454,403 US6294960B1 (en) 1998-12-04 1999-12-03 Phase lock loop circuit using signal estimator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34577398A JP3377035B2 (ja) 1998-12-04 1998-12-04 信号推定器を用いた位相同期ループ回路

Publications (2)

Publication Number Publication Date
JP2000174741A true JP2000174741A (ja) 2000-06-23
JP3377035B2 JP3377035B2 (ja) 2003-02-17

Family

ID=18378885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34577398A Expired - Fee Related JP3377035B2 (ja) 1998-12-04 1998-12-04 信号推定器を用いた位相同期ループ回路

Country Status (2)

Country Link
US (1) US6294960B1 (ja)
JP (1) JP3377035B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368605A (ja) * 2001-06-06 2002-12-20 Fujitsu Ltd 並列信号自動位相調整回路
JP2006180502A (ja) * 2004-12-21 2006-07-06 Samsung Electronics Co Ltd マルチ送受信システム
JP2016506163A (ja) * 2012-12-20 2016-02-25 クアルコム，インコーポレイテッド 位相雑音を軽減するためのシステムおよび方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946886B2 (ja) * 1998-11-06 2007-07-18 富士通株式会社 タイミングリカバリｐｌｌの制御方法及び信号処理回路
US6844763B1 (en) * 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof
US7533402B2 (en) * 2002-09-30 2009-05-12 Broadcom Corporation Satellite set-top box decoder for simultaneously servicing multiple independent programs for display on independent display device
US7230987B2 (en) * 2002-09-30 2007-06-12 Broadcom Corporation Multiple time-base clock for processing multiple satellite signals
JP5355936B2 (ja) * 2007-06-28 2013-11-27 日本信号株式会社 リーダライタ、及び物品仕分システム
US10063367B1 (en) * 2017-04-28 2018-08-28 Ciena Corporation Optical clock recovery using feedback phase rotator with non-linear compensation
CN112787723B (zh) * 2020-12-29 2022-03-25 武汉邮电科学研究院有限公司 一种非线性编码器、编码方法及光传输系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806815A (en) * 1973-03-06 1974-04-23 Nasa Decision feedback loop for tracking a polyphase modulated carrier
US4232957A (en) * 1979-09-07 1980-11-11 Kovacs John M Camera multiple exposure control mechanism
JPH10327204A (ja) * 1997-05-26 1998-12-08 Nec Corp 等化器を用いた位相同期ループ回路
JP2000069102A (ja) * 1998-08-25 2000-03-03 Nec Corp 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368605A (ja) * 2001-06-06 2002-12-20 Fujitsu Ltd 並列信号自動位相調整回路
JP4542286B2 (ja) * 2001-06-06 2010-09-08 富士通株式会社 並列信号自動位相調整回路
JP2006180502A (ja) * 2004-12-21 2006-07-06 Samsung Electronics Co Ltd マルチ送受信システム
JP2016506163A (ja) * 2012-12-20 2016-02-25 クアルコム，インコーポレイテッド 位相雑音を軽減するためのシステムおよび方法

Also Published As

Publication number Publication date
US6294960B1 (en) 2001-09-25
JP3377035B2 (ja) 2003-02-17

Similar Documents

Publication Publication Date Title
US6788749B2 (en) Erasure based instantaneous loop control in a data receiver
JP3633497B2 (ja) 周波数誤差推定を行う受信機および周波数誤差の推定方法
JP3377035B2 (ja) 信号推定器を用いた位相同期ループ回路
US8938037B1 (en) High speed gain and phase recovery in presence of phase noise
JP3206574B2 (ja) 信号推定装置及びプログラムを記憶した記憶媒体
JP3206550B2 (ja) 位相同期ループ付き信号推定器
JP3344353B2 (ja) 位相同期ループ回路と受信システム
KR100556397B1 (ko) 타이밍 복구 장치 및 방법
JP2004096758A (ja) 時変マルチパスコンポーネントの特性を検出するシステム
KR100510665B1 (ko) 디지털 ｔｖ의 위상 오차 추적 장치 및 방법
JP2000069102A (ja) 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法
JP2000077980A (ja) 自動周波数制御装置および自動周波数制御方法
JP2002141885A (ja) Ｏｆｄｍ受信機
US6914945B2 (en) Clock recovery circuit
KR100519352B1 (ko) 디지털 방송 수신기의 락 검출 장치 및 방법
JP3686547B2 (ja) 受信装置
KR100390433B1 (ko) 디지털 ｔｖ 수신기의 에러 추적 장치
JP3381663B2 (ja) 周波数ズレ自動補正復調装置及び周波数ズレ自動補正復調方法
US8837643B2 (en) Receiving apparatus
KR100285434B1 (ko) 브이.에스.비 방식 수신기의 적응 위상추적장치 및 방법
JPH11355188A (ja) 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路
CN111064685A (zh) 一种载波同步方法、装置及设备
JP2001251271A (ja) Ｏｆｄｍ受信機
JPH10107863A (ja) 搬送波再生方式
JPH08331191A (ja) クロック再生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees