JP3206574B2 - 信号推定装置及びプログラムを記憶した記憶媒体 - Google Patents
信号推定装置及びプログラムを記憶した記憶媒体Info
- Publication number
- JP3206574B2 JP3206574B2 JP35984798A JP35984798A JP3206574B2 JP 3206574 B2 JP3206574 B2 JP 3206574B2 JP 35984798 A JP35984798 A JP 35984798A JP 35984798 A JP35984798 A JP 35984798A JP 3206574 B2 JP3206574 B2 JP 3206574B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- output
- processing
- estimation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010363 phase shift Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000007476 Maximum Likelihood Methods 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000004044 response Effects 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
- H03C3/403—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated using two quadrature frequency conversion stages in cascade
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル伝送を行
う通信システムにおいて、特に伝送路歪みにより劣化し
た受信信号の位相ずれを検出して補正する位相同期ルー
プ付きの信号推定装置及びプログラムを記憶した記憶媒
体に関するものである。
う通信システムにおいて、特に伝送路歪みにより劣化し
た受信信号の位相ずれを検出して補正する位相同期ルー
プ付きの信号推定装置及びプログラムを記憶した記憶媒
体に関するものである。
【０００２】
【従来の技術】従来の等化器を用いた位相同期ループ回
路が特開平１０−３２７２０４号公報に開示されてい
る。これは、プリアンブル期間中に伝送路特性を求め受
信信号の等化を行う方式の無線データ通信端末におい
て、周波数選択性マルチパスフェージングの環境下でも
位相誤差の影響を補正するものである。
路が特開平１０−３２７２０４号公報に開示されてい
る。これは、プリアンブル期間中に伝送路特性を求め受
信信号の等化を行う方式の無線データ通信端末におい
て、周波数選択性マルチパスフェージングの環境下でも
位相誤差の影響を補正するものである。
【０００３】また、図１４は、従来技術による位相同期
ループ回路の付いた信号推定装置の構成を示す。図１４
において、ＤＤＦＳＥ（遅延判定帰還型系列推定器）３
０３では、歪みを受けた受信信号から送信信号系列の推
定を行う。レプリカ生成器３０５では、予め求められた
伝送路インパルス応答値とＤＤＦＳＥ３０３で推定され
た系列信号との畳込みを行い、受信信号のレプリカを生
成する。
ループ回路の付いた信号推定装置の構成を示す。図１４
において、ＤＤＦＳＥ（遅延判定帰還型系列推定器）３
０３では、歪みを受けた受信信号から送信信号系列の推
定を行う。レプリカ生成器３０５では、予め求められた
伝送路インパルス応答値とＤＤＦＳＥ３０３で推定され
た系列信号との畳込みを行い、受信信号のレプリカを生
成する。
【０００４】この従来技術では、このレプリカ信号を用
いて位相同期ループ演算における位相誤差信号を生成し
ている。この方式を用いることにより、伝送路歪みの大
きい受信信号でも精度の高い位相同期補正演算を行うこ
とができるようになっている。
いて位相同期ループ演算における位相誤差信号を生成し
ている。この方式を用いることにより、伝送路歪みの大
きい受信信号でも精度の高い位相同期補正演算を行うこ
とができるようになっている。
【０００５】遅延素子３０４では、受信信号の遅延を行
い、ＤＤＦＳＥ３０３で発生する遅延の補正を行う。こ
れにより、レプリカ生成器３０５の出力信号と遅延素子
３０４の出力信号とのタイミングを一致させることがで
きる。位相検出器３０６では、レプリカ生成器３０５の
出力信号と遅延素子３０４の出力信号との位相差が求め
られる。このとき、受信信号に周波数オフセットが加わ
っていると、時間の経過と共に送受信間の位相が変化し
て行くため、位相検出器３０６で求められる位相差も時
間の経過と共に変化して行くことになる。
い、ＤＤＦＳＥ３０３で発生する遅延の補正を行う。こ
れにより、レプリカ生成器３０５の出力信号と遅延素子
３０４の出力信号とのタイミングを一致させることがで
きる。位相検出器３０６では、レプリカ生成器３０５の
出力信号と遅延素子３０４の出力信号との位相差が求め
られる。このとき、受信信号に周波数オフセットが加わ
っていると、時間の経過と共に送受信間の位相が変化し
て行くため、位相検出器３０６で求められる位相差も時
間の経過と共に変化して行くことになる。
【０００６】このことは、レプリカ生成器３０５では、
演算に用いられる伝送路インパルス応答値が一定である
ため、ＤＤＦＳＥ３０３で誤りを起こさない限り位相変
動のない信号として出力するが、遅延素子３０４の出力
は位相が変化するため、位相検出器３０６からは、その
位相差が出力されることになる。この位相検出器３０６
の出力信号をフィルタ３０７により帯域制限した後にＶ
ＣＯ（電圧制御発振器）３０８へ入力し、ＶＣＯ３０８
の出力信号を位相回転器３０２へ入力して受信信号の位
相を回転する。これにより、位相検出器３０６に現れる
位相差信号が減少する方向へ制御がかかり、周波数オフ
セットなどによる位相変化を吸収できるようになる。こ
の位相変化を吸収された信号は位相回転器３０２から出
力される。
演算に用いられる伝送路インパルス応答値が一定である
ため、ＤＤＦＳＥ３０３で誤りを起こさない限り位相変
動のない信号として出力するが、遅延素子３０４の出力
は位相が変化するため、位相検出器３０６からは、その
位相差が出力されることになる。この位相検出器３０６
の出力信号をフィルタ３０７により帯域制限した後にＶ
ＣＯ（電圧制御発振器）３０８へ入力し、ＶＣＯ３０８
の出力信号を位相回転器３０２へ入力して受信信号の位
相を回転する。これにより、位相検出器３０６に現れる
位相差信号が減少する方向へ制御がかかり、周波数オフ
セットなどによる位相変化を吸収できるようになる。こ
の位相変化を吸収された信号は位相回転器３０２から出
力される。
【０００７】
【発明が解決しようとする課題】上述した従来の技術に
よる位相同期ループ回路付き信号推定装置では、ＤＤＦ
ＳＥが系列推定により推定値が確定するまでにある程度
の時間的遅れが生じる。位相変化の速度が小さいとき
は、ＤＤＦＳＥの信号推定遅延が大きくても問題なく動
作するが、位相変化の速度が大きくなると、位相同期ル
ープの位相追従が追いつけなくなり、発散してしまう。
よる位相同期ループ回路付き信号推定装置では、ＤＤＦ
ＳＥが系列推定により推定値が確定するまでにある程度
の時間的遅れが生じる。位相変化の速度が小さいとき
は、ＤＤＦＳＥの信号推定遅延が大きくても問題なく動
作するが、位相変化の速度が大きくなると、位相同期ル
ープの位相追従が追いつけなくなり、発散してしまう。
【０００８】位相同期ループの位相追従特性を速くする
ための一つの方法として、図１４におけるフィルタ３０
７の周波数帯域を広げ、位相同期ループの応答を速くす
る方法がある。しかし、フィルタ３０７の周波数帯域を
広げることにより、雑音等の外乱の影響を受けやすくな
るので、位相ずれの追従精度が劣化する。
ための一つの方法として、図１４におけるフィルタ３０
７の周波数帯域を広げ、位相同期ループの応答を速くす
る方法がある。しかし、フィルタ３０７の周波数帯域を
広げることにより、雑音等の外乱の影響を受けやすくな
るので、位相ずれの追従精度が劣化する。
【０００９】位相同期ループの位相追従特性を速くする
ためのもう一つの方法として、ＤＤＦＳＥの推定遅延時
間を小さくすることにより、応答速度を速くする方法が
ある。しかし、ＤＤＦＳＥの遅延を小さくすると、ＤＤ
ＦＳＥの推定能力も小さくなってしまうため、推定され
た信号系列にエラーが多く含まれることとなり、レプリ
カ信号が正しく生成できなくなる。このため、位相検出
器で求められる位相差情報の品質が劣化する。このこと
はフィルタ３０７の周波数帯域を広げることと同様に、
位相同期ループの追従が受信信号に含まれる雑音や歪み
の影響で乱れることになり、正確に位相を追従すること
ができなくなる。
ためのもう一つの方法として、ＤＤＦＳＥの推定遅延時
間を小さくすることにより、応答速度を速くする方法が
ある。しかし、ＤＤＦＳＥの遅延を小さくすると、ＤＤ
ＦＳＥの推定能力も小さくなってしまうため、推定され
た信号系列にエラーが多く含まれることとなり、レプリ
カ信号が正しく生成できなくなる。このため、位相検出
器で求められる位相差情報の品質が劣化する。このこと
はフィルタ３０７の周波数帯域を広げることと同様に、
位相同期ループの追従が受信信号に含まれる雑音や歪み
の影響で乱れることになり、正確に位相を追従すること
ができなくなる。
【００１０】本発明は、上記の問題を解決するために成
されたもので、伝送路歪みを大きく受けた受信信号を、
ＤＤＦＳＥまたはＭＬＳＥ（最尤系列推定器）を用いて
信号推定を行うシステムにおいて、周波数オフセットな
どによる位相変化を補正する位相同期ループ回路を高精
度かつ高速に動作させることを目的としている。
されたもので、伝送路歪みを大きく受けた受信信号を、
ＤＤＦＳＥまたはＭＬＳＥ（最尤系列推定器）を用いて
信号推定を行うシステムにおいて、周波数オフセットな
どによる位相変化を補正する位相同期ループ回路を高精
度かつ高速に動作させることを目的としている。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による信号推定装置においては、受信信号
の位相を回転する位相回転手段と、位相回転手段の出力
信号からビタビアルゴリズムに基づいて受信信号を推定
し、その推定結果と推定演算における最小パスメトリッ
ク値の生成に用いた最小誤差信号とを出力する推定手段
と、位相回転手段の出力信号を、推定手段が最小誤差信
号を出力するまでの時間に応じて遅延させる遅延手段
と、最小誤差信号と遅延手段の出力信号とを合成した信
号と、遅延手段の出力信号と、の位相差を受信信号に含
まれている位相ずれとして出力する位相検出手段と、位
相検出手段の出力信号の周波数帯域制限を行うフィルタ
手段と、フィルタ手段の出力信号に比例した周波数の信
号を発生させ、この信号により位相回転手段において受
信信号の位相を回転させる信号発生手段とを設けてい
る。
めに、本発明による信号推定装置においては、受信信号
の位相を回転する位相回転手段と、位相回転手段の出力
信号からビタビアルゴリズムに基づいて受信信号を推定
し、その推定結果と推定演算における最小パスメトリッ
ク値の生成に用いた最小誤差信号とを出力する推定手段
と、位相回転手段の出力信号を、推定手段が最小誤差信
号を出力するまでの時間に応じて遅延させる遅延手段
と、最小誤差信号と遅延手段の出力信号とを合成した信
号と、遅延手段の出力信号と、の位相差を受信信号に含
まれている位相ずれとして出力する位相検出手段と、位
相検出手段の出力信号の周波数帯域制限を行うフィルタ
手段と、フィルタ手段の出力信号に比例した周波数の信
号を発生させ、この信号により位相回転手段において受
信信号の位相を回転させる信号発生手段とを設けてい
る。
【００１２】また、本発明による記憶媒体においては、
受信信号の位相を回転する位相回転処理と、位相回転処
理された信号からビタビアルゴリズムに基づいて受信信
号を推定し、その推定結果と推定演算における最小パス
メトリック値の生成に用いた最小誤差信号とを出力する
推定処理と、位相回転処理された信号を、推定処理によ
り最小誤差信号が出力されるまでの時間に応じて遅延さ
せる遅延処理と、最小誤差信号と遅延された信号とを合
成した信号と、遅延された信号と、の位相差を受信信号
に含まれている位相ずれとして出力する位相検出処理
と、位相検出処理された信号の周波数帯域制限を行うフ
ィルタ処理と、フィルタ処理された信号に比例した周波
数の信号を発生させ、この信号により位相回転処理にお
いて受信信号の位相を回転させる信号発生処理とを実行
するためのプログラムを記憶している。
受信信号の位相を回転する位相回転処理と、位相回転処
理された信号からビタビアルゴリズムに基づいて受信信
号を推定し、その推定結果と推定演算における最小パス
メトリック値の生成に用いた最小誤差信号とを出力する
推定処理と、位相回転処理された信号を、推定処理によ
り最小誤差信号が出力されるまでの時間に応じて遅延さ
せる遅延処理と、最小誤差信号と遅延された信号とを合
成した信号と、遅延された信号と、の位相差を受信信号
に含まれている位相ずれとして出力する位相検出処理
と、位相検出処理された信号の周波数帯域制限を行うフ
ィルタ処理と、フィルタ処理された信号に比例した周波
数の信号を発生させ、この信号により位相回転処理にお
いて受信信号の位相を回転させる信号発生処理とを実行
するためのプログラムを記憶している。
【００１３】また、信号推定装置及びプログラムを記憶
した記憶媒体において、推定手段、処理において、最尤
系列推定器（ＭＬＳＥ）あるいは遅延判定帰還型系列推
定器（ＤＤＦＳＥ）を用いてもよく、さらに、推定手
段、処理が、受信信号と複数のサンプル信号との差を誤
差信号として求める複数の減算機能と、最小パスに対応
する誤差信号を最小誤差信号として出力する機能とを有
していてよい。
した記憶媒体において、推定手段、処理において、最尤
系列推定器（ＭＬＳＥ）あるいは遅延判定帰還型系列推
定器（ＤＤＦＳＥ）を用いてもよく、さらに、推定手
段、処理が、受信信号と複数のサンプル信号との差を誤
差信号として求める複数の減算機能と、最小パスに対応
する誤差信号を最小誤差信号として出力する機能とを有
していてよい。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。図１に本発明の第１の実施の形態の構
成を示す。図１において、入力端子１０１より入力され
た受信信号は、位相回転器１０２で位相が回転され、位
相ずれが補正される。位相回転器１０２の出力信号はＭ
ＬＳＥ（最尤系列推定器）１０３へ入力され、ビタビア
ルゴリズムに基づいて受信信号の推定が行われ、推定結
果が出力端子１０８から出力される。
と共に説明する。図１に本発明の第１の実施の形態の構
成を示す。図１において、入力端子１０１より入力され
た受信信号は、位相回転器１０２で位相が回転され、位
相ずれが補正される。位相回転器１０２の出力信号はＭ
ＬＳＥ（最尤系列推定器）１０３へ入力され、ビタビア
ルゴリズムに基づいて受信信号の推定が行われ、推定結
果が出力端子１０８から出力される。
【００１５】ＭＬＳＥ１０３からは、さらにビタビアル
ゴリズムにおける最小パスメトリック信号の生成に用い
た誤差信号が、最小誤差信号として位相検出器１０５へ
出力される。一般に、ビタビアルゴリズムにおいて、誤
差信号の大きさの２乗値がブランチメトリックとして用
いられる。遅延素子１０４は、位相回転器１０２の出力
をＭＬＳＥ１０３で発生する遅延に相当する時間だけ遅
らせる。これにより遅延素子１０４の出力信号のタイミ
ングを、ＭＬＳＥ１０３から出力される最小誤差信号の
タイミングに一致させることができる。
ゴリズムにおける最小パスメトリック信号の生成に用い
た誤差信号が、最小誤差信号として位相検出器１０５へ
出力される。一般に、ビタビアルゴリズムにおいて、誤
差信号の大きさの２乗値がブランチメトリックとして用
いられる。遅延素子１０４は、位相回転器１０２の出力
をＭＬＳＥ１０３で発生する遅延に相当する時間だけ遅
らせる。これにより遅延素子１０４の出力信号のタイミ
ングを、ＭＬＳＥ１０３から出力される最小誤差信号の
タイミングに一致させることができる。
【００１６】位相検出器１０５では、遅延素子１０４か
ら出力される信号とＭＬＳＥ１０３から出力される最小
誤差信号とから受信信号に含まれている位相ずれを検出
して出力する。位相検出器１０５から出力される位相差
信号は、フィルタ１０６でフィルタリングされた後、Ｖ
ＣＯ１０７へ入力され、補正すべき位相量が位相回転器
１０２へ出力される。位相回転器１０２からは、ＶＣＯ
１０７の出力信号により位相補正された受信信号が出力
される。このループ演算により、受信信号に含まれてい
る周波数オフセットに代表される位相変動を吸収するこ
とができるようになる。
ら出力される信号とＭＬＳＥ１０３から出力される最小
誤差信号とから受信信号に含まれている位相ずれを検出
して出力する。位相検出器１０５から出力される位相差
信号は、フィルタ１０６でフィルタリングされた後、Ｖ
ＣＯ１０７へ入力され、補正すべき位相量が位相回転器
１０２へ出力される。位相回転器１０２からは、ＶＣＯ
１０７の出力信号により位相補正された受信信号が出力
される。このループ演算により、受信信号に含まれてい
る周波数オフセットに代表される位相変動を吸収するこ
とができるようになる。
【００１７】次に、本実施の形態の動作について説明す
る。図２は図１の構成において、受信信号の中の位相ず
れ成分のみに着目したときの構成図である。図１の位相
回転器１０２は、図２では加算器４０２で表すことがで
きる。また、図１のＭＬＳＥ１０３と遅延素子１０４と
位相検出器１０５とは、図２では遅延素子４０３のみに
代表することができる。また、ＶＣＯ１０７は、遅延素
子４０６と加算器４０５とで構成される積分器として表
すことができる。
る。図２は図１の構成において、受信信号の中の位相ず
れ成分のみに着目したときの構成図である。図１の位相
回転器１０２は、図２では加算器４０２で表すことがで
きる。また、図１のＭＬＳＥ１０３と遅延素子１０４と
位相検出器１０５とは、図２では遅延素子４０３のみに
代表することができる。また、ＶＣＯ１０７は、遅延素
子４０６と加算器４０５とで構成される積分器として表
すことができる。
【００１８】このように位相ずれ成分のみに着目する
と、通常のＰＬＬ回路のループ内に遅延素子４０３が加
わっただけの構成として解釈することができる。従来の
技術と本実施の形態との違いは、図２における遅延素子
４０３の遅延時間にある。本実施の形態では、この遅延
時間を従来技術に比べ小さくすることができる。
と、通常のＰＬＬ回路のループ内に遅延素子４０３が加
わっただけの構成として解釈することができる。従来の
技術と本実施の形態との違いは、図２における遅延素子
４０３の遅延時間にある。本実施の形態では、この遅延
時間を従来技術に比べ小さくすることができる。
【００１９】本実施の形態では、受信信号に含まれてい
る位相ずれを検出するに当たり、最小パスメトリックの
情報を用いる。この動作を図３に示すトレリス遷移図を
使って説明する。図３は状態数が４で、ブランチの数が
８のトレリス遷移図である。
る位相ずれを検出するに当たり、最小パスメトリックの
情報を用いる。この動作を図３に示すトレリス遷移図を
使って説明する。図３は状態数が４で、ブランチの数が
８のトレリス遷移図である。
【００２０】通常のビタビアルゴリズムにおいて推定信
号を判定するには、図３におけるＳ0,n からＳ3,n まで
のパスメトリック値の中で一番小さいパスを選び、その
パスから過去へある数（例えば１０シンボル）まで逆上
った時のパスがどの状態になっているかで判定を行う、
いわゆるトレースバックと呼ばれる操作を行っている。
号を判定するには、図３におけるＳ0,n からＳ3,n まで
のパスメトリック値の中で一番小さいパスを選び、その
パスから過去へある数（例えば１０シンボル）まで逆上
った時のパスがどの状態になっているかで判定を行う、
いわゆるトレースバックと呼ばれる操作を行っている。
【００２１】本実施の形態では、受信信号に含まれてい
る位相ずれの検出を現時点のパスの状態に基づいた演算
で行う。即ち、Ｓ0,n からＳ3,n までの中で最も値の小
さいパスメトリックを見つける。次に、そのパスメトリ
ックの演算に用いたブランチメトリックを見つける。さ
らに、そのブランチメトリックの演算に用いた誤差信号
を最小誤差信号として取り出す。一般のビタビアルゴリ
ズムに基づいた演算では、誤差信号の大きさの２乗値が
ブランチメトリックとなる。
る位相ずれの検出を現時点のパスの状態に基づいた演算
で行う。即ち、Ｓ0,n からＳ3,n までの中で最も値の小
さいパスメトリックを見つける。次に、そのパスメトリ
ックの演算に用いたブランチメトリックを見つける。さ
らに、そのブランチメトリックの演算に用いた誤差信号
を最小誤差信号として取り出す。一般のビタビアルゴリ
ズムに基づいた演算では、誤差信号の大きさの２乗値が
ブランチメトリックとなる。
【００２２】以上の演算により、トレースバックにより
求めた推定結果を用いた従来の位相ずれ検出法よりも位
相ずれ検出能力が若干劣化するが、最小誤差信号が遅延
することなく、位相同期ループへ反映させることができ
るので、ループ内の遅延を大幅に減少させることができ
る。よって、位相追従の応答を速くできるようになる。
求めた推定結果を用いた従来の位相ずれ検出法よりも位
相ずれ検出能力が若干劣化するが、最小誤差信号が遅延
することなく、位相同期ループへ反映させることができ
るので、ループ内の遅延を大幅に減少させることができ
る。よって、位相追従の応答を速くできるようになる。
【００２３】位相検出器１０５では、最小誤差信号と受
信信号とから受信信号に含まれている位相ずれを検出で
きる。位相回転器１０２における位相回転量が固定さ
れ、かつ受信信号の位相が変動していると仮定すると、
位相検出器１０５からは、受信信号の位相変動成分のみ
が出力されるようになる。位相同期ループを動作させる
と、位相変動成分に応じて位相回転器１０２で位相補正
が行われる。
信信号とから受信信号に含まれている位相ずれを検出で
きる。位相回転器１０２における位相回転量が固定さ
れ、かつ受信信号の位相が変動していると仮定すると、
位相検出器１０５からは、受信信号の位相変動成分のみ
が出力されるようになる。位相同期ループを動作させる
と、位相変動成分に応じて位相回転器１０２で位相補正
が行われる。
【００２４】即ち、図１のフィルタ１０６で位相ずれ成
分の周波数帯域制限が行われ、その出力がＶＣＯ１０７
へ入力されて位相ずれが補正される。図２における位相
同期ループの応答特性は、遅延素子４０３の遅延時間と
フィルタ４０４の周波数特性によって決まる。位相同期
ループの応答速度を上げるには、フィルタ１０６の帯域
を広げることにより実現できるが、雑音等の外乱の影響
を受けやすくなるので応答精度が劣化する。一方、遅延
素子４０３の遅延時間を小さくすることによっても位相
同期ループの応答速度を高くすることができる。この場
合、遅延時間を小さくしても応答精度が劣化しないの
で、受信信号の位相変動が大きいときでも位相補正の制
御がかかるようになる。
分の周波数帯域制限が行われ、その出力がＶＣＯ１０７
へ入力されて位相ずれが補正される。図２における位相
同期ループの応答特性は、遅延素子４０３の遅延時間と
フィルタ４０４の周波数特性によって決まる。位相同期
ループの応答速度を上げるには、フィルタ１０６の帯域
を広げることにより実現できるが、雑音等の外乱の影響
を受けやすくなるので応答精度が劣化する。一方、遅延
素子４０３の遅延時間を小さくすることによっても位相
同期ループの応答速度を高くすることができる。この場
合、遅延時間を小さくしても応答精度が劣化しないの
で、受信信号の位相変動が大きいときでも位相補正の制
御がかかるようになる。
【００２５】次に、本実施の形態の構成について詳しく
説明する。ここでは、伝送路歪みのインパルス応答を
（ｈo ，ｈ1 ，ｈ2 ）の３シンボルに拡がっていると仮
定し、変調方式としてＢＰＳＫを用いて説明する。この
伝送路歪みを受けたＢＰＳＫ信号の推定を行うために、
ＭＬＳＥ１０３は、図３に示す４状態のビタビアルゴリ
ズムを用いる。即ち、パスの数が４つ、ブランチの数は
８つとなる。
説明する。ここでは、伝送路歪みのインパルス応答を
（ｈo ，ｈ1 ，ｈ2 ）の３シンボルに拡がっていると仮
定し、変調方式としてＢＰＳＫを用いて説明する。この
伝送路歪みを受けたＢＰＳＫ信号の推定を行うために、
ＭＬＳＥ１０３は、図３に示す４状態のビタビアルゴリ
ズムを用いる。即ち、パスの数が４つ、ブランチの数は
８つとなる。
【００２６】誤差信号を求めるための構成を図４に示
す。減算器６０１では受信信号ｒn とサンプル信号ｃk
との差が求められ、誤差信号ｇk,n として出力されると
共に、２乗演算器６０２へも入力される。２乗演算器６
０２では、誤差信号の大きさの２乗が求められ、ブラン
チメトリックｂk,n として出力される。８種類のブラン
チメトリック（ｂ0,n 〜ｂ7,n ）を求めるためには、図
４に示すブロックが８つ必要になる。
す。減算器６０１では受信信号ｒn とサンプル信号ｃk
との差が求められ、誤差信号ｇk,n として出力されると
共に、２乗演算器６０２へも入力される。２乗演算器６
０２では、誤差信号の大きさの２乗が求められ、ブラン
チメトリックｂk,n として出力される。８種類のブラン
チメトリック（ｂ0,n 〜ｂ7,n ）を求めるためには、図
４に示すブロックが８つ必要になる。
【００２７】最小誤差信号を求めるための構成を図５に
示す。図３における４つのパスの中で一番小さいパスメ
トリック値を持つパスを選び、さらにそのパスへつなが
るブランチの番号が最小ブランチ番号として図５のセレ
クタ６０３へ入力され、８つの誤差信号（ｇ0,n 〜ｇ
7,n ）から最小誤差信号Δｒn が選択される。
示す。図３における４つのパスの中で一番小さいパスメ
トリック値を持つパスを選び、さらにそのパスへつなが
るブランチの番号が最小ブランチ番号として図５のセレ
クタ６０３へ入力され、８つの誤差信号（ｇ0,n 〜ｇ
7,n ）から最小誤差信号Δｒn が選択される。
【００２８】遅延素子１０４では、仮判定値と受信信号
の時間的ずれを補正するために、受信信号を遅らせる。
この部分はレジスタを直列接続することにより実現でき
る。位相検出器１０５では、受信信号ｒn と最小誤差信
号Δｒn から受信信号に含まれている位相ずれが求めら
れる。それぞれの信号を複素数で表現したときの複素平
面上における位相差Δθを図６に示す。図６において、
ｐn はＭＬＳＥ１０３で期待される受信信号である。
の時間的ずれを補正するために、受信信号を遅らせる。
この部分はレジスタを直列接続することにより実現でき
る。位相検出器１０５では、受信信号ｒn と最小誤差信
号Δｒn から受信信号に含まれている位相ずれが求めら
れる。それぞれの信号を複素数で表現したときの複素平
面上における位相差Δθを図６に示す。図６において、
ｐn はＭＬＳＥ１０３で期待される受信信号である。
【００２９】位相差Δθを求める演算のブロック図を図
７に示す。図７のブロック図に基づいて演算を行えば、
正確な位相差を求めることができるが、乗算器や逆数演
算器やメモリテーブルを用いるため、回路規模が大きく
なる。これを回避する方法としては、Δθが十分に小さ
ければ、後述するΔθを求める式（２６）の近似式が使
えることを用いる。また、受信信号の振幅が小さいとき
は雑音の影響を受けやすいので、位相差信号に誤差が加
わりやすくなる。
７に示す。図７のブロック図に基づいて演算を行えば、
正確な位相差を求めることができるが、乗算器や逆数演
算器やメモリテーブルを用いるため、回路規模が大きく
なる。これを回避する方法としては、Δθが十分に小さ
ければ、後述するΔθを求める式（２６）の近似式が使
えることを用いる。また、受信信号の振幅が小さいとき
は雑音の影響を受けやすいので、位相差信号に誤差が加
わりやすくなる。
【００３０】この点に注目し、受信信号が小さいとき
は、位相差信号に受信信号の電力値をかけ、受信信号が
大きいときは、位相同期ループの応答を遅くするように
する。これらに基づいたブロック図を図８に示す。二つ
の乗算器９０１、９０２と一つの加算器９０３のみで実
現できる。
は、位相差信号に受信信号の電力値をかけ、受信信号が
大きいときは、位相同期ループの応答を遅くするように
する。これらに基づいたブロック図を図８に示す。二つ
の乗算器９０１、９０２と一つの加算器９０３のみで実
現できる。
【００３１】図１において、位相検出器１０５の出力は
フィルタ１０６へ入力される。このフィルタの特性によ
り、位相同期ループの応答が決められる。ここで、係数
α及びβの値を選ぶことにより、位相変動追従に適した
ループ特性を得ることができる。
フィルタ１０６へ入力される。このフィルタの特性によ
り、位相同期ループの応答が決められる。ここで、係数
α及びβの値を選ぶことにより、位相変動追従に適した
ループ特性を得ることができる。
【００３２】図９は、ＶＣＯ１０７をデジタル回路で構
成した場合を示す。加算器１１０２と遅延素子１１０３
で積分演算が行われ、入力された周波数成分が位相成分
に変換される。さらに複素信号を得るために、正弦波成
分と余弦波成分がメモリテーブル１１０４により求めら
れる。ＶＣＯ１０７の出力信号は受信信号の位相を回転
するための信号として位相回転器１０２へ入力される。
位相回転器１０２は入力信号を複素信号とすると、複素
乗算器と等価になる。
成した場合を示す。加算器１１０２と遅延素子１１０３
で積分演算が行われ、入力された周波数成分が位相成分
に変換される。さらに複素信号を得るために、正弦波成
分と余弦波成分がメモリテーブル１１０４により求めら
れる。ＶＣＯ１０７の出力信号は受信信号の位相を回転
するための信号として位相回転器１０２へ入力される。
位相回転器１０２は入力信号を複素信号とすると、複素
乗算器と等価になる。
【００３３】次に、本実施の形態の動作について詳しく
説明する。伝送路歪みを受けたＢＰＳＫ信号の推定はＭ
ＬＳＥ１０３で行う。図３に示すビタビアルゴリズムに
おいて、８つの誤差信号は、下記式（１）から式（８）
に示す計算式に基づいて求められる。ここで、ｒn はｎ
シンボル目に受信された信号である。
説明する。伝送路歪みを受けたＢＰＳＫ信号の推定はＭ
ＬＳＥ１０３で行う。図３に示すビタビアルゴリズムに
おいて、８つの誤差信号は、下記式（１）から式（８）
に示す計算式に基づいて求められる。ここで、ｒn はｎ
シンボル目に受信された信号である。
【００３４】
【数１】
【００３５】また、８つのブランチメトリックは、下記
式（９）から式（１６）に示す計算式に基づいて求めら
れる。
式（９）から式（１６）に示す計算式に基づいて求めら
れる。
【００３６】
【数２】
【００３７】パスメトリックは、下記式（１７）から式
（２０）に示す計算式に基づいて求められる。なお、ｍ
ｉｎ［Ａ，Ｂ］とは、ＡとＢとを比較し、小さい方を取
り出す演算のことである。
（２０）に示す計算式に基づいて求められる。なお、ｍ
ｉｎ［Ａ，Ｂ］とは、ＡとＢとを比較し、小さい方を取
り出す演算のことである。
【００３８】
【数３】
【００３９】さらに、最小パスメトリックは、下記式
（２１）に基づいて４つの中から求められ、その求めら
れた番号のパスへつながるブランチから最小誤差信号が
得られる。
（２１）に基づいて４つの中から求められ、その求めら
れた番号のパスへつながるブランチから最小誤差信号が
得られる。
【００４０】
【数４】
【００４１】また、最小パスメトリック値を持つパスか
らトレースバックを行うことにより、ＭＬＳＥ１０３で
の推定結果が出力端子１０８へ出力される。
らトレースバックを行うことにより、ＭＬＳＥ１０３で
の推定結果が出力端子１０８へ出力される。
【００４２】誤差信号とブランチメトリックを求めるた
めの構成を図４に、最小誤差信号を求めるための構成を
図５に示す。サンプル信号ｃk は伝送路歪みのインパル
ス応答（ｈo ，ｈ1 ，ｈ2 ）から８種類（ｃ0 〜ｃ7 ）
生成される。受信信号とサンプル信号の差が上記式
（１）から式（８）に示すような誤差信号（ｇ0,n 〜ｇ
7, n ）となり、誤差信号の大きさの２乗が、上記式
（９）から式（１６）に示すようなブランチメトリック
（ｂ0,n 〜ｂ7,n ）となる。また、パスメトリック値が
最小になるパスにつながるブランチの番号に対応した誤
差信号が最小誤差信号Δｒn となる。
めの構成を図４に、最小誤差信号を求めるための構成を
図５に示す。サンプル信号ｃk は伝送路歪みのインパル
ス応答（ｈo ，ｈ1 ，ｈ2 ）から８種類（ｃ0 〜ｃ7 ）
生成される。受信信号とサンプル信号の差が上記式
（１）から式（８）に示すような誤差信号（ｇ0,n 〜ｇ
7, n ）となり、誤差信号の大きさの２乗が、上記式
（９）から式（１６）に示すようなブランチメトリック
（ｂ0,n 〜ｂ7,n ）となる。また、パスメトリック値が
最小になるパスにつながるブランチの番号に対応した誤
差信号が最小誤差信号Δｒn となる。
【００４３】図７に示す位相検出器１０５では、次のよ
うにして受信信号ｒn と最小誤差信号Δｒn から位相差
Δθが求められる。入力された受信信号及びＭＬＳＥ１
０３で期待される受信信号を複素数で表現すると、それ
ぞれ下記式（２２）、（２３）で表され、位相差は下記
式（２４）、（２５）の演算により求められる。受信信
号ｒn は複素共役器８０３で複素共役信号に変換され
る。
うにして受信信号ｒn と最小誤差信号Δｒn から位相差
Δθが求められる。入力された受信信号及びＭＬＳＥ１
０３で期待される受信信号を複素数で表現すると、それ
ぞれ下記式（２２）、（２３）で表され、位相差は下記
式（２４）、（２５）の演算により求められる。受信信
号ｒn は複素共役器８０３で複素共役信号に変換され
る。
【００４４】
【数５】
【００４５】また、複素乗算器８０４では、受信信号の
複素共役と受信信号の乗算が行われ、受信信号の電力値
が求められる。逆数器８０５では、受信信号の電力値の
逆数が求められる。複素乗算器８０６では、受信信号の
複素共役と最小誤差信号の複素乗算が行われる。この信
号は、複素乗算器８０７で受信信号の電力値の逆数と乗
算される。この結果が、上記式（２４）の右辺になる。
複素共役と受信信号の乗算が行われ、受信信号の電力値
が求められる。逆数器８０５では、受信信号の電力値の
逆数が求められる。複素乗算器８０６では、受信信号の
複素共役と最小誤差信号の複素乗算が行われる。この信
号は、複素乗算器８０７で受信信号の電力値の逆数と乗
算される。この結果が、上記式（２４）の右辺になる。
【００４６】位相差Δθは、メモリテーブル８０８を用
いることにより得ることができる。即ち、テーブルのア
ドレスが上記式（２４）の右辺になり、そのアドレスに
対応する出力データがΔθとなる。
いることにより得ることができる。即ち、テーブルのア
ドレスが上記式（２４）の右辺になり、そのアドレスに
対応する出力データがΔθとなる。
【００４７】図８は、下記式（２７）の演算を行うだけ
で、式（２６）に対して近似的に位相ずれを検出できる
位相検出器１０５を示す。二つの乗算器９０１、９０２
と一つの加算器９０３のみで実現できる。
で、式（２６）に対して近似的に位相ずれを検出できる
位相検出器１０５を示す。二つの乗算器９０１、９０２
と一つの加算器９０３のみで実現できる。
【００４８】
【数６】
【００４９】位相検出器１０５の出力はフィルタ１０６
へ入力される。このフィルタの特性により、位相同期ル
ープの応答が決められる。代表的な二次フィルタとして
は、下記式（２８）に示す伝達特性を持ったフィルタを
用いると、その構成は図１０のようになる。入力端子１
００１、乗算器１００２、１００３、加算器１００４、
１００５、遅延素子１００６、出力端子１００７から構
成され、乗算器１００２、１００３の係数α及びβの値
を変えることにより、ループ特性の減衰係数や固有周波
数を選ぶことができる。
へ入力される。このフィルタの特性により、位相同期ル
ープの応答が決められる。代表的な二次フィルタとして
は、下記式（２８）に示す伝達特性を持ったフィルタを
用いると、その構成は図１０のようになる。入力端子１
００１、乗算器１００２、１００３、加算器１００４、
１００５、遅延素子１００６、出力端子１００７から構
成され、乗算器１００２、１００３の係数α及びβの値
を変えることにより、ループ特性の減衰係数や固有周波
数を選ぶことができる。
【００５０】
【数７】
【００５１】ＶＣＯ１０７をデジタル回路で構成したの
が図９である。積分演算と位相から正弦波を得るメモリ
テーブル１１０４によりＶＣＯとして動作するようにな
る。即ち、入力端子１１０１からの入力信号が０なら
ば、出力端子１１０５及び出力端子１１０６からは、あ
る一定値が出力され続ける。一方、入力端子１１０１か
らの入力信号がプラス又はマイナスの値が連続して入力
されると、出力端子１１０５と出力端子１１０６から
は、位相がプラス方向又はマイナス方向へ一定の角速度
で回転する正弦波が出力されるようになる。
が図９である。積分演算と位相から正弦波を得るメモリ
テーブル１１０４によりＶＣＯとして動作するようにな
る。即ち、入力端子１１０１からの入力信号が０なら
ば、出力端子１１０５及び出力端子１１０６からは、あ
る一定値が出力され続ける。一方、入力端子１１０１か
らの入力信号がプラス又はマイナスの値が連続して入力
されると、出力端子１１０５と出力端子１１０６から
は、位相がプラス方向又はマイナス方向へ一定の角速度
で回転する正弦波が出力されるようになる。
【００５２】ＶＣＯ１０７の出力信号は位相回転器１０
２へ入力され、受信信号の位相回転が行われる。即ち、
入力端子１０１から入力された受信信号は、下記式（２
９）に示す演算により、ＶＣＯ１０７から出力された正
弦波の位相の大きさだけ位相回転される。これは、座標
における座標回転と同じ原理である。
２へ入力され、受信信号の位相回転が行われる。即ち、
入力端子１０１から入力された受信信号は、下記式（２
９）に示す演算により、ＶＣＯ１０７から出力された正
弦波の位相の大きさだけ位相回転される。これは、座標
における座標回転と同じ原理である。
【００５３】
【数８】
【００５４】以上に示す演算により、受信信号に位相変
動成分が含まれていても、位相検出器１０５でその位相
変動成分が検出され、その位相変動量に応じて位相回転
器１０２で変動成分を補正することができるようにな
る。このため、ＭＬＳＥ１０３に入力される信号には位
相変動成分が低減されているので、位相変動成分がない
ときとほぼ同等の信号推定を行うことができるようにな
る。
動成分が含まれていても、位相検出器１０５でその位相
変動成分が検出され、その位相変動量に応じて位相回転
器１０２で変動成分を補正することができるようにな
る。このため、ＭＬＳＥ１０３に入力される信号には位
相変動成分が低減されているので、位相変動成分がない
ときとほぼ同等の信号推定を行うことができるようにな
る。
【００５５】次に、本発明の第２の実施の形態について
説明する。信号推定においては、ＭＬＳＥの他にＤＤＦ
ＳＥを用いても実現することができる。図１１は本実施
の形態によるＤＤＦＳＥを用いた場合のブロック図を示
す。図１のＭＬＳＥ１０３が図２でＤＤＦＳＥ２０３に
置き換わった以外は同じ構成であり、２０１、２０２及
び２０４〜２０７は、図１の１０１、１０２及び１０４
〜１０７と対応している。
説明する。信号推定においては、ＭＬＳＥの他にＤＤＦ
ＳＥを用いても実現することができる。図１１は本実施
の形態によるＤＤＦＳＥを用いた場合のブロック図を示
す。図１のＭＬＳＥ１０３が図２でＤＤＦＳＥ２０３に
置き換わった以外は同じ構成であり、２０１、２０２及
び２０４〜２０７は、図１の１０１、１０２及び１０４
〜１０７と対応している。
【００５６】また、図１２は位相回転器２０２の構成例
を示すもので、同相成分入力端子１２０１、直交成分入
力端子１２０２、余弦波入力端子１２０３、正弦波入力
端子１２０４、乗算器１２０５〜１２０８、加算器１２
０９、１２１０、同相成分出力端子１２１１、直交成分
出力端子１２１２等で構成される。
を示すもので、同相成分入力端子１２０１、直交成分入
力端子１２０２、余弦波入力端子１２０３、正弦波入力
端子１２０４、乗算器１２０５〜１２０８、加算器１２
０９、１２１０、同相成分出力端子１２１１、直交成分
出力端子１２１２等で構成される。
【００５７】ＤＤＦＳＥ２０３は、図３におけるビタビ
アルゴリズムを図１３に示すように縮退させた構成と見
ることができる。図３では４状態のビタビアルゴリズム
になっているが、ＤＤＦＳＥ２０３では、これを図１３
のような２状態のビタビアルゴリズムで実現できる。図
１３では、ブランチの数が４つしかないので、信号の推
定には１シンボル過去の各状態における仮判定値ｄ
0,n-1 とｄ1,n-1 を用いて誤差信号及びブランチメトリ
ックを生成する。
アルゴリズムを図１３に示すように縮退させた構成と見
ることができる。図３では４状態のビタビアルゴリズム
になっているが、ＤＤＦＳＥ２０３では、これを図１３
のような２状態のビタビアルゴリズムで実現できる。図
１３では、ブランチの数が４つしかないので、信号の推
定には１シンボル過去の各状態における仮判定値ｄ
0,n-1 とｄ1,n-1 を用いて誤差信号及びブランチメトリ
ックを生成する。
【００５８】誤差信号及びブランチメトリックの演算式
を、下記式（３０）から式（３３）及び式（３４）から
式（３７）に示す。
を、下記式（３０）から式（３３）及び式（３４）から
式（３７）に示す。
【００５９】
【数９】
【００６０】また、パスメトリックは、下記式（３
８）、（３９）から求められる。
８）、（３９）から求められる。
【００６１】
【数１０】
【００６２】最小誤差信号は、ＭＬＳＥの時と同様にパ
スメトリックＳ0,n とＳ1,n とを比較し、小さいパスへ
つながるブランチを見つけることにより求めることがで
きる。
スメトリックＳ0,n とＳ1,n とを比較し、小さいパスへ
つながるブランチを見つけることにより求めることがで
きる。
【００６３】以上説明したように、本発明の各実施の形
態による位相同期ループ付き信号推定装置は、受信信号
の位相をＶＣＯの出力信号の位相に応じて回転する位相
回転器と、この位相回転器の出力信号を受けて受信信号
の推定をビタビアルゴリズムに基づいて行い、推定結果
と推定演算における最小パスメトリックを生成するため
に用いた誤差信号とを最小誤差信号として出力する最尤
系列推定器（ＭＬＳＥ）又は遅延判定帰還型系列推定器
（ＤＤＦＳＥ）と、ＭＬＳＥ又はＤＤＦＳＥで最小誤差
信号を出力するまでに生じる遅延時間に相当する遅延時
間だけ上記位相回転器の出力信号を遅延させる遅延素子
と、最小誤差信号と上記遅延素子の出力信号とから受信
信号に含まれる位相ずれを検出する位相検出器と、この
位相検出器の出力信号の周波数帯域制限を行うフィルタ
と、このフィルタの出力に比例した周波数の正弦波を発
生させ、上記位相回転器へ出力するＶＣＯとで構成され
ている。
態による位相同期ループ付き信号推定装置は、受信信号
の位相をＶＣＯの出力信号の位相に応じて回転する位相
回転器と、この位相回転器の出力信号を受けて受信信号
の推定をビタビアルゴリズムに基づいて行い、推定結果
と推定演算における最小パスメトリックを生成するため
に用いた誤差信号とを最小誤差信号として出力する最尤
系列推定器（ＭＬＳＥ）又は遅延判定帰還型系列推定器
（ＤＤＦＳＥ）と、ＭＬＳＥ又はＤＤＦＳＥで最小誤差
信号を出力するまでに生じる遅延時間に相当する遅延時
間だけ上記位相回転器の出力信号を遅延させる遅延素子
と、最小誤差信号と上記遅延素子の出力信号とから受信
信号に含まれる位相ずれを検出する位相検出器と、この
位相検出器の出力信号の周波数帯域制限を行うフィルタ
と、このフィルタの出力に比例した周波数の正弦波を発
生させ、上記位相回転器へ出力するＶＣＯとで構成され
ている。
【００６４】上記のように各実施の形態では、受信信号
の位相ずれ検出をＭＬＳＥ又はＤＤＦＳＥの判定結果信
号を用いるのではなく、ＭＬＳＥ又はＤＤＦＳＥで用い
るビタビアルゴリズムにおける最小パスメトリックの情
報を用いている。この最小パスメトリックを求めるため
に用いた誤差信号と受信信号から、受信信号に含まれて
いる位相ずれを検出し、帰還回路により位相ずれを補正
することにより、受信信号に含まれている周波数オフセ
ット等の位相ずれを補正することができる。
の位相ずれ検出をＭＬＳＥ又はＤＤＦＳＥの判定結果信
号を用いるのではなく、ＭＬＳＥ又はＤＤＦＳＥで用い
るビタビアルゴリズムにおける最小パスメトリックの情
報を用いている。この最小パスメトリックを求めるため
に用いた誤差信号と受信信号から、受信信号に含まれて
いる位相ずれを検出し、帰還回路により位相ずれを補正
することにより、受信信号に含まれている周波数オフセ
ット等の位相ずれを補正することができる。
【００６５】また、ＭＬＳＥ又はＤＤＦＳＥでは、受信
信号を入力してから推定結果信号が出力されるまで、あ
る程度の遅延を生じるが、最小パスメトリックの情報は
ほとんど遅延することなしに出力することができる。従
って、遅延素子の遅延時間を小さくすることができるの
で、位相同期ループ内の遅延が減り、応答の高速化を図
ることができる。
信号を入力してから推定結果信号が出力されるまで、あ
る程度の遅延を生じるが、最小パスメトリックの情報は
ほとんど遅延することなしに出力することができる。従
って、遅延素子の遅延時間を小さくすることができるの
で、位相同期ループ内の遅延が減り、応答の高速化を図
ることができる。
【００６６】尚、図１、図１１の構成としては、ハード
ウェア構成で実現することもできるが、ＣＰＵとメモリ
で構成されるコンピュータシステムで実現することもで
きる。コンピュータシステムに構成する場合には、上記
メモリは、本発明による記憶媒体を構成することにな
る。この記憶媒体には、上述した動作を実行するための
プログラムが格納される。
ウェア構成で実現することもできるが、ＣＰＵとメモリ
で構成されるコンピュータシステムで実現することもで
きる。コンピュータシステムに構成する場合には、上記
メモリは、本発明による記憶媒体を構成することにな
る。この記憶媒体には、上述した動作を実行するための
プログラムが格納される。
【００６７】この記憶媒体としては、半導体記憶装置、
光ディスク、光磁気ディスク、磁気記録媒体等を用いる
ことができる。
光ディスク、光磁気ディスク、磁気記録媒体等を用いる
ことができる。
【００６８】
【発明の効果】本発明によれば、デジタル通信におい
て、受信信号に含まれる伝送路歪みを補正するためのＭ
ＬＳＥやＤＤＦＳＥを用いた受信装置において、周波数
オフセット等の位相変動を、速い応答で補正することが
できる。
て、受信信号に含まれる伝送路歪みを補正するためのＭ
ＬＳＥやＤＤＦＳＥを用いた受信装置において、周波数
オフセット等の位相変動を、速い応答で補正することが
できる。
【００６９】即ち、従来はＭＬＳＥやＤＤＦＳＥを用い
た受信装置では、ＭＬＳＥやＤＤＦＳＥの判定結果を用
いて位相変動の補正を行っていたが、本発明では、ＭＬ
ＳＥやＤＤＦＳＥ内の最小パスメトリックの情報を用い
て位相変動を補正するので、位相補正ループ回路の遅延
時間を小さくすることができる。このため、伝送路歪み
が大きく受信信号に周波数オフセットが加えられている
場合でも、応答を速くすることができる。
た受信装置では、ＭＬＳＥやＤＤＦＳＥの判定結果を用
いて位相変動の補正を行っていたが、本発明では、ＭＬ
ＳＥやＤＤＦＳＥ内の最小パスメトリックの情報を用い
て位相変動を補正するので、位相補正ループ回路の遅延
時間を小さくすることができる。このため、伝送路歪み
が大きく受信信号に周波数オフセットが加えられている
場合でも、応答を速くすることができる。
【００７０】特に、伝送路歪みが大きい場合、従来のよ
うにＭＬＳＥやＤＤＦＳＥの判定結果を用いる方法で
は、判定結果を得るまでの遅延が増大するので、本発明
の場合は、従来技術と比べ応答の速さの効果が大きくな
る。
うにＭＬＳＥやＤＤＦＳＥの判定結果を用いる方法で
は、判定結果を得るまでの遅延が増大するので、本発明
の場合は、従来技術と比べ応答の速さの効果が大きくな
る。
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
ある。
【図２】位相同期ループ回路の構成例を示すブロック図
である。
である。
【図３】ＭＬＳＥの動作を説明するための４状態のトレ
リス遷移を示す構成図である。
リス遷移を示す構成図である。
【図４】誤差信号及びブランチメトリックを求めるため
の構成例を示すブロック図である。
の構成例を示すブロック図である。
【図５】最小誤差信号を求めるための構成例を示すブロ
ック図である。
ック図である。
【図６】受信信号と最小誤差信号の関係をベクトルで示
す特性図である。
す特性図である。
【図７】位相検出器の構成例を示すブロック図である。
【図８】位相検出器の他の構成例を示すブロック図であ
る。
る。
【図９】角周波数信号から正弦波信号を生成するための
デジタル構成したＶＣＯを示す構成図である。
デジタル構成したＶＣＯを示す構成図である。
【図１０】フィルタの構成例を示すブロック図である。
【図１１】本発明の第２の実施の形態を示すブロック図
である。
である。
【図１２】位相回転器の構成例を示す構成図である。
【図１３】ＤＤＦＳＥの動作を説明するための２状態ト
レリス遷移を示す構成図である。
レリス遷移を示す構成図である。
【図１４】従来の位相同期ループ付き信号推定装置を示
すブロック図である。
すブロック図である。
１０２、２０２ 位相回転器 １０３ ＭＬＳＥ １０４、２０４ 遅延素子、 １０５、２９５ 位相検出器 １０６、２０６ フィルタ １０７、２０７ ＶＣＯ ２０３ ＤＤＦＳＥ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｌ 27/14 Ｈ０３Ｍ 13/12 (56)参考文献 特開 平５−110617（ＪＰ，Ａ) 特開 平６−232921（ＪＰ，Ａ) 特開 平６−164316（ＪＰ，Ａ) 丸山秀典 他，「遅延判定帰還型信号 推定器による高速無線モデム」，電子情 報通信学会技術研究報告，1998年10月, ＲＣＳ98−102，Ｐ．13−Ｐ．18 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (8)
- 【請求項１】 受信信号の位相を回転する位相回転手段
と、 前記位相回転手段の出力信号からビタビアルゴリズムに
基づいて前記受信信号を推定し、その推定結果と推定演
算における最小パスメトリック値の生成に用いた最小誤
差信号とを出力する推定手段と、 前記位相回転手段の出力信号を、前記推定手段が前記最
小誤差信号を出力するまでの時間に応じて遅延させる遅
延手段と、 前記最小誤差信号と前記遅延手段の出力信号とを合成し
た信号と、前記遅延手段の出力信号と、の位相差を前記
受信信号に含まれている位相ずれとして出力する位相検
出手段と、 前記位相検出手段の出力信号の周波数帯域制限を行うフ
ィルタ手段と、 前記フィルタ手段の出力に比例した周波数の信号を発生
させ、この信号により前記位相回転手段において前記受
信信号の位相を回転させる信号発生手段と、 を設けたことを特徴とする信号推定装置。 - 【請求項２】 前記推定手段が、最尤系列推定器（ＭＬ
ＳＥ）であることを特徴とする請求項１記載の信号推定
装置。 - 【請求項３】 前記推定手段が、遅延判定帰還型系列推
定器（ＤＤＦＳＥ）であることを特徴とする請求項１記
載の信号推定装置。 - 【請求項４】 前記推定手段が、前記受信信号と複数の
サンプル信号との差を誤差信号として求める複数の減算
手段と、 最小パスに対応する前記誤差信号を前記最小誤差信号と
して出力する出力手段と、 を有することを特徴とする請求項１記載の信号推定装
置。 - 【請求項５】 受信信号の位相を回転する位相回転処理
と、 前記位相回転処理された信号からビタビアルゴリズムに
基づいて前記受信信号を推定し、その推定結果と推定演
算における最小パスメトリック値の生成に用いた最小誤
差信号とを出力する推定処理と、 前記位相回転処理された信号を、前記推定処理により前
記最小誤差信号が出力されるまでの時間に応じて遅延さ
せる遅延処理と、 前記最小誤差信号と前記遅延された信号とを合成した信
号と、前記遅延手段の出力信号と、の位相差を前記受信
信号に含まれている位相ずれとして出力する位相検出処
理と、 前記位相検出処理された信号の周波数帯域制限を行うフ
ィルタ処理と、 前記フィルタ処理された信号に比例した周波数の信号を
発生させ、この信号により前記位相回転処理において前
記受信信号の位相を回転させる信号発生処理とを実行す
るためのプログラムを記憶した記憶媒体。 - 【請求項６】 前記推定処理が、最尤系列推定演算処理
であることを特徴とする請求項５記載のプログラムを記
憶した記憶媒体。 - 【請求項７】 前記推定処理が、遅延判定帰還型系列推
定演算処理であることを特徴とする請求項４記載のプロ
グラムを記憶した記憶媒体。 - 【請求項８】 前記推定処理が、前記受信信号と複数の
サンプル信号との差を誤差信号として求める複数の減算
処理と、 最小パスに対応する前記誤差信号を前記最小誤差信号と
して出力する出力処理と、 を有することを特徴とする請求項４記載のプログラムを
記憶した記憶媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35984798A JP3206574B2 (ja) | 1998-12-17 | 1998-12-17 | 信号推定装置及びプログラムを記憶した記憶媒体 |
| US09/459,120 US6587521B1 (en) | 1998-12-17 | 1999-12-10 | Signal estimator and program stored memory medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35984798A JP3206574B2 (ja) | 1998-12-17 | 1998-12-17 | 信号推定装置及びプログラムを記憶した記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183991A JP2000183991A (ja) | 2000-06-30 |
| JP3206574B2 true JP3206574B2 (ja) | 2001-09-10 |
Family
ID=18466609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35984798A Expired - Fee Related JP3206574B2 (ja) | 1998-12-17 | 1998-12-17 | 信号推定装置及びプログラムを記憶した記憶媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6587521B1 (ja) |
| JP (1) | JP3206574B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6430303B1 (en) | 1993-03-31 | 2002-08-06 | Fujitsu Limited | Image processing apparatus |
| US6542639B2 (en) | 1997-08-22 | 2003-04-01 | Fujitsu Limited | Region extraction apparatus, region extraction method and computer readable recording medium |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721366B1 (en) | 2000-04-19 | 2004-04-13 | Lockheed Martin Corporation | Phase tracking apparatus and method for continuous phase modulated signals |
| US6993107B2 (en) * | 2001-01-16 | 2006-01-31 | International Business Machines Corporation | Analog unidirectional serial link architecture |
| US7231266B2 (en) * | 2002-03-13 | 2007-06-12 | Toshiji Kato | Digital control device and program |
| SG108861A1 (en) * | 2002-07-18 | 2005-02-28 | Oki Techno Ct Singapore Pte | High rate receiver |
| US7477713B2 (en) * | 2004-03-02 | 2009-01-13 | International Business Machines Corporation | method for providing automatic adaptation to frequency offsets in high speed serial links |
| US7697642B2 (en) * | 2006-04-17 | 2010-04-13 | Techwell, Inc. | Reducing equalizer error propagation with a low complexity soft output Viterbi decoder |
| US8548108B2 (en) * | 2011-02-14 | 2013-10-01 | Fujitsu Limited | Adaptive phase equalizer |
| EP2600544B1 (en) | 2011-11-30 | 2014-10-15 | Telefonaktiebolaget L M Ericsson (publ) | Technique for crosstalk reduction |
| US8983309B2 (en) * | 2012-02-13 | 2015-03-17 | Ciena Corporation | Constrained continuous phase modulation and demodulation in an optical communications system |
| US9397673B2 (en) | 2014-04-23 | 2016-07-19 | Telefonaktiebolaget L M Ericsson (Publ) | Oscillator crosstalk compensation |
| US9407274B2 (en) * | 2014-04-29 | 2016-08-02 | Telefonaktiebolaget L M Ericsson (Publ) | Local oscillator interference cancellation |
| US9257999B1 (en) | 2014-08-01 | 2016-02-09 | Telefonaktiebolaget L M Ericsson (Publ) | Compensating for a known modulated interferer to a controlled oscillator of a phase-locked loop |
| US10516403B1 (en) * | 2019-02-27 | 2019-12-24 | Ciena Corporation | High-order phase tracking loop with segmented proportional and integral controls |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19529982A1 (de) * | 1995-08-16 | 1997-02-20 | Bosch Gmbh Robert | Verfahren zur Synchronisation |
| JPH10327204A (ja) * | 1997-05-26 | 1998-12-08 | Nec Corp | 等化器を用いた位相同期ループ回路 |
| JP3185867B2 (ja) * | 1997-11-28 | 2001-07-11 | 日本電気株式会社 | 誤差検出方法および装置、信号復調方法および装置 |
| JP3206550B2 (ja) * | 1998-05-11 | 2001-09-10 | 日本電気株式会社 | 位相同期ループ付き信号推定器 |
-
1998
- 1998-12-17 JP JP35984798A patent/JP3206574B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-10 US US09/459,120 patent/US6587521B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 丸山秀典 他，「遅延判定帰還型信号推定器による高速無線モデム」，電子情報通信学会技術研究報告，１９９８年１０月，ＲＣＳ９８−１０２，Ｐ．１３−Ｐ．１８ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6430303B1 (en) | 1993-03-31 | 2002-08-06 | Fujitsu Limited | Image processing apparatus |
| US6542639B2 (en) | 1997-08-22 | 2003-04-01 | Fujitsu Limited | Region extraction apparatus, region extraction method and computer readable recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183991A (ja) | 2000-06-30 |
| US6587521B1 (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3206574B2 (ja) | 信号推定装置及びプログラムを記憶した記憶媒体 | |
| US5710792A (en) | Adaptive equalizer | |
| JP3839212B2 (ja) | タイミング再生装置および復調器 | |
| CN109617844B (zh) | 一种载波同步的方法及系统 | |
| JP3850611B2 (ja) | タイミング再生器およびこれを用いた復調装置 | |
| JP3206550B2 (ja) | 位相同期ループ付き信号推定器 | |
| WO1994029990A1 (fr) | Procede de detection de retard par estimation de probabilite maximum et detecteur de retard mettant en ×uvre ce procede | |
| US7139333B2 (en) | Frequency error estimating receiver, and frequency error estimating method | |
| US8571139B2 (en) | Method for tracking the phase of a signal modulated by continuous phase modulation and synchronization device implementing said method | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| JP3190318B2 (ja) | 周波数誤差推定装置および周波数誤差推定方法 | |
| US7724856B2 (en) | Clock recovery circuit and receiver using the circuit | |
| JP3377035B2 (ja) | 信号推定器を用いた位相同期ループ回路 | |
| JPH0654003A (ja) | 信号系列検出方法 | |
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| CN115632923A (zh) | 一种基于oqpsk的无人机与卫星超宽带通信方法及相关设备 | |
| JP2000069102A (ja) | 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法 | |
| JP3498600B2 (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
| JP4335125B2 (ja) | タイミング同期回路 | |
| JPH09246917A (ja) | 周波数誤差推定装置 | |
| JPH06268540A (ja) | ビタビ等化方法 | |
| JPH06343039A (ja) | 位相検出回路およびデジタルｐｌｌ回路 | |
| JPS6111494B2 (ja) | ||
| JPH11103326A (ja) | 復調器 | |
| JP2782146B2 (ja) | Ｐｓｋ変調信号評価装置及びｐｓｋ変調信号のｉｑ原点オフセット検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |