JP2000069102A - 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法 - Google Patents

位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法

Info

Publication number
JP2000069102A
JP2000069102A JP10238625A JP23862598A JP2000069102A JP 2000069102 A JP2000069102 A JP 2000069102A JP 10238625 A JP10238625 A JP 10238625A JP 23862598 A JP23862598 A JP 23862598A JP 2000069102 A JP2000069102 A JP 2000069102A
Authority
JP
Japan
Prior art keywords
signal
phase
received signal
replica
path metric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10238625A
Other languages
English (en)
Inventor
Hitoshi Matsui
仁志 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10238625A priority Critical patent/JP2000069102A/ja
Priority to SE9902982A priority patent/SE9902982L/xx
Publication of JP2000069102A publication Critical patent/JP2000069102A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 伝送路歪みを大きく受けた受信信号をＤＤＦ
ＳＥまたは最尤系列推定器又は遅延判定帰還型系列推定
器を用いて信号推定を行うシステムにおいて、周波数オ
フセットなどによる位相変化を補正する位相同期ループ
回路を高精度かつ高速に動作させること。 【解決手段】 周波数オフセットを補正するための補正
信号をＭＬＳＥまたはＤＤＦＳＳＥの判定結果を用いて
生成するのではなく、ＭＬＳＥまたはＤＤＦＳＥのビタ
ビアルゴリズム演算における最小パスメトリックの履歴
情報から得られる仮推定値を用いて補正信号を生成する
ようにする。この仮推定値はほとんど遅延することなし
に得ることができるため、位相同期ループの応答が速く
なり、変化の大きな周波数オフセットにも追従できるよ
うになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デジタル伝送を行
う通信システムにおいて、周波数オフセットやバースト
伝送における信号立ち上がりで発生する位相変動などに
より、位相ずれを受けた受信信号から位相ずれを検出し
取り除く位相同期ループに関し、特に伝送路歪みにより
著しく劣化した受信信号でも等化器や信号推定器と併用
しながら位相ずれを正しく検出し補正する位相同期ルー
プ及び受信信号の位相ずれを補正する方法に関する。
【０００２】
【従来の技術】従来技術による位相同期ループ回路の付
いた信号推定器の構成を図３に示す。遅延判定帰還型系
列推定器３０３（以下、ＤＤＦＳＥ３０３と言う）では
歪みを受けた受信信号から送信信号系列の推定を行う。
レプリカ生成器３０５では予め求められた伝送路インパ
ルス応答値とＤＤＦＳＥ３０３で推定された系列信号と
の畳込みを行い受信信号のレプリカを求める。
【０００３】この従来技術では、位相同期ループ演算に
おける位相誤差信号をＤＤＦＳＥ３０３の推定系列信号
からレプリカ信号を用いて生成しているので、伝送路歪
みの大きい受信信号でも精度の高い位相同期補正演算を
行うことができる。遅延素子３０４では、受信信号の遅
延を行い、ＤＤＦＳＥ３０３で発生する遅延の補正を行
う。これにより、レプリカ生成器３０５の出力信号と遅
延素子３０４の出力信号とのタイミングを一致させるこ
とができる。位相検出器３０６ではレプリカ生成器３０
５の出力信号と遅延素子３０４の出力信号との位相差が
求められる。このときに、受信信号に周波数オフセット
が加わっていると時間の経過と共に送受信間の位相が変
化して行くため、位相検出器３０６で求められる位相差
も時間の経過と共に変化して行くこととなる。このこと
は、レプリカ生成器３０５では演算に用いられる伝送路
インパルス応答値が一定であるため、ＤＤＦＳＥ３０３
で誤りを起こさない限り位相変動のない信号として出力
するが、遅延器３０４の出力は位相が変化するため、位
相検出器３０６からは、この位相の差が出力されること
となる。この位相検出器３０６の出力信号をフィルタ３
０７により帯域制限した後に電圧制御発振器（以下、Ｖ
ＣＯと言う）３０８へ入力し、ＶＣＯ３０８の出力信号
を位相回転器３０２へ入力し受信信号の位相を回転す
る。
【０００４】これにより、位相検出器３０６に現れる位
相差信号が減少する方向へ制御がかかり、周波数オフセ
ットなどによる位相変化が吸収できるようになる。
【０００５】
【発明が解決しようとする課題】従来の技術による位相
同期ループ回路では、ＤＤＦＳＥが系列推定により推定
値が確定するまでにある程度の時間的遅れが生じる。位
相変化の速度が小さいときはＤＤＦＳＥの信号推定遅延
が大きくても問題なく動作するが、位相変化の速度が大
きくなると位相同期ループの位相追従が追いつけなくな
り発散してしまう。
【０００６】位相同期ループの位相追従特性を速くする
ための一つの方法として、図３におけるフィルタ３０７
の周波数帯域を広げ位相同期ループの応答を速くする方
法がある。しかし、フィルタ３０７の周波数帯域を広げ
ることにより、雑音等の外乱の影響を受けやすくなるの
で位相ずれの追従精度が劣化する。位相同期ループの位
相追従特性を速くするためのもう一つの方法としては、
ＤＤＦＳＥの推定遅延時間を小さくすることにより応答
速度を速くする方法がある。しかし、ＤＤＦＳＥの遅延
を小さくするとＤＤＦＳＥの推定能力も小さくなってし
まうため、推定された信号系列にエラーが多く含まれる
こととなり、レプリカ信号が正しく生成できなくなる。
よって、位相検出器で求められる位相差情報の品位が劣
化する。このことはフィルタ３０７の周波数帯域を広げ
ることと同様に、位相同期ループの追従が受信信号に含
まれる雑音や歪みの影響で乱れることとなり、正確に位
相を追従することができなくなる。
【０００７】そこで、本発明の目的は、伝送路歪みを大
きく受けた受信信号をＤＤＦＳＥまたは最尤系列推定器
（以下、ＭＬＳＥと言う）又は遅延判定帰還型系列推定
器を用いて信号推定を行うシステムにおいて、周波数オ
フセットなどによる位相変化を補正する位相同期ループ
回路を高精度かつ高速に動作させることを目的としてい
る。
【０００８】
【課題を解決するための手段】本発明の目的は、周波数
オフセットに位相回転や伝送路歪みによる歪みを受けた
受信信号を受信して周波数オフセットを補正しながらデ
ジタル信号を推定して出力する受信システムにおける位
相同期ループ回路付き信号推定器であって、受信信号に
基づいて、最尤系列推定器又は遅延判定帰還型系列推定
器で用いるビタビアルゴリズムから最小パスメトリック
履歴情報を生成する手段と、前記最小パスメトリック履
歴情報からレプリカ信号を生成する手段と、前記レプリ
カ信号と前記受信信号とから前記受信信号の位相ずれを
検出して位相ずれを帰還回路により補正する手段とを有
することを特徴とする位相同期ループ回路付き信号推定
器によって達成される。
【０００９】又、本発明の目的は、周波数オフセットに
位相回転や伝送路歪みによる歪みを受けた受信信号を受
信し周波数オフセットを補正しながらデジタル信号を推
定し出力する受信システムにおける位相同期ループ回路
付き信号推定器であって、前記受信信号の位相を、電圧
制御発振器の出力信号の位相に応じて回転する位相回転
器と、前記位相回転器の出力信号に基づいて前記受信信
号の推定を行い、推定結果と推定演算における最小パス
メトリック系列信号とを出力する最尤系列推定器と、前
記最小パスメトリック系列信号に基づいて、前記最尤系
列推定器の入力信号のレプリカ信号を生成するレプリカ
生成器と、前記位相回転器の出力信号を受け、前記最尤
系列推定器で最小パスメトリック系列信号を出力するま
でに生じる遅延時間に相当する遅延を発生させる遅延素
子と、前記レプリカ生成器の出力信号と前記遅延素子の
出力信号との位相差を求める位相検出器と、前記位相検
出器の出力信号の周波数帯域制限を行うフィルタと、前
記フィルタの出力に比例した周波数の正弦波を発生させ
る前記電圧制御発振器とを有することを特徴とする位相
同期ループ回路付き信号推定器によって達成される。
【００１０】また、本発明の目的は、周波数オフセット
に位相回転や伝送路歪みによる歪みを受けた受信信号を
受信し周波数オフセットを補正しながらデジタル信号を
推定し出力する受信システムにおける位相同期ループ回
路付き信号推定器であって、前記受信信号の位相を電圧
制御発振器の出力信号の位相に応じて回転する位相回転
器と、前記位相回転器の出力信号に基づいて前記受信信
号の推定を行い、推定結果と推定演算における最小パス
メトリック系列信号とを出力する遅延判定帰還型系列推
定器と、前記最小パスメトリック系列信号を受けて前記
遅延判定帰還型系列推定器の入力信号のレプリカ信号を
生成するレプリカ生成器と、前記位相回転器の出力信号
を受け、前記遅延判定帰還型系列推定器で最小パスメト
リック系列信号を出力するまでに生じる遅延時間に相当
する遅延を発生させる遅延素子と、前記レプリカ生成器
の出力信号と前記遅延素子の出力信号との位相差を求め
る位相検出器と、前記位相検出器の出力信号の周波数帯
域制限を行うフィルタと、前記フィルタの出力に比例し
た周波数の正弦波を発生させる前記電圧制御発振器とを
有することを特徴とする位相同期ループ回路付き信号推
定器によって達成される。
【００１１】また、本発明の目的は、周波数オフセット
に位相回転や伝送路歪みによる歪みを受けた受信信号を
受信し、前記受信信号の位相ずれを補正する方法であっ
て、最尤系列推定又は遅延判定帰還型系列推定で用いる
ビタビアルゴリズムにおける最小パスメトリック履歴情
報を用いてレプリカ信号を生成し、このレプリカ信号と
受信信号とから位相ずれを検出し、帰還回路により前記
受信信号の位相ずれを補正することを特徴とする受信信
号の位相ずれ補正方法によって達成される。
【００１２】また、本発明の目的は、周波数オフセット
に位相回転や伝送路歪みによる歪みを受けた受信信号を
受信し、受信信号の位相ずれを補正する方法であって、
制御信号に基づいて、受信信号の位相を回転するステッ
プと、前記位相回転された受信信号と最尤系列推定のビ
タビアルゴリズム演算における最小パスメトリック履歴
情報とによって、最小パスメトリック履歴情報を求める
ステップと、前記最小パスメトリック履歴情報に基づい
て、前記受信信号のレプリカ信号を生成するステップ
と、前記位相回転された受信信号を、前記レプリカ信号
が生成されるまでに要した時間だけ遅延させるステップ
と、前記遅延された受信信号と前記レプリカ信号との位
相差を求めるステップと、前記位相差応じた前記制御信
号を生成するステップとを有することを特徴とする受信
信号の位相ずれ補正方法によって達成される。
【００１３】また、本発明の目的は、周波数オフセット
に位相回転や伝送路歪みによる歪みを受けた受信信号を
受信し、受信信号の位相ずれを補正する方法であって、
制御信号に基づいて、受信信号の位相を回転するステッ
プと、前記位相回転された受信信号と遅延判定帰還型系
列推定のビタビアルゴリズム演算における最小パスメト
リック履歴情報とによって、最小パスメトリック履歴情
報を求めるステップと、前記最小パスメトリック履歴情
報に基づいて、前記受信信号のレプリカ信号を生成する
ステップと、前記位相回転された受信信号を、前記レプ
リカ信号が生成されるまでに要した時間だけ遅延させる
ステップと、前記遅延された受信信号と前記レプリカ信
号との位相差を求めるステップと、前記位相差応じた前
記制御信号を生成するステップとを有することを特徴と
する受信信号の位相ずれ補正方法によって達成される。
【００１４】本発明では、レプリカ信号の生成の際にＭ
ＬＳＥまたはＤＤＦＳＥの判定結果信号を用いるのでは
なく、ＭＬＳＥまたはＤＤＦＳＥで用いるビタビアルゴ
リズムにおける最小パスメトリック履歴情報を用いる。
この最小パスメトリック履歴情報により求めたレプリカ
信号と受信信号から位相ずれを検出し帰還回路により位
相ずれを補正することにより受信信号に含まれている周
波数オフセット等の位相回転を補正することができる。
【００１５】ＭＬＳＥまたはＤＤＦＳＥでは受信信号を
入力してから推定結果信号が出力されるまである程度の
遅延を生じるが、最小パスメトリック履歴情報はほとん
ど遅延することなしに出力することができる。このこと
から、位相同期ループ内の遅延が減り応答の高速化が実
現できる。
【００１６】
【発明の実施の形態】本発明の実施の形態を説明する。
本発明の実施の形態の構成を図１に示す。入力端子１０
１より入力された二次元受信信号は位相回転器１０２で
位相が回転され位相ずれが補正される。位相回転器１０
２の出力信号はＭＬＳＥ( 最尤系列推定器) １０３へ入
力され受信信号の推定が行われ推定結果が出力端子１０
９から出力される。
【００１７】ＭＬＳＥ１０３からはさらにビタビアルゴ
リズムにおける最小パスメトリックの履歴信号がレプリ
カ生成器１０５へ出力される。レプリカ生成器１０５で
は最小パスメトリック履歴信号と予め求められた伝送路
のインパルス応答値との畳み込み演算が行われ、受信信
号のレプリカ信号を生成する。
【００１８】遅延素子１０４は位相回転器１０２の出力
をＭＬＳＥ１０３とレプリカ生成器１０５で発生する遅
延に相当する時間だけ遅らせる。これにより遅延素子１
０４の出力信号のタイミングをレプリカ生成器１０５か
ら出力される信号のタイミングに一致させることができ
る。位相検出器１０６では遅延素子１０４から出力され
る信号とレプリカ生成器１０５から出力される信号の位
相差を求め出力する。
【００１９】位相検出器１０６から出力される位相差信
号はフィルタ１０７でフィルタリングされた後に電圧制
御発振器（ＶＣＯ）１０８へ入力され補正すべき位相量
が位相回転器１０２へ出力される。位相回転器１０２で
はＶＣＯ１０８の出力信号により位相補正された受信信
号が出力される。
【００２０】このループ演算により受信信号に含まれて
いる周波数オフセットに代表される位相変動を吸収する
ことができるようになる。次に本発明の動作について説
明する。図４は図１の構成図において、受信信号の中の
位相ずれ成分のみに着目したときの構成図である。
【００２１】図１の位相回転器１０２は図４では加算器
４０２で表すことができる。また、図１のＭＬＳＥ１０
３と遅延素子１０４とレプリカ生成器１０５と位相検出
器１０６は図４では遅延素子４０３のみに代表すること
ができる。またＶＣＯ１０８は遅延素子４０６と加算器
４０５で構成される積分器として表すことができる。こ
のように位相ずれ成分のみに着目すると通常のＰＬＬ回
路のループ内に遅延素子４０３が加わったのみの構成を
解釈することができる。従来の技術と本発明の違いは図
４における遅延素子４０３の遅延時間にある。本発明で
はこの遅延時間を従来技術に比べ小さくすることができ
る。
【００２２】本発明ではレプリカ信号を生成するに当た
り、最小パスメトリックの履歴信号を用いる。この動作
を図５に示すトレリス遷移図を使って説明する。図５は
状態数が４でブランチの数が８のトレリス遷移図であ
る。通常のビタビアルゴリズムにおいて推定信号を判定
するには、図５におけるＳ0,n からＳ3,nまでのパスメ
トリック値の中で一番小さいパスを選び、そのパスから
過去へある数（例えば１０シンボル）までさかのぼった
時のパスがどの状態になっているかで判定をおこなうい
わゆるトレースバックを行っている。本発明では、レプ
リカ信号の生成においては、トレースバックを行わず
に、現時点のパスの状態から信号の仮推定を行う。すな
わち、Ｓ0,n からＳ3,n までの中でパスメトリックが最
小値になるパスの状態から仮推定信号を決定する。これ
により、トレースバックを省く分だけ推定能力が若干劣
化するが、受信した信号が遅延することなく判定される
ので位相同期ループ内の遅延を大幅に減少させることが
できる。よって、位相追従の応答を速くできるようにな
る。この仮推定信号を用いてレプリカ生成器１０５で受
信信号のレプリカを生成する。すなわち、仮推定信号と
伝送路インパルス応答値の畳み込み演算を行うことは、
送信信号が伝送路で歪みを受けた信号を再現することと
同等になる。
【００２３】また、レプリカ生成器１０５における伝送
路インパルス応答値は受信信号を受信しているときには
通常固定されているので、受信信号に位相ずれが現れて
もＭＬＳＥ１０３で仮判定を誤らない限り、受信信号に
位相ずれがないときと同等のレプリカ信号を出力する。
よって、位相検出器１０６ではレプリカと実際の受信信
号との位相を比較することにより受信信号に含まれてい
る位相ずれが検出できる。
【００２４】位相回転器１０２における位相回転量が固
定され、かつ受信信号の位相が変動していると仮定する
と、遅延素子１０４から出力される信号には位相変動が
含まれるが、レプリカ生成器１０５から出力される信号
には位相変動がないため、位相検出器１０６からは受信
信号の位相変動成分のみが出力されるようになる。位相
同期ループを動作させると、位相変動成分に応じて位相
回転器１０２で位相補正が行われる。すなわち、図１の
フィルタ１０７で位相ずれ成分の周波数帯域制限が行わ
れ、その出力がＶＣＯ１０８へ入力されて位相ずれが補
正される。
【００２５】図４における位相同期ループの応答特性は
遅延素子４０３の遅延時間とフィルタ４０４の周波数特
性によって決まる。位相同期ループの応答速度を上げる
には、フィルタ１０７の帯域を広げることにより実現で
きるが、雑音等の外乱の影響を受けやすくなるので応答
精度が劣化する。一方、遅延素子４０３の遅延時間を小
さくすることによっても位相同期ループの応答速度を高
くすることができる。この場合、遅延時間を小さくして
も応答精度が劣化しないので、受信信号の位相変動が大
きいときときでも位相補正の制御がかかるようになる。
【００２６】次に本発明の実施の形態について更に詳し
く説明する。本説明では、伝送路歪みのインパルス応答
を（ｈ0 ，ｈ1 ，ｈ2 ）の３シンボルに拡がっていると
仮定し変調方式としてＢＰＳＫを用いて説明する。この
伝送路歪みを受けたＢＰＳＫ信号の推定を行うためにＭ
ＬＳＥ１０３は図５に示す４状態のビタビアルゴリズム
を用いる。ブランチの数は８つとなる。
【００２７】レプリカ生成器１０５の構成図を図６に示
す。レプリカ信号は仮判定値系列とインパルス応答の系
列との畳み込み演算によって求められる。遅延素子１０
４では仮判定値と受信信号の時間的ずれを補正するため
に受信信号を遅らせる。この部分はレジスタを直列接続
することにより実現できる。位相検出器１０６では、受
信信号ｒn とレプリカ信号ｐn の位相差が求められる。
それぞれの信号を複素数で表現したときの複素平面上に
おける位相差Δθを図７に示す。位相差Δθを求める演
算のブロック図を図８に示す。
【００２８】図８のブロック図に基づいて演算を行えば
正確な位相差を求めることができるが、乗算や逆数演算
やメモリテーブルを用いるため回路規模が大きくなる。
これを回避する方式としては、Δθが十分に小さければ
式（１７）の近似式が使えるので、式（１８）により位
相ずれを取り出すことができる。
【００２９】
【数１】
【００３０】また、受信信号の振幅が小さいときは雑音
の影響を受けやすいので位相差信号に誤差が加わりやす
くなる。この点に注目し、受信信号が小さいときは位相
差信号に受信信号の電力値をかけ、受信信号が小さいと
きは位相同期ループの応答を遅くするようにする。これ
らに基づいたブロック図を図９に示す。二つの乗算器９
０１、９０２と一つの加算器９０３のみで実現できる。
【００３１】位相検出器１０６の出力はフィルタ１０７
へ入力される。このフィルタの特性により、位相同期ル
ープの応答が決められる。ここで、係数αおよびβの値
を選ぶことにより位相変動追従に適したループ特性を得
ることができる。ＶＣＯ１０８をデジタル回路で構成し
たのが図１１である。加算器１１０２と遅延素子１１０
３で積分演算が行われ、入力された周波数成分が位相成
分に変換される。さらに複素信号を得るために正弦波成
分と余弦波成分がメモリテーブル１１０４により求めら
れる。
【００３２】ＶＣＯ１０８の出力信号は受信信号の位相
を回転するための信号として位相回転器１０２へ入力さ
れる。位相回転器１０２は入力信号を複素信号とする
と、複素乗算器と等価になる。次に上述の構成の動作に
ついて詳しく説明する。伝送路歪みを受けたＢＰＳＫ信
号の推定はＭＬＳＥ１０３で行う。
【００３３】図５に示すビタビアルゴリズムにおいて、
８つのブランチメトリックは式（５）から式（１２）に
示す計算式に基づいて求められる。
【００３４】
【数２】
【００３５】ここで、ｒn はｎシンボル目に受信された
信号である。パスメトリックは式（１）から式（４）に
示す計算式に基づいて求められる。
【００３６】
【数３】
【００３７】さらに最小パスメトリックは式（１３）に
基づいて求められ、ｎシンボル目の受信信号の仮推定値
ｄn が得られる。
【００３８】
【数４】
【００３９】また、最小パスメトリック値を持つパスか
らトレースバックを行うことにより、ＭＬＳＥ１０３で
の推定結果が出力端子１０９へ出力される。レプリカ生
成器１０５では、図６に示すようにｎシンボル目の仮推
定値ｄn とｎ−１シンボル目の仮推定値ｄn-1 とｎ−２
シンボル目の仮推定値ｄn-2 およびインパルス応答（ｈ
0 ，ｈ1 ，ｈ2 ）からレプリカ信号が求められる。ｄ
n-1 およびはｄn-2 、ｄn へつながるパスを過去へさか
のぼることにより得ることができる。よって、レプリカ
信号は仮判定値系列とインパルス応答の系列との畳み込
み演算によって求められる。
【００４０】図８に示す位相検出器１０６では、次のよ
うにして受信信号ｒn とレプリカ信号ｐn の位相差Δθ
が求められる。受信信号およびレプリカ信号をそれぞれ
式（１４）および式（１５）で表すと位相差は式（１
６）の演算により求められる。
【００４１】
【数５】
【００４２】受信信号ｒは複素共役８０３で複素共役信
号に変換される。また複素乗算８０４で受信信号の複素
共役と受信信号の乗算が行われ、受信信号の電力値が求
められる。逆数８０５で受信信号の電力値の逆数が求め
られる。複素乗算８０６では受信信号の複素共役とレプ
リカ信号の複素乗算が行われる。この信号は複素乗算８
０７で受信信号の電力値の逆数と乗算される。この結果
が、式（１６）の右辺になる。位相差Δθはメモリテー
ブル８０８を用いることにより得ることができる。すな
わち、テーブルのアドレスが式（１６）) の右辺にな
り、そのアドレスに対応する出力データがΔθとなる。
【００４３】図９は式（１９）の演算をおこなうだけで
近似的に位相ずれを検出できる位相検出器１０６であ
る。二つの乗算器９０１、９０２と一つの加算器９０３
のみで実現できる。
【００４４】
【数６】
【００４５】位相検出器１０６の出力はフィルタ１０７
へ入力される。このフィルタの特性により、位相同期ル
ープの応答が決められる。代表的な二次フィルタとして
は式（２０）に示す伝達特性を持ったフィルタを用いる
とブロック図は図１０のようになる。係数αおよびβの
値を変えることによりループ特性の減衰係数や固有周波
数を選ぶことができる。
【００４６】
【数７】
【００４７】ＶＣＯ１０８をデジタル回路で構成したの
が図１１である。積分演算と位相から二次元正弦波を得
るメモリテーブル１１０４によりＶＣＯとして動作する
ようになる。すなわち、入力端子１１０１からの入力信
号が０ならば出力端子１１０５および出力端子１１０６
からは、ある一定値が出力され続ける。一方、入力端子
１１０１からの入力信号がプラスまたはマイナスの値が
連続して入力されると、出力端子１１０５と出力端子１
１０６からは位相がプラス方向またはマイナス方向へ一
定の角速度で回転する二次元正弦波が出力されるように
なる。
【００４８】ＶＣＯ１０８の出力信号は位相回転器１０
２へ入力され、式（２１）に基づいた演算により受信信
号の位相回転が行われる。
【００４９】
【数８】
【００５０】すなわち、入力端子１０１から入力された
二次元の受信信号は、ＶＣＯ１０８から出力された二次
元正弦波の位相の大きさだけ位相回転される。これは、
二次元座標における座標回転と同じ原理である。以上に
示す演算により、受信信号に位相変動成分が含まれいて
も、位相検出器１０６でその位相変動成分が検出され、
その位相変動量に応じて位相回転器１０２で変動成分を
補正することができるようになるので、ＭＬＳＥ１０３
に入力される信号には位相変動成分が低減されているの
でいそう変動成分がないときとほぼ同等の信号推定を行
うことができるようになる。
【００５１】次に本発明における他の実施の形態につい
て説明する。信号推定においていはＭＬＳＥの他にＤＤ
ＦＳＥを用いていも実現することができる。本発明にお
いてＤＤＦＳＥを用いたときのブロック図を図２に示
す。図１のＭＬＳＥ１０３が図２でＤＤＦＳＥ２０３に
置き換わった以外は同じ構成である。ＤＤＦＳＥは図５
におけるビタビアルゴリズムを図１３に示すように縮退
させた構成と見ることができる。図５では４状態のビタ
ビアルゴリズムになっているが、ＤＤＦＳＥではこれを
図１３のような２状態のビタビアルゴリズムで実現でき
る。これをさらに縮退させ１状態にしたものがＤＦＥ
（判定帰還型等化器）である。図１３ではブランチの数
が４つしかないので信号の推定には一シンボル過去の各
状態における仮判定値ｄ0,n-1 とｄ1,n-1 を用いてブラ
ンチメトリックを生成する。ブランチメトリックの演算
式式（２４）から式（２７）に示す。パスメトリックは
式（２２）と式（２３）から求められる。
【００５２】
【数９】
【００５３】レプリカ信号を求めるための仮推定値はＭ
ＬＳＥの時と同様にパスメトリックＳ0,n とＳ1,n を比
較し小さい方を選択することによりｄn を得るることが
できる。さらにｄn へつながるパスを過去へさかのぼる
ことにより、ｄn-1 およびｄ n-2 が得られるので、ＭＬ
ＳＥを用いた方式と同様の演算でレプリカ信号を得るこ
とができる。
【００５４】
【発明の効果】本発明によれば、デジタル通信におい
て、受信信号に含まれる伝送路歪みを補正するためのＭ
ＬＳＥやＤＤＦＳＥを用いた受信装置で周波数オフセッ
トなどの位相変動を速い応答で補正することができる。
従来はＭＬＳＥやＤＤＦＳＥを用いた受信装置ではＭＬ
ＳＥやＤＤＦＳＥの判定結果を用いて位相変動の補正を
行っていたが、本発明ではＭＬＳＥやＤＤＦＳＥ内の最
小パスメトリック履歴情報を用いて位相変動を補正する
ので位相補正ループ回路の遅延時間を小さくすることが
でき、応答を速くすることができる。特に、伝送路歪み
が大きいとＭＬＳＥやＤＤＦＳＥの判定結果を出力する
までの遅延が増大するので、従来技術と比べ応答の速さ
の効果が大きくなる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一構成図である。
【図２】本発明の他の実施の形態の一構成図である。
【図３】従来例の一構成図である。
【図４】位相同期ループ回路の一構成図である。
【図５】ＭＬＳＥの動作説明用の４状態のトレリス遷移
図である。
【図６】レプリカ生成器の一構成図である。
【図７】受信信号とレプリカ信号との位相差を示す説明
図である。
【図８】位相検出器の一構成図である。
【図９】位相検出器の一構成図である。
【図１０】フィルタの一構成図である。
【図１１】角周波数信号から二次元正弦波信号を生成す
る一構成図である。
【図１２】位相回転器の一構成図である。
【図１３】ＤＤＦＳＥの動作説明用の２状態トレリス遷
移図である。
【符号の説明】
１０１ 入力端子 １０２ 位相回転器 １０３ ＭＬＳＥ １０４ 遅延素子 １０５ レプリカ生成器 １０６ 位相検出器 １０７ フィルタ １０８ ＶＣＯ １０９ 出力端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信して周波数オフセ
    ットを補正しながらデジタル信号を推定して出力する受
    信システムにおける位相同期ループ回路付き信号推定器
    であって、 受信信号に基づいて、最尤系列推定器又は遅延判定帰還
    型系列推定器で用いるビタビアルゴリズムから最小パス
    メトリック履歴情報を生成する手段と、 前記最小パスメトリック履歴情報からレプリカ信号を生
    成する手段と、 前記レプリカ信号と前記受信信号とから前記受信信号の
    位相ずれを検出して位相ずれを帰還回路により補正する
    手段とを有することを特徴とする位相同期ループ回路付
    き信号推定器。
  2. 【請求項２】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信し周波数オフセッ
    トを補正しながらデジタル信号を推定し出力する受信シ
    ステムにおける位相同期ループ回路付き信号推定器であ
    って、 前記受信信号の位相を、電圧制御発振器の出力信号の位
    相に応じて回転する位相回転器と、 前記位相回転器の出力信号に基づいて前記受信信号の推
    定を行い、推定結果と推定演算における最小パスメトリ
    ック系列信号とを出力する最尤系列推定器と、 前記最小パスメトリック系列信号に基づいて、前記最尤
    系列推定器の入力信号のレプリカ信号を生成するレプリ
    カ生成器と、 前記位相回転器の出力信号を受け、前記最尤系列推定器
    で最小パスメトリック系列信号を出力するまでに生じる
    遅延時間に相当する遅延を発生させる遅延素子と、 前記レプリカ生成器の出力信号と前記遅延素子の出力信
    号との位相差を求める位相検出器と、 前記位相検出器の出力信号の周波数帯域制限を行うフィ
    ルタと、 前記フィルタの出力に比例した周波数の正弦波を発生さ
    せる前記電圧制御発振器とを有することを特徴とする位
    相同期ループ回路付き信号推定器。
  3. 【請求項３】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信し周波数オフセッ
    トを補正しながらデジタル信号を推定し出力する受信シ
    ステムにおける位相同期ループ回路付き信号推定器であ
    って、 前記受信信号の位相を電圧制御発振器の出力信号の位相
    に応じて回転する位相回転器と、 前記位相回転器の出力信号に基づいて前記受信信号の推
    定を行い、推定結果と推定演算における最小パスメトリ
    ック系列信号とを出力する遅延判定帰還型系列推定器
    と、 前記最小パスメトリック系列信号を受けて前記遅延判定
    帰還型系列推定器の入力信号のレプリカ信号を生成する
    レプリカ生成器と、 前記位相回転器の出力信号を受け、前記遅延判定帰還型
    系列推定器で最小パスメトリック系列信号を出力するま
    でに生じる遅延時間に相当する遅延を発生させる遅延素
    子と、 前記レプリカ生成器の出力信号と前記遅延素子の出力信
    号との位相差を求める位相検出器と、 前記位相検出器の出力信号の周波数帯域制限を行うフィ
    ルタと、 前記フィルタの出力に比例した周波数の正弦波を発生さ
    せる前記電圧制御発振器とを有することを特徴とする位
    相同期ループ回路付き信号推定器。
  4. 【請求項４】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信し、前記受信信号
    の位相ずれを補正する方法であって、 最尤系列推定又は遅延判定帰還型系列推定で用いるビタ
    ビアルゴリズムにおける最小パスメトリック履歴情報を
    用いてレプリカ信号を生成し、このレプリカ信号と受信
    信号とから位相ずれを検出し、帰還回路により前記受信
    信号の位相ずれを補正することを特徴とする受信信号の
    位相ずれ補正方法。
  5. 【請求項５】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信し、受信信号の位
    相ずれを補正する方法であって、 制御信号に基づいて、受信信号の位相を回転するステッ
    プと、 前記位相回転された受信信号と最尤系列推定のビタビア
    ルゴリズム演算における最小パスメトリック履歴情報と
    によって、最小パスメトリック履歴情報を求めるステッ
    プと、 前記最小パスメトリック履歴情報に基づいて、前記受信
    信号のレプリカ信号を生成するステップと、 前記位相回転された受信信号を、前記レプリカ信号が生
    成されるまでに要した時間だけ遅延させるステップと、 前記遅延された受信信号と前記レプリカ信号との位相差
    を求めるステップと、 前記位相差応じた前記制御信号を生成するステップとを
    有することを特徴とする受信信号の位相ずれ補正方法。
  6. 【請求項６】 周波数オフセットに位相回転や伝送路歪
    みによる歪みを受けた受信信号を受信し、受信信号の位
    相ずれを補正する方法であって、 制御信号に基づいて、受信信号の位相を回転するステッ
    プと、 前記位相回転された受信信号と遅延判定帰還型系列推定
    のビタビアルゴリズム演算における最小パスメトリック
    履歴情報とによって、最小パスメトリック履歴情報を求
    めるステップと、 前記最小パスメトリック履歴情報に基づいて、前記受信
    信号のレプリカ信号を生成するステップと、 前記位相回転された受信信号を、前記レプリカ信号が生
    成されるまでに要した時間だけ遅延させるステップと、 前記遅延された受信信号と前記レプリカ信号との位相差
    を求めるステップと、 前記位相差応じた前記制御信号を生成するステップとを
    有することを特徴とする受信信号の位相ずれ補正方法。
JP10238625A 1998-08-25 1998-08-25 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法 Pending JP2000069102A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10238625A JP2000069102A (ja) 1998-08-25 1998-08-25 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法
SE9902982A SE9902982L (sv) 1998-08-25 1999-08-24 Signaluppskattare med fastlåst slingkrets och sätt att korrigera fasförskjutning i mottagen signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10238625A JP2000069102A (ja) 1998-08-25 1998-08-25 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法

Publications (1)

Publication Number Publication Date
JP2000069102A true JP2000069102A (ja) 2000-03-03

Family

ID=17032934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10238625A Pending JP2000069102A (ja) 1998-08-25 1998-08-25 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法

Country Status (2)

Country Link
JP (1) JP2000069102A (ja)
SE (1) SE9902982L (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294960B1 (en) * 1998-12-04 2001-09-25 Nec Corporation Phase lock loop circuit using signal estimator
WO2002058243A1 (en) * 2001-01-16 2002-07-25 International Business Machines Corporation Pll with phase rotator
WO2002082758A1 (fr) * 2001-03-22 2002-10-17 Mitsubishi Denki Kabushiki Kaisha Recepteur d'estimation d'erreur de frequence et procede d'estimation d'erreur de frequence
JP2011103650A (ja) * 2009-10-30 2011-05-26 Fujitsu Ltd フィードバックループを用いた周波数オフセット評価

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294960B1 (en) * 1998-12-04 2001-09-25 Nec Corporation Phase lock loop circuit using signal estimator
WO2002058243A1 (en) * 2001-01-16 2002-07-25 International Business Machines Corporation Pll with phase rotator
US6993107B2 (en) 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US7142624B2 (en) 2001-01-16 2006-11-28 International Business Machines Corporation Analog unidirectional serial link architecture
KR100702423B1 (ko) * 2001-01-16 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 송신기부와 수신기부를 포함하는 통합 직렬 링크 시스템
WO2002082758A1 (fr) * 2001-03-22 2002-10-17 Mitsubishi Denki Kabushiki Kaisha Recepteur d'estimation d'erreur de frequence et procede d'estimation d'erreur de frequence
US7139333B2 (en) 2001-03-22 2006-11-21 Mitsubishi Denki Kabushiki Kaisha Frequency error estimating receiver, and frequency error estimating method
JP2011103650A (ja) * 2009-10-30 2011-05-26 Fujitsu Ltd フィードバックループを用いた周波数オフセット評価

Also Published As

Publication number Publication date
SE9902982L (sv) 2000-02-26
SE9902982D0 (sv) 1999-08-24

Similar Documents

Publication Publication Date Title
US6856183B2 (en) Scheme to improve performance of timing recovery systems for read channels in a disk drive
CN109617844B (zh) 一种载波同步的方法及系统
CN108270715B (zh) 适合高阶4096-qam的载波恢复系统和方法
JP3206574B2 (ja) 信号推定装置及びプログラムを記憶した記憶媒体
US7298806B1 (en) Method and system for data-aided timing offset estimation for frequency selective fading channels
US7139333B2 (en) Frequency error estimating receiver, and frequency error estimating method
US8571139B2 (en) Method for tracking the phase of a signal modulated by continuous phase modulation and synchronization device implementing said method
JP3206550B2 (ja) 位相同期ループ付き信号推定器
JP5655251B2 (ja) 位相誤差補正構成および位相誤差補正方法
JP3190318B2 (ja) 周波数誤差推定装置および周波数誤差推定方法
JP3377035B2 (ja) 信号推定器を用いた位相同期ループ回路
US11962443B2 (en) Frequency offset estimation
US7724856B2 (en) Clock recovery circuit and receiver using the circuit
JP3344353B2 (ja) 位相同期ループ回路と受信システム
JP2000069102A (ja) 位相同期ループ回路付き信号推定器、及び受信信号の位相ずれ補正方法
CN115632923A (zh) 一种基于oqpsk的无人机与卫星超宽带通信方法及相关设备
US20040047463A1 (en) Robust symbol timing recovery circuit for telephone line modem
JP4335125B2 (ja) タイミング同期回路
JPH06268540A (ja) ビタビ等化方法
KR100390433B1 (ko) 디지털 ｔｖ 수신기의 에러 추적 장치
US6914945B2 (en) Clock recovery circuit
CN114785475B (zh) 一种Gardner定时误差检测的增强方法
JPH06343039A (ja) 位相検出回路およびデジタルｐｌｌ回路
CN109831288B (zh) 针对大符号率偏差的盲同步方法、装置及计算机存储介质
JPS6111494B2 (ja)