JPS6111494B2 - - Google Patents
Info
- Publication number
- JPS6111494B2 JPS6111494B2 JP53097272A JP9727278A JPS6111494B2 JP S6111494 B2 JPS6111494 B2 JP S6111494B2 JP 53097272 A JP53097272 A JP 53097272A JP 9727278 A JP9727278 A JP 9727278A JP S6111494 B2 JPS6111494 B2 JP S6111494B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- complex
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 42
- 238000004364 calculation method Methods 0.000 claims description 7
- 230000011664 signaling Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000003786 synthesis reaction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本発明は伝送路によつて発生した信号波形歪を
自動的に補正する自動等化器に係わり、特に位相
ジツタや周波数オフセツト等の位相変動をも充分
精度良く等化する事のできる位相変動補正機能付
きの自動等化器に関する。 周波数帯の限られた、例えば音声帯域の電話回
線を介して信号を高速伝送する場合、回線の振幅
並びに位相特性の歪によつて伝送波形に大きな符
号間干渉が生じ、このため受信装置内に自動等化
器を設けて上記符号間干渉を補償する方法が従来
より採られている。 さらに電話回線には位相ジツタや周波数オフセ
ツト等のように時間的に変動する位相変動分が存
在し、これらに対しては通常の自動等化器だけで
〓〓〓〓
は一般に精度良い補正が行い得ない。したがつて
これらの位相変動分が無視し得ない場合は、受信
信号を自動等化器タツプ係数とたたみ込み加算し
た後位相補正回路を介して判定回路に供給し、該
判定回路の入出力差信号に位相回転を与えて自動
等化器タツプ係数補正のための制御信号とする事
が従来行なわれていた。 即ち第１図に示す構成であり入力信号１０１は
復調直交ベースバンド信号であり同相成分を実部
で直交相成分を虚部で表わした複素信号である。
入力信号１０１の入力されるたゝみ込み加算回路
１０２は入力信号１０１の所定の時間間隔で複数
個遅延させこれら遅延信号をタツプ係数に従つて
重み付け加算して符号間干渉を補正する。この
たゝみ込み加算回路１０２の出力信号は端子１０
８より入力される追従位相に従つて位相補正を施
す位相補正回路１０３を介して送信符号を判定す
る判定回路１０４に供給され、判定出力信号１０
５が出力される。 位相補正回路１０３の出力信号は判定出力信号
１０５と共に減算回路１０６に入力されて等化残
信号生成し、この等化残信号は端子１０９より入
力される追従位相に従つて位相補正を施す位相逆
補正回路１０７を介してたゝみ込み加算回路１０
２のタツプ係数を補正するための制御信号とな
る。追従位相は位相補正回路１０３の出力と判定
出力とから適当な演算に基づいて両信号の位相差
を検出し、これをループフイルタおよびVCOと
しての積分回路を介して位相同期ループを構成す
ることによつて生成する。 上記従来構成の自動等化器タツプ係数の補正方
法は等化残信号の２乗を最小にする決定指向アル
ゴリズムを例にとると以下のように示される。 直交入力信号１０１をｘo、タツプ係数をｃo、
位相補正回路による位相補正量を−θo、判定出
力信号１０５をａo、等化残信号をεo（いずれも
複素数）でそれぞれ表わし、ｎを着時刻とする
と、従来与えられている式は以下のようである。
（例えば、電子通信学会通信方式研究会試料CS74
−154「PLL回路を含むQAM自動等化方式」参
照） ｃn (n+1)＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎｅ+j〓nεo
（ｍ＝１〜Ｍ） (1) α：修正係数、 ＊：複素共約 上記(1)式におけるタツプ係数補正量ｘ＊ ｏ−ｎｅj〓
ｎεoは(2)式で示される等化残信号εoの２乗： を各タツプ係数ｃ（ｎ） ｎ（ｍ−１〜Ｍ）でそれぞれ
偏微分する事によつて与えられる。 第２図、上記タツプ係数補正量ｘ＊ ｏ−ｎｅ+j〓nεo
を得得るに必要な第１図位相回転回路１０７の従
来構成例であり、端子３０１に等化残信号εoが
供給され、乗算器３０２，３０３より成る乗算回
路３１１及び加減算器３０４，３０５より成る合
成回路３１２を介して位相回転の施された等化残
信号εoｅ+j〓nが出力端子３０６より出力され
る。 ３０８は制御位相量θoを生成する生成回路で
あり、この生成回路３０８の出力信号は正弦余弦
変換回路３０７を介してsinθo，cosθoが乗算回
路３１１に供給され、乗算回路３１１、および合
成回路３１２によつて Re｛εoｅ+j〓n｝＝Re｛εo｝cosθo −Im｛εo｝sinθo (4) Im｛εoｅ+j〓n｝＝Im｛εo；cosθo ＋Re｛εo｝sinθo (5) が演算される。 このように従来構成ではタツプ係数補正量を求
めるに当つて、まず等化残信号εoを位相回転し
たεoｅ+j〓nを計算する必要があり、このために
第２図に示されるような乗算回路、合成回路より
成る位相回転回路が必要不可欠であつた。 本発明は上記乗算回路を含む複雑な位相回転回
路を用いる事なくして簡単な構成より成る位相回
転回路によつて等化精度を落さずに、位相変動及
び符号間干渉が補正できる自動等化器を提供する
事を目的とするものである。 〓〓〓〓
即ち受信信号を自動等化器タツプ係数とたたみ
込み加算をした後、位相補正回路を介して判定回
路に供給し、位相回路を与えた判定回路出力信号
とたたみ込み加算信号と差信号をもつて自動等化
器タツプ係数補正のための制御信号とすることに
よつて符号間干渉と位相変動分いずれに対しても
従来と同等の精度を有して演算回路の少ない方向
を提供するものである。 第３図は本発明の一実施例を示すブロツク図で
あり、第１図と同一構成に採るブロツクについて
は同一番号で示されている。 直交入力信号１０１は、入力信号１０１を所定
の時間間隔で複数個遅延させ、これら遅延信号を
タツプ係数に従つて重み付け加算し符号間干渉を
補正するたゝみ込み（CONVOLUTION）加算回
路１０２に入力される。このたゝみ込み加算回路
１０２の出力信号は端子１０８より入力される追
従位相に従い位相補正を施す位相補正回路１０３
を介して送信符号を判定する判定回路１０４に供
給され、判定出力信号１０５が出力される。たゝ
み込み加算回路１０２の出力信号は、判定出力信
号１０５に端子１０９より入力される追従位相に
従い位相逆補正を施す位相逆補正回路２０１の出
力信号と共に減算回路１０６に入力されて等化残
留誤差信号を生成し、減算回路１０６の出力信号
をもつて、たゝみ込み加算回路１０２のタツプ係
数を補正するための制御信号とする。また追従位
相は位相逆補正回路２０１の出力と、たゝみ込み
加算回路１０２のタツプ係数を補正するための制
御信号とする。また追従位相は位相逆補正回路２
０１の出力と、たゝみ込み演算回路１０２の出力
信号とから適当な演算によつて両信号の位相差を
検出しこれをループフイルタおよび電圧制御発振
器（VCD）としての積分回路を介して位相周期
ループを構成し、生成する。 第２図構成の自動等化器タツプ係数の補正方法
は等化残留誤差信号の２乗を最小とする決定指向
アルゴリズムを例に採ると、従来構成のそれと比
較して以下のように示す事ができる。 直交入力信号、タツプ係数、位相補正量、判定
出力信号については、従来構成の説明で用いたの
と同じ記号を用いる事とし、等化残留誤差信号を
新たにεo′で表わせば、ｎを着目時刻とすると、 タツプ係数補正量を求めるための評価関数すなわ
ち等化残留誤差信号の２乗は、(6)，(7)式から となり従来構成における等化残信号の２乗に等し
い。(9)式より、各タツプ係数による偏徴分を求め
タツプ係数の補正式を計算すると、αを修正係数
として ｃn (n+1) ＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎεo′（ｍ−１〜Ｍ）
(10) 〓〓〓〓
＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎｅ+j〓n・εo （ｍ−１〜Ｍ） (11) が求まり従来構成におけるタツプ係数補正式(1)と
全く一致する。このように本発明になる第３図構
成の自動等化器は従来構成第１図と全く同じ動作
をするから、自動等化器をデイジタルで構成する
とき各信号およびタツプ係数を従来と同じビツト
数を従来と同じビツト数とすれば、従来構成で得
られていたのと同じ精度で符号間干渉、位相変動
分の等化を行い得る事がわかる。 こゝで第３図における位相回転回路２０１は、
判定出力信号ａoから、その位相回転回路ａnｅj
〓ｎを生成する。すなわち位相回転回路２０１で
は、 Re｛ａoｅj〓n｝＝Re｛ａo｝cosθo −Im｛ａo｝sinθo (12) Im｛ａoｅj〓n｝＝Im｛ａo｝cosθo ＋Re｛ａo｝sinθo (13) が演算されるが、ａoは判定出力信号であるため
に一般に少ないビツト数で表現可能であり、この
ために位相回転回路２０１が以下にその例を示す
ように極めて簡単に構成する事ができる。 第４図は第３図の位相回転回路２０１の一実施
例である第３図の位相回転回路２０１の構成例で
あり従来構成第２図と同一構成をとり得るブロツ
クは第３図と同じ番号を付してある。 追従位相θoを生成する生成回路３０８の出力
信号は正弦余弦変換回路３０７を介してビツト・
シフト回路４０１に供給され、ビツト・シフト・
回路４０１の出力信号は正弦余弦変換回路３０７
の出力信号と共に合成回路４０２に入力される。
合成回路４０２の制御端子には、第３図における
判定出力信号１０５が加えられており、判定出力
信号によつて合成回路４０２ではビツト・シフト
回路出力４０１及び正弦余弦変換回路３０７の両
出力信号を（12）（13）式に従い選択、加減算合
成、極性反転等を行つて、ａnｅj〓nなる位相回
転信号３０６を信号する。この第４図に示す位相
回転回路は、9600b／ｓのデータ伝送に適用した
第５図のような信号点配置に対する一構成例であ
る。第５図のようなデータ伝送方式では判定出力
信号ａoは Re｛ａo｝＝±１，±３ (14) Im｛ａo｝＝±１，±３ (15) を採るから、例えば第５図５０１の信号に対して
は(12)，（13）式から Re｛ａoｅj〓n｝＝cosθo−sinθo (16) Im｛ａoｅj〓n｝＝cosθo＋sinθo (17) と単に正弦余弦変換回路３０７の出力を加減算す
るだけでよく、また例えば第５図５０２の信号に
対しては(12)，（13）式から Re｛ａoｅj〓n｝＝cosθo＋２・cosθo −sinθo (18) Im｛ａoｅj〓n｝＝cosθo＋sinθo −２・sinθo (19) とcosθo・sinθoとその１ビツト・シフト信号と
から加減算のみによつて位相回転信号ａoｅj〓n
を求める事ができる。第５図の他の信号点に対し
ても以上と同様に乗算回路を用いずに簡単に出力
信号ａoｅj〓nが得られる事は明らかである。 また4800b／ｓデータ通信では第６図の８相
PSK信号点配置がしばしば用いられるが、第７図
は、このような多相PSK変調方式に対する位相回
転回路の一構成例である。 追従位相θoを生成する生成回路３０８の出力
信号は判定出力信号３０１に従つてそれぞれ定め
られた位相分φoと合成回路７０１に入力されて
加算合成され、合成出力信号は正弦・余弦変換回
路３０７を介して位相回転出力３０６が出力され
る。 すなわち、例えば第６図の信号点６０１，６０
２，…，６０８を３ビツト自然２進コード００
０，００１，０１０，…，１１１でそれぞれ表示
し、正弦・余弦変換回路３０７をアドレス００１
００…０で45゜位相シフトとなるようなメモリに
よつて構成すれば、判定出力信号を表わす３ビツ
ト自然２進コードを正弦・余弦変換メモリのアド
レスに単に加算するだけで位相回転出力ａoｅj〓
ｎを得る事ができる。 また追従位相θoを生成するには、例えばたた
み込み演算出力
自動的に補正する自動等化器に係わり、特に位相
ジツタや周波数オフセツト等の位相変動をも充分
精度良く等化する事のできる位相変動補正機能付
きの自動等化器に関する。 周波数帯の限られた、例えば音声帯域の電話回
線を介して信号を高速伝送する場合、回線の振幅
並びに位相特性の歪によつて伝送波形に大きな符
号間干渉が生じ、このため受信装置内に自動等化
器を設けて上記符号間干渉を補償する方法が従来
より採られている。 さらに電話回線には位相ジツタや周波数オフセ
ツト等のように時間的に変動する位相変動分が存
在し、これらに対しては通常の自動等化器だけで
〓〓〓〓
は一般に精度良い補正が行い得ない。したがつて
これらの位相変動分が無視し得ない場合は、受信
信号を自動等化器タツプ係数とたたみ込み加算し
た後位相補正回路を介して判定回路に供給し、該
判定回路の入出力差信号に位相回転を与えて自動
等化器タツプ係数補正のための制御信号とする事
が従来行なわれていた。 即ち第１図に示す構成であり入力信号１０１は
復調直交ベースバンド信号であり同相成分を実部
で直交相成分を虚部で表わした複素信号である。
入力信号１０１の入力されるたゝみ込み加算回路
１０２は入力信号１０１の所定の時間間隔で複数
個遅延させこれら遅延信号をタツプ係数に従つて
重み付け加算して符号間干渉を補正する。この
たゝみ込み加算回路１０２の出力信号は端子１０
８より入力される追従位相に従つて位相補正を施
す位相補正回路１０３を介して送信符号を判定す
る判定回路１０４に供給され、判定出力信号１０
５が出力される。 位相補正回路１０３の出力信号は判定出力信号
１０５と共に減算回路１０６に入力されて等化残
信号生成し、この等化残信号は端子１０９より入
力される追従位相に従つて位相補正を施す位相逆
補正回路１０７を介してたゝみ込み加算回路１０
２のタツプ係数を補正するための制御信号とな
る。追従位相は位相補正回路１０３の出力と判定
出力とから適当な演算に基づいて両信号の位相差
を検出し、これをループフイルタおよびVCOと
しての積分回路を介して位相同期ループを構成す
ることによつて生成する。 上記従来構成の自動等化器タツプ係数の補正方
法は等化残信号の２乗を最小にする決定指向アル
ゴリズムを例にとると以下のように示される。 直交入力信号１０１をｘo、タツプ係数をｃo、
位相補正回路による位相補正量を−θo、判定出
力信号１０５をａo、等化残信号をεo（いずれも
複素数）でそれぞれ表わし、ｎを着時刻とする
と、従来与えられている式は以下のようである。
（例えば、電子通信学会通信方式研究会試料CS74
−154「PLL回路を含むQAM自動等化方式」参
照） ｃn (n+1)＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎｅ+j〓nεo
（ｍ＝１〜Ｍ） (1) α：修正係数、 ＊：複素共約 上記(1)式におけるタツプ係数補正量ｘ＊ ｏ−ｎｅj〓
ｎεoは(2)式で示される等化残信号εoの２乗： を各タツプ係数ｃ（ｎ） ｎ（ｍ−１〜Ｍ）でそれぞれ
偏微分する事によつて与えられる。 第２図、上記タツプ係数補正量ｘ＊ ｏ−ｎｅ+j〓nεo
を得得るに必要な第１図位相回転回路１０７の従
来構成例であり、端子３０１に等化残信号εoが
供給され、乗算器３０２，３０３より成る乗算回
路３１１及び加減算器３０４，３０５より成る合
成回路３１２を介して位相回転の施された等化残
信号εoｅ+j〓nが出力端子３０６より出力され
る。 ３０８は制御位相量θoを生成する生成回路で
あり、この生成回路３０８の出力信号は正弦余弦
変換回路３０７を介してsinθo，cosθoが乗算回
路３１１に供給され、乗算回路３１１、および合
成回路３１２によつて Re｛εoｅ+j〓n｝＝Re｛εo｝cosθo −Im｛εo｝sinθo (4) Im｛εoｅ+j〓n｝＝Im｛εo；cosθo ＋Re｛εo｝sinθo (5) が演算される。 このように従来構成ではタツプ係数補正量を求
めるに当つて、まず等化残信号εoを位相回転し
たεoｅ+j〓nを計算する必要があり、このために
第２図に示されるような乗算回路、合成回路より
成る位相回転回路が必要不可欠であつた。 本発明は上記乗算回路を含む複雑な位相回転回
路を用いる事なくして簡単な構成より成る位相回
転回路によつて等化精度を落さずに、位相変動及
び符号間干渉が補正できる自動等化器を提供する
事を目的とするものである。 〓〓〓〓
即ち受信信号を自動等化器タツプ係数とたたみ
込み加算をした後、位相補正回路を介して判定回
路に供給し、位相回路を与えた判定回路出力信号
とたたみ込み加算信号と差信号をもつて自動等化
器タツプ係数補正のための制御信号とすることに
よつて符号間干渉と位相変動分いずれに対しても
従来と同等の精度を有して演算回路の少ない方向
を提供するものである。 第３図は本発明の一実施例を示すブロツク図で
あり、第１図と同一構成に採るブロツクについて
は同一番号で示されている。 直交入力信号１０１は、入力信号１０１を所定
の時間間隔で複数個遅延させ、これら遅延信号を
タツプ係数に従つて重み付け加算し符号間干渉を
補正するたゝみ込み（CONVOLUTION）加算回
路１０２に入力される。このたゝみ込み加算回路
１０２の出力信号は端子１０８より入力される追
従位相に従い位相補正を施す位相補正回路１０３
を介して送信符号を判定する判定回路１０４に供
給され、判定出力信号１０５が出力される。たゝ
み込み加算回路１０２の出力信号は、判定出力信
号１０５に端子１０９より入力される追従位相に
従い位相逆補正を施す位相逆補正回路２０１の出
力信号と共に減算回路１０６に入力されて等化残
留誤差信号を生成し、減算回路１０６の出力信号
をもつて、たゝみ込み加算回路１０２のタツプ係
数を補正するための制御信号とする。また追従位
相は位相逆補正回路２０１の出力と、たゝみ込み
加算回路１０２のタツプ係数を補正するための制
御信号とする。また追従位相は位相逆補正回路２
０１の出力と、たゝみ込み演算回路１０２の出力
信号とから適当な演算によつて両信号の位相差を
検出しこれをループフイルタおよび電圧制御発振
器（VCD）としての積分回路を介して位相周期
ループを構成し、生成する。 第２図構成の自動等化器タツプ係数の補正方法
は等化残留誤差信号の２乗を最小とする決定指向
アルゴリズムを例に採ると、従来構成のそれと比
較して以下のように示す事ができる。 直交入力信号、タツプ係数、位相補正量、判定
出力信号については、従来構成の説明で用いたの
と同じ記号を用いる事とし、等化残留誤差信号を
新たにεo′で表わせば、ｎを着目時刻とすると、 タツプ係数補正量を求めるための評価関数すなわ
ち等化残留誤差信号の２乗は、(6)，(7)式から となり従来構成における等化残信号の２乗に等し
い。(9)式より、各タツプ係数による偏徴分を求め
タツプ係数の補正式を計算すると、αを修正係数
として ｃn (n+1) ＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎεo′（ｍ−１〜Ｍ）
(10) 〓〓〓〓
＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎｅ+j〓n・εo （ｍ−１〜Ｍ） (11) が求まり従来構成におけるタツプ係数補正式(1)と
全く一致する。このように本発明になる第３図構
成の自動等化器は従来構成第１図と全く同じ動作
をするから、自動等化器をデイジタルで構成する
とき各信号およびタツプ係数を従来と同じビツト
数を従来と同じビツト数とすれば、従来構成で得
られていたのと同じ精度で符号間干渉、位相変動
分の等化を行い得る事がわかる。 こゝで第３図における位相回転回路２０１は、
判定出力信号ａoから、その位相回転回路ａnｅj
〓ｎを生成する。すなわち位相回転回路２０１で
は、 Re｛ａoｅj〓n｝＝Re｛ａo｝cosθo −Im｛ａo｝sinθo (12) Im｛ａoｅj〓n｝＝Im｛ａo｝cosθo ＋Re｛ａo｝sinθo (13) が演算されるが、ａoは判定出力信号であるため
に一般に少ないビツト数で表現可能であり、この
ために位相回転回路２０１が以下にその例を示す
ように極めて簡単に構成する事ができる。 第４図は第３図の位相回転回路２０１の一実施
例である第３図の位相回転回路２０１の構成例で
あり従来構成第２図と同一構成をとり得るブロツ
クは第３図と同じ番号を付してある。 追従位相θoを生成する生成回路３０８の出力
信号は正弦余弦変換回路３０７を介してビツト・
シフト回路４０１に供給され、ビツト・シフト・
回路４０１の出力信号は正弦余弦変換回路３０７
の出力信号と共に合成回路４０２に入力される。
合成回路４０２の制御端子には、第３図における
判定出力信号１０５が加えられており、判定出力
信号によつて合成回路４０２ではビツト・シフト
回路出力４０１及び正弦余弦変換回路３０７の両
出力信号を（12）（13）式に従い選択、加減算合
成、極性反転等を行つて、ａnｅj〓nなる位相回
転信号３０６を信号する。この第４図に示す位相
回転回路は、9600b／ｓのデータ伝送に適用した
第５図のような信号点配置に対する一構成例であ
る。第５図のようなデータ伝送方式では判定出力
信号ａoは Re｛ａo｝＝±１，±３ (14) Im｛ａo｝＝±１，±３ (15) を採るから、例えば第５図５０１の信号に対して
は(12)，（13）式から Re｛ａoｅj〓n｝＝cosθo−sinθo (16) Im｛ａoｅj〓n｝＝cosθo＋sinθo (17) と単に正弦余弦変換回路３０７の出力を加減算す
るだけでよく、また例えば第５図５０２の信号に
対しては(12)，（13）式から Re｛ａoｅj〓n｝＝cosθo＋２・cosθo −sinθo (18) Im｛ａoｅj〓n｝＝cosθo＋sinθo −２・sinθo (19) とcosθo・sinθoとその１ビツト・シフト信号と
から加減算のみによつて位相回転信号ａoｅj〓n
を求める事ができる。第５図の他の信号点に対し
ても以上と同様に乗算回路を用いずに簡単に出力
信号ａoｅj〓nが得られる事は明らかである。 また4800b／ｓデータ通信では第６図の８相
PSK信号点配置がしばしば用いられるが、第７図
は、このような多相PSK変調方式に対する位相回
転回路の一構成例である。 追従位相θoを生成する生成回路３０８の出力
信号は判定出力信号３０１に従つてそれぞれ定め
られた位相分φoと合成回路７０１に入力されて
加算合成され、合成出力信号は正弦・余弦変換回
路３０７を介して位相回転出力３０６が出力され
る。 すなわち、例えば第６図の信号点６０１，６０
２，…，６０８を３ビツト自然２進コード００
０，００１，０１０，…，１１１でそれぞれ表示
し、正弦・余弦変換回路３０７をアドレス００１
００…０で45゜位相シフトとなるようなメモリに
よつて構成すれば、判定出力信号を表わす３ビツ
ト自然２進コードを正弦・余弦変換メモリのアド
レスに単に加算するだけで位相回転出力ａoｅj〓
ｎを得る事ができる。 また追従位相θoを生成するには、例えばたた
み込み演算出力
【式】と位相逆補正
回路出力ａoｅj〓nとによつて
〓〓〓〓
の虚部から両信号の位相差を検出し、この位相差
を低減通過フイルタ、積分回路を介して生成でき
このように追従位相を生成するための位相差は入
力複素信号ｘo-nと複素タツプ係数ｃnと判定出力
ａoと追従位相θoとの関数形で与えればよい。 以上詳述したように、従来構成のように等化残
信号に対し位相回転を施すのではなく、本発明の
ように判定出力信号を位相回転しこれと位相補正
前のたゝみ込み加算信号との差信号をもつて自動
等化器タツプ係数を補正するための制御信号とす
る事によつて位相回転回路に乗算回路を用いる事
なく極めて簡単に構成する事ができる。 なお、本発明の実施例を説明するに当つて直交
入力信号１０１の復調後のベースバンド信号とし
たが、第３図の位相補正回路１０３を復調回路と
見なせば、入力信号１０１はバスバンド信号とな
り、第３図はバスバンド自動等化器に本発明を実
施した一構成例となる。すなわち、入力信号１０
１はベースバンド信号に限定されない。 また、自動等化器のタツプ係数の補正する方法
として等化残留誤差εo′の２乗を最小とするアル
ゴリズムをもつて実施例を説明したが、εo′と従
来構成での等化残信号εoとは、その絶対値も一
致する事から、従来構成に適用し得る他の全ての
アルゴリズムに対しても本発明が適用可能である
事は明らかである。 さらに、追従位相生成のための位相差検出は、
例えば第２図においては、たたみ込み演算出力を とすると Im（yn／ａoｅj〓n），Im（yn−ａoｅj〓n）／Re
（yn−ａoｅj〓n）等数多くの検出手段があり、前
記方法に限定されないことは明らかである。
の虚部から両信号の位相差を検出し、この位相差
を低減通過フイルタ、積分回路を介して生成でき
このように追従位相を生成するための位相差は入
力複素信号ｘo-nと複素タツプ係数ｃnと判定出力
ａoと追従位相θoとの関数形で与えればよい。 以上詳述したように、従来構成のように等化残
信号に対し位相回転を施すのではなく、本発明の
ように判定出力信号を位相回転しこれと位相補正
前のたゝみ込み加算信号との差信号をもつて自動
等化器タツプ係数を補正するための制御信号とす
る事によつて位相回転回路に乗算回路を用いる事
なく極めて簡単に構成する事ができる。 なお、本発明の実施例を説明するに当つて直交
入力信号１０１の復調後のベースバンド信号とし
たが、第３図の位相補正回路１０３を復調回路と
見なせば、入力信号１０１はバスバンド信号とな
り、第３図はバスバンド自動等化器に本発明を実
施した一構成例となる。すなわち、入力信号１０
１はベースバンド信号に限定されない。 また、自動等化器のタツプ係数の補正する方法
として等化残留誤差εo′の２乗を最小とするアル
ゴリズムをもつて実施例を説明したが、εo′と従
来構成での等化残信号εoとは、その絶対値も一
致する事から、従来構成に適用し得る他の全ての
アルゴリズムに対しても本発明が適用可能である
事は明らかである。 さらに、追従位相生成のための位相差検出は、
例えば第２図においては、たたみ込み演算出力を とすると Im（yn／ａoｅj〓n），Im（yn−ａoｅj〓n）／Re
（yn−ａoｅj〓n）等数多くの検出手段があり、前
記方法に限定されないことは明らかである。
第１図は従来の自動等化器に説明するための回
路構成図、第２図は第１図の位相補正回路の具体
的回路構成図、第３図は本発明自動等化器の実施
例を説明するための回路構成図、第４図は第３図
の位相回転回路２０１の具体的回路構成例説明
図、第５図は第４図の信号点配置の構成例説明
図、第６図は第５図の他の例で８相PSK信号点配
置の説明図、第７図は第６図の多相PSK変調方式
に対する位相回転回路２０１の具体的回路構成図
である。 １０２……たたみ込み加算回路、１０３……位
相補正回路、１０４……判定回路、２０１……位
相逆補正回路、１０６……減算回路。 〓〓〓〓
路構成図、第２図は第１図の位相補正回路の具体
的回路構成図、第３図は本発明自動等化器の実施
例を説明するための回路構成図、第４図は第３図
の位相回転回路２０１の具体的回路構成例説明
図、第５図は第４図の信号点配置の構成例説明
図、第６図は第５図の他の例で８相PSK信号点配
置の説明図、第７図は第６図の多相PSK変調方式
に対する位相回転回路２０１の具体的回路構成図
である。 １０２……たたみ込み加算回路、１０３……位
相補正回路、１０４……判定回路、２０１……位
相逆補正回路、１０６……減算回路。 〓〓〓〓
Claims (1)
- 【特許請求の範囲】 １ 入力複素信号と複素タツプ係数とから複素た
たみ込み演算する手段と、この該手段による演算
出力を位相補正信号に従い第１の方向に位相回転
する手段と、この手段により位相回転が施された
信号を位相判定する手段と、この手段による判定
出力を前記第１の方向に対し逆方向に位相回転す
る手段と、この手段による位相回転出力および前
記複素たたみ込み演算出力の差信号を前記複素タ
ツプ係数を補正するための制御信号とする手段と
を具備してなることを特徴とする自動等化器。 ２ 入力複素信号と複素タツプ係数とを複素たた
み込み加算する手段と、複素にたゝみ込み加算出
力を位相補正信号に従い、位相回転する手段と、
位相回転する手段と位相回転出力を判定する手段
と判定出力を位相補正信号に従い位相逆回転させ
る手段と複素たゝみ込み加算出力と位相逆回転出
力と入力複素信号とから複素タツプ係数を制御す
るための複素タツプ係数補正信号を得る手段と、
入力複素信号と位相補正信号と判定出力との関係
形で与えられる位相誤差信号を発生する手段と位
相誤差信号に基き上記位相補正信号を制御する手
段とを具備してなることを特徴とする特許請求の
範囲第１項記載の自動等化器。 ３ 逆方向に位相回転する手段は、位相補正信号
に従い正弦，余弦信号を出力する手段と、正弦，
余弦出力を判定出力に従い、ビツト・シフト，加
減算，極性反転を施す手段とからなることを特徴
とする特許請求の範囲第１項記載の自動等化器。 ４ 逆方向に位相回転する手段は、位相補正信号
と判定出力とを合成する手段と、合成出力信号に
従い正弦，余弦信号を出力する手段とからなるこ
とを特徴とする特許請求の範囲第１項記載の自動
等化器。 ５ 位相誤差を発生する手段は、複素たゝみ込み
演算出力と位相逆回転出力とから位相誤差を発生
する手段を含むことを特徴とする特許請求の範囲
第２項記載の自動等化器。 ６ 入力複素信号はデイジタル信号又はアナログ
信号であることを特徴とする特許請求の範囲第１
項記載の自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9727278A JPS5525215A (en) | 1978-08-11 | 1978-08-11 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9727278A JPS5525215A (en) | 1978-08-11 | 1978-08-11 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525215A JPS5525215A (en) | 1980-02-22 |
| JPS6111494B2 true JPS6111494B2 (ja) | 1986-04-03 |
Family
ID=14187883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9727278A Granted JPS5525215A (en) | 1978-08-11 | 1978-08-11 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5525215A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145716A (ja) * | 1982-02-25 | 1983-08-30 | Kazuo Saotome | グラフト重合体組成物 |
| JPS61111025A (ja) * | 1984-11-05 | 1986-05-29 | Nec Corp | 自動等化器 |
| US5891962A (en) * | 1994-09-20 | 1999-04-06 | Mitsui Chemicals, Inc. | Transparent, rubber-modified styrene resin and production process thereof |
| US20030138055A1 (en) * | 2001-02-27 | 2003-07-24 | Yoshiko Saito | Decoder and decoding method |
-
1978
- 1978-08-11 JP JP9727278A patent/JPS5525215A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525215A (en) | 1980-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985900A (en) | Non-intrusive channel-impairment analyzer | |
| CA1078030A (en) | Digital phase detector | |
| US4024342A (en) | System for detecting digital data transmitted by modulating a carrier | |
| JP3253968B2 (ja) | 同期検波のための同期検波器及び方法 | |
| JP3728573B2 (ja) | 復調装置 | |
| JP2797668B2 (ja) | 直交検波方法および直交検波器 | |
| JPH05504458A (ja) | 適応性位相同期ループ | |
| US20070172001A1 (en) | Demodulation circuit and demodulation method | |
| JPH0257373B2 (ja) | ||
| JPH10327204A (ja) | 等化器を用いた位相同期ループ回路 | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| US8571139B2 (en) | Method for tracking the phase of a signal modulated by continuous phase modulation and synchronization device implementing said method | |
| US4035725A (en) | Automatic passband equalizer for data transmission systems | |
| JP3206550B2 (ja) | 位相同期ループ付き信号推定器 | |
| JPS5910621B2 (ja) | デ−タ伝送復調器 | |
| US3727134A (en) | Auto equalizer apparatus | |
| JPS6111494B2 (ja) | ||
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JPH0690265A (ja) | 準同期検波復調部 | |
| JP3444938B2 (ja) | 準同期検波復調回路 | |
| JP4438581B2 (ja) | 復調装置及び復調方法 | |
| JP3088892B2 (ja) | データ受信装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPS6144411B2 (ja) | ||
| JP3629059B2 (ja) | Ｍｌｓｅ型等化器を用いた復調装置 |