JPS5910621B2 - デ−タ伝送復調器 - Google Patents

デ−タ伝送復調器

Info

Publication number
JPS5910621B2
JPS5910621B2 JP50004788A JP478875A JPS5910621B2 JP S5910621 B2 JPS5910621 B2 JP S5910621B2 JP 50004788 A JP50004788 A JP 50004788A JP 478875 A JP478875 A JP 478875A JP S5910621 B2 JPS5910621 B2 JP S5910621B2
Authority
JP
Japan
Prior art keywords
output
signal
signals
phase
complex multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50004788A
Other languages
English (en)
Other versions
JPS5182559A (ja
Inventor
文雄 明石
洋一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50004788A priority Critical patent/JPS5910621B2/ja
Priority to US05/647,543 priority patent/US4035735A/en
Publication of JPS5182559A publication Critical patent/JPS5182559A/ja
Publication of JPS5910621B2 publication Critical patent/JPS5910621B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03127Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals using only passive components

Description

【発明の詳細な説明】 この発明は、直交振幅変調を用いた多値データ伝送にお
いて、位相制御装置を備えた適応型自動等化器を用いた
2軸同期検波方式による復調器に関するものである。
直交振幅変調に対して用いる自動等化においては、同相
側における干渉と同様に、回線の周波数特性の非対称性
による直交側の干渉も除去することが必要である。
この目的を果すための一つの自動等化器として、2軸同
期検波器の二つの出力信号を入力信号とする2系統のタ
ップ付遅延線を用い、それぞれのタップ付遅延線に取り
付けられた対応する二つのタップから取り出される信号
を第1図に示すようなブリツジ型回路で1対のタツプゲ
イン例えばCi,diによつて変換する方法を用いたも
のが考案されている。以下第1図に示した回路を2次元
ブリツジ型可変減衰器と呼ぶ。第1図の構成に従えば、
各タツプゲインの対Ci,di(1=1,2,・・・・
・・,N)VCよつて二つの遅延線を流れる信号の振幅
卦よび位相回転の制御を同時に行なうことができる。ま
たタツプゲインの対Ci,diltC対してそれぞれC
Osθ,Sinθが入力した場合その出力は、それぞれ
XcOsθ−Ysinθ,Xsinθ+YcOsθ と
なる。この出力信号の電力POutはとなり、入力信号
X,YVC対して電力を一定に保ち位相関係を変化させ
た信号となり、この場合は2次元ブリツジ型可変減衰器
と呼ぶ。
従つて2軸同期検波器で生ずる搬送波の位相の制御も可
能なので電圧制御発振器等を用いた搬送波の位相制御機
能を備えた発振器を用いずに、固定周波数の発振器で、
2軸同期検波し、搬送波の位相ずれを等化器によつて吸
収することが可能である。しかしこの方法では、変復調
器あるいは搬送回線において、搬送波に大きな周波数偏
差及びその他の位相変動が生じた場合は、この自動等化
器では、完全にこの偏差を除去できない。本発明は、こ
のような搬送波の周波数偏差あるいはその他の位相変動
のある場合にも自動等化器の出力に常に最適な値が得ら
れるようにしたものである。
以下本発明の原理について述べる。互に直交した2つの
再生搬送波COs(ω0t+θ)およびSin(!!)
0t+θ)で二軸同期検波した時のそれぞれの出力、x
(t)およびy(t)は次式で表わされる。ただしAn
卦よびBnは送信データであり、Tはデータ間隔であり
、ωcは搬送波周波数である。
すなわちωcmωoの定常的は周波数偏差のある系であ
る。またここで搬送回線}よび変復調器は、なるインパ
ルス応答を有するものとする。タイミングが適当に設定
されているとして、t=ITでの応答を考えてみる。
ここでx(IT),y(IT)等をそれぞれXi,yi
等で表現すると(1)式および(2)式は次のようにな
る。ただし、ψ=(ωcmωo)Tとする。
ここで互に直交する成分を ▲▲●―●−W−、 のように複素数で表示することにすると、と表わされる
これを複素数で表わされるタツプゲインνl ″LJ
UL−一゛ を可変減衰器として有するトランスバーサルフイルタを
用いて等化した場合の出力Yiはとなる。
式01)VC卦いて例えば複素数で表わされた信号Xi
−tに複素数で表わされた減衰量Ctを作用させる機能
は第1図に示した2次元可変プリツジ型減衰器で実現す
ることができる。ここでCtを逐次修正するものとして
次のような修正式を考える。ただし、Ei=Yi−Ai
であり、kは修正回数を示す添字であり、dは修正係数
であり、xは複素共役を表わす。
(自)式は、誤差Eiの二乗和を最小にする方法に基づ
いているが、(9)式から明らかなように、信号の位相
はlタイムスロツト当りψずつ回転している。従つて、
修正された可変ゲインは、前のタイムスロツトにおける
最適値を目標値としているので、完全に位相回転ψによ
る影響を、この自動等化器で消去することはできず、常
にある一定方向の位相誤差を消去するためには、更に位
相制御機構を必要とする。この位相誤差を修正する方法
としては、上述の自動等化器の1タツプ分′;7,′:
モ刀香累;謡7電−リ:τ。。:ζ:113;こ、..
2゛5ム=工,つて出現することができる。この場合そ
の出力信号Ziは、となる。
多相位相変調においては、VSB振幅変調の場合のよう
に互いに直交する2成分の不均衡を利用して位相情報を
出すことはできないので、送信データの推定値と、復調
波形の相関から位相誤差を検出する方法がよく用いられ
る。
この方法で位相制御を行なつた場合、制御信号を二軸同
期検波器に含まれる電圧制御発振器に帰還して制御を行
つたのでは、等化器端から中心タツプに到る遅延を含む
ので、この制御回路の追随性が悪くなる欠点があり、従
つて上記方法をとることが最も有効であると考えられる
。この場合、前述のタツプゲインの修正量は上述の位相
制御の影響による誤差信号Eiのずれを打消さなければ
ならない。
従つてタツプゲインの修正は(自)式のかわりに次式に
よつて行なわれる。(自)式の左辺第2項のXlEke
−J8′iは、誤差信号の2乗絶対値 のタツプゲインによる偏微分 から得られる。
従つて0a式は最小2乗法を実現する最大傾斜法による
修正といえる。以上の原理より、本発明は、適応型自動
等化器の出力端に、2次元プリツジ型同期検波器を接続
し、この回路の位相回転値を位相回転器の出力信号から
判定して得る送信データAiの推定値と等化器出力とか
ら求められる位相誤差に従つて制御することにより、周
波数偏差が生じた場合にも、定常的な位相誤差を生じな
いようにした装置を提供する。
以下に第2図、第3図卦よび第4図に従つて本発明の実
施例を説明する。
第2図において端子1および2から2軸同期検波して得
られる2つのペースバンド信号が入力される。端子1V
Cは遅延素子3および4が直列に接続された遅延線が接
続され、端子2には遅延素子5および6が直列に接続さ
れた遅延線が接続される。各遅延素子を接続する接続線
からは2つづつ対になつた信号の引き出し線7と8,9
と10,11と12が引き出されており、上記3つの対
になつた引き出し線に対して第1図に示した2次元ブリ
ツジ型可変減衰器13,14、および15が接続されて
いる。各2次元ブリツジ型可変減衰器は2つの信号を出
力し加算器16では線路17,18卦よび19を流れる
各2次元ブリツジ型可変減衰器の一方の出力信号の総和
が求められ線路201fC出力される。同様に加算器2
1では線路22,23卦よび24を流れる各2次元ブリ
ツジ型可変減衰器の他方の出力信号の総和が求められ線
路25VC出力される。線路20卦よび25を流れる信
号は式00で示されたYiの実部と虚部に相当している
。線路20卦よび25VCは一つの2次元プリツジ型同
期検波器26が接続されて、ここで複素信号Yiの位相
回転が行なわれ、等化出力信号が出力される。27は2
次元ブリツジ型同期検波器26の出力信号から送信デー
タを推定するための推定器であり、通常線路37を流れ
る信号をサンプルして得るレベルと線路39を流れる信
号をサンプルして得るレベルを独立判定して送信データ
を推定、送信データの推定値を出力している。
以上は2軸同期検波された信号が順次変換を受けて伝送
される主経路の説明であるが、この主経路に含まれる各
2次元ブリッジ型可変減衰器13,14,15および2
次元ブリツジ型同期検波器26VC記憶されている第1
図に示したEi卦よびDiに相当する各2つの可変ゲイ
ンは制御回路28から出力される制御信号に従つて線路
37および39を流れる信号に含まれる符号間干渉が除
去されるように修正される。すなわち2次元ブリツジ型
可変減衰器1311C記憶される2つの可変ゲインの修
正値は線路29と30から得られ、以下同様に他の2次
元ブリツジ型可変減衰器14,15及び同期検波器26
に記憶される可変ゲインの修正値はそれぞれ線路31と
32,33と34,35と36から得る。最後に制御回
路23VCおいて上記4通りの修正値を得る実施例を第
3図に従つて示す。ここで第3図において複素掛算器4
3,44,45,72,73はすべて第4図に示す演算
を行なう装置であり2対の入力XとY}よびAとBから
1対の出力AX−BYとBX+AYを作るが、これは複
素数X+JYとA+JBの積を求めることに相当する。
まず線路37,39から入力される信号と線路38,4
0から入力される線路37,39を流れる信号の推定値
とを入力とする複素掛算器73の一方の出力、すなわち
複素数の虚数部にあたる出力信号78は位相を制御する
ための信号であり、ローパスフイルター74を通す事に
よつて線路79に制御位相信号偽 を出力する。装置7
5に訃いては該位相信号令1を入力として、デイジタル
的1fC.sin◇]およびCOs令1を線路35}よ
び36VC出力する。デイジタル的にサイン、コサイン
関数を発生する装置は、例えば読み出し専用メモリを用
いサイン、コサインの値を順次記憶し、位相信号◆iを
アドレスとしてこれを読み出す手段によつて実現でき、
またサイン、コサインの関数を例えばのごとく多項式に
展開し、この式の右辺を計算する様な計算回路を用いる
ことによつても実現できる。
一方可変減衰器の減衰量を変化させるには、まず線路3
7から入力される信号と線路38から入力される信号と
の差と線路39から入力される信号と線路40から入力
される信号との差を減算器41および42で求める。こ
れによつて一対の誤差信号Ekが出力される。この出力
の一対の信号と上述のサイン、コサイン関数発生器の一
対の出力信号35,36を入力として複素掛算器721
1C一対の出力信号80,81を得る。
出力信号80,81.VCよつてEke−jψ゛kが求
まる。複素掛算器43は、上述の線路80,81を流れ
る信号と、遅延素子から出力される線路49,50を流
れる一対の信号とを入力としている。複素掛算器43の
出力はそれぞれ減衰器60,61に入力され出力に修正
量一DK★−TEke−j余1が得られる。
この動作を第5図を用いて更に詳しく説明する。第5図
は横軸を信号の実数部、たて軸を信号の虚数部にとつた
、信号の2次元平面表示であり、信号はこの平面上でベ
クトルにて表わされる。ある標本化時点において、復元
すべき正しい信号すなわち送信信号をAkとする。実際
に受信した自動等化器出力信号は、キヤリア位相ずれが
あり、Akから一余1回転したAf″を中心として残留
符号間干渉によりその周囲に広がりYkとなつていると
する。このYkは位相制御により51だけ回転しその出
力ではZkとなつている。本来はキヤリア位相制御を完
全に行なうのができないので回線での位相ずれ一余,と
位相制御量令1は符号反転にて一致する・のではないが
、その差異がわずかであるとし、説明を簡単にするため
一致しているものとする。このZkと復元すべき信号A
kとから誤差信号Ekが出力できる。すなわち第3図に
おける減算器41および42の出力がこのEkとなる。
今自動等化器の修正を考えると、第5図において自動等
化器の出力 Ykであり、自動等化器を修正すぺき誤差
信号は位相廻転された目標値Afとの差Ef″でなけれ
ばならない。ここでAd゛,Yk,Ed″のなす三角形
と、Ak,Zk,Ekのなす三角形とは合同で互いVc
仝iの回転関係にある事に注目すると、EkとEf゛は
余1回転した関係にあることがわかる。従つて求められ
た誤差信号EkIIC対して′8′i回転する、すなわ
ちe−j令1を掛ける事によつて正しい誤差信号が得ら
れる。これが第3図に卦ける複素掛算器72の出力とな
る。この誤差信号Ed″は各タツプにおける信号の値X
kきTllC応じて、各タツプを修正するのに用いられ
る。従つて積分器66,67でこの信号を積分する事に
より(自)式の修正が実行でき、線路29,30に可変
減衰量を得る。同様にして、線路51,52を流れる信
号から線路31,321fC1また線路53,54を流
れる信号から線路33,34にそれぞれ可変減衰量を得
る。上記の実施例を遅延素子がアナログ的なものの場合
について述べたが、例えば第2図の端子1および2VC
卦いてAD変換器を設置することによりこの発明の装置
全体をデイジタル回路で実現することも容易である。
【図面の簡単な説明】
第1図はこの発明で用いる2次元ブリツジ型可変減衰器
の動作を示すプロツク図であり、第2図はこの発明の実
施例の全体を示すプロツク図であり、第3図は実施例に
含まれる制御回路を示すプロツク図であり、第4図は上
記制御回路に含まれる複素掛算器の動作を示すプロツク
図である。

Claims (1)

    【特許請求の範囲】
  1. 1 多相位相変調、多相多値変調を含む直交振幅変調に
    よるデータ伝送復調器において、2軸同期検波器の2つ
    のベースバンド出力信号を入力とする2つの遅延線と、
    上記第1の遅延線から引き出される一定時間の整数倍の
    異なつた遅延を与えられた複数個の信号の集合と、上記
    第2の遅延線から引き出される一定時間の整数倍の異な
    つた遅延を与えられた複数個の信号の集合に対して、両
    方の集合に含まれる同じ時間だけ遅延された信号の各対
    に対して作用する複数個の2次元ブリッジ型可変減衰器
    と、上記それぞれの2次元ブリッジ型可変減衰器が出力
    する2つの信号のうち第一の信号のみを集めそれらの総
    和を求める手段と、同様にそれぞれの2次元ブリッジ型
    可変減衰器が出力する第2の信号のみを集めてそれらの
    総和を求める手段と、前記2つの総和を求める手段によ
    つて得られる2つの信号に対して2つの正弦波を入力し
    電力を一定に保ちその位相関係を変化させ二つの等化出
    力信号をうる一つの2次元ブリッジ型同期検波器と、等
    化出力信号と等化出力信号から推定して得られる送信デ
    ータの推定値を掛け合わせる第1の複素掛算器と、前記
    第1の複素掛算器の一方の出力を平滑化するローパスフ
    ィルタと、前記ローパスフィルタの出力より、サイン・
    コサイン関数を発生するサイン・コサイン発生装置とを
    用いて前記同期検波器へ入力される二つの互いに直交す
    る正弦波の位相を制御する手段と、前記等化出力信号と
    等化出力信号から推定して得られる送信データの推定値
    から誤差信号を出力する減算器と、前記誤差信号と前記
    サイン・コサイン発生装置の出力との複素掛算を行う第
    2の複素掛算器と、前記第2の複素掛算器の出力と前記
    2つの遅延線から引き出された信号とを複素掛算する第
    3の複素掛算器群と、第3の複素掛算器群の各出力に作
    用する複数の減衰器と、前記複数の減衰器の各出力値を
    保持する複数の積分器とを用い、前記すべての2次元ブ
    リッジ型可変減衰器に記憶されている各減衰量を修正す
    る手段とを備え、符号間干渉を除去するとともに、伝送
    媒体で生ずる位相変動を吸収することを特徴とするデー
    タ伝送復調器。
JP50004788A 1975-01-08 1975-01-08 デ−タ伝送復調器 Expired JPS5910621B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50004788A JPS5910621B2 (ja) 1975-01-08 1975-01-08 デ−タ伝送復調器
US05/647,543 US4035735A (en) 1975-01-08 1976-01-08 Demodulator comprising a phase shift circuit for controlling outputs of an automatic equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50004788A JPS5910621B2 (ja) 1975-01-08 1975-01-08 デ−タ伝送復調器

Publications (2)

Publication Number Publication Date
JPS5182559A JPS5182559A (ja) 1976-07-20
JPS5910621B2 true JPS5910621B2 (ja) 1984-03-10

Family

ID=11593516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50004788A Expired JPS5910621B2 (ja) 1975-01-08 1975-01-08 デ−タ伝送復調器

Country Status (2)

Country Link
US (1) US4035735A (ja)
JP (1) JPS5910621B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1059490B (it) * 1976-04-22 1982-05-31 C S E L T Spa Demodulatore numerico con interpolazione per segnali dati modulati linearmente in ampiezza
US4263670A (en) * 1979-05-11 1981-04-21 Universal Data Systems, Inc. Microprocessor data modem
FR2482809B1 (fr) * 1980-05-14 1986-11-14 Labo Electronique Physique Systeme adaptatif de reception de donnees numeriques a compensation des distorsions d'amplitude et de phase introduites par le canal de transmission des donnees
FR2482808B1 (fr) * 1980-05-14 1986-11-14 Labo Electronique Physique Systeme adaptatif de reception de donnees numeriques a compensation des distorsions d'amplitude et de phase introduites par le canal de transmission des donnees
DE3030853A1 (de) * 1980-08-14 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Verfahren und schaltungsanordnung zum demodulieren zeitdiskreter frequenzmodulierter signale
US4470120A (en) * 1981-07-31 1984-09-04 The B.F. Goodrich Company Demodulation technique for rip detector signals
US4463434A (en) * 1981-07-31 1984-07-31 The B. F. Goodrich Company Digital phase shift circuit signal generator for rip detectors
JPS5833313A (ja) * 1981-08-21 1983-02-26 Nec Corp トランスバ−サル定利得可変等化器
US4468794A (en) * 1982-01-11 1984-08-28 The United States Of America As Represented By The Secretary Of The Navy Digital coherent detector
EP0134860B1 (en) * 1983-09-21 1988-09-07 Trw Inc. Improved modem signal acquisition technique
JPS6125377A (ja) * 1984-07-13 1986-02-04 Victor Co Of Japan Ltd ノイズリダクシヨン回路
US4819196A (en) * 1985-10-17 1989-04-04 Ampex Corporation Digital-based phase control system
US5132639A (en) * 1989-09-07 1992-07-21 Ortel Corporation Predistorter for linearization of electronic and optical signals
US5157276A (en) * 1991-09-26 1992-10-20 Tektronix, Inc. Low jitter clock phase adjust system
TW483255B (en) * 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271742A (en) * 1963-11-06 1966-09-06 Ibm Demodulation system
NL6908782A (ja) * 1969-06-10 1970-12-14
US3971996A (en) * 1973-01-18 1976-07-27 Hycom Incorporated Phase tracking network

Also Published As

Publication number Publication date
US4035735A (en) 1977-07-12
JPS5182559A (ja) 1976-07-20

Similar Documents

Publication Publication Date Title
US4985900A (en) Non-intrusive channel-impairment analyzer
JPS5910621B2 (ja) デ−タ伝送復調器
US4253184A (en) Phase-jitter compensation using periodic harmonically related components
JP3201768B2 (ja) 適応性位相同期ループ
JPH03205939A (ja) 搬送波再生方式およびディジタル位相復調装置
US4035725A (en) Automatic passband equalizer for data transmission systems
US6473470B1 (en) Phase-locked loop circuits for communication system
JP3206574B2 (ja) 信号推定装置及びプログラムを記憶した記憶媒体
US4638495A (en) Automatic adaptive equalizer
JPH04160843A (ja) 復調回路
JPH0228923B2 (ja)
US10734950B2 (en) Phase noise compensation apparatus and method and receiver
JPS6111494B2 (ja)
JPH0690265A (ja) 準同期検波復調部
JPH0964930A (ja) 復調方法および復調装置
US6757336B1 (en) Device and method for performing a carrier recovery
JP4335125B2 (ja) タイミング同期回路
JP2782146B2 (ja) Psk変調信号評価装置及びpsk変調信号のiq原点オフセット検出装置
JP3261755B2 (ja) 準同期検波復調部
JP2000068899A (ja) 適応等化方法および適応等化器
JP3159324B2 (ja) ディジタル復調装置
JPS5836538B2 (ja) デ−タデンソウフクチヨウキ
JPS6144411B2 (ja)
JPH0421235A (ja) 多相位相変調波の復調用遅延検波装置
JPH021409B2 (ja)