JP3159324B2 - ディジタル復調装置 - Google Patents

ディジタル復調装置

Info

Publication number
JP3159324B2
JP3159324B2 JP27884491A JP27884491A JP3159324B2 JP 3159324 B2 JP3159324 B2 JP 3159324B2 JP 27884491 A JP27884491 A JP 27884491A JP 27884491 A JP27884491 A JP 27884491A JP 3159324 B2 JP3159324 B2 JP 3159324B2
Authority
JP
Japan
Prior art keywords
signal
output
control signal
area
transversal filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27884491A
Other languages
English (en)
Other versions
JPH0595304A (ja
Inventor
拓也 鎌倉
Original Assignee
エヌイーシーワイヤレスネットワークス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌイーシーワイヤレスネットワークス株式会社 filed Critical エヌイーシーワイヤレスネットワークス株式会社
Priority to JP27884491A priority Critical patent/JP3159324B2/ja
Publication of JPH0595304A publication Critical patent/JPH0595304A/ja
Application granted granted Critical
Publication of JP3159324B2 publication Critical patent/JP3159324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多値ディジタル無線通
信システムで用いられるディジタル復調装置に係り、特
にトランスバーサル等化器の制御性の向上技術に関す
る。
【0002】
【従来の技術】近年、ディジタル無線通信では、周波数
有効利用の観点から、16QAMから32QAMや64
QAMへ、更に256QAMへというように多値化が進
んでいるが、このように多値化が進むと伝搬路で発生す
る歪みが重要な問題となってくる。そこで、ディジタル
復調装置は、例えば図6に示すように、復調器51と信
号処理系のインターフェースである6列/5列変換回路
53との間にトランスバーサル等化器54を介在させ、
復調信号に所定の波形処理をしてから信号処理をするよ
うにしている。以下、図6を参照して従来のディジタル
復調装置について説明する。
【0003】図6において、復調器51は、直交同期検
波回路(乗算器2、同3、π/2移相器4、搬送波再生
回路5)と低域ろ波器(6、7)とクロック発生器8と
A/D変換器(9、10)とで基本的に構成される。ま
た、トランスバーサル等化器54は、トランスバーサル
フィルタ11と制御信号発生回路14とで基本的に構成
される。
【0004】復調器51では、まず直交同期検波回路
が、入力端子1に印加される32QAMのディジタル変
調信号について直交同期検波処理をし、互いに直交する
PチャネルとQチャネルの2系列の検波信号を形成す
る。即ち、入力端子1に印加される32QAMのディジ
タル変調信号は2分岐され、一方が乗算器2の一方の入
力となり、他方が乗算器3の一方の入力となるが、乗算
器3の他方の入力には搬送波再生回路5の出力が直接与
えられる一方、乗算器2の他方の入力には搬送波再再生
回路5の出力がπ/2移相器4で90°移相されて与え
られるので、入力ディジタル変調信号は再生搬送波信号
とそれを90°移相した直交再生搬送波信号とによって
直交同期検波される。従って、図示例では、乗算器2が
Pチャネルの検波信号を出力し、乗算器3がQチャネル
の検波信号を出力することになる。
【0005】次いで、この2系列の検波信号は、低域ろ
波器(6、7)の対応するものにて高調波成分除去処理
を受け、A/D変換器(9、10)の対応するものに入
力し、クロック発生器8からのクロックCLKに従って
サンプリングされ、符号間干渉を受けたディジタル信号
(各Nビット)として識別再生され、それぞれトランス
バーサル等化器54に出力される。具体的には、各再生
ディジタル信号のビット長Nは図示例では4ビットであ
るが、この各再生ディジタル信号Nビットはトランスバ
ーサルフィルタ11に与えられ、その最上位ビット(主
データ信号)は象限判定信号(Dp、Dq)として制御信号
発生回路14に与えられる。
【0006】トランスバーサル等化器54の各要素につ
いては後述するが、トランスバーサルフィルタ11の各
出力(4ビット)の最下位1ビットが誤差信号(Ep、E
q)として制御信号発生回路14に与えられる。この誤差
信号(Ep、Eq)は再生ディジタル信号に含まれる符号間
干渉等の誤差成分に比例した量である。
【0007】このトランスバーサル等化器54では、制
御信号発生回路14が象限判定信号(Dp、Dq)と誤差信
号(Ep、Eq)との相関をとってトランスバーサルフィル
タ11の各タップを制御し、これによりトランスバーサ
ルフィルタ11が再生ディジタル信号に含まれる符号間
干渉等の誤差成分を除去し、波形等化をした補償後デー
タ(4ビット)を出力するようになっている。この各補
償後データの上位3ビットが6列/5列変換回路53に
与えられる。
【0008】6列/5列変換回路53は、入力された6
列のディジタル信号を送信側の変調部が行った動作と逆
の動作によって5列のディジタル信号に変換し、図外の
信号処理部へ出力する。
【0009】さて、トランスバーサル等化器54の各要
素について説明する。トランスバーサルフィルタ11
が、例えば図3に示すように、3タップのものであると
すれば、制御信号発生回路14は図7(基本制御信号発
生回路)及び図5(タップ制御信号発生回路)に示すよ
うに構成される。
【0010】図7において、この従来の基本制御信号発
生回路は、クロックCLKに従って並列動作をする6個
のフリップフロップ(301〜306)を備え、象限判
定信号(Dp、Dq)と誤差信号(Ep、Eq)に1ビットずつ
の遅延操作をして1ビットずつずれた制御信号を形成
し、それをタップ制御信号発生回路へ与える。
【0011】具体的には、フリップフロップ(301、
302)は、象限判定信号(Dp 、Dq)を1ビット遅延
させた象限判定信号(Dp0、Dq0)を出力する。これら
は、タップ制御信号発生回路(図5)の排他的論理和回
路(311〜322)の一方の入力となっている。
【0012】また、誤差信号(Ep、Eq)は、まず2分岐
され、一方は誤差信号(Ep-1 、Eq-1)として前記排他
的論理和回路(311〜314)の他方の入力となり、
他方はフリップフロップ(303、305)にて1ビッ
ト遅延されて誤差信号(Ep0、Eq0)となり、更にフリ
ップフロップ(304、306)にて1ビット遅延され
て誤差信号(Ep+1 、Eq+1)となる。誤差信号(Ep0
q0)は排他的論理和回路(315〜318)の他方の
入力となり、誤差信号(Ep+1、Eq+1)は排他的論理和回
路(319〜322)の他方の入力となっている。
【0013】次に、図5において、タップ制御信号発生
回路は、時間関係の異なる誤差信号(Ep-1 、Ep0、E
p+1 、Eq-1 、Eq0、Eq+1)と象限判定信号(Dp0、D
q0)との相関をとる排他的論理和回路(311〜32
2)と、この排他的論理和回路(311〜322)の対
応する出力をクロックCLKに従って取り込むフリップ
フロップ(331〜342)と、このフリップフロップ
(331〜342)の対応する出力をクロックCLKに
従って計数して平均化操作をしタップ制御信号(R
p-1 、Rp0、Rp+1 、Rq-1 、Rq0、Rq+1 、Ip-1
p0、Ip+1 、Iq0、Iq-1 、Iq+1)を出力するアップ
ダウン計数回路(351〜362)とで構成される。
【0014】ここに、Rp-1 、Rp0、Rp+1 、Rq-1
q0、Rq+1 は同相干渉用制御信号であり、Ip-1 、I
p0、Ip+1 、Iq-1 、Iq0、Iq+1 は直交干渉用制御信
号である。そして、トランスバーサルフィルタ11で
は、Rp-1 とIp-1 とRq-1 とIq-1 とが前段タップ
に、Rp0とIp0とRq0とIq0とが中段タップに、Rp+1
とIp+1 とRq+1 とIq+1 とが後段タップにそれぞれ与
えられる(図3)。
【0015】次に、図3において、3タップのトランス
バーサルフィルタは、前段タップの乗算器(101、1
04、201、204)と、中段タップの乗算器(10
2、105、202、205)と、後段タップの乗算器
(103、106、203、206)と、2段の遅延回
路であるフリップフロップ(107、108)と、同
(207、208)と、加算回路(109、110、2
09、210、311、312)とを備える。
【0016】復調器51の出力である2系列の再生ディ
ジタル信号は、それぞれ3分岐され、Pチャネルでは乗
算器101と同104とフリップフロップ107に入力
し、Qチャネルでは乗算器201と同204とフリップ
フロップ207に入力する。次いで、Pチャネルでは、
フリップフロップ107で1ビット遅延されたディジタ
ル信号は乗算器102と同105とフリップフロップ1
08に入力し、フリップフロップ108で更に1ビット
遅延されたディジタル信号は乗算器103と同106と
に入力する。
【0017】同様に、Qチャネルでは、フリップフロッ
プ207で1ビット遅延されたディジタル信号は乗算器
202と同205とフリップフロップ208に入力し、
フリップフロップ208で更に1ビット遅延されたディ
ジタル信号は乗算器203と同206とに入力する。
【0018】Pチャネルでは、乗算器(101、10
2、103)において入力ディジタル信号と同相干渉用
制御信号(Rp-1 、Rp0、Rp+1)との乗算が行われ、そ
の乗算結果が加算回路109で加算される。また、乗算
器(104、105、106)において、入力ディジタ
ル信号と直交干渉用制御信号(Ip-1 、Ip0、Ip+1)と
の乗算が行われ、その乗算結果が加算回路110で加算
される。
【0019】同様に、Qチャネルでは、乗算器(20
1、202、203)において入力ディジタル信号と同
相干渉用制御信号(Rq-1 、Rq0、Rq+1)との乗算が行
われ、その乗算結果が加算回路209で加算される。ま
た、乗算器(204、205、206)において、入力
ディジタル信号と直交干渉用制御信号(Iq-1 、Iq0
q+1)との乗算が行われ、その乗算結果が加算回路21
0で加算される。
【0020】そして、加算回路109と同209との出
力が加算回路311にて加算され、また、加算回路11
0と同210との出力が加算回路312にて加算され、
それぞれ補償後のデータとなる。以上の操作によって、
補償後データは、符号間干渉による誤差成分が2乗平均
の意味で最小となることが保証される。なお、補償後デ
ータは、それぞれ4ビットデータであるが、加算回路3
11の出力補償後データの最下位ビットが誤差信号Ep
であり、加算回路312の出力補償後データの最下位ビ
ットが誤差信号Eq である。
【0021】
【発明が解決しようとする課題】上述した従来のディジ
タル復調装置では、トランスバーサル等化器は、位相平
面上の信号点配置位置に信号は実際には存在しないにも
拘らず、信号が存在するかの如く制御するという問題が
ある。図8を参照して説明する。
【0022】図8は32QAM変調方式での位相平面上
の信号点配置を示す。伝搬路の周波数特性が劣化する
と、データ信号は直交干渉を受け、Pチャネルのデータ
がQチャネルのデータに干渉を与え、またQチャネルの
データがPチャネルのデータに干渉を与える。これを図
8の信号点配置図で言えば、相対的にP(Q)軸が右回
転または左回転したのと等化である。そして、劣化の程
度が軽く図8の点Aに位置した信号点の移動が点Bに到
達しない程度の範囲内であるときには、トランスバーサ
ル等化器は、この軸を逆方向へ回転させる正常の制御を
する。
【0023】ところが、更に周波数特性の劣化が厳しく
なり、図8の点Aに位置した信号点が点Bにまで回転移
動した場合には、実際には点Aが回転して点Bまで移動
したのか、点Cが回転して点Bまで移動したのか区別が
つかないが、トランスバーサル等化器は配置領域外の点
Dの原点からの距離が小さくなったと判断して制御を行
うので、誤動作となるのである。
【0024】本発明の目的は、トランスバーサル等化器
の制御動作が伝搬路の周波数特性の劣化程度に依存しな
いようにできる手段を備えたディジタル復調装置を提供
することにある。
【0025】
【課題を解決するための手段】前記目的を達成するため
に、本発明のディジタル復調装置は、入力された32Q
AMのディジタル変調信号について復調処理をし所定ビ
ット長の復調信号を出力する復調器と; 前記復調器出
力についての波形等化処理を各タップの制御信号に従っ
て行い、所定ビット長の補償後データを出力するトラン
スバーサルフィルタと; 前記復調器出力の中の主デー
タ信号の最上位ビットである象限判定信号と前記トラン
スバーサルフィルタ出力の中の誤差信号とから当該トラ
ンスバーサルフィルタの前記各タップの制御信号を発生
する制御信号発生回路と; を備え、トランスバーサル
フィルタ出力の中の誤差信号を除くデータ信号について
信号処理をするディジタル復調装置において; トランススバーサルフィルタ出力のデータ信号を受けて
各信号の位相平面上の配置位置が正方形配置の各頂点の
最外殻点を除く信号点配置領域の内外何れにあるかを示
す領域判定信号を出力する領域判定回路; を設けると
共に、前記制御信号発生回路に、前記領域判定信号が領
域外を示すときはその領域外での誤差信号の入力を禁止
しその領域外となる直前の誤差信号を用いて制御信号を
発生し、前記最外殻点の信号点で誤ったトランスバーサ
ル制御するのを防止する手段; を設けている。
【0026】
【作用】次に、前記の如く構成される本発明のディジタ
ル復調装置の作用を説明する。本発明では、各信号の位
相平面上の配置位置がその位相平面上に規定される信号
点配置領域の外となったときは、その期間内トランスバ
ーサルフィルタに与える制御信号(象限判定信号と誤差
信号との相関をとって形成される)は、領域外となる直
前の誤差信号を用いて形成する。
【0027】その結果、領域外であるときは、実際には
存在しない信号点位置における相関信号を用いないよう
にでき、伝搬路の周波数特性の劣化に伴いトランスバー
サル等化器が誤動作するのを防止できる。
【0028】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係るディジタル復調
装置を示す。本発明では、領域判別回路13を追加して
あると共に、制御信号発生回路12に若干の機能追加を
してある。その他の要素は従来例装置(図6)と同様で
ある。
【0029】領域判別回路13は、トランスバーサルフ
ィルタ11の出力の中の誤差信号(Ep、Eq)を除くデー
タ信号を受けて、各信号の位相平面上の配置位置がその
位相平面上に規定される信号点配置領域の内外何れにあ
るかを判定し、その判定結果を示す領域判定信号De
制御信号発生回路12に出力する。
【0030】信号点配置は、32QAM方式では図8に
示したようになるので、これを領域判別用に書き直すと
図2に示すようになる。即ち、図2において、実線で囲
んだ領域が信号点配置領域であり、その外側の斜線部が
領域外である。領域判別回路13は、トランスバーサル
フィルタ(図3)11の出力(4ビット)の中の誤差信
号(Ep、Eq)を除くデータ信号(3ビット)に基づき、
周知の方法で領域判定を行い、領域内と判定したときは
領域判定信号De を例えば“1”にし、領域外と判定し
たときは領域判定信号De を“0”にする。この領域判
定信号De は制御信号発生回路12の基本制御信号発生
回路(図4)に与えられる。つまり、タップ制御信号発
生回路(図5)は機能追加なく従来と同様である。
【0031】図4において、本発明の基本制御信号発生
回路は、象限判定信号(Dp、Dq)の遅延回路たるフリッ
プフロップ(307、301)、同(308、302)
に与えるクロックCLKは従来と同様であるが、誤差信
号(Ep、Eq)の遅延回路たるフリップフロップ(30
9、303、304)、同(310、305、306)
に与えるクロックCLKは、追加した論理積回路371
で領域判定信号De と論理積をとったものを用いるよう
にしてある。
【0032】従って、この基本制御信号発生回路では、
領域判定信号Deが“0”で領域外を示すと、論理積回
路371の出力は同様に“0”となり、クロックCLK
は出力されないので、誤差信号(Ep、Eq)の遅延回路た
るフリップフロップ(309、303、304)、同
(310、305、306)は直前の状態を保持出力す
る。これは、判定信号De が“1”となるまで継続す
る。
【0033】その結果、タップ制御信号発生回路(図
5)は、正常時に用いた誤差信号によって、つまり、実
際に存在する信号点位置における相関信号を用いてトラ
ンスバーサルフィルタ11の各タップを制御することと
なり、実際には存在しない信号点位置における相関信号
でトランスバーサルフィルタ11を制御することがなく
なるので、伝搬路の周波数特性の劣化に伴いトランスバ
ーサルフィルタ11が誤った制御をするのを防止でき
る。
【0034】
【発明の効果】以上説明したように、本発明のディジタ
ル復調装置によれば、領域判別回路を設け、各信号の位
相平面上の配置位置がその位相平面上に規定される信号
点配置領域の外となったときは、その期間内トランスバ
ーサルフィルタに与える制御信号(象限判定信号と誤差
信号との相関をとって形成される)は、領域外となる直
前の誤差信号を用いて形成するようにしたので、領域外
であるときは、実際には存在しない信号点位置における
相関信号を用いないようにでき、伝搬路の周波数特性の
劣化に伴いトランスバーサルが誤った制御をするのを防
止できる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例に係るディジタル復調装置の
構成ブロック図である。
【図2】領域判別回路の動作説明図である。
【図3】トランスバーサルフィルタの構成ブロック図で
ある。
【図4】制御信号発生回路における本発明の一実施例に
係る基本制御信号発生回路の構成ブロック図である。
【図5】制御信号発生回路におけるタップ制御信号発生
回路の構成ブロック図である。
【図6】従来のディジタル復調装置の構成ブロック図で
ある。
【図7】従来の基本制御信号発生回路の構成ブロック図
である。
【図8】従来のディジタル復調装置の動作説明図であ
る。
【符号の説明】
11 トランスバーサルフィルタ 12 制御信号発生回路 13 領域判別回路 51 復調器 52 トランスバーサル等化器 53 6列/5列変換回路 371 論理積回路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】入力された32QAMのディジタル変調信
    号について復調処理をし所定ビット長の復調信号を出力
    する復調器と; 前記復調器出力についての波形等化処
    理を各タップの制御信号に従って行い、所定ビット長の
    補償後データを出力するトランスバーサルフィルタと;
    前記復調器出力の中の主データ信号の最上位ビットで
    ある象限判定信号と前記トランスバーサルフィルタ出力
    の中の誤差信号とから当該トランスバーサルフィルタの
    前記各タップの制御信号を発生する制御信号発生回路
    と; を備え、トランスバーサルフィルタ出力の中の誤
    差信号を除くデータ信号について信号処理をするディジ
    タル復調装置において; トランススバーサルフィルタ出力のデータ信号を受けて
    各信号の位相平面上の配置位置が正方形配置の各頂点の
    最外殻点を除く信号点配置領域の内外何れにあるかを示
    す領域判定信号を出力する領域判定回路; を設けると
    共に、前記制御信号発生回路に、前記領域判定信号が領
    域外を示すときはその領域外での誤差信号の入力を禁止
    しその領域外となる直前の誤差信号を用いて制御信号を
    発生し、前記最外殻点の信号点で誤ったトランスバーサ
    ル制御するのを防止する手段; を設けたことを特徴と
    するディジタル復調装置。
JP27884491A 1991-09-30 1991-09-30 ディジタル復調装置 Expired - Fee Related JP3159324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27884491A JP3159324B2 (ja) 1991-09-30 1991-09-30 ディジタル復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27884491A JP3159324B2 (ja) 1991-09-30 1991-09-30 ディジタル復調装置

Publications (2)

Publication Number Publication Date
JPH0595304A JPH0595304A (ja) 1993-04-16
JP3159324B2 true JP3159324B2 (ja) 2001-04-23

Family

ID=17602939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27884491A Expired - Fee Related JP3159324B2 (ja) 1991-09-30 1991-09-30 ディジタル復調装置

Country Status (1)

Country Link
JP (1) JP3159324B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6467332B2 (ja) * 2015-11-05 2019-02-13 日本電信電話株式会社 適応型等化器及びタップ係数更新方法

Also Published As

Publication number Publication date
JPH0595304A (ja) 1993-04-16

Similar Documents

Publication Publication Date Title
JP3728573B2 (ja) 復調装置
JP3782237B2 (ja) Ofdm信号復調装置
US5049830A (en) Carrier recovery system and digital phase demodulator
EP0222593B1 (en) Digital filters and demodulators
EP1168744A1 (en) Timing reproducing device and demodulator
JPH0614627B2 (ja) モデムのトレーニング方法
JPH0687540B2 (ja) 復調装置
JPH0832640A (ja) 復調器
JP3404228B2 (ja) クロック位相検出回路
JPS6341264B2 (ja)
US6175591B1 (en) Radio receiving apparatus
JP3575883B2 (ja) ディジタル復調器
JP2865710B2 (ja) 変調指数0.5の2進連続位相被角度変調データ信号の等化復調配置
JP3159324B2 (ja) ディジタル復調装置
EP0212582B1 (en) Demodulation system capable of establishing synchronization in a transient state
EP0621712B1 (en) Distortion canceller for line receivers
JP2560339B2 (ja) ディジタル復調装置
JP2787607B2 (ja) Psk復調回路
JPH04334210A (ja) ディジタル復調装置
JPH0748677B2 (ja) 等化器
JP2956724B2 (ja) オーバーサンプリングトランスバーサル等化器
JPH11103326A (ja) 復調器
JP5168111B2 (ja) 位相不確定性除去機能を有する復調器およびそのキャリアスリップ補償方法
JP2564840B2 (ja) ディジタル復調装置
JPS6352817B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees