JPH04334210A - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JPH04334210A JPH04334210A JP3105841A JP10584191A JPH04334210A JP H04334210 A JPH04334210 A JP H04334210A JP 3105841 A JP3105841 A JP 3105841A JP 10584191 A JP10584191 A JP 10584191A JP H04334210 A JPH04334210 A JP H04334210A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- digital
- area
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多値ディジタル・マイ
クロ波無線通信方式において多値ディジタル変調信号を
復調するディジタル復調装置に関する。
クロ波無線通信方式において多値ディジタル変調信号を
復調するディジタル復調装置に関する。
【０００２】
【従来の技術】近年、ディジタル・マイクロ波無線通信
方式においては、周波数有効利用のため変復調技術も多
値化となってきている（１６ＱＡＭから６４ＱＡＭ、２
５６ＱＡＭなど）。このように多値化が進むと送信機等
で発生する歪みが重要な問題となってくる。
方式においては、周波数有効利用のため変復調技術も多
値化となってきている（１６ＱＡＭから６４ＱＡＭ、２
５６ＱＡＭなど）。このように多値化が進むと送信機等
で発生する歪みが重要な問題となってくる。
【０００３】そこで、この歪みの問題を軽減するために
例えば図６に示すようなディジタル復調装置が提案され
ている。
例えば図６に示すようなディジタル復調装置が提案され
ている。
【０００４】図６において、符号１００１は多値ディジ
タル変調信号を受ける入力端子を示し、１００２〜１０
０３は掛算器を示し、１００４はπ／２移送器を示し、
１００５は搬送波再生回路を示し、１００６，１００７
は低減ろ波器を示し、１００８はクロック信号発生器を
示し、１００９，１０１０はＡ／Ｄ（アナログ／ディジ
タル）変換回路を示し、１０１１は復調器を示し、１０
１２はトランスバーサルフィルタを示し、１０１３は制
御信号発生回路を示し、１０１４はトランスバーサル等
化器を示し、１０１５は６列／５列変換回路を示し、か
つ、１０１６は再生搬送波制御回路を示している。
タル変調信号を受ける入力端子を示し、１００２〜１０
０３は掛算器を示し、１００４はπ／２移送器を示し、
１００５は搬送波再生回路を示し、１００６，１００７
は低減ろ波器を示し、１００８はクロック信号発生器を
示し、１００９，１０１０はＡ／Ｄ（アナログ／ディジ
タル）変換回路を示し、１０１１は復調器を示し、１０
１２はトランスバーサルフィルタを示し、１０１３は制
御信号発生回路を示し、１０１４はトランスバーサル等
化器を示し、１０１５は６列／５列変換回路を示し、か
つ、１０１６は再生搬送波制御回路を示している。
【０００５】前記入力端子１００１から入力された多値
ディジタル変調信号は２分岐され、それぞれ掛算器１０
０２，１００３に入力され、搬送波再生回路１００５の
出力と、その出力と位相がπ／２遅れた搬送波で直交同
期検波を行い、低減ろ波器１００６，１００７で高調波
成分を除去された後、それぞれＡ／Ｄ変換器１００９，
１０１０で送信側で送られたＰ，Ｑチャンネルのディジ
タル信号が、それぞれ符号間干渉をうけたディジタル信
号として識別再生される。
ディジタル変調信号は２分岐され、それぞれ掛算器１０
０２，１００３に入力され、搬送波再生回路１００５の
出力と、その出力と位相がπ／２遅れた搬送波で直交同
期検波を行い、低減ろ波器１００６，１００７で高調波
成分を除去された後、それぞれＡ／Ｄ変換器１００９，
１０１０で送信側で送られたＰ，Ｑチャンネルのディジ
タル信号が、それぞれ符号間干渉をうけたディジタル信
号として識別再生される。
【０００６】前記Ａ／Ｄ変換器１００９，１０１０の出
力のうち、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎ
ｔ Ｂｉｔ）は象限判定信号Ｄｐ ，Ｄｑ として制
御信号発生回路１０１３に入力される。また、Ａ／Ｄ変
換器１００９，１０１０出力のディジタル信号は、トラ
ンスバーサルフィルタ１０１２に入力される。
力のうち、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎ
ｔ Ｂｉｔ）は象限判定信号Ｄｐ ，Ｄｑ として制
御信号発生回路１０１３に入力される。また、Ａ／Ｄ変
換器１００９，１０１０出力のディジタル信号は、トラ
ンスバーサルフィルタ１０１２に入力される。
【０００７】このトランスバーサルフィルタ１０１２の
出力はそれぞれ２分岐され６列／５列変換回路１０１５
および再生搬送波制御回路１０１６に入力される。６列
／５列変換回路１０１５では、送信側の変調部で行った
動作と逆の動作で入力した６列のディジタル信号を５列
のディジタル信号変換して出力する。また再生搬送波制
御回路１０１６では、復調器１０１１での再生搬送波が
変調部の搬送波と同期する様制御を行う搬送波再生回路
１００５の制御信号ＡＰＣを出力する。
出力はそれぞれ２分岐され６列／５列変換回路１０１５
および再生搬送波制御回路１０１６に入力される。６列
／５列変換回路１０１５では、送信側の変調部で行った
動作と逆の動作で入力した６列のディジタル信号を５列
のディジタル信号変換して出力する。また再生搬送波制
御回路１０１６では、復調器１０１１での再生搬送波が
変調部の搬送波と同期する様制御を行う搬送波再生回路
１００５の制御信号ＡＰＣを出力する。
【０００８】またトランスバーサル等化器１０１４の出
力のうち送信側の変調部で送られたディジタル信号の次
位ビットは６列／５列変換回路１５により誤差信号Ｅｐ
，Ｅｑ として制御信号発生回路１０１３に出力され
る。この誤差信号Ｅｐ ，Ｅｑ は、ディジタル信号に
含まれる符号間干渉等の誤差成分に比例した量となる。 制御信号発生回路１０１３の動作は後述するが象限判定
信号Ｄｐ ，Ｄｑ と誤差信号Ｅｐ ，Ｅｑ とのそれ
ぞれの相関をとってトランスバーサルフィルタ１０１２
の各タップを制御するとトランスバーサル等化器１０１
４の出力において、符号間干渉による誤差成分が二乗誤
差の意味で最小となることが保証されている。
力のうち送信側の変調部で送られたディジタル信号の次
位ビットは６列／５列変換回路１５により誤差信号Ｅｐ
，Ｅｑ として制御信号発生回路１０１３に出力され
る。この誤差信号Ｅｐ ，Ｅｑ は、ディジタル信号に
含まれる符号間干渉等の誤差成分に比例した量となる。 制御信号発生回路１０１３の動作は後述するが象限判定
信号Ｄｐ ，Ｄｑ と誤差信号Ｅｐ ，Ｅｑ とのそれ
ぞれの相関をとってトランスバーサルフィルタ１０１２
の各タップを制御するとトランスバーサル等化器１０１
４の出力において、符号間干渉による誤差成分が二乗誤
差の意味で最小となることが保証されている。
【０００９】
【発明が解決しようとする課題】この従来のディジタル
復調装置では、復調器１０１１のＡ／Ｄ変換回路の出力
をそのまま象限判定信号として用い、かつ、トランスバ
ーサル等化器１０１４においてもＰ，Ｑチャンネル独立
に制御しているため、実際の信号点配置には信号が無い
のにも拘らず、信号が存るがごとく制御を行うという問
題がある。
復調装置では、復調器１０１１のＡ／Ｄ変換回路の出力
をそのまま象限判定信号として用い、かつ、トランスバ
ーサル等化器１０１４においてもＰ，Ｑチャンネル独立
に制御しているため、実際の信号点配置には信号が無い
のにも拘らず、信号が存るがごとく制御を行うという問
題がある。
【００１０】この問題を図７に基いて詳細に説明する。
図７のＯは３２ＱＡＭ変調信号の位相平面上の各信号点
を示している。
を示している。
【００１１】伝搬路の周波数特性が劣化すると、データ
信号は直交干渉を受けるようになり、すなわちＰチャン
ネルのデータがＱチャンネルのデータに、またＱチャン
ネルのデータがＰチャンネルのデータに干渉を与えるよ
うになる。これは、図７の信号点配置図で言うと相対的
にＰ軸（Ｑ軸）が右方向または左方向に回転したことと
等価であり、トランスバーサル等化器１０１４の制御が
正常だとこの軸を逆方向へ回転させようとする制御を行
う。
信号は直交干渉を受けるようになり、すなわちＰチャン
ネルのデータがＱチャンネルのデータに、またＱチャン
ネルのデータがＰチャンネルのデータに干渉を与えるよ
うになる。これは、図７の信号点配置図で言うと相対的
にＰ軸（Ｑ軸）が右方向または左方向に回転したことと
等価であり、トランスバーサル等化器１０１４の制御が
正常だとこの軸を逆方向へ回転させようとする制御を行
う。
【００１２】そこで、さらに周波数特性が劣化が厳しく
なり図７のＡ点に位置した信号点がＢ点にまで回転した
とすると、実際にはＡ点が回転してＢ点に行ったのか、
Ｃ点が回転してＢ点に行ったのか区別がつかないが、ト
ランスバーサル等化器１０１４は、Ｄ点が小さくなった
と判断して制御を行うため誤動作となる。
なり図７のＡ点に位置した信号点がＢ点にまで回転した
とすると、実際にはＡ点が回転してＢ点に行ったのか、
Ｃ点が回転してＢ点に行ったのか区別がつかないが、ト
ランスバーサル等化器１０１４は、Ｄ点が小さくなった
と判断して制御を行うため誤動作となる。
【００１３】本発明の課題は、伝送路の周波数特性の劣
化にともなうトランスバーサル等化器の誤動作を防止す
ることができるディジタル復調装置を提供することにあ
る。
化にともなうトランスバーサル等化器の誤動作を防止す
ることができるディジタル復調装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】本発明によれば、多値デ
ィジタル変調信号を復調するディジタル復調装置におい
て、前記多値ディジタル変調信号を受けて主データ信号
と下位ビットからなる復調信号を出力する復調器と、こ
の復調器の出力を受けるトランスバーサルフィルタおよ
びこのトランスバーサルフィルタのタップに与える制御
信号を発生する制御信号発生回路とを有し前記復調信号
の波形等化を行うトランスバーサル等化器と、このトラ
ンスバーサル等化器の出力を受けて前記多値ディジタル
変調信号の各信号の位相平面上における存在位置がこの
位相平面上に予め設定された信号配置領域以外の領域に
あるか否かを判別する領域判別手段と、この領域判別手
段により前記多値ディジタル信号の所定の信号の位相平
面上における存在位置が前記信号配置領域以外の領域に
あると判定した場合にのみ前記制御信号発生回路が制御
信号を発生することを禁止する制御信号発生禁止手段と
を具備することを特徴とするディジタル復調装置が得ら
れる。
ィジタル変調信号を復調するディジタル復調装置におい
て、前記多値ディジタル変調信号を受けて主データ信号
と下位ビットからなる復調信号を出力する復調器と、こ
の復調器の出力を受けるトランスバーサルフィルタおよ
びこのトランスバーサルフィルタのタップに与える制御
信号を発生する制御信号発生回路とを有し前記復調信号
の波形等化を行うトランスバーサル等化器と、このトラ
ンスバーサル等化器の出力を受けて前記多値ディジタル
変調信号の各信号の位相平面上における存在位置がこの
位相平面上に予め設定された信号配置領域以外の領域に
あるか否かを判別する領域判別手段と、この領域判別手
段により前記多値ディジタル信号の所定の信号の位相平
面上における存在位置が前記信号配置領域以外の領域に
あると判定した場合にのみ前記制御信号発生回路が制御
信号を発生することを禁止する制御信号発生禁止手段と
を具備することを特徴とするディジタル復調装置が得ら
れる。
【００１５】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
説明する。
【００１６】図１に示すように、本発明のディジタル復
調装置は、復調器１と、トランスバーサル等化器２と、
再生搬送波制御回路３と、６列／５列変換回路４と、領
域判別回路５とからなる。
調装置は、復調器１と、トランスバーサル等化器２と、
再生搬送波制御回路３と、６列／５列変換回路４と、領
域判別回路５とからなる。
【００１７】前記復調器１は、多値ディジタル変調信号
を受ける入力端子１ａと、掛算器１ｂ，１ｃと、π／２
移送器１ｄと、搬送波再生回路１ｅ、低減ろ波器１ｆ，
１ｇと、クロック信号発生器１ｈと、Ａ／Ｄ（アナログ
／ディジタル）変換回路１ｉ，１ｊとからなる。前記ト
ランスバーサル等化器２は、トランスバーサルフィルタ
２ａと、これを制御する制御信号を発生する制御信号発
生回路２ｂとからなる。
を受ける入力端子１ａと、掛算器１ｂ，１ｃと、π／２
移送器１ｄと、搬送波再生回路１ｅ、低減ろ波器１ｆ，
１ｇと、クロック信号発生器１ｈと、Ａ／Ｄ（アナログ
／ディジタル）変換回路１ｉ，１ｊとからなる。前記ト
ランスバーサル等化器２は、トランスバーサルフィルタ
２ａと、これを制御する制御信号を発生する制御信号発
生回路２ｂとからなる。
【００１８】前記入力端子１ａから入力されたディジタ
ル変調信号は２分岐され、それぞれ掛算器１ｂ，１ｃに
入力され、搬送波再生回路１ｅの出力と、その出力と位
相がπ／２遅れた搬送波で直交同期検波を行い、低減ろ
波器１ｆ，１ｇで高調波成分を除去された後、それぞれ
Ａ／Ｄ変換回路１ｉ，１ｊで送信側で送られたＰ，Ｑチ
ャンネルのディジタル信号が、それぞれ符号間干渉をう
けたディジタル信号として識別再生される。
ル変調信号は２分岐され、それぞれ掛算器１ｂ，１ｃに
入力され、搬送波再生回路１ｅの出力と、その出力と位
相がπ／２遅れた搬送波で直交同期検波を行い、低減ろ
波器１ｆ，１ｇで高調波成分を除去された後、それぞれ
Ａ／Ｄ変換回路１ｉ，１ｊで送信側で送られたＰ，Ｑチ
ャンネルのディジタル信号が、それぞれ符号間干渉をう
けたディジタル信号として識別再生される。
【００１９】前記Ａ／Ｄ変換回路１ｉ，１ｊの出力のう
ち、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
Ｂｉｔ）は象限判定信号Ｄｐ ，Ｄｑ として制御信号
発生回路２ｂに入力される。また、Ａ／Ｄ変換回路１ｉ
，１ｊの出力のディジタル信号は、トランスバーサルフ
ィルタ２ａに入力される。
ち、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ
Ｂｉｔ）は象限判定信号Ｄｐ ，Ｄｑ として制御信号
発生回路２ｂに入力される。また、Ａ／Ｄ変換回路１ｉ
，１ｊの出力のディジタル信号は、トランスバーサルフ
ィルタ２ａに入力される。
【００２０】このトランスバーサルフィルタ２ａの出力
はそれぞれ２分岐され６列／５列変換回路３および再生
搬送波制御回路５に入力される。６列／５列変換回路３
では、送信側の変調部で行った動作と逆の動作で入力し
た６列のディジタル信号を５列のディジタル信号変換し
て出力する。また再生搬送波制御回路５では、復調器１
での再生搬送波が変調部の搬送波と同期する様制御を行
う搬送波再生回路１ｅの制御信号ＡＰＣを出力する。
はそれぞれ２分岐され６列／５列変換回路３および再生
搬送波制御回路５に入力される。６列／５列変換回路３
では、送信側の変調部で行った動作と逆の動作で入力し
た６列のディジタル信号を５列のディジタル信号変換し
て出力する。また再生搬送波制御回路５では、復調器１
での再生搬送波が変調部の搬送波と同期する様制御を行
う搬送波再生回路１ｅの制御信号ＡＰＣを出力する。
【００２１】またトランスバーサルフィルタ２ａの出力
のうち送信側の変調部で送られたディジタル信号の次位
ビットは６列／５列変換回路３により誤差信号Ｅｐ ，
Ｅｑ として制御信号発生回路２ｂに出力される。この
誤差信号Ｅｐ ，Ｅｑ は、ディジタル信号に含まれる
符号間干渉等の誤差成分に比例した量となる。制御信号
発生回路２ｂの動作は後述するが象限判定信号Ｄｐ ，
Ｄｑ と誤差信号Ｅｐ ，Ｅｑ とのそれぞれの相関を
とってトランスバーサルフィルタの各タップを制御する
とトランスバーサルフィルタ２ａの出力において、符号
間干渉による誤差成分が二乗誤差の意味で最小となるこ
とが保証されている。
のうち送信側の変調部で送られたディジタル信号の次位
ビットは６列／５列変換回路３により誤差信号Ｅｐ ，
Ｅｑ として制御信号発生回路２ｂに出力される。この
誤差信号Ｅｐ ，Ｅｑ は、ディジタル信号に含まれる
符号間干渉等の誤差成分に比例した量となる。制御信号
発生回路２ｂの動作は後述するが象限判定信号Ｄｐ ，
Ｄｑ と誤差信号Ｅｐ ，Ｅｑ とのそれぞれの相関を
とってトランスバーサルフィルタの各タップを制御する
とトランスバーサルフィルタ２ａの出力において、符号
間干渉による誤差成分が二乗誤差の意味で最小となるこ
とが保証されている。
【００２２】また、再生搬送波制御回路５はＡ／Ｄ変換
回路１ｉ，１ｊの後に位置させることも可能であるが、
このディジタル信号は符号間干渉成分を含んだディジタ
ル信号であるため、制御が不安定となりやすく、通常は
符号間干渉成分除去後すなわちトランスバーサル等化器
２の後に位置させる。
回路１ｉ，１ｊの後に位置させることも可能であるが、
このディジタル信号は符号間干渉成分を含んだディジタ
ル信号であるため、制御が不安定となりやすく、通常は
符号間干渉成分除去後すなわちトランスバーサル等化器
２の後に位置させる。
【００２３】前記トランスバーサルフィルタ２ａの１実
施例が図２に示され、かつ、前記制御信号発生回路２ｂ
の１実施例が図３および図４に示されている。
施例が図２に示され、かつ、前記制御信号発生回路２ｂ
の１実施例が図３および図４に示されている。
【００２４】図２において、１０１〜１１４，２０１〜
２１４はディジタル掛算回路を示し、１１５〜１２０，
２１５〜２２０はシフトレジスタ回路を示し、かつ、１
２１〜１２４，２２１，２２２はディジタル加算回路を
示している。
２１４はディジタル掛算回路を示し、１１５〜１２０，
２１５〜２２０はシフトレジスタ回路を示し、かつ、１
２１〜１２４，２２１，２２２はディジタル加算回路を
示している。
【００２５】図３において、３０１〜３１８，３８１〜
４１５はフリップフロップ回路を示し、３２１〜３４８
は排他的論理和回路（Ｅｘ−ｃｌｕｓｉｖｅ ＯＲ回
路）を示し、かつ、３５１〜３７８はアップダウン計数
回路（Ｕ／Ｄ Ｃｏｕｎｔｅｒ）を示している。
４１５はフリップフロップ回路を示し、３２１〜３４８
は排他的論理和回路（Ｅｘ−ｃｌｕｓｉｖｅ ＯＲ回
路）を示し、かつ、３５１〜３７８はアップダウン計数
回路（Ｕ／Ｄ Ｃｏｕｎｔｅｒ）を示している。
【００２６】復調器１の出力である２列のディジタル信
号列は、それぞれ３分岐されディジタル掛算回路１０１
，１０８，２０１，２０８およびシフトレジスタ回路１
１５，２１５に入力される。ディジタル掛算回路１０１
では入力ディジタル信号に同相干渉用制御信号Ｒｐ−３
とディジタル掛算されその結果をディジタル加算回路
１２１に出力する。また同様にディジタル掛算回路２０
１，１０８，２０８では、同相干渉用制御信号Ｒｑ−３
、直交干渉用制御信号Ｉｐ−３ ，Ｉｑ−３ とディ
ジタル掛算されその結果をそれぞれディジタル加算回路
２２１，１２２，２２２に出力する。シフトレジスタ回
路１１５，２１５では、入力ディジタル信号が１ビット
分（１クロック周期分）遅れて出力される。この出力信
号は、それぞれ３分岐されディジタル掛算回路１０２，
１０９，２０２，２０９およびシフトレジスタ回路１１
６，２１６に入力される。
号列は、それぞれ３分岐されディジタル掛算回路１０１
，１０８，２０１，２０８およびシフトレジスタ回路１
１５，２１５に入力される。ディジタル掛算回路１０１
では入力ディジタル信号に同相干渉用制御信号Ｒｐ−３
とディジタル掛算されその結果をディジタル加算回路
１２１に出力する。また同様にディジタル掛算回路２０
１，１０８，２０８では、同相干渉用制御信号Ｒｑ−３
、直交干渉用制御信号Ｉｐ−３ ，Ｉｑ−３ とディ
ジタル掛算されその結果をそれぞれディジタル加算回路
２２１，１２２，２２２に出力する。シフトレジスタ回
路１１５，２１５では、入力ディジタル信号が１ビット
分（１クロック周期分）遅れて出力される。この出力信
号は、それぞれ３分岐されディジタル掛算回路１０２，
１０９，２０２，２０９およびシフトレジスタ回路１１
６，２１６に入力される。
【００２７】以下同様に、シフトレジスタ回路１１７〜
１２０，２１７〜２２０でそれぞれ１ビット分遅らされ
たディジタル信号はそれぞれディジタル掛算回路１０２
〜１１４，２０２〜２１４で同相干渉用制御信号Ｒｐ−
２ 〜Ｒｑ＋３ 、直交干渉用制御信号Ｉｐ−２ 〜Ｉ
ｑ＋３ とディジタル掛算される。ディジタル掛算回路
１０２〜１１４，２０２〜２１４出力は、それぞれディ
ジタル加算回路１２１，２２１，１２２，２２２に入力
されディジタル加算される。ディジタル加算回路１２１
，２２１，１２２，２２２出力は、それぞれディジタル
加算回路１２３，１２４に入力され、それぞれディジタ
ル加算回路１２１と２２１との出力どうし、またディジ
タル加算回路１２２と２２２との出力どうしがディジタ
ル加算される。
１２０，２１７〜２２０でそれぞれ１ビット分遅らされ
たディジタル信号はそれぞれディジタル掛算回路１０２
〜１１４，２０２〜２１４で同相干渉用制御信号Ｒｐ−
２ 〜Ｒｑ＋３ 、直交干渉用制御信号Ｉｐ−２ 〜Ｉ
ｑ＋３ とディジタル掛算される。ディジタル掛算回路
１０２〜１１４，２０２〜２１４出力は、それぞれディ
ジタル加算回路１２１，２２１，１２２，２２２に入力
されディジタル加算される。ディジタル加算回路１２１
，２２１，１２２，２２２出力は、それぞれディジタル
加算回路１２３，１２４に入力され、それぞれディジタ
ル加算回路１２１と２２１との出力どうし、またディジ
タル加算回路１２２と２２２との出力どうしがディジタ
ル加算される。
【００２８】次に制御信号発生回路２ｂについて説明す
る。
る。
【００２９】復調器１からの出力信号である象限判定信
号Ｄｐ ，Ｄｑ はそれぞれフリップフロップ回路３０
１，３０４に入力され１ビット分遅らされて、フリップ
フロップ回路３０２，３０５に入力される。またフリッ
プフロップ回路３０２，３０５でさらに１ビット分遅ら
されてフリップフロップ回路３０３，３０６に入力され
、この出力はさらに１ビット分遅らされて象限判定信号
Ｄｐ０，Ｄｑ０として排他的論理和回路３２１〜３４８
に入力される。
号Ｄｐ ，Ｄｑ はそれぞれフリップフロップ回路３０
１，３０４に入力され１ビット分遅らされて、フリップ
フロップ回路３０２，３０５に入力される。またフリッ
プフロップ回路３０２，３０５でさらに１ビット分遅ら
されてフリップフロップ回路３０３，３０６に入力され
、この出力はさらに１ビット分遅らされて象限判定信号
Ｄｐ０，Ｄｑ０として排他的論理和回路３２１〜３４８
に入力される。
【００３０】また、トランスバーサルフィルタ２ａの出
力である誤差信号Ｅｐ ，Ｅｑ は６列／５列変換回路
３によりそれぞれ２分岐され１方は誤差信号Ｅｐ−３
，Ｅｑ−３ として排他的論理和回路３２１〜３２４に
入力され、他方はフリップフロップ回路３０７，３１３
に入力される。フリップフロップ回路３０７，３１３で
それぞれ１ビット分遅らされたのち２分岐され、１方は
誤差信号Ｅｐ−２ ，Ｅｑ−２ としてそれぞれ排他的
論理和回路３２５〜３２８に入力され、他方はフリップ
フロップ回路３０８，３１４に入力される。
力である誤差信号Ｅｐ ，Ｅｑ は６列／５列変換回路
３によりそれぞれ２分岐され１方は誤差信号Ｅｐ−３
，Ｅｑ−３ として排他的論理和回路３２１〜３２４に
入力され、他方はフリップフロップ回路３０７，３１３
に入力される。フリップフロップ回路３０７，３１３で
それぞれ１ビット分遅らされたのち２分岐され、１方は
誤差信号Ｅｐ−２ ，Ｅｑ−２ としてそれぞれ排他的
論理和回路３２５〜３２８に入力され、他方はフリップ
フロップ回路３０８，３１４に入力される。
【００３１】以下同様にして、フリップフロップ回路３
０９〜３１２、３１５〜３１８にてそれぞれの誤差信号
の時間関係が１ビットずつ違う誤差信号Ｅｐ−１ ，Ｅ
ｑ−１ ，Ｅｐ０，Ｅｑ０，Ｅｐ＋１ ，Ｅｑ＋１ ，
Ｅｐ＋２ ，Ｅｑ＋２ ，Ｅｐ＋３ ，Ｅｑ＋３ を作
成しそれぞれ排他的論理和回路３２９〜３４８に入力さ
れ、時間関係の違うそれぞれの誤差信号Ｅｐ−１ 〜Ｅ
ｐ＋３ ，Ｅｑ−１ 〜Ｅｑ＋３ と象限判定信号Ｄｐ
０，Ｄｑ０との相関関係をとる。排他的論理和回路３２
１〜３４８の出力信号である相関信号は、フリップフロ
ップ回路３８７〜４１４に入力され、これらの出力はア
ップダウン計数回路３５１〜３７８で平均化操作され、
各々同相干渉用制御信号Ｒｐ−３ ，Ｒｑ−３ ，Ｒｐ
−２ ，Ｒｑ−２ ，Ｒｐ−１ ，Ｒｑ−１ ，Ｒｐ０
，Ｒｑ０，Ｒｐ＋１ ，Ｒｑ＋１ ，Ｒｐ＋２ ，Ｒｑ
＋２ ，Ｒｐ＋３ ，Ｒｑ＋３ ，Ｉｐ−３ ，Ｉｑ−
３ ，Ｉｐ−２ ，Ｉｑ−２ ，Ｉｐ−１ ，Ｉｑ−１
，Ｉｐ０，Ｉｑ０，Ｉｐ＋１ ，Ｉｑ＋１ ，Ｉｐ＋
２ ，Ｉｑ＋２ ，Ｉｐ＋３ ，Ｉｑ＋３ としてトラ
ンスバーサルフィルタ２ａの各タップを制御する。
０９〜３１２、３１５〜３１８にてそれぞれの誤差信号
の時間関係が１ビットずつ違う誤差信号Ｅｐ−１ ，Ｅ
ｑ−１ ，Ｅｐ０，Ｅｑ０，Ｅｐ＋１ ，Ｅｑ＋１ ，
Ｅｐ＋２ ，Ｅｑ＋２ ，Ｅｐ＋３ ，Ｅｑ＋３ を作
成しそれぞれ排他的論理和回路３２９〜３４８に入力さ
れ、時間関係の違うそれぞれの誤差信号Ｅｐ−１ 〜Ｅ
ｐ＋３ ，Ｅｑ−１ 〜Ｅｑ＋３ と象限判定信号Ｄｐ
０，Ｄｑ０との相関関係をとる。排他的論理和回路３２
１〜３４８の出力信号である相関信号は、フリップフロ
ップ回路３８７〜４１４に入力され、これらの出力はア
ップダウン計数回路３５１〜３７８で平均化操作され、
各々同相干渉用制御信号Ｒｐ−３ ，Ｒｑ−３ ，Ｒｐ
−２ ，Ｒｑ−２ ，Ｒｐ−１ ，Ｒｑ−１ ，Ｒｐ０
，Ｒｑ０，Ｒｐ＋１ ，Ｒｑ＋１ ，Ｒｐ＋２ ，Ｒｑ
＋２ ，Ｒｐ＋３ ，Ｒｑ＋３ ，Ｉｐ−３ ，Ｉｑ−
３ ，Ｉｐ−２ ，Ｉｑ−２ ，Ｉｐ−１ ，Ｉｑ−１
，Ｉｐ０，Ｉｑ０，Ｉｐ＋１ ，Ｉｑ＋１ ，Ｉｐ＋
２ ，Ｉｑ＋２ ，Ｉｐ＋３ ，Ｉｑ＋３ としてトラ
ンスバーサルフィルタ２ａの各タップを制御する。
【００３２】前記領域判別回路４は、６列／５列変換回
路３の出力データ信号を入力して、位相平面上における
信号配置が図５に示す信号配置領域Ｅ以外の斜線で示す
領域Ｆにあるかどうかを判別して、例えば領域Ｆ内の領
域にある場合のみ判別信号として“０”を出力する。制
御信号発生回路２ｂではこの判別信号を入力して、図３
に示すフリップフロップ回路３８１〜３８７により、誤
差信号Ｅｐ−３ 〜Ｅｐ＋３ ，Ｅｑ−３ 〜Ｅｑ＋３
と同じ時間的関係にある判別信号Ｄｅ−３ 〜Ｄｅ＋
３ を出力する。この判別信号Ｄｅ−３ 〜Ｄｅ＋３
は論理積回路４２１〜４２７に入力され、論理積回路４
２１〜４２７の他の入力であるクロック信号の出力を禁
止する。この論理積回路４２１〜４２７出力は、フリッ
プフロップ回路３８８〜４１４のクロック信号であるの
で、フリップフロップ回路３８８〜４１５の入力である
相関信号のうち、判別信号と同じ時間的関係にある相関
信号は出力されない。
路３の出力データ信号を入力して、位相平面上における
信号配置が図５に示す信号配置領域Ｅ以外の斜線で示す
領域Ｆにあるかどうかを判別して、例えば領域Ｆ内の領
域にある場合のみ判別信号として“０”を出力する。制
御信号発生回路２ｂではこの判別信号を入力して、図３
に示すフリップフロップ回路３８１〜３８７により、誤
差信号Ｅｐ−３ 〜Ｅｐ＋３ ，Ｅｑ−３ 〜Ｅｑ＋３
と同じ時間的関係にある判別信号Ｄｅ−３ 〜Ｄｅ＋
３ を出力する。この判別信号Ｄｅ−３ 〜Ｄｅ＋３
は論理積回路４２１〜４２７に入力され、論理積回路４
２１〜４２７の他の入力であるクロック信号の出力を禁
止する。この論理積回路４２１〜４２７出力は、フリッ
プフロップ回路３８８〜４１４のクロック信号であるの
で、フリップフロップ回路３８８〜４１５の入力である
相関信号のうち、判別信号と同じ時間的関係にある相関
信号は出力されない。
【００３３】
【発明の効果】本発明は、領域判別手段により信号が実
際に存在しない信号配置領域を判別してこの信号配置領
域における相関信号をトランスバーサルフィルタの制御
信号として用いないから、伝送路の周波数特性の劣化に
ともなうトランスバーサル等化器の誤動作を防止するこ
とができる。
際に存在しない信号配置領域を判別してこの信号配置領
域における相関信号をトランスバーサルフィルタの制御
信号として用いないから、伝送路の周波数特性の劣化に
ともなうトランスバーサル等化器の誤動作を防止するこ
とができる。
【図１】本発明の１実施例を示すブロック図である。
【図２】図１の実施例におけるトランスバーサルフィル
タを示すブロック図である。
タを示すブロック図である。
【図３】図１の実施例におけるトランスバーサル等化器
の制御信号発生回路の一部を示すブロック図である。
の制御信号発生回路の一部を示すブロック図である。
【図４】図１の実施例におけるトランスバーサル等化器
の制御信号発生回路の一部を示すブロック図である。
の制御信号発生回路の一部を示すブロック図である。
【図５】図１の実施例における領域判別回路を説明する
ために用いる信号配置領域を示す図である。
ために用いる信号配置領域を示す図である。
【図６】従来のディジタル復調装置を示すブロック図で
ある。
ある。
【図７】従来のディジタル復調装置を説明するために用
いる信号配置領域を示す図である。
いる信号配置領域を示す図である。
１ 復調器
２ トランスバーサル等化器
２ａ トランスバーサルフィルタ２ｂ 制
御信号発生回路 ４ 領域判別回路
御信号発生回路 ４ 領域判別回路
Claims (1)
- 【請求項１】 多値ディジタル変調信号を復調するデ
ィジタル復調装置において、前記多値ディジタル変調信
号を受けて主データ信号と下位ビットからなる復調信号
を出力する復調器と、この復調器の出力を受けるトラン
スバーサルフィルタおよびこのトランスバーサルフィル
タのタップに与える制御信号を発生する制御信号発生回
路とを有し前記復調信号の波形等化を行うトランスバー
サル等化器と、このトランスバーサル等化器の出力を受
けて前記多値ディジタル変調信号の各信号の位相平面上
における存在位置がこの位相平面上に予め設定された信
号配置領域以外の領域にあるか否かを判別する領域判別
手段と、この領域判別手段により前記多値ディジタル信
号の所定の信号の位相平面上における存在位置が前記信
号配置領域以外の領域にあると判定した場合にのみ前記
制御信号発生回路が制御信号を発生することを禁止する
制御信号発生禁止手段とを具備することを特徴とするデ
ィジタル復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105841A JPH04334210A (ja) | 1991-05-10 | 1991-05-10 | ディジタル復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105841A JPH04334210A (ja) | 1991-05-10 | 1991-05-10 | ディジタル復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334210A true JPH04334210A (ja) | 1992-11-20 |
Family
ID=14418248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105841A Pending JPH04334210A (ja) | 1991-05-10 | 1991-05-10 | ディジタル復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334210A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020068504A (ja) * | 2018-10-26 | 2020-04-30 | 日本無線株式会社 | 適応等化器および搬送波再生回路 |
-
1991
- 1991-05-10 JP JP3105841A patent/JPH04334210A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020068504A (ja) * | 2018-10-26 | 2020-04-30 | 日本無線株式会社 | 適応等化器および搬送波再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU629502B2 (en) | Carrier recovery system | |
| JP3728573B2 (ja) | 復調装置 | |
| JPH0552101B2 (ja) | ||
| JP3404228B2 (ja) | クロック位相検出回路 | |
| JPH0687540B2 (ja) | 復調装置 | |
| JP3351642B2 (ja) | 位相ジッタ抽出回路及び位相ジッタキャンセル回路 | |
| US6175591B1 (en) | Radio receiving apparatus | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| CA1287383C (en) | 8-phase phase-shift keying demodulator | |
| JPH04334210A (ja) | ディジタル復調装置 | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| US8457189B2 (en) | Receiving apparatus having equalizer, and receiving method | |
| JP2827875B2 (ja) | マイクロ波帯信号発生装置 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2861778B2 (ja) | 復調装置 | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JP2787607B2 (ja) | Ｐｓｋ復調回路 | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JP3103106B2 (ja) | 多相ｐｓｋ変復調方式 | |
| JPH04249430A (ja) | 自動干渉除去器 | |
| JPH0548499A (ja) | 自動適応型等化器 | |
| JP3311910B2 (ja) | 位相比較器及び復調器並びに通信装置 | |
| JPH06350660A (ja) | 復調装置 | |
| JPH07212424A (ja) | データ受信装置 | |
| JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980902 |