JP2705363B2 - 自動干渉除去装置 - Google Patents
自動干渉除去装置Info
- Publication number
- JP2705363B2 JP2705363B2 JP12875391A JP12875391A JP2705363B2 JP 2705363 B2 JP2705363 B2 JP 2705363B2 JP 12875391 A JP12875391 A JP 12875391A JP 12875391 A JP12875391 A JP 12875391A JP 2705363 B2 JP2705363 B2 JP 2705363B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control signal
- interference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルマイクロ波
無線通信方式の自動干渉除去装置に利用する。特に、ト
ランスバーサルフィルタを用いた自動干渉除去装置に関
するものである。
無線通信方式の自動干渉除去装置に利用する。特に、ト
ランスバーサルフィルタを用いた自動干渉除去装置に関
するものである。
【０００２】
【従来の技術】図２は従来例の自動干渉除去装置のブロ
ック構成図である。
ック構成図である。
【０００３】近年、ディジタルマイクロ波無線通信方式
では、周波数有効利用のためインタリーブ伝送からコチ
ャンネル伝送へ、また変復調技術も多値化となってきて
いる。このように周波数の利用効率が上がると従来から
存在するアナログ干渉（ＦＭ干渉）の問題が生じてく
る。そこで、この干渉を除去するためにたとえば特開昭
６２−２３３９４３などで示されるような種々の干渉補
償技術が提案されている。
では、周波数有効利用のためインタリーブ伝送からコチ
ャンネル伝送へ、また変復調技術も多値化となってきて
いる。このように周波数の利用効率が上がると従来から
存在するアナログ干渉（ＦＭ干渉）の問題が生じてく
る。そこで、この干渉を除去するためにたとえば特開昭
６２−２３３９４３などで示されるような種々の干渉補
償技術が提案されている。
【０００３】従来、自動干渉除去装置は、図２に示すよ
うな構成であった。図２において、１は所望信号（ディ
ジタル変調信号）の入力端子、２は干渉源信号（アナロ
グ信号）の入力端子、３〜６は掛算器、７、８はπ／２
（９０°）移相器、９〜１２は低域ろ波器、１３〜１６
はアナログディジタル変換器（ＡＤ変換器）、１７は搬
送波再生回路、１８はクロック再生回路、１９、２０は
移相器、２１〜２４はディジタル掛算回路、２５〜２８
は排他的論理和回路、２９〜３２は計数回路（ＵＤカウ
ンタ）、３３〜３６はディジタル加算回路、１００、１
０１は復調回路、１０２は（自動干渉除去回路用）制御
信号発生回路、１０３は（ＤＣオフセット用）制御信号
発生回路および１０４は自動干渉除去回路である。ま
た、図２に示すＮ（または２Ｎ；Ｎは１以上の整数）は
ビットのディジタル信号であることを示す。入力端子１
から入力されたディジタル変調信号は２分岐され、それ
ぞれ掛算器３、４に入力され、搬送波再生回路１７の出
力と、その出力と位相がπ／２遅れた搬送波で直交同期
検波を行い、低域ろ波器９、１０で高調波成分を除去さ
れた後に、それぞれアナログディジタル変換器１３、１
４で送信側で送られたＰ、Ｑチャンネルのデータ信号
が、アナログ干渉により誤りのあるＰ、Ｑチャンネルの
データとして識別再生される。
うな構成であった。図２において、１は所望信号（ディ
ジタル変調信号）の入力端子、２は干渉源信号（アナロ
グ信号）の入力端子、３〜６は掛算器、７、８はπ／２
（９０°）移相器、９〜１２は低域ろ波器、１３〜１６
はアナログディジタル変換器（ＡＤ変換器）、１７は搬
送波再生回路、１８はクロック再生回路、１９、２０は
移相器、２１〜２４はディジタル掛算回路、２５〜２８
は排他的論理和回路、２９〜３２は計数回路（ＵＤカウ
ンタ）、３３〜３６はディジタル加算回路、１００、１
０１は復調回路、１０２は（自動干渉除去回路用）制御
信号発生回路、１０３は（ＤＣオフセット用）制御信号
発生回路および１０４は自動干渉除去回路である。ま
た、図２に示すＮ（または２Ｎ；Ｎは１以上の整数）は
ビットのディジタル信号であることを示す。入力端子１
から入力されたディジタル変調信号は２分岐され、それ
ぞれ掛算器３、４に入力され、搬送波再生回路１７の出
力と、その出力と位相がπ／２遅れた搬送波で直交同期
検波を行い、低域ろ波器９、１０で高調波成分を除去さ
れた後に、それぞれアナログディジタル変換器１３、１
４で送信側で送られたＰ、Ｑチャンネルのデータ信号
が、アナログ干渉により誤りのあるＰ、Ｑチャンネルの
データとして識別再生される。
【０００４】また、一方、干渉源となるアナログ信号は
入力端子２から入力されて２分岐され、それぞれ掛算器
５、６に入力され、復調回路１００の直交同期検波を行
う搬送波と同一位相となるように移相器１９で位相を調
整された搬送波で直交同期検波を行い低域ろ波器９、１
０と同一特性の低域ろ波器１１、１２で高調波成分を除
去された後に、それぞれアナログディジタル変換器１
５、１６により、干渉源となるアナログ信号の同相成分
および直交成分が量子化される。
入力端子２から入力されて２分岐され、それぞれ掛算器
５、６に入力され、復調回路１００の直交同期検波を行
う搬送波と同一位相となるように移相器１９で位相を調
整された搬送波で直交同期検波を行い低域ろ波器９、１
０と同一特性の低域ろ波器１１、１２で高調波成分を除
去された後に、それぞれアナログディジタル変換器１
５、１６により、干渉源となるアナログ信号の同相成分
および直交成分が量子化される。
【０００５】これらの量子化された信号は、ディジタル
掛算回路２１〜２４に入力され、また最上位ビット（Ｍ
ｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）は、象限判
定信号ＤP ，ＤQ として（自動干渉除去回路用）制御信
号発生回路１０２に入力される。ディジタル掛算回路２
１〜２４では、（自動干渉除去回路用）制御信号発生回
路１０２の出力である同相干渉用制御信号ＲＯＰ、ＲＯ
Ｑ、直交干渉用制御信号ＩＯＰ、ＩＯＱとアナログディ
ジタル変換器（ＡＤ変換器）１５、１６の出力信号とそ
れぞれディジタル掛算され、その結果は、ディジタル加
算回路３５、３６にそれぞれの出力される。ディジタル
加算回路３５（３６）では、ディジタル掛算回路２１、
２３（２２、２４）のそれぞれの出力信号がディジタル
加算され、その結果はディジタル加算回路３３（３４）
に出力される。また、ディジタル加算回路３３（３４）
では、ディジタル加算回路３５（３６）の出力信号とア
ナログディジタル変換器１３（１４）の出力信号とがデ
ィジタル加算される。
掛算回路２１〜２４に入力され、また最上位ビット（Ｍ
ｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）は、象限判
定信号ＤP ，ＤQ として（自動干渉除去回路用）制御信
号発生回路１０２に入力される。ディジタル掛算回路２
１〜２４では、（自動干渉除去回路用）制御信号発生回
路１０２の出力である同相干渉用制御信号ＲＯＰ、ＲＯ
Ｑ、直交干渉用制御信号ＩＯＰ、ＩＯＱとアナログディ
ジタル変換器（ＡＤ変換器）１５、１６の出力信号とそ
れぞれディジタル掛算され、その結果は、ディジタル加
算回路３５、３６にそれぞれの出力される。ディジタル
加算回路３５（３６）では、ディジタル掛算回路２１、
２３（２２、２４）のそれぞれの出力信号がディジタル
加算され、その結果はディジタル加算回路３３（３４）
に出力される。また、ディジタル加算回路３３（３４）
では、ディジタル加算回路３５（３６）の出力信号とア
ナログディジタル変換器１３（１４）の出力信号とがデ
ィジタル加算される。
【０００６】ディジタル加算回路３３、３４の出力信号
のうち送信されたデータ信号の次位ビットは、それぞれ
誤差信号ＥP 、ＥQ として（自動干渉除去回路用）制御
信号発生回路１０２に入力される。この誤差信号ＥP 、
ＥQ は、ディジタル変調信号に含まれるアナログ干渉成
分を含む誤差成分に比例した量となる。（自動干渉除去
回路用）制御信号発生回路１０２では、排他的論理和回
路２５〜２８でこれらの誤差信号ＥP 、ＥQ と象限判定
信号ＤP 、ＤQ との相関関係がとられ、計数回路２９〜
３２で平均化操作が行われ、それぞれ同相干渉用制御信
号ＲＯＰ、ＲＯＱ、直交干渉用制御信号ＩＯＰ、ＩＯＱ
が出力される。このようにしてディジタル掛算回路２１
〜２４の出力を制御することにより、ディジタル加算回
路３３、３４の出力で、データ信号に含まれるアナログ
干渉成分による誤差の値が二乗誤差の意味で最小となる
ことが保証される。
のうち送信されたデータ信号の次位ビットは、それぞれ
誤差信号ＥP 、ＥQ として（自動干渉除去回路用）制御
信号発生回路１０２に入力される。この誤差信号ＥP 、
ＥQ は、ディジタル変調信号に含まれるアナログ干渉成
分を含む誤差成分に比例した量となる。（自動干渉除去
回路用）制御信号発生回路１０２では、排他的論理和回
路２５〜２８でこれらの誤差信号ＥP 、ＥQ と象限判定
信号ＤP 、ＤQ との相関関係がとられ、計数回路２９〜
３２で平均化操作が行われ、それぞれ同相干渉用制御信
号ＲＯＰ、ＲＯＱ、直交干渉用制御信号ＩＯＰ、ＩＯＱ
が出力される。このようにしてディジタル掛算回路２１
〜２４の出力を制御することにより、ディジタル加算回
路３３、３４の出力で、データ信号に含まれるアナログ
干渉成分による誤差の値が二乗誤差の意味で最小となる
ことが保証される。
【０００７】さらに、ディジタル加算回路３３、３４の
出力は、（ＤＣオフセット用）制御信号発生回路１０３
に入力され、ＤＣオフセット用制御信号ＯＦＦＳＥＴ
（Ｐ）、（Ｑ）が作成される。これらのＤＣオフセット
用制御信号ＯＦＦＳＥＴ（Ｐ）、（Ｑ）により、アナロ
グディジタル変換器１３、１４の入力信号のＤＣオフセ
ットは最適となるように制御される。
出力は、（ＤＣオフセット用）制御信号発生回路１０３
に入力され、ＤＣオフセット用制御信号ＯＦＦＳＥＴ
（Ｐ）、（Ｑ）が作成される。これらのＤＣオフセット
用制御信号ＯＦＦＳＥＴ（Ｐ）、（Ｑ）により、アナロ
グディジタル変換器１３、１４の入力信号のＤＣオフセ
ットは最適となるように制御される。
【０００８】ここで、（ＤＣオフセット用）制御信号発
生回路１０３はアナログディジタル変換器１３、１４の
後に位置させることも可能であるが、アナログディジタ
ル変換器１３、１４の出力信号はアナログ干渉成分を含
む誤差信号を含んだデータ信号であるために、制御が不
安定となりやすく、通常はアナログ干渉成分除去後すな
わちディジタル加算回路３３、３４の後に位置させる。
生回路１０３はアナログディジタル変換器１３、１４の
後に位置させることも可能であるが、アナログディジタ
ル変換器１３、１４の出力信号はアナログ干渉成分を含
む誤差信号を含んだデータ信号であるために、制御が不
安定となりやすく、通常はアナログ干渉成分除去後すな
わちディジタル加算回路３３、３４の後に位置させる。
【０００９】
【発明が解決しようとする課題】しかし、このような従
来例の自動干渉除去装置では、直流オフセットずれによ
る誤差信号とアナログ干渉による誤差信号とを共通に用
いているために、アナログ干渉信号の搬送波周波数が、
ディジタル変調信号の搬送波周波数近傍になると、アナ
ログ干渉信号による干渉も直流オフセットずれとなって
現れるために、直流オフセットずれによる制御とアナロ
グ干渉を除去するための制御とが競合状態となり、制御
が発散する問題点があった。
来例の自動干渉除去装置では、直流オフセットずれによ
る誤差信号とアナログ干渉による誤差信号とを共通に用
いているために、アナログ干渉信号の搬送波周波数が、
ディジタル変調信号の搬送波周波数近傍になると、アナ
ログ干渉信号による干渉も直流オフセットずれとなって
現れるために、直流オフセットずれによる制御とアナロ
グ干渉を除去するための制御とが競合状態となり、制御
が発散する問題点があった。
【００１０】本発明は上記の問題点を解決するもので、
干渉波と希望波との搬送波周波数差による誤動作を防止
できる自動干渉除去装置を提供することを目的とする。
干渉波と希望波との搬送波周波数差による誤動作を防止
できる自動干渉除去装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、所望信号を入
力し直交同期検波を行い入力する第一の制御信号に基づ
き量子化して量子化データ信号を出力する第一の復調回
路と、干渉源のアナログ信号および上記第一の復調回路
で再生された再生搬送波を入力し上記第一の復調回路と
同一位相でこのアナログ信号の直交同期検波を行い量子
化して量子化信号を出力する第二の復調回路と、上記量
子化データ信号を入力し入力する第三の制御信号および
上記量子化信号に基づき干渉を除去する自動干渉除去回
路と、この自動干渉除去回路の出力信号を入力しオフセ
ット用制御信号を生成し上記第一の制御信号として与え
る第一の制御信号発生回路と、上記自動干渉除去回路の
出力信号および上記量子化信号を入力し干渉用制御信号
を生成し第二の制御信号として出力する第二の制御信号
発生回路とを備えた自動干渉除去装置において、上記第
二の復調回路の出力量子化信号を入力し上記所望信号の
搬送周波数と上記アナログ信号の搬送波周波数との周波
数差を判別して切替信号を出力する周波数差判別回路
と、上記周波数差判別回路の出力切替信号に基づき上記
第二の制御信号発生回路の出力第二の制御信号にあらか
じめ設定された重み付けを施し上記第三の制御信号とし
て与える重み付け切替器とを備えたことを特徴とする。
力し直交同期検波を行い入力する第一の制御信号に基づ
き量子化して量子化データ信号を出力する第一の復調回
路と、干渉源のアナログ信号および上記第一の復調回路
で再生された再生搬送波を入力し上記第一の復調回路と
同一位相でこのアナログ信号の直交同期検波を行い量子
化して量子化信号を出力する第二の復調回路と、上記量
子化データ信号を入力し入力する第三の制御信号および
上記量子化信号に基づき干渉を除去する自動干渉除去回
路と、この自動干渉除去回路の出力信号を入力しオフセ
ット用制御信号を生成し上記第一の制御信号として与え
る第一の制御信号発生回路と、上記自動干渉除去回路の
出力信号および上記量子化信号を入力し干渉用制御信号
を生成し第二の制御信号として出力する第二の制御信号
発生回路とを備えた自動干渉除去装置において、上記第
二の復調回路の出力量子化信号を入力し上記所望信号の
搬送周波数と上記アナログ信号の搬送波周波数との周波
数差を判別して切替信号を出力する周波数差判別回路
と、上記周波数差判別回路の出力切替信号に基づき上記
第二の制御信号発生回路の出力第二の制御信号にあらか
じめ設定された重み付けを施し上記第三の制御信号とし
て与える重み付け切替器とを備えたことを特徴とする。
【００１２】また、本発明は、上記切替信号は１以上の
個数のビットで構成されることができる。
個数のビットで構成されることができる。
【００１３】
【作用】周波数差判別回路は第二の復調回路の出力量子
化信号を入力し所望信号の搬送周波数とアナログ信号の
搬送波周波数との周波数差を判別して切替信号を出力す
る。重み付け切替器は周波数差判別回路の出力切替信号
に基づき第二の制御信号発生回路の出力第二の制御信号
にあらかじめ設定された重み付けを施し第三の制御信号
として自動干渉除去回路に与える。
化信号を入力し所望信号の搬送周波数とアナログ信号の
搬送波周波数との周波数差を判別して切替信号を出力す
る。重み付け切替器は周波数差判別回路の出力切替信号
に基づき第二の制御信号発生回路の出力第二の制御信号
にあらかじめ設定された重み付けを施し第三の制御信号
として自動干渉除去回路に与える。
【００１４】以上により干渉波と希望波との搬送波周波
数差による誤動作を防止できる。
数差による誤動作を防止できる。
【００１５】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例自動干渉除去装置のブロッ
ク構成図である。
する。図１は本発明一実施例自動干渉除去装置のブロッ
ク構成図である。
【００１６】図１において、自動干渉除去装置は、所望
信号を入力する入力端子１と、入力端子１から所望信号
を入力し入力する第一の制御信号に基づき直交同期検波
を行い量子化し量子化データ信号を出力する第一の復調
回路として復調回路１００と、干渉源であるアナログ信
号を入力する入力端子２と、入力端子２から干渉源のア
ナログ信号および復調回路１００で再生された再生搬送
波を入力し復調回路１００と同一位相でこのアナログ信
号の直交同期検波を行い量子化し量子化信号を出力する
第二の復調回路として復調回路１０１と、上記量子化デ
ータ信号を入力し入力する第三の制御信号および上記量
子化信号に基づき干渉を除去する自動干渉除去回路１０
４と、自動干渉除去回路１０４の出力信号を入力し干渉
用制御信号を生成し上記第一の制御信号としてＤＣオフ
セット用制御信号ＯＦＦＳＥＴ（Ｐ）、ＯＦＦＳＥＴ
（Ｑ）を復調回路１００に与える第一の制御信号発生回
路として制御信号発生回路１０３と、自動干渉除去回路
１０４の出力信号および上記量子化信号（象限判定信号
ＤP 、ＤQ ）を入力し干渉用制御信号を生成し第二の制
御信号として同相干渉用制御信号ＲＯＰ、ＲＯＱを出力
する第二の制御信号発生回路として制御信号発生回路１
０２とを備え、復調回路１００は、掛算器３、４、π／
２移相器７、低域ろ波器９、１０、アナログディジタル
変換器１３、１４、搬送波再生回路１７およびクロック
再生回路１８を含み、復調回路１０１は、掛算器５、
６、π／２移相器８、低域ろ波器１１、１２、アナログ
ディジタル変換器１５、１６および移相器１９、２０を
含み、自動干渉除去回路１０４は、ディジタル掛算回路
２１〜２４およびディジタル加算回路３３〜３６を含
み、制御信号発生回路１０２は、排他的論理和回路２５
〜２８および計数回路２９〜３２を含む。
信号を入力する入力端子１と、入力端子１から所望信号
を入力し入力する第一の制御信号に基づき直交同期検波
を行い量子化し量子化データ信号を出力する第一の復調
回路として復調回路１００と、干渉源であるアナログ信
号を入力する入力端子２と、入力端子２から干渉源のア
ナログ信号および復調回路１００で再生された再生搬送
波を入力し復調回路１００と同一位相でこのアナログ信
号の直交同期検波を行い量子化し量子化信号を出力する
第二の復調回路として復調回路１０１と、上記量子化デ
ータ信号を入力し入力する第三の制御信号および上記量
子化信号に基づき干渉を除去する自動干渉除去回路１０
４と、自動干渉除去回路１０４の出力信号を入力し干渉
用制御信号を生成し上記第一の制御信号としてＤＣオフ
セット用制御信号ＯＦＦＳＥＴ（Ｐ）、ＯＦＦＳＥＴ
（Ｑ）を復調回路１００に与える第一の制御信号発生回
路として制御信号発生回路１０３と、自動干渉除去回路
１０４の出力信号および上記量子化信号（象限判定信号
ＤP 、ＤQ ）を入力し干渉用制御信号を生成し第二の制
御信号として同相干渉用制御信号ＲＯＰ、ＲＯＱを出力
する第二の制御信号発生回路として制御信号発生回路１
０２とを備え、復調回路１００は、掛算器３、４、π／
２移相器７、低域ろ波器９、１０、アナログディジタル
変換器１３、１４、搬送波再生回路１７およびクロック
再生回路１８を含み、復調回路１０１は、掛算器５、
６、π／２移相器８、低域ろ波器１１、１２、アナログ
ディジタル変換器１５、１６および移相器１９、２０を
含み、自動干渉除去回路１０４は、ディジタル掛算回路
２１〜２４およびディジタル加算回路３３〜３６を含
み、制御信号発生回路１０２は、排他的論理和回路２５
〜２８および計数回路２９〜３２を含む。
【００１７】ここで本発明の特徴とするところは、復調
回路１０１の出力量子化信号を入力し上記所望信号の搬
送周波数と上記アナログ信号の搬送波周波数との周波数
差を判別して切替信号ＳＷを出力する周波数差判別回路
３７と、周波数差判別回路３７の切替信号ＳＷに基づき
制御信号発生回路１０２の同相干渉用制御信号ＲＯＰ、
ＲＯＱ、直交干渉用制御信号ＩＯＰ、ＩＯＱにあらかじ
め設定された重み付けを施し上記第三の制御信号として
同相干渉用制御信号ＲＯＰ’、ＲＯＱ'、直交干渉用制御
信号ＩＯＰ'、ＩＯＱ' を自動干渉除去回路１０４に与え
る重み付け切替器３８を備えたことにある。
回路１０１の出力量子化信号を入力し上記所望信号の搬
送周波数と上記アナログ信号の搬送波周波数との周波数
差を判別して切替信号ＳＷを出力する周波数差判別回路
３７と、周波数差判別回路３７の切替信号ＳＷに基づき
制御信号発生回路１０２の同相干渉用制御信号ＲＯＰ、
ＲＯＱ、直交干渉用制御信号ＩＯＰ、ＩＯＱにあらかじ
め設定された重み付けを施し上記第三の制御信号として
同相干渉用制御信号ＲＯＰ’、ＲＯＱ'、直交干渉用制御
信号ＩＯＰ'、ＩＯＱ' を自動干渉除去回路１０４に与え
る重み付け切替器３８を備えたことにある。
【００１８】また、切替信号ＳＷは１ビットで構成され
る。
る。
【００１９】このような構成の自動干渉除去装置の動作
について説明する。
について説明する。
【００２０】図１において、Ｎ（または２Ｎ；Ｎは１以
上の整数）はビットのディジタル信号であることを示
す。
上の整数）はビットのディジタル信号であることを示
す。
【００２１】本発明において、復調回路１００、１０
１、（自動干渉除去回路用）制御信号発生回路１０２、
（ＤＣオフセット用）制御信号発生回路１０３の動作お
よび信号の流れは従来例に同じである。
１、（自動干渉除去回路用）制御信号発生回路１０２、
（ＤＣオフセット用）制御信号発生回路１０３の動作お
よび信号の流れは従来例に同じである。
【００２２】すなわち、ディジタル変調信号の搬送波周
波数とアナログ信号の搬送波周波数との周波数差が、あ
らかじめ設定された周波数差より大きい場合に、アナロ
グディジタル変換器１５、１６に接続された周波数差判
別回路３７が、切替信号ＳＷとしてたとえば「１」を出
力する。このときに、重み付け切替器３８は、（自動干
渉除去回路用）制御信号発生回路１０２の出力をそのま
ま（重み付けを「１」として）出力すると同相干渉用制
御信号ＲＯＰ’、ＲＯＱ’および直交干渉用制御信号Ｉ
ＯＰ’、ＩＯＱ’はそれぞれ計数回路２９、３２、３
０、３１の出力となるので、従来例と同一の動作とな
る。
波数とアナログ信号の搬送波周波数との周波数差が、あ
らかじめ設定された周波数差より大きい場合に、アナロ
グディジタル変換器１５、１６に接続された周波数差判
別回路３７が、切替信号ＳＷとしてたとえば「１」を出
力する。このときに、重み付け切替器３８は、（自動干
渉除去回路用）制御信号発生回路１０２の出力をそのま
ま（重み付けを「１」として）出力すると同相干渉用制
御信号ＲＯＰ’、ＲＯＱ’および直交干渉用制御信号Ｉ
ＯＰ’、ＩＯＱ’はそれぞれ計数回路２９、３２、３
０、３１の出力となるので、従来例と同一の動作とな
る。
【００２３】また、ディジタル変調信号の搬送波周波数
とアナログ信号の搬送波周波数との周波数差が、あらか
じめ設定された周波数差より小さい場合に、切替信号Ｓ
Ｗとして「０」を出力する。重み付け切替器３８は、こ
の切替信号ＳＷ（「０」）を入力すると、（自動干渉除
去回路用）制御信号発生回路１０２の出力を１／Ｍ倍
（Ｍは、１以上の整数）して出力する。この場合に、自
動干渉除去回路１０４の除去能力が低下したことにな
り、ＤＣオフセットの制御と競合状態とならずに正常に
動作する。また、アナログ信号による干渉はこのＤＣオ
フセットの制御により除去可能であるので、回線品質は
劣化しない。
とアナログ信号の搬送波周波数との周波数差が、あらか
じめ設定された周波数差より小さい場合に、切替信号Ｓ
Ｗとして「０」を出力する。重み付け切替器３８は、こ
の切替信号ＳＷ（「０」）を入力すると、（自動干渉除
去回路用）制御信号発生回路１０２の出力を１／Ｍ倍
（Ｍは、１以上の整数）して出力する。この場合に、自
動干渉除去回路１０４の除去能力が低下したことにな
り、ＤＣオフセットの制御と競合状態とならずに正常に
動作する。また、アナログ信号による干渉はこのＤＣオ
フセットの制御により除去可能であるので、回線品質は
劣化しない。
【００２４】本実施例では、切替信号ＳＷとして１ビッ
トの場合を説明したが、本発明はこの場合に限定される
ものではなく、切替信号ＳＷを複数ビットとしてディジ
タル変調信号の搬送波周波数とアナログ信号の搬送波周
波数との周波数差により重み付け切替器の出力を何段階
かに分けて実施しても同等の効果が得られる。
トの場合を説明したが、本発明はこの場合に限定される
ものではなく、切替信号ＳＷを複数ビットとしてディジ
タル変調信号の搬送波周波数とアナログ信号の搬送波周
波数との周波数差により重み付け切替器の出力を何段階
かに分けて実施しても同等の効果が得られる。
【００２５】
【発明の効果】以上説明したように、本発明は、干渉波
と希望波との搬送波周波数差による誤動作を防止できる
優れた効果がある。
と希望波との搬送波周波数差による誤動作を防止できる
優れた効果がある。
【図面の簡単な説明】
【図１】本発明一実施例自動干渉除去装置のブロック構
成図。
成図。
【図２】従来例の自動干渉除去装置のブロック構成図。
１ 所望信号（ディジタル変調信号）の入力端子 ２ 干渉源信号（アナログ信号）の入力端子 ３〜６ 掛算器 ７、８ π／２（９０度）移相器 ９〜１２ 低域ろ波器 １３〜１６ アナログディジタル変換器（ＡＤ変換器） １７ 搬送波再生回路 １８ クロック再生回路 １９、２０ 移相器 ２１〜２４ ディジタル掛算回路 ２５〜２８ 排他的論理和回路（ＥＸＯＲ） ２９〜３２ 計数回路（ＵＤカウンタ） ３３〜３６ ディジタル加算回路 ３７ 周波数差判別回路 ３８ 重み付け切替器 １００、１０１ 復調回路 １０２ （自動干渉除去回路用）制御信号発生回路 １０３ （ＤＣオフセット用）制御信号発生回路 １０４、１０４Ａ 自動干渉除去回路 ＤP 、ＤQ 象限判定信号 ＥP 、ＥQ 誤差信号 ＳＷ 切替信号 ＲＯＰ' 、ＲＯＱ' 、ＲＯＰ、ＲＯＱ 同相干渉用制御
信号 ＩＯＰ' 、ＩＯＱ’、ＩＯＰ、ＩＯＱ 直交干渉用制御
信号 ＯＦＦＳＥＴ（Ｐ）、（Ｑ） ＤＣオフセット用制御信
号
信号 ＩＯＰ' 、ＩＯＱ’、ＩＯＰ、ＩＯＱ 直交干渉用制御
信号 ＯＦＦＳＥＴ（Ｐ）、（Ｑ） ＤＣオフセット用制御信
号
Claims (2)
- 【請求項１】 所望信号を入力し直交同期検波を行い、
入力する第一の制御信号に基づき量子化して量子化デー
タ信号を出力する第一の復調回路と、干渉源のアナログ
信号および上記第一の復調回路で再生された再生搬送波
を入力し上記第一の復調回路と同一位相でこのアナログ
信号の直交同期検波を行い量子化して量子化信号を出力
する第二の復調回路と、上記量子化データ信号を入力し
入力する第三の制御信号および上記量子化信号に基づき
干渉を除去する自動干渉除去回路と、この自動干渉除去
回路の出力信号を入力しオフセット用制御信号を生成し
上記第一の制御信号として与える第一の制御信号発生回
路と、上記自動干渉除去回路の出力信号および上記量子
化信号を入力し干渉用制御信号を生成し第二の制御信号
として出力する第二の制御信号発生回路とを備えた自動
干渉除去装置において、上記第二の復調回路の出力量子
化信号を入力し上記所望信号の搬送周波数と上記アナロ
グ信号の搬送波周波数との周波数差を判別して切替信号
を出力する周波数差判別回路と、上記周波数差判別回路
の出力切替信号に基づき上記第二の制御信号発生回路の
出力第二の制御信号にあらかじめ設定された重み付けを
施し上記第三の制御信号として与える重み付け切替器を
備えたことを特徴とする自動干渉除去装置。 - 【請求項２】 上記切替信号は１以上の個数のビットで
構成される請求項１記載の自動干渉除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12875391A JP2705363B2 (ja) | 1991-04-30 | 1991-04-30 | 自動干渉除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12875391A JP2705363B2 (ja) | 1991-04-30 | 1991-04-30 | 自動干渉除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329715A JPH04329715A (ja) | 1992-11-18 |
| JP2705363B2 true JP2705363B2 (ja) | 1998-01-28 |
Family
ID=14992616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12875391A Expired - Fee Related JP2705363B2 (ja) | 1991-04-30 | 1991-04-30 | 自動干渉除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705363B2 (ja) |
-
1991
- 1991-04-30 JP JP12875391A patent/JP2705363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329715A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757858A (en) | Dual-mode digital FM communication system | |
| US5157697A (en) | Receiver employing correlation technique for canceling cross-talk between in-phase and quadrature channels prior to decoding | |
| CN1158780C (zh) | 用于直接变换接收机的失真校正电路 | |
| JP3340919B2 (ja) | 数値電圧制御発振器 | |
| JPH0678014A (ja) | テレビジョン信号処理装置 | |
| US4477913A (en) | Automatic equalizer apparatus | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| KR100241890B1 (ko) | 디지털 통신 시스템에서 간섭 제거 회로 | |
| JPH0461450A (ja) | 遅延検波回路 | |
| JPS6331987B2 (ja) | ||
| JP2795053B2 (ja) | 復調装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH08317012A (ja) | ディジタル復調器 | |
| JP2850557B2 (ja) | 自動干渉除去装置 | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JP3311910B2 (ja) | 位相比較器及び復調器並びに通信装置 | |
| JP2533136B2 (ja) | 位相ジッタ干渉キャンセラ | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JPH08335853A (ja) | 信号のディジタルフィルタリング方式 | |
| JPS6331985B2 (ja) | ||
| JP4025378B2 (ja) | キャリア再生回路及び該キャリア再生回路を用いた復調回路 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JPH0998198A (ja) | ディジタル信号復調装置 | |
| JPH06120990A (ja) | 直交変調回路 | |
| KR0139173B1 (ko) | 양자화손실 감소를 위한 블라인드등화장치 및 등화계수계산방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |