JPH04160843A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH04160843A JPH04160843A JP2285751A JP28575190A JPH04160843A JP H04160843 A JPH04160843 A JP H04160843A JP 2285751 A JP2285751 A JP 2285751A JP 28575190 A JP28575190 A JP 28575190A JP H04160843 A JPH04160843 A JP H04160843A
- Authority
- JP
- Japan
- Prior art keywords
- output
- complex
- signal
- interpolation
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 4
- 230000027311 M phase Effects 0.000 claims 2
- 238000011084 recovery Methods 0.000 abstract description 14
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0278—Band edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は通信分野に於て広汎に用いられるディジタル位
相変調信号の復調回路に関し、特に、移動体衛星通信分
野に於て用いられる復調回路に関する。
相変調信号の復調回路に関し、特に、移動体衛星通信分
野に於て用いられる復調回路に関する。
移動体衛星通信は市場拡大の予想される有望な分野であ
る。しかし、マルチパスやブロッキングによるフェージ
ング、伝搬路減衰のために余儀なくされる低Ｃ／Ｎ条件
での復調動作等、解決すべき技術問題は大きい。
る。しかし、マルチパスやブロッキングによるフェージ
ング、伝搬路減衰のために余儀なくされる低Ｃ／Ｎ条件
での復調動作等、解決すべき技術問題は大きい。
第８図は、従来の復調回路を示す。１は搬送波にほぼ等
しい周波数のローカル発振器、２は準同期検波回路、３
はＡ／Ｄ変換器、４はＭ乗複素乗算、器、５は搬送波再
生回路、６は復調用複素乗算器、７はクロック再生回路
である。
しい周波数のローカル発振器、２は準同期検波回路、３
はＡ／Ｄ変換器、４はＭ乗複素乗算、器、５は搬送波再
生回路、６は復調用複素乗算器、７はクロック再生回路
である。
従来のクロック再生回路の動作を第９図（ａ）により説
明する。同図でＯ印で示す点は正しいタイミングでＡ／
Ｄ変換器３に於けるサンプリングが行われ、かつ復調器
６に於て正しく位相同期検波が行われた場合の出力デー
タを示す。一方、・印で示す点は同上の状態での零交叉
点を示す。これに対してロ、Δ印で示す点は、サンプル
タイミングが上記正規の点からずれた場合を示す。Δ印
の点Ｂとその前後のＯ印点の極性よりタイミング誤差情
報が得られる。このタイミング誤差情報にもとづき位相
同期法（ＰＬＬ等）によりサンプルタイミングの同期が
確立される。ついで、搬送波再生回路５に於ける搬送波
再生が確立して同期検波復調動作が行われる。
明する。同図でＯ印で示す点は正しいタイミングでＡ／
Ｄ変換器３に於けるサンプリングが行われ、かつ復調器
６に於て正しく位相同期検波が行われた場合の出力デー
タを示す。一方、・印で示す点は同上の状態での零交叉
点を示す。これに対してロ、Δ印で示す点は、サンプル
タイミングが上記正規の点からずれた場合を示す。Δ印
の点Ｂとその前後のＯ印点の極性よりタイミング誤差情
報が得られる。このタイミング誤差情報にもとづき位相
同期法（ＰＬＬ等）によりサンプルタイミングの同期が
確立される。ついで、搬送波再生回路５に於ける搬送波
再生が確立して同期検波復調動作が行われる。
［発明が解決しようとする課題］
ところが、上記のサンプルタイミングと、クロックタイ
ミングの再生にはある時間かがかり、第９図（ｂ）に示
す様に受信信号の先頭部分は失われる。また、搬送波再
生とサンプルタイミング再生とは密接不可分の関係にあ
り、どちらかがうまく行かないと他方もうまく行かず、
立ち上がり動作がうまく行かない事がある。
ミングの再生にはある時間かがかり、第９図（ｂ）に示
す様に受信信号の先頭部分は失われる。また、搬送波再
生とサンプルタイミング再生とは密接不可分の関係にあ
り、どちらかがうまく行かないと他方もうまく行かず、
立ち上がり動作がうまく行かない事がある。
この様に、従来法は、移動体衛星通信の様にブロッキン
グにより頻繁に受信信号が途切れるシステムに於て用い
る事はできない。
グにより頻繁に受信信号が途切れるシステムに於て用い
る事はできない。
本発明の課題は上述の従来法の欠点を克服し。
搬送波再生と、サンプルタイミング再生とを独立に行う
事ができ迅速にバースト動作が可能な同期検波復調回路
を実現することにある。
事ができ迅速にバースト動作が可能な同期検波復調回路
を実現することにある。
［課題を解決するための手段］
本発明による復調回路は１Ｍ相位相変調されたＩＦ倍信
号を受け上記Ｍ相位相変調信号の搬送波とほぼ同じ周波
数で正弦及び余弦波成分を有する複素ローカル信号によ
り、ベースバンド帯の複素信号に周波数変換する準同期
検波回路と、該準同期検波回路の複素出力を受けて外部
より供給されるサンプルクロックタイミングで標本化し
、ディジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ
変換器の複素出力を受けてＭ乗するＭ乗複素乗算器と、
該Ｍ乗複素乗算器の出力を受けてフィルタリングを行う
ディジタルフィルタ群と、該ディジタルフィルタ群の出
力を受けてあらかじめ定められた複素演算を行い、同期
検波用の信号とクロック内挿用の信号とを出力する複素
演算回路と、前記クロック内挿用の信号に基いて、予め
設定された精度の時間内挿を行う内挿クロック発生回路
と。
号を受け上記Ｍ相位相変調信号の搬送波とほぼ同じ周波
数で正弦及び余弦波成分を有する複素ローカル信号によ
り、ベースバンド帯の複素信号に周波数変換する準同期
検波回路と、該準同期検波回路の複素出力を受けて外部
より供給されるサンプルクロックタイミングで標本化し
、ディジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ
変換器の複素出力を受けてＭ乗するＭ乗複素乗算器と、
該Ｍ乗複素乗算器の出力を受けてフィルタリングを行う
ディジタルフィルタ群と、該ディジタルフィルタ群の出
力を受けてあらかじめ定められた複素演算を行い、同期
検波用の信号とクロック内挿用の信号とを出力する複素
演算回路と、前記クロック内挿用の信号に基いて、予め
設定された精度の時間内挿を行う内挿クロック発生回路
と。
前記Ａ／Ｄ変換器の出力を受けて信号遅延を行う遅延器
と、該遅延器の出力を前記同期検波用の出力により同期
検波するための複素乗算器と、該複素乗算器の出力を受
け、外部より供給される重み係数によりＦＩＲ型フィル
タリングを行う内挿チャネルフィルタとを有し、前記内
挿クロック発生回路の出力位相が規定値を横切る毎に外
部に再生クロック信号を出力すると共に、前記内挿クロ
ック発生回路の内挿位相値の前記規定値からのずれを示
すタイミング誤差情報を出力し、該タイミング誤差情報
に基いて予め格納されたメモリから重み係数を読み出し
、出力する重み係数メモリを備えることにより、前記重
み係数メモリの出力を受けて前記内挿チャネルフィルタ
がＦＩＲフィルタ出力値を計算し、復調データとして出
力することを特徴とする。
と、該遅延器の出力を前記同期検波用の出力により同期
検波するための複素乗算器と、該複素乗算器の出力を受
け、外部より供給される重み係数によりＦＩＲ型フィル
タリングを行う内挿チャネルフィルタとを有し、前記内
挿クロック発生回路の出力位相が規定値を横切る毎に外
部に再生クロック信号を出力すると共に、前記内挿クロ
ック発生回路の内挿位相値の前記規定値からのずれを示
すタイミング誤差情報を出力し、該タイミング誤差情報
に基いて予め格納されたメモリから重み係数を読み出し
、出力する重み係数メモリを備えることにより、前記重
み係数メモリの出力を受けて前記内挿チャネルフィルタ
がＦＩＲフィルタ出力値を計算し、復調データとして出
力することを特徴とする。
前記ディジタルフィルタ群は、 ０ （Ｈｚ）帯に同
調した第１のディジタルフィルタと、変調信号のデータ
クロック周波数ｆｋ、−ｆｋにそれぞれ同調した第２．
第３のディジタルフィルタとから成る。また、前記複素
演算回路は、前記第２のディジタルフィルタの出力と前
記第１のディジタルフィルタの出力の複素共役との乗算
を行う第１の複素乗算器と、前記第３のディジタルフィ
ルタの出力と前記第１のディジタルフィルタの出力の複
素共役との乗算を行う第２の複素乗算器と、前記第１、
第２の複素乗算器出力の複素共役の和を算出して前記ク
ロック内挿用の信号を出力する複素加算器と、前記第１
のディジタルフィルタの出力を受けて、１／Ｍ乗算を行
い前記同期検波用の信号を出力する１／Ｍ乗複素乗算器
とから成る。
調した第１のディジタルフィルタと、変調信号のデータ
クロック周波数ｆｋ、−ｆｋにそれぞれ同調した第２．
第３のディジタルフィルタとから成る。また、前記複素
演算回路は、前記第２のディジタルフィルタの出力と前
記第１のディジタルフィルタの出力の複素共役との乗算
を行う第１の複素乗算器と、前記第３のディジタルフィ
ルタの出力と前記第１のディジタルフィルタの出力の複
素共役との乗算を行う第２の複素乗算器と、前記第１、
第２の複素乗算器出力の複素共役の和を算出して前記ク
ロック内挿用の信号を出力する複素加算器と、前記第１
のディジタルフィルタの出力を受けて、１／Ｍ乗算を行
い前記同期検波用の信号を出力する１／Ｍ乗複素乗算器
とから成る。
［実施例］
本発明による復調回路の構成を第１図に示す。
第８図と同じ部分には同一番号を付している。８はＯＨ
，に同調したローパスフィルタで、９は＋ω、（変調デ
ータクロック周波数ｆ、）に同期したバンドパスフィル
タ、１０は−ωｋに同調したバンドパスフィルタである
。１１．１２は複素乗算器、１３はＡ／Ｄ変換器３のた
めの標本化タイミング信号を供給するサンプルクロック
発生器。
，に同調したローパスフィルタで、９は＋ω、（変調デ
ータクロック周波数ｆ、）に同期したバンドパスフィル
タ、１０は−ωｋに同調したバンドパスフィルタである
。１１．１２は複素乗算器、１３はＡ／Ｄ変換器３のた
めの標本化タイミング信号を供給するサンプルクロック
発生器。
１４は複素加算器、１５は内挿クロック発生回路。
１６は１／Ｍ乗複素乗算器、１７はＦＩＲ重み係数メモ
リ、１８は内挿チャネルフィルタ、１９は遅延器である
。
リ、１８は内挿チャネルフィルタ、１９は遅延器である
。
第２図〜第５図は本発明に用いる信号処理回路を示す。
第２図は準同期検波回路であり、２１はπ／２移相器、
２２．２３は乗算器（ミキサー）である。第３図は複素
加算器を示し、２４．２５は加算器２である。第４図は
複素乗算器１１（１２）を示し、２６−１〜２６−４は
乗算器、２７−１．２７−２は加算器である。第５図は
ＦＩＲ型ディジタルフィルタ８，９．１０の構成を示し
。
２２．２３は乗算器（ミキサー）である。第３図は複素
加算器を示し、２４．２５は加算器２である。第４図は
複素乗算器１１（１２）を示し、２６−１〜２６−４は
乗算器、２７−１．２７−２は加算器である。第５図は
ＦＩＲ型ディジタルフィルタ８，９．１０の構成を示し
。
３０はタップ付遅延線、３１−１〜３１−Ｌは乗算器、
３２は加算器である。
３２は加算器である。
第１図により本発明の詳細な説明する。準同期検波回路
２を通して準同期検波された信号はＡ／Ｄ変換器３を経
て２分岐され、一方がＭ乗複素乗算器４に入力される。
２を通して準同期検波された信号はＡ／Ｄ変換器３を経
て２分岐され、一方がＭ乗複素乗算器４に入力される。
Ｍは、変調に用いられる相の数であり、ＢＰＳＫの時、
Ｍ−２，ＱＰＳＫ。
Ｍ−２，ＱＰＳＫ。
０ＱＰＳＫ、ＭＳＫ等の場合にはＭ−４である。
Ｍ乗複素乗算器４の出力に於ける信号スペクトルは以下
に示すようにキャリヤ成分とクロック成分が得られる。
に示すようにキャリヤ成分とクロック成分が得られる。
特に、Ｍ−２，ＢＰＳＫの場合について第６図を用いて
説明する。
説明する。
準同期検波出力は。
但し、ω、を十θ、は準同期検波８カに於ける搬送波位
相誤差である。ａ （ｔ）は変調データが０であるか１
であるかに対応して＋１又は−１の値をとる様に変調さ
れている。、しかし、第６図（ａ）に示すように、キャ
リア位相誤差の分だけ位相がずれているので、各４点Ａ
、及びＢなる位置に変調位相がくる。
相誤差である。ａ （ｔ）は変調データが０であるか１
であるかに対応して＋１又は−１の値をとる様に変調さ
れている。、しかし、第６図（ａ）に示すように、キャ
リア位相誤差の分だけ位相がずれているので、各４点Ａ
、及びＢなる位置に変調位相がくる。
今、変調データが１から０に変化する場合、ＢＰＳＫ信
号の振幅は、同図に示すωの点が点ＡがらＢへと変化し
て行くが、ωは常に次の２成分ω−ωや＋ω−（２） の和として１表わす事ができる。ここで、ωやは常に正
方向（反時計回り）に位相が回転し、ω−は常に負方向
（時計回り）に回転する。即ち。
号の振幅は、同図に示すωの点が点ＡがらＢへと変化し
て行くが、ωは常に次の２成分ω−ωや＋ω−（２） の和として１表わす事ができる。ここで、ωやは常に正
方向（反時計回り）に位相が回転し、ω−は常に負方向
（時計回り）に回転する。即ち。
（Ｌ）＋はＢＰＳＫ信号の上側帯波成分（Ｕｐｐｅｒ
５ｉｄｅＢａｎｄ、ＵＳＢ ）を表わし、ω−は下側帯
波（Ｌｏｗｅｒｓｉｄｅ Ｂａｎｄ、ＬＳＤ ）成分を
表わし、ＢＰＳＫ変調波は第６図（ｂ）に示す様な両側
帯波変調となる。
５ｉｄｅＢａｎｄ、ＵＳＢ ）を表わし、ω−は下側帯
波（Ｌｏｗｅｒｓｉｄｅ Ｂａｎｄ、ＬＳＤ ）成分を
表わし、ＢＰＳＫ変調波は第６図（ｂ）に示す様な両側
帯波変調となる。
ところが、ωを２乗（Ｍ−２）した場合には。
ω２ ａ（ωや＋ω−）２
一ωヤ′＋ω−２＋２ω。Φω−（３）が得られる。こ
こで、ω＋２は第６図（ａ）に於てωオが点Ａから点Ｂ
へ正方向、即ち反時計回りに半周、即ち位相が＋πだけ
変化するのに対してその２乗であるから２位相は２π変
化して結局もとの出発点にもどる。その途中の様子を第
６図（ｃ）に示す。ω−２は、同様に負方向、即ち時計
回りに位相が２π回って出発点にもどる。
こで、ω＋２は第６図（ａ）に於てωオが点Ａから点Ｂ
へ正方向、即ち反時計回りに半周、即ち位相が＋πだけ
変化するのに対してその２乗であるから２位相は２π変
化して結局もとの出発点にもどる。その途中の様子を第
６図（ｃ）に示す。ω−２は、同様に負方向、即ち時計
回りに位相が２π回って出発点にもどる。
ωや・ω−の項は、ωやとω−が常にωに関して対称の
位置にあることから。
位置にあることから。
ω＋やω−−（ωφｅ”）（ω・ｅ−目）−ω２
−８・ 、ｊ２ （“パ＋０・）
以上の二とからω２の出力は。
と表わす事ができる。即ち、第一項は正りロック周波数
＋ω、成分、第２項は負りロック周波数−ω、成分、第
３項はり、Ｃ成分、第４項は、残留変調成分であり、全
体にキャリア誤差１泣相のＭ−２乗成分が掛かる。従っ
て２Ｍ乗複素乗算回路の出カスベクトルは第６図（ｄ）
に示す様に３本の線スペクトル成分を有する。その他の
変調方式の場合にもＭ乗複素乗算回路４の出力に於ては
。
＋ω、成分、第２項は負りロック周波数−ω、成分、第
３項はり、Ｃ成分、第４項は、残留変調成分であり、全
体にキャリア誤差１泣相のＭ−２乗成分が掛かる。従っ
て２Ｍ乗複素乗算回路の出カスベクトルは第６図（ｄ）
に示す様に３本の線スペクトル成分を有する。その他の
変調方式の場合にもＭ乗複素乗算回路４の出力に於ては
。
同様の線スペクトル成分が得られる。
そこでＭ乗複素乗算回路４の出力は各々周波数０、＋ω
３．−ω、に同調した各フィルタによって周波数選択さ
れる。各々の出力はそれぞれ。
３．−ω、に同調した各フィルタによって周波数選択さ
れる。各々の出力はそれぞれ。
ω −２ｓ＋ｔ６
（ｔｌ）となる。そこ
で、第１図の複素乗算器１１．１２及び複素加算器１４
の動作によって ω、−ω２ヤ・ （ωｏ２）８ ＋（ω−２・（ω、２）”）本 となり、クロック成分が得られる。
（ｔｌ）となる。そこ
で、第１図の複素乗算器１１．１２及び複素加算器１４
の動作によって ω、−ω２ヤ・ （ωｏ２）８ ＋（ω−２・（ω、２）”）本 となり、クロック成分が得られる。
ローパスフィルタ８の出力は、１重Ｍ乗複素乗算器１６
に於て としてキャリヤ成分が再生される。そこで遅延器１９の
出力を１重Ｍ乗複素乗算器１６の出力と復調用複素乗算
器６に於て複素乗算する事により同期検波が行われる。
に於て としてキャリヤ成分が再生される。そこで遅延器１９の
出力を１重Ｍ乗複素乗算器１６の出力と復調用複素乗算
器６に於て複素乗算する事により同期検波が行われる。
以上の説明は、連続信号として行ったが実際の信号処理
（ディジタル）は、Ａ／Ｄ変換器３に於て標本化された
。標本値について行われそのサンプルタイミングは必ず
しも変調信号のタイミングω＊ ｔ−２πｎとは一致し
ていない。但し１本発明の方法で（７）式より分るよう
に、変調クロックの位相ωｋｔを知る事ができ、それが
２πの整数倍を切るタイミングを知る事と、上記サンプ
ル系列が、変調クロックの位相がωｈｔ−２１となる位
置からずれている時間差を知る事ができる。
（ディジタル）は、Ａ／Ｄ変換器３に於て標本化された
。標本値について行われそのサンプルタイミングは必ず
しも変調信号のタイミングω＊ ｔ−２πｎとは一致し
ていない。但し１本発明の方法で（７）式より分るよう
に、変調クロックの位相ωｋｔを知る事ができ、それが
２πの整数倍を切るタイミングを知る事と、上記サンプ
ル系列が、変調クロックの位相がωｈｔ−２１となる位
置からずれている時間差を知る事ができる。
その様子を第７図に示す。即ち、内挿クロック発生回路
１５に於て第７図のΔｔを知る事ができるわけである。
１５に於て第７図のΔｔを知る事ができるわけである。
そうすると、よく知られたＦＩＲフィルタの性質を利用
して、第７図の１−０．即ち変調クロックの位相Ｏに相
当する点のＦＩＲフィルタの出力値を算出する事ができ
る。
して、第７図の１−０．即ち変調クロックの位相Ｏに相
当する点のＦＩＲフィルタの出力値を算出する事ができ
る。
即ち、内挿チャネルフィルタ１８に於て用いる重み係数
り。＋ｔｌｌ〜ｈ、−１を重み係数メモリ１７より供給
し１重み係数メモリ１７にはタイミング誤差に応じた重
み係数を予め計算して、タイミング誤差情報で指定され
るメモリ番地に格納しておけばよい。この時の重みは、
内挿チャネルフィルタ１８が変調信号に対する波形整形
フィルタとなるものを計算しておくようにすれば、内挿
チャネルフィルタ１８は、波形整形フィルタと２内挿動
作を同時に行う事ができる。
り。＋ｔｌｌ〜ｈ、−１を重み係数メモリ１７より供給
し１重み係数メモリ１７にはタイミング誤差に応じた重
み係数を予め計算して、タイミング誤差情報で指定され
るメモリ番地に格納しておけばよい。この時の重みは、
内挿チャネルフィルタ１８が変調信号に対する波形整形
フィルタとなるものを計算しておくようにすれば、内挿
チャネルフィルタ１８は、波形整形フィルタと２内挿動
作を同時に行う事ができる。
以上の説明より分る様に９本発明の復調回路の搬送波及
び変調クロック再生はフィードバック回路を含まず完全
にフィードフォワード構造をしている。それらは単なる
フィルタで構成されており。
び変調クロック再生はフィードバック回路を含まず完全
にフィードフォワード構造をしている。それらは単なる
フィルタで構成されており。
初期あるいは再同期の確実な復調回路を実現する事がで
きる。
きる。
［発明の効果］
本発明により次の効果を実現できる。
（１）Ａ／Ｄ変換器のサンプルタイミングを変調信号の
クロックタイミングとは非同期に行う事ができるので、
初期あるいは再動作の迅速な復調回路を実現できる。
クロックタイミングとは非同期に行う事ができるので、
初期あるいは再動作の迅速な復調回路を実現できる。
（２）変調クロック再生、搬送波再生とも単なるフィル
タ動作であり、従来法で用いられていたＰＬＬの性質よ
り来る同期引き込み上の問題は無く。
タ動作であり、従来法で用いられていたＰＬＬの性質よ
り来る同期引き込み上の問題は無く。
迅速な動作の確立が可能である。
（８）以上の性質によりブロッキング等で頻繁に信号の
途切れる移動体衛星通信に有効である。
途切れる移動体衛星通信に有効である。
第１図は１本発明による復調回路を示す。第２図〜第５
図はそれぞれ本発明に用いる信号処理回路を示し、第２
図は準同期検波回路、第３図は複素加算器、第４図は複
素乗算器、第５図はＦＩＲ型ディジタルフィルタを示す
。第６図は１Ｍ乗複素乗算器の入出力の信号スペクトル
を説明するための図、第７図は本発明による変調データ
クロック内挿の様子を示すための図、第８図は従来の復
調回路の構成を示した図、第９図は従来の復調回路の動
作及び欠点を説明するための図。 図中、１はローカル発振器、２は準同期検波回路、３は
Ａ／Ｄ変換器、４はＭ乗複素乗算器、６は同期検波用複
素乗算器、８はローパスフィルタ。 ９．１０はバンドパスフィルタ、１３はサンプルクロッ
ク発生器、１４は複素加算器。 第２図 フッ ｚ＝ｘ＋ｊｙ 、ｗ ＝ｕ十ｊｖ ｚ＋ｕ＝（ｘ＋ｕ）↓バｙ＋ｖ） ２−ガ＝（ｘｕ−ｙｖ ）＋ｊ（ｘｖ＋ｙｕ ）第５図 重み係数
図はそれぞれ本発明に用いる信号処理回路を示し、第２
図は準同期検波回路、第３図は複素加算器、第４図は複
素乗算器、第５図はＦＩＲ型ディジタルフィルタを示す
。第６図は１Ｍ乗複素乗算器の入出力の信号スペクトル
を説明するための図、第７図は本発明による変調データ
クロック内挿の様子を示すための図、第８図は従来の復
調回路の構成を示した図、第９図は従来の復調回路の動
作及び欠点を説明するための図。 図中、１はローカル発振器、２は準同期検波回路、３は
Ａ／Ｄ変換器、４はＭ乗複素乗算器、６は同期検波用複
素乗算器、８はローパスフィルタ。 ９．１０はバンドパスフィルタ、１３はサンプルクロッ
ク発生器、１４は複素加算器。 第２図 フッ ｚ＝ｘ＋ｊｙ 、ｗ ＝ｕ十ｊｖ ｚ＋ｕ＝（ｘ＋ｕ）↓バｙ＋ｖ） ２−ガ＝（ｘｕ−ｙｖ ）＋ｊ（ｘｖ＋ｙｕ ）第５図 重み係数
Claims (3)
- （１）Ｍ相位相変調されたＩＦ信号を受け上記Ｍ相位相
変調信号の搬送波とほぼ同じ周波数で正弦及び余弦波成
分を有する複素ローカル信号により、ベースバンド帯の
複素信号に周波数変換する準同期検波回路と、該準同期
検波回路の複素出力を受けて外部より供給されるサンプ
ルクロックタイミングで標本化し、ディジタル信号に変
換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器の複素出力を受
けてＭ乗するＭ乗複素乗算器と、該Ｍ乗複素乗算器の出
力を受けてフィルタリングを行うディジタルフィルタ群
と、該ディジタルフィルタ群の出力を受けてあらかじめ
定められた複素演算を行い、同期検波用の信号とクロッ
ク内挿用の信号とを出力する複素演算回路と、前記クロ
ック内挿用の信号に基いて、予め設定された精度の時間
内挿を行う内挿クロック発生回路と、前記Ａ／Ｄ変換器
の出力を受けて信号遅延を行う遅延器と、該遅延器の出
力を前記同期検波用の出力により同期検波するための複
素乗算器と、該複素乗算器の出力を受け、外部より供給
される重み係数によりＦＩＲ型フィルタリングを行う内
挿チャネルフィルタとを有し、前記内挿クロック発生回
路の出力位相が規定値を横切る毎に外部に再生クロック
信号を出力すると共に、前記内挿クロック発生回路の内
挿位相値の前記規定値からのずれを示すタイミング誤差
情報を出力し、該タイミング誤差情報に基いて予め格納
されたメモリから重み係数を読出し、出力する重み係数
メモリを備えることにより、前記重み係数メモリの出力
を受けて前記内挿チャネルフィルタがＦＩＲフィルタ出
力値を計算し、復調データとして外部に出力する事を特
徴とする復調回路。 - （２）請求項（１）記載の復調回路において、前記ディ
ジタルフィルタ群は、０（Ｈｚ）帯に同調した第１のデ
ィジタルフィルタと、変調信号のデータクロック周波数
ｆ＿ｋ、−ｆ＿ｋにそれぞれ同調した第２、第３のディ
ジタルフィルタとから成ることを特徴とする復調回路。 - （３）請求項（２）記載の復調回路において、前記複素
演算回路は、前記第２のディジタルフィルタの出力と前
記第１のディジタルフィルタの出力の複素共役との乗算
を行う第１の複素乗算器と、前記第３のディジタルフィ
ルタの出力と前記第１のディジタルフィルタの出力の複
素共役との乗算を行う第２の複素乗算器と、前記第１、
第２の複素乗算器出力の複素共役の和を算出して前記ク
ロック内挿用の信号を出力する複素加算器と、前記第１
のディジタルフィルタの出力を受けて、１／Ｍ乗算を行
い前記同期検波用の信号を出力する１／Ｍ乗複素乗算器
とから成ることを特徴とする復調回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285751A JP3060521B2 (ja) | 1990-10-25 | 1990-10-25 | 復調回路 |
| AU86780/91A AU639874B2 (en) | 1990-10-25 | 1991-10-25 | A demodulation circuit |
| CA002054247A CA2054247C (en) | 1990-10-25 | 1991-10-25 | Demodulation circuit for phase modulated signals |
| EP91118238A EP0486839B1 (en) | 1990-10-25 | 1991-10-25 | Quasi-coherent MPSK demodulator |
| DE69132309T DE69132309T2 (de) | 1990-10-25 | 1991-10-25 | Quasi-kohärenter MPSK-Demodulator |
| US07/782,644 US5173663A (en) | 1990-10-25 | 1991-10-25 | Demodulation circuit enabling independent recovery of the carrier and sampling timing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2285751A JP3060521B2 (ja) | 1990-10-25 | 1990-10-25 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160843A true JPH04160843A (ja) | 1992-06-04 |
| JP3060521B2 JP3060521B2 (ja) | 2000-07-10 |
Family
ID=17695579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2285751A Expired - Fee Related JP3060521B2 (ja) | 1990-10-25 | 1990-10-25 | 復調回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5173663A (ja) |
| EP (1) | EP0486839B1 (ja) |
| JP (1) | JP3060521B2 (ja) |
| AU (1) | AU639874B2 (ja) |
| CA (1) | CA2054247C (ja) |
| DE (1) | DE69132309T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5588026A (en) * | 1992-06-04 | 1996-12-24 | Kokusai Denshin Denwa Co., Ltd. | Method of compensating phase shift keying frequency offset |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| JPH0758551A (ja) * | 1993-08-10 | 1995-03-03 | Sony Corp | 周波数復調回路 |
| US5361036A (en) * | 1993-08-12 | 1994-11-01 | Rockwell International Corporation | Complex digital demodulator employing Chebychev-approximation derived synthetic sinusoid generation |
| US5432819A (en) * | 1994-03-09 | 1995-07-11 | Martin Marietta Corporation | DPSK communications with Doppler compensation |
| JPH07321862A (ja) * | 1994-05-25 | 1995-12-08 | Matsushita Electric Ind Co Ltd | ディジタル変調波復調装置 |
| US5793821A (en) * | 1995-06-07 | 1998-08-11 | 3Com Corporation | Timing Recovery using group delay compensation |
| JP3575883B2 (ja) * | 1995-09-18 | 2004-10-13 | 三菱電機株式会社 | ディジタル復調器 |
| JPH11284677A (ja) * | 1998-03-27 | 1999-10-15 | Nec Corp | 復調器とこれを用いたディジタル無線通信システム |
| DE102004061899A1 (de) | 2004-09-28 | 2006-03-30 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Taktsynchronisierung bei einem Offset-QPSK-modulierten Übertragungssignal |
| RU2735923C1 (ru) * | 2019-12-11 | 2020-11-10 | Роман Евгеньевич Стахно | Когерентная радиолиния |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2552282B1 (fr) * | 1983-09-21 | 1990-07-13 | Veillard Jacques | Procede et dispositif de demodulation coherente de porteuse a modulation numerique |
| US4539524A (en) * | 1983-12-30 | 1985-09-03 | Motorola, Inc. | Method and coherent demodulators for MSK signal |
| CA1288878C (en) * | 1988-08-15 | 1991-09-10 | John D. Mcnicol | Timing and carrier recovery in tdma without preamable sequence |
| CA2008595C (en) * | 1989-01-26 | 1995-03-07 | Nec Corporation | Coherent psk demodulator with adaptive line enhancer |
-
1990
- 1990-10-25 JP JP2285751A patent/JP3060521B2/ja not_active Expired - Fee Related
-
1991
- 1991-10-25 DE DE69132309T patent/DE69132309T2/de not_active Expired - Fee Related
- 1991-10-25 EP EP91118238A patent/EP0486839B1/en not_active Expired - Lifetime
- 1991-10-25 AU AU86780/91A patent/AU639874B2/en not_active Ceased
- 1991-10-25 US US07/782,644 patent/US5173663A/en not_active Expired - Lifetime
- 1991-10-25 CA CA002054247A patent/CA2054247C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU639874B2 (en) | 1993-08-05 |
| AU8678091A (en) | 1992-04-30 |
| CA2054247A1 (en) | 1992-04-26 |
| EP0486839A2 (en) | 1992-05-27 |
| EP0486839B1 (en) | 2000-07-12 |
| DE69132309T2 (de) | 2000-12-14 |
| JP3060521B2 (ja) | 2000-07-10 |
| US5173663A (en) | 1992-12-22 |
| EP0486839A3 (en) | 1993-03-03 |
| DE69132309D1 (de) | 2000-08-17 |
| CA2054247C (en) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268647A (en) | Method and arrangement of coherently demodulating PSK signals using a feedback loop including a filter bank | |
| JPH02219339A (ja) | 同期復調器 | |
| JPH03205939A (ja) | 搬送波再生方式およびディジタル位相復調装置 | |
| JP2988398B2 (ja) | ユニークワード遅延検波方式および復調装置 | |
| JPH04160843A (ja) | 復調回路 | |
| US4109102A (en) | Phase synchronizing circuit | |
| JPS58114654A (ja) | 基準搬送波再生回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| CA2341873C (en) | Carrier reproducing circuit | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPH07202964A (ja) | Ｋ相ｐｓｋ変調信号用蓄積一括復調装置 | |
| JPH06237277A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP2876906B2 (ja) | ユニークワード検出回路及び復調回路 | |
| JP3404326B2 (ja) | 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法 | |
| JP2765601B2 (ja) | 復調回路 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPS5937757A (ja) | 位相変調復調器 | |
| JPH04261248A (ja) | 一括復調装置 | |
| JPH0479183B2 (ja) | ||
| JPH0568063A (ja) | 周波数変動補正装置 | |
| JPS6057260B2 (ja) | 不規則制御位相同期装置 | |
| JPH05110614A (ja) | Ａｆｃにおける周波数弁別回路 | |
| JPS5997259A (ja) | 位相変調復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |