JPS6144411B2 - - Google Patents
Info
- Publication number
- JPS6144411B2 JPS6144411B2 JP14388178A JP14388178A JPS6144411B2 JP S6144411 B2 JPS6144411 B2 JP S6144411B2 JP 14388178 A JP14388178 A JP 14388178A JP 14388178 A JP14388178 A JP 14388178A JP S6144411 B2 JPS6144411 B2 JP S6144411B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- complex
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 230000027311 M phase Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は位相変動に対する補償機能を備えた簡
易な構成の自動等化器に関する。
易な構成の自動等化器に関する。
音声帯域の電話回線等を介して信号を高速伝送
する場合、回線の振幅や位相特性の歪によつて伝
送波形に大きな符号間干渉が生じる。このため従
来より自動等化器を用いて上記符号間干渉を補償
するようにしている。ところが電話回線には、更
に位相ジツタや周波数オフセツト等の時間的変動
の大きい位相歪が存在する。そこで、上記位相歪
を含めた信号歪を補償する目的で第１図に示す如
き判定帰還形の自動等化器が提唱されるに至つて
いる。
する場合、回線の振幅や位相特性の歪によつて伝
送波形に大きな符号間干渉が生じる。このため従
来より自動等化器を用いて上記符号間干渉を補償
するようにしている。ところが電話回線には、更
に位相ジツタや周波数オフセツト等の時間的変動
の大きい位相歪が存在する。そこで、上記位相歪
を含めた信号歪を補償する目的で第１図に示す如
き判定帰還形の自動等化器が提唱されるに至つて
いる。
図において１は第１のたたみ込み演算回路で、
端子２から入力された直交変調が施された複素信
号ｘoと第１の複素タツプ係数ｃk（ｋ＝１〜ｋ）
とのたたみ込み演算を行つている。この演算出力
信号 は位相補正回路３に入力され、端子４ａより与え
られた追従位相θoに従つて位相補正されてい
る。この位相補正された信号 ωo＝ｙoexp（−ｊθo） は合成回路５に入力され、第２のたたみ込み演算
回路６からの信号ｕoと合成されている。この合
成信号 ｚo＝ωo−ｕo は端子７から出力されると共に判定回路８および
減算回路９にそれぞれ供給されている。判定回路
８は合成信号ｚoを判定して判定複素信号ａoを
得、同信号ａoを前記第２のたたみ込み演算回路
６と共に減算回路９に出力している。第２のたた
み込み演算回路６は判定複素信号ａoと第２の複
素タツプ係数ｄl（ｌ＝１〜Ｌ）とのたたみ込み
演算を行つて前記した信号 を得ている。また減算回路９は前記合成信号ｚh
と判定複素信号ａoとを比較して等化残信号 εo＝ｚo−ａo を得ている。この等化残信号εoは前記第２の複
素タツプ係数ｄlを補正する制御信号として出力
されている。また等化残信号εoは位相逆補正回
路１０に入力されて、端子４ｂから与えられた追
従位相θoに従つて位相逆補正されている。この
位相逆補正された信号 ε′o＝εo exp（ｊθo） は前記第１の複素タツプ係数ｃkの補正制御信号
として出力されている。
端子２から入力された直交変調が施された複素信
号ｘoと第１の複素タツプ係数ｃk（ｋ＝１〜ｋ）
とのたたみ込み演算を行つている。この演算出力
信号 は位相補正回路３に入力され、端子４ａより与え
られた追従位相θoに従つて位相補正されてい
る。この位相補正された信号 ωo＝ｙoexp（−ｊθo） は合成回路５に入力され、第２のたたみ込み演算
回路６からの信号ｕoと合成されている。この合
成信号 ｚo＝ωo−ｕo は端子７から出力されると共に判定回路８および
減算回路９にそれぞれ供給されている。判定回路
８は合成信号ｚoを判定して判定複素信号ａoを
得、同信号ａoを前記第２のたたみ込み演算回路
６と共に減算回路９に出力している。第２のたた
み込み演算回路６は判定複素信号ａoと第２の複
素タツプ係数ｄl（ｌ＝１〜Ｌ）とのたたみ込み
演算を行つて前記した信号 を得ている。また減算回路９は前記合成信号ｚh
と判定複素信号ａoとを比較して等化残信号 εo＝ｚo−ａo を得ている。この等化残信号εoは前記第２の複
素タツプ係数ｄlを補正する制御信号として出力
されている。また等化残信号εoは位相逆補正回
路１０に入力されて、端子４ｂから与えられた追
従位相θoに従つて位相逆補正されている。この
位相逆補正された信号 ε′o＝εo exp（ｊθo） は前記第１の複素タツプ係数ｃkの補正制御信号
として出力されている。
ここでタツプ係数の補正アルゴリズムを、例え
ば算化残信号εoの２乗を評価関数 Ｆ＝｜εo｜２ として定め、この関数Ｆを最小にする決定指向ア
ルゴリズムとすると次のことが示される。即ち、
評価関数Ｆのタツプ係数ｃn（ｍ＝１〜Ｋ），ｄn
（ｍ＝１〜Ｌ）に対するグランジエントから、第
１および第２のたたみ込み演算回路１，６の各制
御係数をそれぞれα，βとし、ｎを着目時刻、＊
を複素共役とするタツプ補正式は次のようにな
る。
ば算化残信号εoの２乗を評価関数 Ｆ＝｜εo｜２ として定め、この関数Ｆを最小にする決定指向ア
ルゴリズムとすると次のことが示される。即ち、
評価関数Ｆのタツプ係数ｃn（ｍ＝１〜Ｋ），ｄn
（ｍ＝１〜Ｌ）に対するグランジエントから、第
１および第２のたたみ込み演算回路１，６の各制
御係数をそれぞれα，βとし、ｎを着目時刻、＊
を複素共役とするタツプ補正式は次のようにな
る。
ｃ（ｎ＋１） ｎ
＝ｃ（ｎ） ｎ−αｘ＊ ｏ−ｎexp（ｊθo）εo
ｄ（ｎ＋１） ｎ＝ｄ（ｎ） ｎ＋βａ＊ ｏ−ｎεo
なお前記追従位相θoは、前記した判定複素信
号ａoと合成信号ｚoとの演算処理によつて上記信
号間の位相差を求め、例えばループフイルタと
VCOとしての積分回路を介する位相同期ループ
により与えられる。
号ａoと合成信号ｚoとの演算処理によつて上記信
号間の位相差を求め、例えばループフイルタと
VCOとしての積分回路を介する位相同期ループ
により与えられる。
かくして前記評価関数Ｆを最小とするようにタ
ツプ係数の補正を行い、収束させることによつて
入力信号ｘoの位相変動補償を施した等化が効果
的に行われる。
ツプ係数の補正を行い、収束させることによつて
入力信号ｘoの位相変動補償を施した等化が効果
的に行われる。
ところが上記等化器への入力信号として例えば
８相位相変調された複素信号が与えられる場合、
前記判定回路８には位相判定のための大容量のメ
モリ（ROM）が必要であつた。またその容量が
4kビツト程度では十分精度の高い位相判定を行
い得なかつた。即ち、従来の等化器にあつては第
２のたたみ込み演算回路６の演算を簡単化するた
め、判定回路８出力は８相位相変調信号に対して
第２図に示す如き信号１１，１２，〜，１８を備
えていた。このようにすると前記したたたみ込み
演算 において、信号１１，１３，１５，１７に対して ａo＝１，ｊ，−１，−ｊ を与えればよく、タツプ係数ｄlの極性反転と実
部虚部変換の組み合せにより演算を実行すること
ができる。また信号１２，１４，１６，１８に対
しては√２倍の処理を行い、ａo＝±１±ｊと看
做してたたみ込み演算を行つたのち１／√２倍処
理を行うことにより簡易に実行できる。従つて、
合成信号ｚoの位相を信号１１，１２，〜，１８
に等化残留位相歪が加つた形とする必要があつ
た。同時に判定回路８における判定位相を第２図
中破線で示すように22.5゜（MOD 45゜）に定め
る必要がある。ところが上記判定位相による信号
の位相判定は演算によつてなし得る程度のもので
はない。そこで一般にROMを用いた２次元判定
により行われるが、信号を第１象限に縮退させて
位相判定を行うとしてもかなり膨大な容量を必要
とする。例えば4kビツトのROMを用いたとして
も判定レベルを実軸および虚軸にそれぞれ32レベ
ルを割り合で得るに過ぎなかつた。しかも判定レ
ベルの理想判定レベルに対する誤差が略0.5dB以
上にもなり、SN対符号誤り率の劣化を招いた。
つまり精度の高い位相判定を簡易に行うことがで
きず、従つて位相変動に対して効果的な補償を行
い得なかつた。
８相位相変調された複素信号が与えられる場合、
前記判定回路８には位相判定のための大容量のメ
モリ（ROM）が必要であつた。またその容量が
4kビツト程度では十分精度の高い位相判定を行
い得なかつた。即ち、従来の等化器にあつては第
２のたたみ込み演算回路６の演算を簡単化するた
め、判定回路８出力は８相位相変調信号に対して
第２図に示す如き信号１１，１２，〜，１８を備
えていた。このようにすると前記したたたみ込み
演算 において、信号１１，１３，１５，１７に対して ａo＝１，ｊ，−１，−ｊ を与えればよく、タツプ係数ｄlの極性反転と実
部虚部変換の組み合せにより演算を実行すること
ができる。また信号１２，１４，１６，１８に対
しては√２倍の処理を行い、ａo＝±１±ｊと看
做してたたみ込み演算を行つたのち１／√２倍処
理を行うことにより簡易に実行できる。従つて、
合成信号ｚoの位相を信号１１，１２，〜，１８
に等化残留位相歪が加つた形とする必要があつ
た。同時に判定回路８における判定位相を第２図
中破線で示すように22.5゜（MOD 45゜）に定め
る必要がある。ところが上記判定位相による信号
の位相判定は演算によつてなし得る程度のもので
はない。そこで一般にROMを用いた２次元判定
により行われるが、信号を第１象限に縮退させて
位相判定を行うとしてもかなり膨大な容量を必要
とする。例えば4kビツトのROMを用いたとして
も判定レベルを実軸および虚軸にそれぞれ32レベ
ルを割り合で得るに過ぎなかつた。しかも判定レ
ベルの理想判定レベルに対する誤差が略0.5dB以
上にもなり、SN対符号誤り率の劣化を招いた。
つまり精度の高い位相判定を簡易に行うことがで
きず、従つて位相変動に対して効果的な補償を行
い得なかつた。
本発明は上記事情を考慮してなされたもので、
その目的とするところは、第２のたたみ込み演算
回路における簡易な演算処理を活かした上で信号
の位相判定を簡易に且つ高精度に行つて位相変動
を含む信号の歪を効果的に等化することのできる
自動等価器を提供せんとするものである。
その目的とするところは、第２のたたみ込み演算
回路における簡易な演算処理を活かした上で信号
の位相判定を簡易に且つ高精度に行つて位相変動
を含む信号の歪を効果的に等化することのできる
自動等価器を提供せんとするものである。
即ち本発明は複素信号に適当な位相回転を与え
ることによつて判定位相を簡易に設定し、高精度
な位相判定を可能ならしめんとするものである。
例えば第２図に示される位相配置の８相位相変調
信号に対して22.5゜（MOD45゜）のバイアス位
相により位相回転を施こして第３図に示す如き位
相配置に変換することによつて、その判定位相を
実数軸、虚数軸、そして45゜（MOD90゜）に定
め、簡単に且つ高精度に位相判定を行い得るよう
にしたものである。
ることによつて判定位相を簡易に設定し、高精度
な位相判定を可能ならしめんとするものである。
例えば第２図に示される位相配置の８相位相変調
信号に対して22.5゜（MOD45゜）のバイアス位
相により位相回転を施こして第３図に示す如き位
相配置に変換することによつて、その判定位相を
実数軸、虚数軸、そして45゜（MOD90゜）に定
め、簡単に且つ高精度に位相判定を行い得るよう
にしたものである。
以下、図面を参照して本発明の一実施例を説明
する。
する。
第４図は概略構成図で、第１のたたみ込み演算
回路１は、端子２から入力された複素信号ｘoと
第１の複素タツプ係数ｃkとのたたみ込み演算を
行い、信号ｙoを出力している。一方第２のたた
み込み演算回路６は判定複素信号ａoと第２の複
素タツプ係数ｄlとのたたみ込み演算を行い、信
号ｕoを出力している。この信号ｕoは第１の位相
逆補正回路２１に入力され、端子２２より与えら
れる追従位相θoに従つて位相逆補正されてい
る。この位相逆補正された信号 ｖo＝ｕo exp（ｊθo） は合成回路５に入力されて、前記第１のたたみ込
み演算回路１の出力信号ｙoと合成されている。
この合成信号 ωo＝ｙo−ｖo ＝ｙo−ｕo exp（ｊθo） は等化出力信号として端子７から出力されると共
に、第１の位相補正回路２３に入力されている。
この位相補正回路２３は、端子２４より与えられ
た追従位相θoとバイアス位相θpとに従つて前記
信号ωoを位相補正している。この位相補正出力
信号 ｚo＝ωo exp｛−ｊ（θo−θp）｝ を入力して判定回路８は前記判定複素信号ａoを
生成している。またこの判定複素信号ａoは第２
の位相逆補正回路２５に入力され、端子２６より
与えられる追従位相θoに従つて位相逆補正され
ている。減算回路９は、上記位相逆補正された信
号ａo exp（ｊθo）と前記合成回路５の出力信
号ωoとを比較して等化残信号 ε′o＝ωo exp（ｊθo） を生成している。この等価残信号εoは前記第１
の複素タツプ係数ｃkの補正制御信号として前記
第１のたたみ込み演算回路１に供給されている。
また等化残信号ε′oは第２の位相補正回路２７に
て、端子２８より与えられた追従位相θoに従つ
て位相補正され、ε′o exp（−ｊθo）なる信号
として第２のたたみ込み演算回路６に供給されて
いる。この信号ε′o exp（−ｊθo）によつて第
２の複素タツプ係数ｄlの補正制御が行われる。
尚、前記追従位相θoは、例えば合成出力信号ωo
と第２の位相逆補正回路２５の出力信号ａo
exp（ｊθo）との位相差に基き、適当な位相同
期ループを介して生成されるものである。
回路１は、端子２から入力された複素信号ｘoと
第１の複素タツプ係数ｃkとのたたみ込み演算を
行い、信号ｙoを出力している。一方第２のたた
み込み演算回路６は判定複素信号ａoと第２の複
素タツプ係数ｄlとのたたみ込み演算を行い、信
号ｕoを出力している。この信号ｕoは第１の位相
逆補正回路２１に入力され、端子２２より与えら
れる追従位相θoに従つて位相逆補正されてい
る。この位相逆補正された信号 ｖo＝ｕo exp（ｊθo） は合成回路５に入力されて、前記第１のたたみ込
み演算回路１の出力信号ｙoと合成されている。
この合成信号 ωo＝ｙo−ｖo ＝ｙo−ｕo exp（ｊθo） は等化出力信号として端子７から出力されると共
に、第１の位相補正回路２３に入力されている。
この位相補正回路２３は、端子２４より与えられ
た追従位相θoとバイアス位相θpとに従つて前記
信号ωoを位相補正している。この位相補正出力
信号 ｚo＝ωo exp｛−ｊ（θo−θp）｝ を入力して判定回路８は前記判定複素信号ａoを
生成している。またこの判定複素信号ａoは第２
の位相逆補正回路２５に入力され、端子２６より
与えられる追従位相θoに従つて位相逆補正され
ている。減算回路９は、上記位相逆補正された信
号ａo exp（ｊθo）と前記合成回路５の出力信
号ωoとを比較して等化残信号 ε′o＝ωo exp（ｊθo） を生成している。この等価残信号εoは前記第１
の複素タツプ係数ｃkの補正制御信号として前記
第１のたたみ込み演算回路１に供給されている。
また等化残信号ε′oは第２の位相補正回路２７に
て、端子２８より与えられた追従位相θoに従つ
て位相補正され、ε′o exp（−ｊθo）なる信号
として第２のたたみ込み演算回路６に供給されて
いる。この信号ε′o exp（−ｊθo）によつて第
２の複素タツプ係数ｄlの補正制御が行われる。
尚、前記追従位相θoは、例えば合成出力信号ωo
と第２の位相逆補正回路２５の出力信号ａo
exp（ｊθo）との位相差に基き、適当な位相同
期ループを介して生成されるものである。
このような構成の等化器のタツプ補正アルゴリ
ズムが、先の従来例（第１図）のものと同様に、
等価残信号εoの２乗を評価関数とし、これを最
小とするアルゴリズムにより構成されるとする。
この場合における等化残信号ε′oは先の説明より
次のように示される。
ズムが、先の従来例（第１図）のものと同様に、
等価残信号εoの２乗を評価関数とし、これを最
小とするアルゴリズムにより構成されるとする。
この場合における等化残信号ε′oは先の説明より
次のように示される。
このｓoの２乗、つまり｜εo｜２を最小とする
決定指向アルゴリズムとなるから、評価関数のタ
ツプ係数ｃn（ｍ＝１〜Ｋ），ｄn（ｍ＝１〜Ｌ）
に対するグランジエントをとることにより、その
タツプ補正式は次のように示される。
決定指向アルゴリズムとなるから、評価関数のタ
ツプ係数ｃn（ｍ＝１〜Ｋ），ｄn（ｍ＝１〜Ｌ）
に対するグランジエントをとることにより、その
タツプ補正式は次のように示される。
ｃ（ｎ＋１） ｎ
＝ｃ（ｎ） ｎ−αｘo-n *ε′o
ｄ（ｎ＋１） ｎ
＝ｄ（ｎ） ｎ＋βａo-n *
exp（−ｊθo）・ε′o
これらの補正式に前記等化残信号ε′oを代入し
て整理すると、上記各タツプ補正式は第１図に示
す従来構成のものと全く等しくなることが判る。
つまり、本発明に係る自動等化器は、第１図に示
す従来構成のものと、そのタツプ補正において同
一の作用を呈し、複素信号ｘoの効果的な等化を
行う。
て整理すると、上記各タツプ補正式は第１図に示
す従来構成のものと全く等しくなることが判る。
つまり、本発明に係る自動等化器は、第１図に示
す従来構成のものと、そのタツプ補正において同
一の作用を呈し、複素信号ｘoの効果的な等化を
行う。
ところで、上記タツプ係数の補正過程におい
て、前記第１の位相補正回路２３にて加味された
バイアス位相θpの成分は全く出現しない。これ
はバイアス位相θpによつてタツプ補正動作が全
く影響を受けないことを意味している。ところが
上記バイアス位相θpは判定回路８に対して次の
ような効果を呈する。即ち、前記第２のたたみ込
み演算回路６が前述したように、例えば８相位相
変調信号に対してタツプ係数ｄlの極性反転と実
部虚部変換の組み合せにより簡易にたたみ込み演
算を実行するものとする。この場合、判定複素信
号ａoの位相配置は前記第２図に示す関係にあ
る。ここで等化残信号ε′oについて考察してみる
と、同信号ε′oは信号ωoと信号ａo exp（ｊθ
o）とから生成されており、信号ε′oが０（零）
になるように等化器が動作している。これを判定
回路８の入力信号ｚoとその出力信号ａoとによつ
て表現してみると次のことが明らかとなる。即
ち、信号ωoは、 ωo＝ｚo exp｛ｊ（θo−θp）｝ で示され、このεoとａo exp（ｊθo）とが等し
くなるように等化器が動作する。このとき、 ｚo exp｛ｊ（θo−θp）｝ ＝ａo exp（ｊθo） より ｚo＝ａo exp（ｊθp） が導かれる。つまり、判定複素信号ａoに対して
入力信号ｚoは位相がθpだけ回転した関係となつ
ている。従つて判定回路８は上記位相がθpだけ
回転した信号ｚoの位相判定を行つて、前記判定
複素信号ａoを生成すればよい。故に、今、８相
位相変調信号に対して上記バイアス位相θpを
22.5゜に選ぶと、入力信号ｚoの理想的な位相配
置は前記第３図に示す如く、信号点１１′，１
２′，〜，１８′となる。そして実際には、上記位
相点22.5゜（MOD45゜）にそれぞれ等化残留位
相が加わつたものとして信号ｚoが与えられる。
このような位相配置に対しては、その最適位相判
定の為の判定位相は、第３図中破線で示すように
０゜（MOD45゜）として与えられる。このよう
な判定位相によれば、入力信号ｚoの判定は Re（ｚo），Im（ｚo） Re（ｚo）±Im（ｚo） の極性を調べるだけで達し得る。しかも、入力信
号ｚoが８ビツト表示されるものとすると、入力
信号ｚoに対して実軸および虚軸においてそれぞ
れ256レベルに割り合てられた判定位相にて判定
を行うことに相当する。この判定精度は極めて高
いものであり、先の第１図に示す従来構成にて同
精度を達し得ようとすると、実に260kビツト容
量のROMを用いることに相当する。
て、前記第１の位相補正回路２３にて加味された
バイアス位相θpの成分は全く出現しない。これ
はバイアス位相θpによつてタツプ補正動作が全
く影響を受けないことを意味している。ところが
上記バイアス位相θpは判定回路８に対して次の
ような効果を呈する。即ち、前記第２のたたみ込
み演算回路６が前述したように、例えば８相位相
変調信号に対してタツプ係数ｄlの極性反転と実
部虚部変換の組み合せにより簡易にたたみ込み演
算を実行するものとする。この場合、判定複素信
号ａoの位相配置は前記第２図に示す関係にあ
る。ここで等化残信号ε′oについて考察してみる
と、同信号ε′oは信号ωoと信号ａo exp（ｊθ
o）とから生成されており、信号ε′oが０（零）
になるように等化器が動作している。これを判定
回路８の入力信号ｚoとその出力信号ａoとによつ
て表現してみると次のことが明らかとなる。即
ち、信号ωoは、 ωo＝ｚo exp｛ｊ（θo−θp）｝ で示され、このεoとａo exp（ｊθo）とが等し
くなるように等化器が動作する。このとき、 ｚo exp｛ｊ（θo−θp）｝ ＝ａo exp（ｊθo） より ｚo＝ａo exp（ｊθp） が導かれる。つまり、判定複素信号ａoに対して
入力信号ｚoは位相がθpだけ回転した関係となつ
ている。従つて判定回路８は上記位相がθpだけ
回転した信号ｚoの位相判定を行つて、前記判定
複素信号ａoを生成すればよい。故に、今、８相
位相変調信号に対して上記バイアス位相θpを
22.5゜に選ぶと、入力信号ｚoの理想的な位相配
置は前記第３図に示す如く、信号点１１′，１
２′，〜，１８′となる。そして実際には、上記位
相点22.5゜（MOD45゜）にそれぞれ等化残留位
相が加わつたものとして信号ｚoが与えられる。
このような位相配置に対しては、その最適位相判
定の為の判定位相は、第３図中破線で示すように
０゜（MOD45゜）として与えられる。このよう
な判定位相によれば、入力信号ｚoの判定は Re（ｚo），Im（ｚo） Re（ｚo）±Im（ｚo） の極性を調べるだけで達し得る。しかも、入力信
号ｚoが８ビツト表示されるものとすると、入力
信号ｚoに対して実軸および虚軸においてそれぞ
れ256レベルに割り合てられた判定位相にて判定
を行うことに相当する。この判定精度は極めて高
いものであり、先の第１図に示す従来構成にて同
精度を達し得ようとすると、実に260kビツト容
量のROMを用いることに相当する。
かくしてここに本構成によれば簡易な構成にて
極めて精度の高い位相判定を行い得ることが明ら
かとなる。また前記したように第２のたたみ込み
演算回路６の構成とその演算を簡易にすることが
でき、タツプ係数の補正も高精度に行い得る。従
つて、位相ジツタや周波数オフセツトの如き時間
的に大きな変化を有する信号の波形歪に対して
も、極めて効果的な等化を行い得る。
極めて精度の高い位相判定を行い得ることが明ら
かとなる。また前記したように第２のたたみ込み
演算回路６の構成とその演算を簡易にすることが
でき、タツプ係数の補正も高精度に行い得る。従
つて、位相ジツタや周波数オフセツトの如き時間
的に大きな変化を有する信号の波形歪に対して
も、極めて効果的な等化を行い得る。
尚、自動等化器を電話回線用モデムに使用する
場合、異なる変調方式の信号を扱う必要が多多生
じる。例えば、回線状態が悪い場合、等化器の初
期引き込み期間に安定な動作を行わせる為に符号
間距離の大きい２相位相変調信号を伝送し、等化
器の動作を確立したのち８相位相変調信号を伝送
することがある。また信号伝送中において符号誤
り率が悪い場合に、フオールバツクモードとして
例えば８相から４相へ、更には２相への変調方式
を切換る場合がある。このような場合には上記変
調方式に応じてバイアス位相θpを適宜切換える
ことによつて、常に最適位相での位相判定を行う
ことができる。例えばＭ（Ｍ＝２，４，８…）相
位相変調信号に対しては、バイアス位相θpを
π／Ｍ（MOD2π／Ｍ）に定めることにより最適
位相設定を行い得る。これを第１図に示す従来構
成において実現せんとするならば、各変調方式に
それぞれ対応したROMを有する判定回路を構成
しなければならず相当大掛な装置となる。またバ
イアス位相θpを０（零）として直交判定を行う
ことにより、従来より周知の種々の直交変調信号
に対しても効果的な判定を行い得る。そして、入
力直交信号として位相変調されたものに限定され
ないことも勿論のことである。更にタツプ補正の
アルゴリズムも特に限定されない。また追従位相
θoの生成については、 Ｉn（ωo・ａo *exp（−ｊθo）） Ｉn（ωo／ａo exp（ｊθo）） 等の位相差検出により行えばよい。バイアス位相
θpが０（零）の場合には、判定回路８の入出力
信号間の位相差から追従位相θoを生成できるこ
とは勿論のことである。また本自動等化器はベー
スバイド帯、パスバンド帯のいづれにも適用でき
ることは云うまでもない。
場合、異なる変調方式の信号を扱う必要が多多生
じる。例えば、回線状態が悪い場合、等化器の初
期引き込み期間に安定な動作を行わせる為に符号
間距離の大きい２相位相変調信号を伝送し、等化
器の動作を確立したのち８相位相変調信号を伝送
することがある。また信号伝送中において符号誤
り率が悪い場合に、フオールバツクモードとして
例えば８相から４相へ、更には２相への変調方式
を切換る場合がある。このような場合には上記変
調方式に応じてバイアス位相θpを適宜切換える
ことによつて、常に最適位相での位相判定を行う
ことができる。例えばＭ（Ｍ＝２，４，８…）相
位相変調信号に対しては、バイアス位相θpを
π／Ｍ（MOD2π／Ｍ）に定めることにより最適
位相設定を行い得る。これを第１図に示す従来構
成において実現せんとするならば、各変調方式に
それぞれ対応したROMを有する判定回路を構成
しなければならず相当大掛な装置となる。またバ
イアス位相θpを０（零）として直交判定を行う
ことにより、従来より周知の種々の直交変調信号
に対しても効果的な判定を行い得る。そして、入
力直交信号として位相変調されたものに限定され
ないことも勿論のことである。更にタツプ補正の
アルゴリズムも特に限定されない。また追従位相
θoの生成については、 Ｉn（ωo・ａo *exp（−ｊθo）） Ｉn（ωo／ａo exp（ｊθo）） 等の位相差検出により行えばよい。バイアス位相
θpが０（零）の場合には、判定回路８の入出力
信号間の位相差から追従位相θoを生成できるこ
とは勿論のことである。また本自動等化器はベー
スバイド帯、パスバンド帯のいづれにも適用でき
ることは云うまでもない。
以上詳述したように、本発明によれば各種変調
方式の信号に対する融通性に富み、例えば８相位
相変調信号に代表されるように、位号の位相判定
を簡易にして高精度に判定することができて大き
な位相歪を有する信号波形に対しても効果的な等
化を行い得る等の絶大なる利点を有する自動化器
をここに提供することができる。
方式の信号に対する融通性に富み、例えば８相位
相変調信号に代表されるように、位号の位相判定
を簡易にして高精度に判定することができて大き
な位相歪を有する信号波形に対しても効果的な等
化を行い得る等の絶大なる利点を有する自動化器
をここに提供することができる。
第１図は従来構成の自動等価器の一例を示す概
略構成図、第２図および第３図はそれぞれ判定入
力信号と判定位相との位相関係を示す図、第４図
は本発明に係る自動等化器の一実施例を示す概略
構成図である。 １……第１のたたみ込み演算回路、５……合成
回路、６……第２のたたみ込み演算回路、８……
判定回路、９……演算回路、２１……第１の位相
逆補正回路、２３……第１の位相補正回路、２５
……第２の位相逆補正回路、２７……第２の位相
補正回路。
略構成図、第２図および第３図はそれぞれ判定入
力信号と判定位相との位相関係を示す図、第４図
は本発明に係る自動等化器の一実施例を示す概略
構成図である。 １……第１のたたみ込み演算回路、５……合成
回路、６……第２のたたみ込み演算回路、８……
判定回路、９……演算回路、２１……第１の位相
逆補正回路、２３……第１の位相補正回路、２５
……第２の位相逆補正回路、２７……第２の位相
補正回路。
Claims (1)
- 【特許請求の範囲】 １ 入力複素信号と第１の複素タツプ係数とをた
たみ込み演算する第１の演算回路と、判定複素信
号と第２の複素タツプ係数とをたたみ込み演算す
る第２の演算回路と、この第２の演算回路の出力
信号を追従位相に従つて位相逆補正したのち前記
第１の演算回路の出力信号と合成する合成回路
と、この合成回路の出力信号を前記追従位相とバ
イアス位相との合成位相に従つて位相補正したの
ち判定して前記判定複素信号を得る判定回路と、
上記判定複素信号を前記追従位相に従つて逆位相
補正したのち前記合成回路の出力信号と比較して
等比残信号を得る減算回路と、上記等化残信号に
より前記第１の複素タツプ係数を補正すると共に
前記追従位相に従つて位相補正した等化残信号に
より前記第２の複素タツプを補正する手段と、前
記追従位相を制御して前記合成回路の出力信号と
前記位相逆補正された判定複素信号との位相差を
減少させる手段とを具備したことを特徴する自動
等化器。 ２ 前記追従位相は、合成回路の出力信号と位相
逆補正された判定複素信号、あるいは位相補正さ
れた合成回路の出力信号と判定複素信号の位相差
から生成されるものである特許請求の範囲第１項
記載の自動等化器。 ３ 前記バイアス位相は、Ｍ相位相変調された入
力複素信号に対してπ／Ｍ（MOD2π／Ｍ）に定
められたものである特許請求の範囲第１項記載の
自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14388178A JPS5570125A (en) | 1978-11-21 | 1978-11-21 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14388178A JPS5570125A (en) | 1978-11-21 | 1978-11-21 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5570125A JPS5570125A (en) | 1980-05-27 |
| JPS6144411B2 true JPS6144411B2 (ja) | 1986-10-02 |
Family
ID=15349181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14388178A Granted JPS5570125A (en) | 1978-11-21 | 1978-11-21 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5570125A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988005981A1 (en) * | 1987-02-02 | 1988-08-11 | Motorola, Inc. | Tdma communications system with adaptive equalization |
| JP4461770B2 (ja) * | 2003-10-29 | 2010-05-12 | ソニー株式会社 | 位相推移装置、ｆｉｒフィルタ、及びタップ係数演算方法 |
-
1978
- 1978-11-21 JP JP14388178A patent/JPS5570125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5570125A (en) | 1980-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253184A (en) | Phase-jitter compensation using periodic harmonically related components | |
| US5710792A (en) | Adaptive equalizer | |
| US4271525A (en) | Adaptive diversity receiver for digital communications | |
| US4027250A (en) | Apparatus and method for reducing effects of amplitude and phase jitter | |
| JPH0257373B2 (ja) | ||
| JPH05504458A (ja) | 適応性位相同期ループ | |
| GB1493466A (en) | Apparatus for receiving data signals | |
| JPH02131031A (ja) | 復調装置 | |
| US4035725A (en) | Automatic passband equalizer for data transmission systems | |
| US4638495A (en) | Automatic adaptive equalizer | |
| US5200977A (en) | Terminal unit apparatus for time division multiplexing access communications system | |
| US6473470B1 (en) | Phase-locked loop circuits for communication system | |
| JPH09224065A (ja) | ディジタル通信システム | |
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| JPS6144411B2 (ja) | ||
| US6269118B1 (en) | Signal carrier recovery process | |
| JPH0228923B2 (ja) | ||
| JPH06152676A (ja) | 準同期検波復調回路 | |
| JPS584506B2 (ja) | クロック制御システム | |
| US4263671A (en) | Sampling clock correction circuit | |
| JPS6111494B2 (ja) | ||
| JPS6348209B2 (ja) | ||
| US7359467B2 (en) | Method and apparatus for increasing the quality of the receiver synchronization of QAM or CAP modulated modem connection | |
| JPH0690265A (ja) | 準同期検波復調部 | |
| WO2018058429A1 (zh) | 一种微波发射机和进行信号调整的方法 |