JPH09224065A - ディジタル通信システム - Google Patents
ディジタル通信システムInfo
- Publication number
- JPH09224065A JPH09224065A JP8168015A JP16801596A JPH09224065A JP H09224065 A JPH09224065 A JP H09224065A JP 8168015 A JP8168015 A JP 8168015A JP 16801596 A JP16801596 A JP 16801596A JP H09224065 A JPH09224065 A JP H09224065A
- Authority
- JP
- Japan
- Prior art keywords
- error
- receiver
- constellation
- function
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 受信器内のフェイズロックループ回路を調整
するための調整誤差をより正確にもとめる。 【解決手段】 本発明の通信システムは、送信器と、第
１のコンステレーションに基き変調された信号を出力す
る受信器とを含んでいる。この受信器は、前記信号のサ
ンプルを入力すると共にこのサンプルについての決定を
決めるものであり、さらに、調整誤差により調整される
フェイズロックループ回路を含む同期型タイミング復旧
装置を含んでいる。本発明に従って、前記調整誤差は、
それぞれ第１及び第２の重み付けがなされた第１及び第
２の誤差の関数である擬似誤差により構成される。第１
の誤差は、第１のコンステレーションにおける入力サン
プルとこのサンプルについての決定との間の距離の関数
であり、第２の誤差は、簡単化された第２のコンステレ
ーションにおける前記サンプルとこのサンプルについて
の決定との間の距離の関数である。そして、第２の誤差
に割り当てられる重み付けは第１の誤差に比例する。
するための調整誤差をより正確にもとめる。 【解決手段】 本発明の通信システムは、送信器と、第
１のコンステレーションに基き変調された信号を出力す
る受信器とを含んでいる。この受信器は、前記信号のサ
ンプルを入力すると共にこのサンプルについての決定を
決めるものであり、さらに、調整誤差により調整される
フェイズロックループ回路を含む同期型タイミング復旧
装置を含んでいる。本発明に従って、前記調整誤差は、
それぞれ第１及び第２の重み付けがなされた第１及び第
２の誤差の関数である擬似誤差により構成される。第１
の誤差は、第１のコンステレーションにおける入力サン
プルとこのサンプルについての決定との間の距離の関数
であり、第２の誤差は、簡単化された第２のコンステレ
ーションにおける前記サンプルとこのサンプルについて
の決定との間の距離の関数である。そして、第２の誤差
に割り当てられる重み付けは第１の誤差に比例する。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも、第１
のコンステレーションに基き変調された信号を伝送する
ための送信機と受信器とを含んでいるディジタル通信シ
ステムに関するものであり、この受信器は、前記信号の
サンプルを入力し且つこのサンプルについての決定を生
成するものであって、さらに調整誤差により調整される
フェイズロックループ回路を含む同期型のタイミング復
旧装置を含んでいるものである。
のコンステレーションに基き変調された信号を伝送する
ための送信機と受信器とを含んでいるディジタル通信シ
ステムに関するものであり、この受信器は、前記信号の
サンプルを入力し且つこのサンプルについての決定を生
成するものであって、さらに調整誤差により調整される
フェイズロックループ回路を含む同期型のタイミング復
旧装置を含んでいるものである。
【０００２】本発明は、また、ディジタル変調用受信器
に関するものであって、第１のコンステレーションに基
き変調された信号のサンプルを入力し且つこのサンプル
についての決定を生成するものであって、調整誤差によ
り調整されるフェイズロックループ回路を含む同期型の
タイミング復旧装置を含んでいるものに関するものであ
る。
に関するものであって、第１のコンステレーションに基
き変調された信号のサンプルを入力し且つこのサンプル
についての決定を生成するものであって、調整誤差によ
り調整されるフェイズロックループ回路を含む同期型の
タイミング復旧装置を含んでいるものに関するものであ
る。
【０００３】本発明は、同期通信の分野において非常に
重要な応用を見い出せるものである。実際、この送信器
及び受信器のクロックは、受信信号のサンプリングを即
時に最適化できるよう同期化される。
重要な応用を見い出せるものである。実際、この送信器
及び受信器のクロックは、受信信号のサンプリングを即
時に最適化できるよう同期化される。
【０００４】
【従来の技術】ａ（ｎＴ）は速度Ｔで送信器により送信
された符号であり、ｘ（ｎＴ＋τ）はτのオフセットを
伴う受信器によりサンプル化された信号であり、そして
ｈは伝送チャンネル全体の転送関数であり、送信符号及
び受信符号は次のような方式で表現されるものである
と、それぞれ仮定する。
された符号であり、ｘ（ｎＴ＋τ）はτのオフセットを
伴う受信器によりサンプル化された信号であり、そして
ｈは伝送チャンネル全体の転送関数であり、送信符号及
び受信符号は次のような方式で表現されるものである
と、それぞれ仮定する。
【０００５】
【数１】 望ましいデータａ（ｎＴ）ｈ（τ）に加え、オフセット
τの関数である符号間干渉項が現れる。これから受信符
号にもたらされる誤差はオフセットτの修正のために使
用されることになる。
τの関数である符号間干渉項が現れる。これから受信符
号にもたらされる誤差はオフセットτの修正のために使
用されることになる。
【０００６】それ故、１９７６年５月発行のＩＥＥＥ
（米国電気電子学会）の通信に関する会報第２４巻第５
号の「ディジタルデータ同期受信器におけるタイミング
復旧」と題されたミューラー及びミューラーの論文は、
チャンネル応答ｈから派生する関数ｆによりフェイズロ
ックループ回路を調整し、これにより応答が安定状態に
なるように、つまりτがｆ（τ）＝０を満足するように
調和させることを推奨している。実際問題として、この
チャンネル応答ｈは手に入れることができない。そし
て、そのように、この関数の予測値は、受信器により受
信されたサンプルから引き出されたものが用いられてい
る。使用される予測値は、例えば、次のような表現で与
えられる。
（米国電気電子学会）の通信に関する会報第２４巻第５
号の「ディジタルデータ同期受信器におけるタイミング
復旧」と題されたミューラー及びミューラーの論文は、
チャンネル応答ｈから派生する関数ｆによりフェイズロ
ックループ回路を調整し、これにより応答が安定状態に
なるように、つまりτがｆ（τ）＝０を満足するように
調和させることを推奨している。実際問題として、この
チャンネル応答ｈは手に入れることができない。そし
て、そのように、この関数の予測値は、受信器により受
信されたサンプルから引き出されたものが用いられてい
る。使用される予測値は、例えば、次のような表現で与
えられる。
【０００７】
【数２】 ここで、Ｒｅ（）は、かっこ内に組み込まれた数の実数
部分を示している。ｄｎは、ｎ番目に受信されたサンプ
ルｘｎについてなされた決定である。ｅｎ（＝ｘｎ−ｄ
ｎ）は、サンプルｘｎに対応する誤差である。そして、
ｅｎ ＊は、ｅｎの共役数である。この予測値は、実際、
チャンネル応答を安定状態に調和させるように導く。そ
れは、 Ｒｅ［ｈ（Ｔ＋τ）−ｈ（−Ｔ＋τ）］＝０ だからである。
部分を示している。ｄｎは、ｎ番目に受信されたサンプ
ルｘｎについてなされた決定である。ｅｎ（＝ｘｎ−ｄ
ｎ）は、サンプルｘｎに対応する誤差である。そして、
ｅｎ ＊は、ｅｎの共役数である。この予測値は、実際、
チャンネル応答を安定状態に調和させるように導く。そ
れは、 Ｒｅ［ｈ（Ｔ＋τ）−ｈ（−Ｔ＋τ）］＝０ だからである。
【０００８】
【発明が解決しようとする課題】この予測値εｎは、サ
ンプルｘｎ-1に生じた誤差ｅｎ-1の関数である。種々の
状態にある変調用受信器タイミング復旧装置のフェイズ
ロックループの調整誤差としてこの予測値を使用するこ
とは、不十分な結果しかもたらさない。実際、コンステ
レーションの状態数が増加した場合、使用されるコンス
テレーションの２点間距離が小さくなるので、誤った決
定及び誤った誤差の予測値を有する可能性はより大きく
なる。本発明は、このような欠点を克服することを目的
としている。
ンプルｘｎ-1に生じた誤差ｅｎ-1の関数である。種々の
状態にある変調用受信器タイミング復旧装置のフェイズ
ロックループの調整誤差としてこの予測値を使用するこ
とは、不十分な結果しかもたらさない。実際、コンステ
レーションの状態数が増加した場合、使用されるコンス
テレーションの２点間距離が小さくなるので、誤った決
定及び誤った誤差の予測値を有する可能性はより大きく
なる。本発明は、このような欠点を克服することを目的
としている。
【０００９】
【課題を解決するための手段】それ故、本発明による通
信システムであって前半のパラグラフに記載されている
ものは、前記調整誤差が擬似誤差に基き形成されている
ことを特徴としている。この擬似誤差は、第１及び第２
の重み付けをそれぞれ有する第１及び第２の誤差の関数
である。この第１の誤差は、受信サンプルと前記第１の
コンステレーションにおけるサンプルについての決定と
の間の距離の関数である。第２の誤差は、前記サンプル
と第２の簡単化されたコンステレーションにおけるこれ
らサンプルについての決定との間の距離の関数である。
そして、第２の誤差に割り当てられる重み付けは、第１
の誤差に比例するものである。
信システムであって前半のパラグラフに記載されている
ものは、前記調整誤差が擬似誤差に基き形成されている
ことを特徴としている。この擬似誤差は、第１及び第２
の重み付けをそれぞれ有する第１及び第２の誤差の関数
である。この第１の誤差は、受信サンプルと前記第１の
コンステレーションにおけるサンプルについての決定と
の間の距離の関数である。第２の誤差は、前記サンプル
と第２の簡単化されたコンステレーションにおけるこれ
らサンプルについての決定との間の距離の関数である。
そして、第２の誤差に割り当てられる重み付けは、第１
の誤差に比例するものである。
【００１０】このように、第１の誤差は、それがある値
以下にとどまっている限りは、優位な位置を占めてい
る。つまり、信頼できるとは考えられているものの、上
記の値を超えると、より近くなって優位な位置を占める
のは第２の誤差になる。そして、このことは、タイミン
グ復旧装置に対して、より大きなロバスト性を保証する
ことになる。実際に、サンプル器で行われた訂正の振幅
が高くなればなるほど、望ましいサンプリング時へ向け
ての収束は速くなるであろう。誤差がある値を超えた場
合に高い振幅の訂正を使用することには、このような利
点がある。
以下にとどまっている限りは、優位な位置を占めてい
る。つまり、信頼できるとは考えられているものの、上
記の値を超えると、より近くなって優位な位置を占める
のは第２の誤差になる。そして、このことは、タイミン
グ復旧装置に対して、より大きなロバスト性を保証する
ことになる。実際に、サンプル器で行われた訂正の振幅
が高くなればなるほど、望ましいサンプリング時へ向け
ての収束は速くなるであろう。誤差がある値を超えた場
合に高い振幅の訂正を使用することには、このような利
点がある。
【００１１】特に簡単化して利用される実施形態におい
ては、擬似誤差は、次のようなものから形成される。つ
まり、第１の誤差が与えられたスレッシュホールドより
も低い場合には、この第１の誤差である。そして、上記
以外の場合には、第２の誤差である。
ては、擬似誤差は、次のようなものから形成される。つ
まり、第１の誤差が与えられたスレッシュホールドより
も低い場合には、この第１の誤差である。そして、上記
以外の場合には、第２の誤差である。
【００１２】本発明による通信システムの別の実施形態
においては、受信器は次の要素を含んでいる。すなわ
ち、受信サンプルの座標を前記コンステレーションの境
界と比較する比較手段と、同期検出手段と、前記調整誤
差の座標を格納する格納手段と、この格納された座標に
基いて前記調整誤差を演算する演算手段と、前記受信器
が同期化されておらず、受信サンプルに対応する座標が
第１のコンステレーションの境界の外側に位置している
場合のみ前記調整誤差の座標を格納する格納手段のチェ
ックを行うチェック手段と、を含んでいる。
においては、受信器は次の要素を含んでいる。すなわ
ち、受信サンプルの座標を前記コンステレーションの境
界と比較する比較手段と、同期検出手段と、前記調整誤
差の座標を格納する格納手段と、この格納された座標に
基いて前記調整誤差を演算する演算手段と、前記受信器
が同期化されておらず、受信サンプルに対応する座標が
第１のコンステレーションの境界の外側に位置している
場合のみ前記調整誤差の座標を格納する格納手段のチェ
ックを行うチェック手段と、を含んでいる。
【００１３】受信器が同期化されていない場合に用いら
れる第１の実施形態においては、誤差の兆候が確実にな
っている点の座標のみが用いられる。この動作モードは
特にロバストであり、送信器の送信開始の際に迅速なタ
イミングで「ロックイン」することを可能にする。一方
で、この動作モードは非常にノイジーとなる。何故な
ら、この動作モードでは数点しか利用できないために、
受信器が送信器と同期化した瞬間以降に受信した全ての
点を利用できるようにする第２の動作モードに切り替え
る必要があるからである。本発明のこれら及び他の態様
は、以下に記載された実施形態を参照することにより明
らかとなるであろう。
れる第１の実施形態においては、誤差の兆候が確実にな
っている点の座標のみが用いられる。この動作モードは
特にロバストであり、送信器の送信開始の際に迅速なタ
イミングで「ロックイン」することを可能にする。一方
で、この動作モードは非常にノイジーとなる。何故な
ら、この動作モードでは数点しか利用できないために、
受信器が送信器と同期化した瞬間以降に受信した全ての
点を利用できるようにする第２の動作モードに切り替え
る必要があるからである。本発明のこれら及び他の態様
は、以下に記載された実施形態を参照することにより明
らかとなるであろう。
【００１４】
【発明の実施の形態】図１によれば、本発明による通信
システムは、第１のクロックＨ１のタイミングで動作す
る送信器１と、無線チャンネルによる信号を発信する第
２のクロックＨ２のタイミングで動作する受信器２とを
含んでいる。
システムは、第１のクロックＨ１のタイミングで動作す
る送信器１と、無線チャンネルによる信号を発信する第
２のクロックＨ２のタイミングで動作する受信器２とを
含んでいる。
【００１５】図２によれば、受信器２は、２つのミキサ
３，４を含んでいる。これらのミキサは、一方で、第１
の入力端子１１，１２上に、受信器２により受信された
信号を入力する。そして、他方で、第２の入力端子５，
６上に、９０°位相シフタ１３からの方形信号を入力す
る。９０°位相シフタ１３自体は、ローカル発振器１４
からの正弦波信号を入力している。ミキサ３，４の出力
側は、ローパスフィルタ１５，１６の入力側にそれぞれ
接続されている。これらのフィルタ１５，１６の出力側
は、アナログ・ディジタル変換器１７，１８にそれぞれ
接続されている。これらのアナログ・ディジタル変換器
は、タイミング復旧装置４０により生成されるクロック
信号Ｈによって制御される。変換器１７は、サンプルｘ
ｎの実数要素ｘ′ｎを第１の誤差演算装置１９に出力す
る。そして、変換器１８は、サンプルｘｎの虚数要素
ｘ″ｎを第２の誤差演算装置２０に出力する。
３，４を含んでいる。これらのミキサは、一方で、第１
の入力端子１１，１２上に、受信器２により受信された
信号を入力する。そして、他方で、第２の入力端子５，
６上に、９０°位相シフタ１３からの方形信号を入力す
る。９０°位相シフタ１３自体は、ローカル発振器１４
からの正弦波信号を入力している。ミキサ３，４の出力
側は、ローパスフィルタ１５，１６の入力側にそれぞれ
接続されている。これらのフィルタ１５，１６の出力側
は、アナログ・ディジタル変換器１７，１８にそれぞれ
接続されている。これらのアナログ・ディジタル変換器
は、タイミング復旧装置４０により生成されるクロック
信号Ｈによって制御される。変換器１７は、サンプルｘ
ｎの実数要素ｘ′ｎを第１の誤差演算装置１９に出力す
る。そして、変換器１８は、サンプルｘｎの虚数要素
ｘ″ｎを第２の誤差演算装置２０に出力する。
【００１６】
【数３】 この位相比較器２１は、また、同期検出器２２からのデ
ータＳも入力している。この位相比較器２１は、ループ
フィルタ２３に出力される調整誤差εｎを生成する。こ
のループフィルタ２３は電圧制御発振器２４を制御し、
電圧制御発振器２４の出力はアナログ・ディジタル変換
器１７，１８を制御する。
ータＳも入力している。この位相比較器２１は、ループ
フィルタ２３に出力される調整誤差εｎを生成する。こ
のループフィルタ２３は電圧制御発振器２４を制御し、
電圧制御発振器２４の出力はアナログ・ディジタル変換
器１７，１８を制御する。
【００１７】このように、アナログ・ディジタル変換器
１７，１８、誤差演算装置１９，２０、位相比較器２
１、ループフィルタ２３、及び電圧制御発振器２４によ
って構成されるフェイズロックループ回路ＰＬＬは、送
信器１及び受信器２のクロック間のオフセットτを修正
するため、調整誤差εｎにより調整される。
１７，１８、誤差演算装置１９，２０、位相比較器２
１、ループフィルタ２３、及び電圧制御発振器２４によ
って構成されるフェイズロックループ回路ＰＬＬは、送
信器１及び受信器２のクロック間のオフセットτを修正
するため、調整誤差εｎにより調整される。
【００１８】用いられる調整誤差εｎは次のように表さ
れる。すなわち、
れる。すなわち、
【００１９】
【数４】 この式のＥ（）は、かっこ内に記されたものの数学的予
想値を示している。
想値を示している。
【００２０】
【数５】 図３は、これらのコンステレーションを示したものであ
る。この例では、図示を簡単化しており、第１のコンス
テレーションと呼んでいる信号変調用のコンステレーシ
ョンは、１６値ＱＡＭコンステレーションである。簡単
化された方のコンステレーションは、その選択が第１の
コンステレーションの選択とは別個に行われるものであ
り、４つの座標点（α，α）、（α，−α）、（−α，
α）、及び（−α，−α）のコンステレーションであ
る。なぜなら、ｘｎは複雑な調整誤差であり、４つの異
なる値：１＋ｊ，１−ｊ，−１＋ｊ，−１−ｊをとると
仮定できるからである。第１のコンステレーションが１
６値ＱＡＭコンステレーションである場合、αの値は
２. ５に等しい。
る。この例では、図示を簡単化しており、第１のコンス
テレーションと呼んでいる信号変調用のコンステレーシ
ョンは、１６値ＱＡＭコンステレーションである。簡単
化された方のコンステレーションは、その選択が第１の
コンステレーションの選択とは別個に行われるものであ
り、４つの座標点（α，α）、（α，−α）、（−α，
α）、及び（−α，−α）のコンステレーションであ
る。なぜなら、ｘｎは複雑な調整誤差であり、４つの異
なる値：１＋ｊ，１−ｊ，−１＋ｊ，−１−ｊをとると
仮定できるからである。第１のコンステレーションが１
６値ＱＡＭコンステレーションである場合、αの値は
２. ５に等しい。
【００２１】
【数６】 これまで説明してきた実施形態は、簡単化された４つの
点のコンステレーションに関するものであり、これは簡
単であるという利点を提供する。しかし、他のタイプの
簡単化されたコンステレーションもまた使用可能である
ことは明らかである。
点のコンステレーションに関するものであり、これは簡
単であるという利点を提供する。しかし、他のタイプの
簡単化されたコンステレーションもまた使用可能である
ことは明らかである。
【００２２】本発明は、１９８４年８月発行のＩＥＥＥ
の通信会報第第３２巻第５号に「ブラインド・イコライ
ザ」と題され、擬似誤差の利用について記載がなされて
いるアルバート、ベンベニストの論文を利用している。
しかしながら、そこで用いられている擬似誤差は、本発
明の技術すなわち同等化とは異なるものである。
の通信会報第第３２巻第５号に「ブラインド・イコライ
ザ」と題され、擬似誤差の利用について記載がなされて
いるアルバート、ベンベニストの論文を利用している。
しかしながら、そこで用いられている擬似誤差は、本発
明の技術すなわち同等化とは異なるものである。
【００２３】本発明は、上記の方法を改善したもの、特
に、実行する動作数を低減したものによっても構成され
る。
に、実行する動作数を低減したものによっても構成され
る。
【００２４】それ故、本発明の他の実施形態において
は、用いられる擬似誤差は次のように定義される。
は、用いられる擬似誤差は次のように定義される。
【００２５】
【数７】 図４は、１６値ＱＡＭコンステレーションの各点で１/
２を中心とした辺を有する正方形群を示したものであ
る。サンプルｘｎがこの正方形の内側に位置する場合
は、誤差の実数部分及び虚数部分であるｅ′ｎ及びｅ″
ｎは１/ ２よりも小さくなり、
２を中心とした辺を有する正方形群を示したものであ
る。サンプルｘｎがこの正方形の内側に位置する場合
は、誤差の実数部分及び虚数部分であるｅ′ｎ及びｅ″
ｎは１/ ２よりも小さくなり、
【００２６】
【数８】 このような変更は、図５の曲線Ａ及びＢが示すように、
位相比較器の特性を改善する。これらの曲線は、Ｘ軸上
がサンプリング遅れｔｎを示し、Ｙ軸上が位相比較器の
出力すなわち対応する調整誤差εｎの値を示している。
曲線Ａは、本発明の技術の状態に対応しており、曲線Ｂ
は、本発明の２番目の実施形態に対応している。無視で
きない遅れがある場合に、ローカルクロックに対して行
う修正は、曲線Ｂによればより高いものとなる。したが
って、より速い収束性を得ることが可能になる。
位相比較器の特性を改善する。これらの曲線は、Ｘ軸上
がサンプリング遅れｔｎを示し、Ｙ軸上が位相比較器の
出力すなわち対応する調整誤差εｎの値を示している。
曲線Ａは、本発明の技術の状態に対応しており、曲線Ｂ
は、本発明の２番目の実施形態に対応している。無視で
きない遅れがある場合に、ローカルクロックに対して行
う修正は、曲線Ｂによればより高いものとなる。したが
って、より速い収束性を得ることが可能になる。
【００２７】しかしながら、得られた結果は、ある場合
においては充分なものではないかもしれない。それゆ
え、本発明の３番目の実施形態においては、受信器のク
ロックがまだ送信器のクロックに同期していない間に、
固定位相と呼ばれる第１の位相を開始することにより充
分なものとすることができる。この第１の位相に対応す
るのは、第１の動作モードである。それから、一度受信
器が同期化されると、第２の動作モードが進行する。こ
の第２の動作モードには上述した実施形態の１つが対応
する。第１の実施形態においては、誤差があることが確
実な受信点の座標のみ、すなわち、コンステレーション
の外側に位置している座標のみが、調整誤差εｎの数値
として用いられる。
においては充分なものではないかもしれない。それゆ
え、本発明の３番目の実施形態においては、受信器のク
ロックがまだ送信器のクロックに同期していない間に、
固定位相と呼ばれる第１の位相を開始することにより充
分なものとすることができる。この第１の位相に対応す
るのは、第１の動作モードである。それから、一度受信
器が同期化されると、第２の動作モードが進行する。こ
の第２の動作モードには上述した実施形態の１つが対応
する。第１の実施形態においては、誤差があることが確
実な受信点の座標のみ、すなわち、コンステレーション
の外側に位置している座標のみが、調整誤差εｎの数値
として用いられる。
【００２８】図６は、この実施形態における位相比較器
２１の構成図である。これには、信号の実数部分及び虚
数部分を処理するための２つの同一の従属回路Ａ，Ｂが
それぞれ含まれている。この図では、信号の実数部分を
処理する側に対応する従属回路Ａのみが詳細に示されて
いる。これには、調整誤差εｎの実数部分を演算する回
路２１１、及びメモリ２１３をチェックする回路２１２
が含まれている。この位相比較器は、更に、得られた実
数及び虚数部分の結果を合計する回路２１４を含んでい
る。そして、この合計回路の出力は、ディジタル・アナ
ログ変換器２３３に送出される。変換器２３３は、その
結果として調整誤差εｎをループフィルタ２３に対して
出力する。
２１の構成図である。これには、信号の実数部分及び虚
数部分を処理するための２つの同一の従属回路Ａ，Ｂが
それぞれ含まれている。この図では、信号の実数部分を
処理する側に対応する従属回路Ａのみが詳細に示されて
いる。これには、調整誤差εｎの実数部分を演算する回
路２１１、及びメモリ２１３をチェックする回路２１２
が含まれている。この位相比較器は、更に、得られた実
数及び虚数部分の結果を合計する回路２１４を含んでい
る。そして、この合計回路の出力は、ディジタル・アナ
ログ変換器２３３に送出される。変換器２３３は、その
結果として調整誤差εｎをループフィルタ２３に対して
出力する。
【００２９】演算回路２１１は、一方の入力端子に、第
１の遅延要素２１５に対して出力される
１の遅延要素２１５に対して出力される
【００３０】
【数９】 他方の入力端子に、第２の遅延要素２１６及び加算器２
１７に出力される決定数ｄ′ｎの実数部分を入力する。
第１の遅延要素２１５は、その出力端子上に、乗算回路
２１８に出力される
１７に出力される決定数ｄ′ｎの実数部分を入力する。
第１の遅延要素２１５は、その出力端子上に、乗算回路
２１８に出力される
【００３１】
【数１０】 第２の遅延要素２１６は、第３の遅延要素２１９の入力
端子に出力される遅延決定数ｄ′ｎ-1を生成する。この
第３の遅延要素は、加算回路２１７に対して遅延決定数
ｄ′ｎ-2を出力する。加算回路２１７は、乗算回路２１
８に合計値（ｄ′ｎ−ｄ′ｎ-2）を出力する。そして、
最終的に、乗算回路２１８は調整誤差εｎの実数部分す
なわち、
端子に出力される遅延決定数ｄ′ｎ-1を生成する。この
第３の遅延要素は、加算回路２１７に対して遅延決定数
ｄ′ｎ-2を出力する。加算回路２１７は、乗算回路２１
８に合計値（ｄ′ｎ−ｄ′ｎ-2）を出力する。そして、
最終的に、乗算回路２１８は調整誤差εｎの実数部分す
なわち、
【００３２】
【数１１】 をメモリ２１３に対して出力する。
【００３３】メモリ２１３の入力端子に出力された内容
を記憶するか否かは、チェック回路２１２により与えら
れる指示によって決まる。このチェック回路２１２は、
その入力端子上に、誤差演算装置１９によって与えられ
る記憶指令ｚ′ｎと、同期検出器２２によって与えられ
る同期指令Ｓとを入力する。チェック回路２１２は次の
場合にメモリ２１３に対して記憶信号を送る。それは、
信号Ｓが非同期を示している場合であって、且つ信号
ｚ′ｎが演算回路２１１によって生成された内容を記憶
すべきであることを示している場合、つまり、受信サン
プルの実数部分が、コンステレーションの点の絶対値の
実数部分よりも大きな場合である。
を記憶するか否かは、チェック回路２１２により与えら
れる指示によって決まる。このチェック回路２１２は、
その入力端子上に、誤差演算装置１９によって与えられ
る記憶指令ｚ′ｎと、同期検出器２２によって与えられ
る同期指令Ｓとを入力する。チェック回路２１２は次の
場合にメモリ２１３に対して記憶信号を送る。それは、
信号Ｓが非同期を示している場合であって、且つ信号
ｚ′ｎが演算回路２１１によって生成された内容を記憶
すべきであることを示している場合、つまり、受信サン
プルの実数部分が、コンステレーションの点の絶対値の
実数部分よりも大きな場合である。
【００３４】メモリ２１３は加算回路２１４に最も近い
記憶値を出力する。この加算回路２１４は、また、従属
回路Ｂのメモリの最も近い記憶値を入力する。
記憶値を出力する。この加算回路２１４は、また、従属
回路Ｂのメモリの最も近い記憶値を入力する。
【００３５】図６で説明した実施形態において、同期検
出器２２は、例えば、次のように表される誤差の平均値
を演算する第１の回路２３０を含んでいる。
出器２２は、例えば、次のように表される誤差の平均値
を演算する第１の回路２３０を含んでいる。
【００３６】
【数１２】 この演算回路２３０の出力はディジタル・アナログ変換
器２３１の入力側に与えられる。変換器２３１の出力側
はローパスフィルタ２３２の入力側に接続されている。
得られた結果は比較器２３４の入力側に出力される。こ
の比較器の出力はチェック回路２１２に与えられるデー
タＳを形成する。
器２３１の入力側に与えられる。変換器２３１の出力側
はローパスフィルタ２３２の入力側に接続されている。
得られた結果は比較器２３４の入力側に出力される。こ
の比較器の出力はチェック回路２１２に与えられるデー
タＳを形成する。
【００３７】この実施形態において得られた結果は図５
の曲線Ｃによって示される。ローカルクロックによって
行われた修正は、曲線Ａ，Ｂにより得られる修正よりも
かなり高くなっている。
の曲線Ｃによって示される。ローカルクロックによって
行われた修正は、曲線Ａ，Ｂにより得られる修正よりも
かなり高くなっている。
【００３８】言うまでもなく、これまでに説明してきた
実施形態に種々の変形を加えること、特に、本発明の範
囲を逸脱することなく、同等の技術手段に置き換えるこ
とは可能である。さらに、既述したコンステレーション
とは異なるコンステレーションも使用できるであろう
し、擬似誤差の表現についても他の簡単化が可能であろ
う。
実施形態に種々の変形を加えること、特に、本発明の範
囲を逸脱することなく、同等の技術手段に置き換えるこ
とは可能である。さらに、既述したコンステレーション
とは異なるコンステレーションも使用できるであろう
し、擬似誤差の表現についても他の簡単化が可能であろ
う。
【図１】本発明による通信システムの構成図。
【図２】図１の通信システムにおける受信器の構成図。
【図３】第１の１６値コンステレーションの説明図。
【図４】第２の簡単化された４値コンステレーションの
説明図。
説明図。
【図５】技術の状態により得られた結果及び本発明の種
々の実施形態により得られた結果を１２８値ＱＡＭコン
ステレーションと比較する曲線を示した特性図。
々の実施形態により得られた結果を１２８値ＱＡＭコン
ステレーションと比較する曲線を示した特性図。
【図６】本発明によるシステムの位相比較器の構成を示
すブロック図。
すブロック図。
１ 送信器 ２ 受信器 ３，４ ミキサ １３ ９０°位相シフタ １４ ローカル発振器 １５，１６ ローパスフィルタ １７，１８ アナログ・ディジタル変換器 １９ 第１の誤差演算装置 ２０ 第２の誤差演算装置 ２１ 位相比較器 ２２ 同期検出器 ２３ ループフィルタ ２４ 電圧制御発振器 ４０ タイミング復旧装置 ２１３ 記憶手段 ２１４ 演算手段 ２２０ 比較手段
Claims (9)
- 【請求項１】少なくとも、送信器（１）と、第１のコン
ステレーションに基き変調された信号を出力する受信器
（２）とを含んでおり、前記受信器は、前記信号のサン
プル（ｘｎ）及びこの信号についての決定（ｄｎ）を入
力するようになっており、さらに調整誤差（εｎ）によ
り調整されるフェイズロックループ回路（１７，１８，
１９，２０，２１，２３，２４）を含んでいるものにお
いて、 前記調整誤差は、それぞれ第１及び第２の重み付けをも
たらす第１の誤差（ｅｎ）及び第２の誤差の関数である
擬似誤差に基き構成されるものであり、この第１の誤差
は、前記第１のコンステレーションにおける入力サンプ
ルと、このサンプルについてなされた決定との間の距離
の関数であり、第２の誤差は、第２の簡単化されたコン
ステレーションにおける入力サンプルとこのサンプルに
ついてなされた決定との間の距離の関数であり、第２の
誤差に割り当てられる重み付けは第１の誤差に比例する
ものである、 ことを特徴とするディジタル通信システム。 - 【請求項２】請求項１記載のディジタル通信システムに
おいて、 前記擬似誤差は、前記第１の誤差が与えられたスレッシ
ュホールドよりも低い場合には、この第１の誤差により
構成され、第１の誤差がこの条件を満たさない場合には
前記第２の誤差により構成されるものである、 ことを特徴とするディジタル通信システム。 - 【請求項３】請求項２記載のディジタル通信システムに
おいて、 前記擬似誤差は、前記第１の誤差が与えられたスレッシ
ュホールドよりも低い場合には、この第１の誤差の関数
に等しいものであり、第１の誤差がこの条件を満たさな
い場合には前記第２の誤差の関数に等しいものである、 ことを特徴とするディジタル通信システム。 - 【請求項４】請求項１乃至３のいずれかに記載のディジ
タル通信システムにおいて、 前記受信器は、 入力サンプルの座標をコンステレーションの境界と比較
する比較手段（２２０）と、 同期検出手段（２２）と、 前記調整誤差の座標を記憶する記憶手段（２１３）と、 この記憶された座標に基き前記調整誤差を演算する演算
手段（２１４）と、 前記受信器が同期化されておらず、入力サンプルに対応
する座標が第１のコンステレーションの境界の外側に位
置しているときのみ前記調整誤差の座標を記憶する記憶
手段（２１３）のチェックを行うチェック手段と、 を含んでいることを特徴とするディジタル通信システ
ム。 - 【請求項５】調整誤差（εｎ）により調整されるフェイ
ズロックループ回路（１７，１８，１９，２０，２１，
２３，２４）を含む同期形タイミング復旧装置（４０）
をそなえ、第１のコンステレーションに基き変調された
信号のサンプル（ｘｎ）を受信し、かつこのサンプルに
ついて決定（ｄｎ）を行うためのディジタル変調用受信
器（２）であって、 前記調整誤差は、それぞれ第１及び第２の重み付けをも
たらす第１の誤差（ｅｎ）及び第２の誤差の関数である
擬似誤差に基き構成されるものであり、この第１の誤差
は、前記第１のコンステレーションにおける入力サンプ
ルと、これらのサンプルについての決定との間の距離の
関数であり、第２の誤差は、第２の簡単化されたコンス
テレーションにおける入力サンプルと、これらのサンプ
ルについての決定との間の距離の関数であり、第２の誤
差に割り当てられる重み付けは第１の誤差に比例するも
のである、 ことを特徴とするディジタル変調用受信器。 - 【請求項６】請求項５記載のディジタル変調用受信器に
おいて、 前記擬似誤差は、前記第１の誤差が与えられたスレッシ
ュホールドよりも低い場合には、この第１の誤差の関数
に等しいものであり、第１の誤差がこの条件を満たさな
い場合には前記第２の誤差の関数に等しいものである、 ことを特徴とするディジタル変調用受信器。 - 【請求項７】請求項６記載のディジタル変調用受信器に
おいて、 前記擬似誤差は、前記第１の誤差が与えられたスレッシ
ュホールドよりも低い場合には、この第１の誤差の関数
に等しいものであり、第１の誤差がこの条件を満たさな
い場合には前記第２の誤差の関数に等しいものである、 ことを特徴とするディジタル変調用受信器。 - 【請求項８】請求項７記載のディジタル変調用受信器に
おいて、 入力サンプルの座標をコンステレーションの境界と比較
する比較手段（２２０）と、 同期検出手段（２２）と、 前記調整誤差の座標を記憶する記憶手段（２１３）と、 この記憶された座標に基き前記調整誤差を演算する演算
手段（２１４）と、 前記受信器が同期化されておらず、入力サンプルに対応
する座標が第１のコンステレーションの境界の外側に位
置しているときのみ前記調整誤差の座標を記憶する記憶
手段（２１３）のチェックを行うチェック手段と、 を含んでいることを特徴とするディジタル変調用受信
器。 - 【請求項９】請求項５乃至７のいずれかに記載のディジ
タル変調用受信器において用いられるタイミング復旧装
置（４０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9507786 | 1995-06-28 | ||
| FR9507786A FR2736231A1 (fr) | 1995-06-28 | 1995-06-28 | Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09224065A true JPH09224065A (ja) | 1997-08-26 |
| JP3778994B2 JP3778994B2 (ja) | 2006-05-24 |
Family
ID=9480479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16801596A Expired - Fee Related JP3778994B2 (ja) | 1995-06-28 | 1996-06-27 | ディジタル通信システム |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5862191A (ja) |
| EP (1) | EP0751645A1 (ja) |
| JP (1) | JP3778994B2 (ja) |
| FR (1) | FR2736231A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970068393A (ko) * | 1996-03-11 | 1997-10-13 | 김광호 | 이산 다중 톤 시스템 수신단의 샘플링 클럭 복원 장치 및 방법 |
| JP3404228B2 (ja) * | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
| IL120222A0 (en) * | 1997-02-14 | 1997-06-10 | D S P C Israel Ltd | Method and apparatus for acquiring and tracking the sampling phase of a signal |
| DE59712990D1 (de) * | 1997-09-26 | 2009-02-12 | Micronas Gmbh | Abtastregelkreis für einen Empfänger von digital übertragenen Signalen |
| JPH11177644A (ja) | 1997-12-15 | 1999-07-02 | Nec Corp | ビットタイミング再生回路 |
| FI104774B (fi) * | 1998-03-23 | 2000-03-31 | Nokia Networks Oy | Menetelmä ja laitteisto modulaation ilmaisemiseksi |
| US6266377B1 (en) * | 1998-05-12 | 2001-07-24 | Nortel Networks Limited | Method of timing recovery convergence monitoring in modems |
| DE19825070C1 (de) * | 1998-06-04 | 2000-01-05 | Ericsson Telefon Ab L M | Verfahren zur Bestimmung eines eine Variation zwischen einer meßbaren Größe und einer meßbaren Referenzgröße repräsentierenden Wertes |
| US6154510A (en) * | 1999-05-03 | 2000-11-28 | Sicom, Inc. | Symbol timing recovery based on adjusted, phase-selected magnitude values |
| US6745017B2 (en) * | 2001-05-02 | 2004-06-01 | Koninklijke Philips Electronics N.V. | Timing recovery switching for an adaptive digital broadband beamforming (antenna diversity) for ATSC terrestrial DTV based on a differentiator |
| US6763229B2 (en) * | 2001-05-02 | 2004-07-13 | Koninklijke Philips Electronics N.V. | Timing recovery switching for an adaptive digital broadband beamforming (antenna diversity) for ATSC terrestrial DTV based on segment sync detection |
| DE10156112A1 (de) * | 2001-11-16 | 2003-06-05 | Philips Intellectual Property | Empfangsschaltung zum Empfang von Nachrichtensignalen |
| US7023941B1 (en) | 2003-03-11 | 2006-04-04 | Pmc-Sierra, Inc. | Joint equalization and timing acquisition for RZ signals |
| US7433697B2 (en) * | 2003-10-24 | 2008-10-07 | Broadcom Corporation | Synchronized UWB piconets for Simultaneously Operating Piconet performance |
| US6980893B2 (en) * | 2003-11-21 | 2005-12-27 | The Boeing Company | Phase recovery filtering techniques for SCP throughput shortage |
| TWI369874B (en) * | 2008-08-27 | 2012-08-01 | Univ Nat Taiwan | Effective data sequence based timing error detector |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4621366A (en) * | 1984-02-22 | 1986-11-04 | Universal Data Systems, Inc. | Modem equalizer training using previously stored parameters |
| FR2571566B1 (fr) * | 1984-10-09 | 1987-01-23 | Labo Electronique Physique | Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| US4852090A (en) * | 1987-02-02 | 1989-07-25 | Motorola, Inc. | TDMA communications system with adaptive equalization |
| US4759036A (en) * | 1987-03-02 | 1988-07-19 | American Telephone And Telegraph Company | Decision-directed control circuit |
| NL9001576A (nl) * | 1990-07-11 | 1992-02-03 | Philips Nv | Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen. |
| NL9100065A (nl) * | 1991-01-16 | 1992-08-17 | Philips Nv | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
| ATE166485T1 (de) * | 1992-02-24 | 1998-06-15 | Koninkl Philips Electronics Nv | Übertragungssystem mit einem empfänger mit verbesserten taktregenerationsmitteln |
| US5363408A (en) * | 1992-03-24 | 1994-11-08 | General Instrument Corporation | Mode selective quadrature amplitude modulation communication system |
| US5673293A (en) * | 1994-09-08 | 1997-09-30 | Hitachi America, Ltd. | Method and apparatus for demodulating QAM and VSB signals |
| US5671257A (en) * | 1995-06-06 | 1997-09-23 | Sicom, Inc. | Symbol timing recovery based on complex sample magnitude |
-
1995
- 1995-06-28 FR FR9507786A patent/FR2736231A1/fr not_active Withdrawn
-
1996
- 1996-06-10 US US08/662,711 patent/US5862191A/en not_active Expired - Fee Related
- 1996-06-19 EP EP96201701A patent/EP0751645A1/fr not_active Withdrawn
- 1996-06-27 JP JP16801596A patent/JP3778994B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-11 US US09/132,400 patent/US6049575A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6049575A (en) | 2000-04-11 |
| EP0751645A1 (fr) | 1997-01-02 |
| FR2736231A1 (fr) | 1997-01-03 |
| US5862191A (en) | 1999-01-19 |
| JP3778994B2 (ja) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809009A (en) | Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset | |
| KR100812554B1 (ko) | 디지탈 신호 처리기용의 타이밍 복원 회로망 | |
| JPH09224065A (ja) | ディジタル通信システム | |
| CN108270715B (zh) | 适合高阶4096-qam的载波恢复系统和方法 | |
| CN104272692B (zh) | 载波再生装置和载波再生方法 | |
| JP3616706B2 (ja) | 交差偏波間干渉補償機能を備えた復調器 | |
| US6295325B1 (en) | Fixed clock based arbitrary symbol rate timing recovery loop | |
| EP0519891A2 (en) | PSK demodulator for multipath fading channels | |
| WO1990009069A1 (en) | A method of rapidly controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US4091331A (en) | Arrangement for compensating carrier phase errors in a receiver for discrete data values | |
| US6937671B2 (en) | Method and system for carrier recovery | |
| CN110417536B (zh) | 相位检测方法及相位检测电路 | |
| US5423085A (en) | Method and apparatus for digital automatic frequency control of TDM communications systems | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US5517526A (en) | Timing recovery device in a receiver circuit for modems | |
| JPH11136597A (ja) | シンボルタイミング回復装置及び方法 | |
| KR20000036158A (ko) | 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템 | |
| EP0739563B1 (en) | Higher order digital phase loop filter | |
| EP1006700B1 (en) | Signal carrier recovery method | |
| US6463106B1 (en) | Receiver with adaptive processing | |
| JPH07154247A (ja) | デジタル位相ロックループフィルタ | |
| KR20040046168A (ko) | 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 | |
| US5790600A (en) | Method of compensating differences in group propagation times between the analog filters of a transmitter and between those of a receiver for signals in phase quadrature corresponding compensation apparatus and a corresponding transmission system | |
| US20040047410A1 (en) | Method and apparatus for compensating for phase error of digital signal | |
| KR20040036492A (ko) | 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050708 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051011 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |